KR20190103495A - 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들 - Google Patents

패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들 Download PDF

Info

Publication number
KR20190103495A
KR20190103495A KR1020197025417A KR20197025417A KR20190103495A KR 20190103495 A KR20190103495 A KR 20190103495A KR 1020197025417 A KR1020197025417 A KR 1020197025417A KR 20197025417 A KR20197025417 A KR 20197025417A KR 20190103495 A KR20190103495 A KR 20190103495A
Authority
KR
South Korea
Prior art keywords
metal
dielectric
film
selective deposition
metal surface
Prior art date
Application number
KR1020197025417A
Other languages
English (en)
Other versions
KR102357336B1 (ko
Inventor
아타시 바수
아비지트 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190103495A publication Critical patent/KR20190103495A/ko
Application granted granted Critical
Publication of KR102357336B1 publication Critical patent/KR102357336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

제2 기판 표면에 비해 제1 기판 표면 상에 막을 선택적으로 증착하는 방법들이 설명된다. 방법들은, 유전체를 보호하지 않으면서 제1 금속 상에 제2 금속을 증착하는 단계; 가교 자기-조립 단분자층으로 금속을 보호하는 단계; 및 금속이 보호되는 동안 제1 유전체 상에 제2 유전체를 증착하는 단계를 포함한다.

Description

패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들
[0001] 본 개시내용의 실시예들은 일반적으로, 막을 선택적으로 증착하는 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은, 자기-조립 단분자층(self-assembled monolayer)들 및 선택적인 처리 반응물을 사용하여, 막을 선택적으로 증착하는 방법들에 관한 것이다.
[0002] 선택적 증착 프로세스들이 많은 추진력을 얻고 있는데, 이는 대부분 반도체들을 위한 패터닝 애플리케이션들에 대한 필요성 때문이다. 종래에, 마이크로일렉트로닉스 산업에서의 패터닝은 다양한 리소그래피 및 에칭 프로세스들을 사용하여 달성되어 왔다. 그러나, 리소그래피가 기하급수적으로 복잡하게 되어 비용이 많이 들게 되고 있기 때문에, 피처(feature)들을 증착하기 위해 선택적 증착을 사용하는 것이 훨씬 더 매력적이게 되고 있다. 선택적 증착을 위한 다른 잠재적인 애플리케이션은 갭 충전(gap fill)이다. 갭 충전에서, 충전 막은 트렌치의 바닥으로부터 상단 쪽으로 선택적으로 성장된다. 선택적 증착은 다른 애플리케이션들, 이를테면, 핀(fin)의 측면 상에 막들이 성장되는 선택적 측벽 증착을 위해 사용될 수 있다. 이는, 복잡한 패터닝 단계들을 필요로 하지 않으면서, 측벽 스페이서의 증착을 가능하게 할 것이다.
[0003] 따라서, 다른 표면에 비해(over) 하나의 표면 상에 막을 선택적으로 증착하는 방법들이 본 기술분야에 필요하다.
[0004] 본 개시내용의 하나 이상의 실시예들은 선택적 증착 방법들에 관한 것이며, 그 선택적 증착 방법들은 제1 금속 표면 및 제1 유전체 표면을 갖는 기판을 제공하는 단계를 포함한다. 제2 금속 표면을 형성하기 위해, 제1 금속 표면 상에 제2 금속 막이 선택적으로 증착된다. 제2 금속 표면은, 부동태화(passivation) 층을 형성하기 위해, 약 5개 내지 약 20개의 범위의 탄소 원자들을 포함하는 가교(cross-linked) 자기-조립 단분자층을 형성함으로써 부동태화된다. 제2 유전체 표면을 형성하기 위해, 제1 유전체 표면 상에 제2 유전체 막이 선택적으로 증착된다. 부동태화 층이 제2 금속 표면으로부터 제거된다. 유전체 표면은 제2 금속 막의 증착 동안 부동태화되지 않는다.
[0005] 본 개시내용의 추가적인 실시예들은 선택적 증착 방법들에 관한 것이며, 그 선택적 증착 방법들은, (a) 금속 표면 및 유전체 표면을 갖는 기판을 제공하는 단계; (b) 부동태화 층을 형성하기 위해, 가교 자기-조립 단분자층으로 금속 표면을 부동태화하는 단계 ― 금속 표면을 부동태화하는 단계는, 헤드 기(head group), 탄소 사슬, 및 테일 기(tail group)를 갖는 화합물에 금속 표면을 노출시켜, 자기-조립 단분자층을 형성하는 단계를 포함하고, 탄소 사슬은 약 5개 내지 약 20개의 범위의 탄소 원자들을 갖고, 테일 기는 소수성 모이어티(moiety)를 포함함 ―; (c) 제2 유전체 표면을 형성하기 위해, 제1 유전체 표면 상에 제2 유전체 막을 선택적으로 증착하는 단계; (d) 부동태화 층을 제거하는 단계; (e) 제2 금속 표면을 형성하기 위해, 제1 금속 표면 상에 제2 금속 막을 선택적으로 증착하는 단계; 및 (f) 미리 결정된 두께의 제2 유전체 막 및 미리 결정된 두께의 제2 금속 막을 형성하도록, 제2 유전체 막 및 제2 금속 막을 성장시키기 위해, 단계 (b) 내지 단계 (e)를 반복하는 단계를 포함한다. 유전체 표면은 제2 금속 막의 증착 동안 부동태화되지 않는다.
[0006] 본 개시내용의 추가적인 실시예들은 선택적 증착 방법들에 관한 것이며, 그 선택적 증착 방법들은 제1 금속 표면을 갖는 제1 금속 및 제1 유전체 표면을 갖는 제1 유전체를 갖는 기판을 제공하는 단계를 포함한다. 제2 금속 표면을 갖는 제2 금속 막을 형성하기 위해, 제1 금속 표면 상에 제2 금속의 막이 선택적으로 증착된다. 제2 금속은 제1 금속과 상이하다. 제2 금속 표면은, 부동태화 층을 형성하기 위해, 약 5개 내지 약 20개의 범위의 탄소 원자들을 갖는 탄소 사슬을 포함하는 가교 자기-조립 단분자층을 형성함으로써 부동태화된다. 가교 자기-조립 단분자층은, SAM 전구체, 및 화학 반응, UV 광, 전자 빔 또는 열 중 하나 이상을 포함하는 가교 프로세스에 기판을 노출시킴으로써 형성된다. 제2 유전체 표면을 갖는 제2 유전체 막을 형성하기 위해, 제1 유전체 표면 상에 제2 유전체의 막이 선택적으로 증착된다. 제2 유전체는 제1 유전체와 상이하다. 부동태화 층이 제2 금속 표면으로부터 제거된다. 유전체 표면은 제2 금속 막의 증착 동안 부동태화되지 않는다.
[0007] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 예시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0008] 도 1은 본 개시내용의 하나 이상의 실시예에 따른 프로세싱 방법을 예시한다.
[0009] 도 2는 본 개시내용의 하나 이상의 실시예에 따른 프로세싱 방법을 예시한다.
[0010] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판" 및 "웨이퍼"라는 용어는 상호 교환가능하게 사용되고, 이들 둘 모두는 프로세스가 작용하는, 표면, 또는 표면의 일부를 지칭한다. 또한, 문맥상 명확하게 다르게 표시하지 않는 한, 기판에 대한 참조가 또한, 기판의 일부만을 참조할 수 있다는 것이 당업자에 의해 이해될 것이다. 부가적으로, 기판 상의 증착에 대한 참조는 베어(bare) 기판, 및 하나 이상의 막들 또는 피처들이 상부에 증착 또는 형성된 기판 둘 모두를 의미할 수 있다.
[0011] 본원에서 사용되는 바와 같은 "기판"은 제작 프로세스 동안 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 재료들, 이를테면 실리콘, 실리콘 산화물, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 임의의 다른 재료들, 이를테면 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지는 않음). 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화(또는 그렇지 않으면, 화학 기능성을 부여하기 위해 목표 화학 모이어티들을 생성 또는 그래프팅(graft)하는 것), 어닐링, 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 기판 그 자체의 표면에 대해 직접적인 막 프로세싱에 부가하여, 본 개시내용에서, 개시되는 막 프로세싱 단계들 중 임의의 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이 기판 상에 형성된 하층에 대해 수행될 수 있고, "기판 표면"이라는 용어는, 문맥상 표시되는 바와 같이, 그러한 하층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 어떤 막들이 증착될지 뿐만 아니라 사용되는 특정 케미스트리(chemistry)에 따라 좌우될 것이다. 하나 이상의 실시예들에서, 제1 기판 표면은 금속, 금속 산화물, 또는 H-종결 SixGe1-x를 포함할 수 있고, 제2 기판 표면은 Si-함유 유전체를 포함할 수 있거나, 또는 그 반대일 수 있다. 일부 실시예들에서, 기판 표면은 특정 작용기(예컨대, -OH, -NH 등)를 포함할 수 있다.
[0012] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 가스", "전구체", "반응물" 등이라는 용어들은 기판 표면과 반응하는 종을 포함하는 가스를 의미하기 위해 상호 교환가능하게 사용된다. 예컨대, 제1 "반응성 가스"는 단순히 기판의 표면 상에 흡착할 수 있고, 제2 반응성 가스와의 추가적인 화학 반응을 위해 이용가능할 수 있다.
[0013] 본 개시내용의 실시예들은 제2 표면에 비해 하나의 표면 상에 막을 선택적으로 증착하는 방법들을 제공한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "다른 표면에 비해 하나의 표면 상에 막을 선택적으로 증착함" 등이라는 용어는, 제1 표면 상에 제1 양의 막이 증착되고, 제2 표면 상에 제2 양의 막이 증착되는 것(여기서, 제2 양의 막은 제1 양의 막보다 더 적거나, 또는 제2 표면 상에 막이 전혀 증착되지 않음)을 의미한다. 이와 관련하여 사용되는 "비해(over)"라는 용어는 하나의 표면이 다른 표면 위에 있는 물리적 배향을 암시하는 것이 아니라, 하나의 표면에 대한 화학 반응의 열역학적 또는 동역학적 특성들과 다른 표면에 대한 화학 반응의 열역학적 또는 동역학적 특성들 간의 관계를 암시한다. 예컨대, 유전체 표면에 비해 구리 표면 상에 코발트 막을 선택적으로 증착하는 것은, 구리 표면 상에 코발트 막이 증착되고, 유전체 표면 상에 코발트 막이 더 적게 증착되거나 또는 전혀 증착되지 않는 것을 의미하거나; 또는 구리 표면 상의 코발트 막의 형성이 유전체 표면 상의 코발트 막의 형성에 비해 열역학적으로 또는 동역학적으로 유리한 것을 의미한다.
[0014] 최근 수십 년 동안, 반도체 커뮤니티는, 더 낮은 비용, 감소된 프로세싱 시간 및 더 작은 피처 사이즈들로 전환하는 대안들로 리소그래피 단계들을 대체함으로써, 집적 회로(IC) 프로세싱을 개선하려고 시도하였다. 이들 대안들 중 다수는 "선택적 증착"의 포괄적 범주 하에 속한다. 일반적으로, 선택적 증착은 다른 기판 재료들에 비해 목표 기판 재료 상에서 순 증착 레이트가 더 높은 프로세스를 지칭하며, 그에 따라, 목표 기판 재료 상에 원하는 막 두께가 달성되고, 다른 기판 재료들 상에는 무시가능한 증착이 이루어진다(여기서, "무시가능"은 프로세스 제약들에 의해 정의됨).
[0015] 선택적 증착을 달성하기 위한 하나의 전략은 차단 층들의 사용을 채용한다. 이상적으로, 이 전략은, (1) 목표 기판 재료에 무시가능한 영향을 미치면서, 증착이 방지되어야 하는 기판 재료들 상에 차단 층을 형성하는 것, (2) 목표 기판 재료 상에 증착하는 것(여기서, 다른 기판 재료들 상의 증착은 차단 층에 의해 "차단"됨), 및 (3) 증착된 막에 순 악영향을 미치지 않으면서 차단 층을 제거하는 것을 수반한다.
[0016] 본 개시내용의 실시예들은 자기-조립 단분자층(SAM)이라고 지칭되는 차단 층을 포함한다. 자기-조립 단분자층(SAM)은 표면 상에 흡착된 자발적으로 조립되는 유기 분자들의 순서화된 배열로 구성된다. 이들 분자들은 전형적으로, 기판에 대해 친화성을 갖는 하나 이상의 모이어티들(헤드 기) 및 비교적 길고 비활성이고 선형인 탄화수소 모이어티(테일 기)로 구성된다.
[0017] 이 경우, SAM 형성은, 표면에서의 분자 헤드 기들의 빠른 흡착, 및 반 데르 발스 상호작용(van der Waals interaction)들을 통한 분자 테일 기들의 서로 간의 느린 결합(association)을 통해 이루어진다. SAM 전구체들은 증착 동안 차단될 기판 재료들과 헤드 기가 선택적으로 반응하도록 선택된다. 이어서, 증착이 수행되고, SAM들은 전형적으로, (임의의 부산물들의 탈착을 이용하는) 열 분해 또는 집적-양립가능(integration-compatible) 애싱 프로세스를 통해 제거된다. SAM들의 이러한 이상적인 형성 및 사용을 통한 성공적인 선택적 증착은 다수의 시스템들에 대해 입증되었지만, 성공은 본질적으로, SAM 형성을 위한 용액-기반 접근법(즉, 습식 작용화(wet functionalization))으로 제한된다. 습식 작용화 접근법들은 진공-기반 집적 방식들과 양립가능하지 않을 뿐만 아니라, 물리흡착된(physisorbed) SAM 전구체를 제거하기 위해 SAM 형성-후 초음파 처리(sonication)를 요구한다. 이는, (다른 기판에 비해 하나의 기판 상의) 성공적인 선택적 SAM 형성이, 물리흡착 없이 전체적으로 선택적인 화학흡착 결과를 산출하기 위해, 작용화 프로세스에만 의존할 수는 없다는 것을 시사한다.
[0018] 도 1을 참조하면, 본 개시내용의 하나 이상의 실시예는 선택적 증착을 위한 프로세싱 방법(100)에 관한 것이다. 기판(105)에 제1 유전체 막(110) 및 제1 금속 막(120)이 제공된다. 제1 금속 막(120)은 제1 금속 표면(122)을 가지며, 제1 유전체막(110)은 제1 유전체 표면(112)을 갖는다.
[0019] 제2 금속 표면(127)을 형성하기 위해, 제1 금속 막(120)의 제1 금속 표면(122) 상에 제2 금속 막(125)이 선택적으로 증착된다. 일부 실시예들에서, 제2 금속 막(125)은 제1 금속 막(120)과 상이한 금속이다. 일부 실시예들에서, 제2 금속 막(125)은 제1 금속 막(120)과 동일한 금속이다.
[0020] 일부 실시예들에 따르면, 제2 금속 막(125)은, 제1 유전체 막(110) 또는 제1 유전체 표면(112)의 부동태화 또는 보호 없이, 제1 금속 막(120) 상에 선택적으로 증착된다. 일부 실시예들에서, 제1 유전체 막(110) 또는 제1 유전체 표면(112)은 제2 금속 막(125)의 증착 전에 부동태화 또는 보호된다.
[0021] 제2 금속 막(125)의 형성 후에, 제2 금속 표면(127)은 부동태화된다. 부동태화 층(130)은 가교 자기-조립 단분자층(SAM)이다. 가교 자기-조립 단분자층은 SAM 전구체 및 가교 프로세스에 기판을 노출시킴으로써 형성된다. SAM 전구체는 자기-조립 단분자층(130)을 형성하기 위한 단일 화합물 또는 순차적인 노출들일 수 있다. 예컨대, 제2 금속 표면(127)은, 순서화 또는 반-순서화 방식으로, 표면 상에 조립되는 단일 화합물에 노출될 수 있다. 일부 실시예들에서, 자기-조립 단분자층(130)은, 제1 SAM 전구체 및 반응물에 표면을 노출시켜, 자기-조립 단분자층(130)을 생성함으로써 형성된다.
[0022] 일부 실시예들의 SAM 전구체는 헤드 기 및 테일 기를 갖는 조성을 포함한다. 이러한 방식으로 사용되는 바와 같이, "헤드 기"는 제2 금속 표면(127)과 결합하는 화학 모이어티이며, "테일 기"는 제2 금속 표면(127)으로부터 멀어지게 연장되는 화학 모이어티이다. 일부 실시예들에서, 헤드 기는, 실릴 기(SiR3), 포스페이트 기(-PO3H), 또는 티올 기(-SH) 중 하나 이상을 포함한다. 실릴 기는 할로겐화 실릴, 예컨대 트리메틸실릴일 수 있다. 일부 실시예들의 헤드 기는 비교적 빠르게 제2 금속 표면(127)에 흡착한다.
[0023] 일부 실시예들의 자기-조립 단분자층(130) 및/또는 가교 자기-조립 단분자층(135)은 약 5개 내지 약 20개의 범위의 탄소 원자들을 갖는다. 탄소 사슬은 분지형 또는 비분지형일 수 있거나, 또는 치환형 또는 비치환형일 수 있다. 일부 실시예들에서, 약 5개, 6개, 7개, 8개, 9개, 10개, 11개, 12개, 13개, 14개, 15개, 16개, 17개 또는 18개 초과의 탄소 원자들이 존재한다. 일부 실시예들에서, 약 6개 내지 약 18개의 범위의 탄소 원자들, 또는 약 7개 내지 약 17개의 범위의 탄소 원자들, 또는 약 8개 내지 약 16개의 범위의 탄소 원자들, 또는 약 9개 내지 약 15개의 범위의 탄소 원자들, 또는 약 10개 내지 약 14개의 범위의 탄소 원자들이 존재한다. 일부 실시예들에서, 테일 기들은 비교적 느린 반 데르 발스 상호작용을 통해 서로 결합한다. 테일 기들은 동일하거나 또는 상이할 수 있고, 그에 따라, 동종 또는 이종 SAM이 형성될 수 있다.
[0024] 일부 실시예들에서, SAM 전구체는 기판 표면 상에 화학흡착(chemisorb)할 수 있는 하나 초과의 헤드 기를 포함한다. 일부 실시예들에서, 적어도 하나의 헤드 기는 기판 표면 상에 화학흡착하지 않고, 그리고 공-반응물과 반응하는 데 이용가능하다. 하나 이상의 실시예들에서, SAM 전구체에 기판을 노출시키는 것은, 자기-조립 단분자층을 형성하기 위해, 공-반응물에 기판을 노출시키는 것을 더 포함한다. 공-반응물은 SAM 전구체와 함께 프로세스 챔버 내로 공동-유동될 수 있으며; 프로세스 챔버 전에 혼합될 수 있거나 또는 프로세스 챔버 내에서 혼합될 수 있다. 일부 실시예들에서, SAM 전구체와 공-반응물의 가스 상 혼합이 전혀 없거나 또는 거의 없도록, 공-반응물 및 SAM 전구체가 순차적으로 기판 표면에 노출된다.
[0025] 일부 실시예들에서, SAM 전구체는,
Figure pct00001
중 하나 이상을 포함하며, 여기서, A는 헤드 기이며, n은 약 1 내지 약 20의 범위, 또는 약 2 내지 약 15의 범위이다.
[0026] 일부 실시예들에서, SAM 전구체는,
Figure pct00002
중 하나 이상을 포함하며, 여기서, n은 약 4 내지 약 20의 범위, 또는 약 5 내지 약 15의 범위이다.
[0027] 형성되면, 자기-조립 단분자층(130)은, 가교 자기-조립 단분자층(135)을 형성하기 위해, 가교 프로세스에 노출될 수 있다. 가교 프로세스는, 화학 반응, UV 광 노출, 전자 빔 노출, 및/또는 열을 포함하는(그러나 이에 제한되지는 않음) 임의의 적합한 프로세스일 수 있다. 가교 반응들의 예들은 방식(I) 및 방식(II)에서 예시된다.
Figure pct00003
Figure pct00004
[0028] 가교 자기-조립 단분자층(135)의 형성 후에, 제2 금속 막(125)에 비해 제1 유전체 막(110)의 제1 유전체 표면(112) 상에 제2 유전체 막(115)이 선택적으로 증착된다. 가교 자기-조립 단분자층(135)은 제1 금속 막 또는 제2 금속 막 또는 표면들 상의 제2 유전체 막(115)의 증착을 방지 또는 최소화하기 위한 보호 기를 제공한다. 일부 실시예들에서, 제2 유전체 막(115)은 제1 유전체 막(110)과 상이한 유전체이다. 일부 실시예들에서, 제2 유전체 막(115)은 제1 유전체 막(110)과 동일한 유전체이다.
[0029] 제1 유전체 막(110) 상의 제2 유전체 막(115)의 선택적 증착 후에, 가교 자기-조립 단분자층(135) 부동태화 층은 제2 금속 표면으로부터 제거된다. 일부 실시예들에서, 가교 자기-조립 단분자층(135)은 산화에 의해 표면으로부터 제거된다. 일부 실시예들에서, 가교 자기-조립 단분자층(135)은 표면으로부터 에칭된다. 일부 실시예들에서, 가교 자기-조립 단분자층(135)은 적합한 용제(예컨대, 에탄올)에 용해된다.
[0030] 일부 실시예들에서, 프로세스는, 제2 금속 막의 두께를 미리 결정된 양까지 성장시키도록, 제2 금속 표면(127) 상에 부가적인 제2 금속 막(125)을 증착하기 위해 반복된다. 달리 말하자면, 일부 실시예들은, 미리 결정된 두께의 제2 금속 막 및 미리 결정된 두께의 제2 유전체 막을 성장시키기 위해, 부가적인 제2 금속 막의 증착, 제2 금속 표면의 부동태화, 부가적인 제2 유전체 막의 증착, 및 부동태화 층의 제거를 반복하는 것을 더 포함한다.
[0031] 일부 실시예들에서, 제2 금속 막의 최종 두께는, 약 1 nm 내지 약 1000 nm의 범위, 또는 약 10 nm 내지 약 500 nm의 범위, 또는 약 50 nm 내지 약 250 nm의 범위이다. 일부 실시예들에서, 프로세스는, 미리 결정된 두께의 제2 유전체 막(115)을 형성하도록, 제2 유전체 표면(117) 상에 부가적인 제2 유전체 막(115)을 증착하기 위해 반복된다. 일부 실시예들에서, 제2 유전체 막(115)의 최종 두께는, 약 1 nm 내지 약 1000 nm의 범위, 또는 약 10 nm 내지 약 500 nm의 범위, 또는 약 50 nm 내지 약 250 nm의 범위이다.
[0032] 제2 금속 막(125)과 제2 유전체 막(115)의 증착의 각각의 사이클은 임의의 적합한 두께의 층을 형성할 수 있다. 일부 실시예들에서, 제2 금속 막(125) 및/또는 제2 유전체 막(115)의 각각의 사이클은, 약 1 nm 내지 약 100 nm의 범위, 또는 약 5 nm 내지 약 50 nm의 범위, 또는 약 10 nm 내지 약 50 nm의 범위의 두께를 갖는 막의 증착을 발생시킨다.
[0033] 도 2는 선택적 증착 방법(200)의 다른 실시예를 도시한다. 금속 표면(122) 및 유전체 표면(112)을 갖는 기판(105)이 제공된다. 금속 표면(122)은, 부동태화 층을 형성하기 위해, 가교 자기-조립 단분자층(135)을 형성하도록 가교되는 자기-조립 단분자층(130)으로 부동태화된다. 금속 표면을 부동태화하는 것은, 헤드 기, 탄소 사슬 및 테일 기를 갖는 화합물에 금속 표면을 노출시켜, 자기-조립 단분자층(130)을 형성하는 것을 포함한다. 일부 실시예들의 탄소 사슬은 약 5개 내지 약 20개의 범위의 탄소 원자들을 가지며, 테일 기는 소수성 모이어티를 포함한다. 탄소 사슬은 선형, 분지형, 치환형, 또는 비치환형일 수 있다.
[0034] 제2 유전체 표면(117)을 형성하기 위해, 제1 유전체 막(110)의 제1 유전체 표면(112) 상에 제2 유전체 막(115)이 선택적으로 증착된다. 이어서, 제1 금속 표면(122)으로부터 부동태화 층이 제거되고, 그리고 제2 유전체 표면(117) 또는 제2 유전체 막(115)에 비해 제1 금속 표면(122) 상에 제2 금속 막(125)이 선택적으로 증착된다. 제2 금속 막(125)은 제2 금속 표면(127)을 갖는다. 부동태화 층의 형성, 제2 유전체 막의 증착, 부동태화 층의 제거, 및 제2 금속 막의 증착은, 제2 유전체 막 및 제2 금속 막의 두께들을 계속 성장시키기 위해 반복될 수 있다.
[0035] 본원에서 본 발명이 특정한 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지, 본 발명의 적용들 및 원리들을 예시할 뿐이라는 것이 이해될 것이다. 본 발명의 사상 및 범위로부터 벗어나지 않으면서, 본 발명의 방법 및 장치에 대해 다양한 변형들 및 변화들이 이루어질 수 있다는 것이 당업자에게 자명할 것이다. 따라서, 본 발명이 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 변형들 및 변화들을 포함하도록 의도된다.

Claims (15)

  1. 제1 금속 표면 및 제1 유전체 표면을 갖는 기판을 제공하는 단계;
    제2 금속 표면을 형성하기 위해, 상기 제1 금속 표면 상에 제2 금속 막을 선택적으로 증착하는 단계;
    부동태화(passivation) 층을 형성하기 위해, 약 5개 내지 약 20개의 범위의 탄소 원자들을 포함하는 가교 자기-조립 단분자층(cross-linked self-assembled monolayer)을 형성함으로써, 상기 제2 금속 표면을 부동태화하는 단계;
    제2 유전체 표면을 형성하기 위해, 상기 제1 유전체 표면 상에 제2 유전체 막을 선택적으로 증착하는 단계; 및
    상기 제2 금속 표면으로부터 상기 부동태화 층을 제거하는 단계
    를 포함하며,
    상기 유전체 표면은 상기 제2 금속 막의 증착 동안 부동태화되지 않는,
    선택적 증착 방법.
  2. (a) 금속 표면 및 유전체 표면을 갖는 기판을 제공하는 단계;
    (b) 부동태화 층을 형성하기 위해, 가교 자기-조립 단분자층으로 상기 금속 표면을 부동태화하는 단계 ― 상기 금속 표면을 부동태화하는 단계는, 헤드 기(head group), 탄소 사슬, 및 테일 기(tail group)를 갖는 화합물에 상기 금속 표면을 노출시켜, 자기-조립 단분자층을 형성하는 단계를 포함하고, 상기 탄소 사슬은 약 5개 내지 약 20개의 범위의 탄소 원자들을 갖고, 상기 테일 기는 소수성 모이어티(moiety)를 포함함 ―;
    (c) 제2 유전체 표면을 형성하기 위해, 제1 유전체 표면 상에 제2 유전체 막을 선택적으로 증착하는 단계;
    (d) 상기 부동태화 층을 제거하는 단계;
    (e) 제2 금속 표면을 형성하기 위해, 제1 금속 표면 상에 제2 금속 막을 선택적으로 증착하는 단계; 및
    (f) 미리 결정된 두께의 제2 유전체 막 및 미리 결정된 두께의 제2 금속 막을 형성하도록, 상기 제2 유전체 막 및 상기 제2 금속 막을 성장시키기 위해, 상기 단계 (b) 내지 상기 단계 (e)를 반복하는 단계
    를 포함하며,
    상기 유전체 표면은 상기 제2 금속 막의 증착 동안 부동태화되지 않는,
    선택적 증착 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 가교 자기-조립 단분자층을 형성하는 것은, SAM 전구체 및 가교 프로세스에 상기 기판을 노출시키는 것을 포함하는,
    선택적 증착 방법.
  4. 제3 항에 있어서,
    상기 SAM 전구체는 헤드 기 및 테일 기를 갖는 조성을 포함하는,
    선택적 증착 방법.
  5. 제4 항에 있어서,
    상기 헤드 기는, 실릴, 포스페이트, 또는 티올 기 중 하나 이상을 포함하는,
    선택적 증착 방법.
  6. 제5 항에 있어서,
    상기 SAM 전구체는,
    Figure pct00005

    중 하나 이상을 포함하며,
    상기 A는 상기 헤드 기인,
    선택적 증착 방법.
  7. 제4 항에 있어서,
    상기 헤드 기는 비교적 빠르게 상기 제2 금속 표면에 흡착하는,
    선택적 증착 방법.
  8. 제4 항에 있어서,
    테일 기들은 비교적 느린 반 데른 발스 상호작용(van der Waals interaction)을 통해 결합(associate)하는,
    선택적 증착 방법.
  9. 제3 항에 있어서,
    상기 가교 프로세스는, 화학 반응, UV 광, 전자 빔, 또는 열 중 하나 이상을 포함하는,
    선택적 증착 방법.
  10. 제1 항에 있어서,
    상기 제2 금속 막의 두께를 성장시키기 위해, 상기 제2 금속 표면 상에 부가적인 제2 금속 막을 선택적으로 증착하는 단계;
    부동태화 층을 형성하기 위해, 상기 제2 금속 표면을 부동태화하는 단계;
    상기 제2 유전체 막의 두께를 성장시키기 위해, 상기 제2 유전체 표면 상에 부가적인 제2 유전체 막을 선택적으로 증착하는 단계; 및
    상기 부동태화 층을 제거하는 단계
    를 더 포함하는,
    선택적 증착 방법.
  11. 제10 항에 있어서,
    미리 결정된 두께의 제2 금속 막 및 미리 결정된 두께의 제2 유전체 막을 성장시키기 위해, 상기 부가적인 제2 금속 막을 증착하는 단계, 상기 제2 금속 표면을 부동태화하는 단계, 상기 부가적인 제2 유전체 막을 증착하는 단계, 및 상기 부동태화 층을 제거하는 단계를 반복하는 단계를 더 포함하는,
    선택적 증착 방법.
  12. 제2 항 또는 제11 항에 있어서,
    상기 제2 금속 막은 상기 제1 금속 표면과 상이한,
    선택적 증착 방법.
  13. 제2 항, 제11 항, 또는 제12 항 중 어느 한 항에 있어서,
    상기 제2 유전체 막은 상기 제1 유전체 표면과 상이한,
    선택적 증착 방법.
  14. 제1 항 또는 제2 항에 있어서,
    가교 프로세스는, 화학 반응, UV 광, 전자 빔, 또는 열 중 하나 이상을 포함하는,
    선택적 증착 방법.
  15. 제1 금속 표면을 갖는 제1 금속 및 제1 유전체 표면을 갖는 제1 유전체를 갖는 기판을 제공하는 단계;
    제2 금속 표면을 갖는 제2 금속 막을 형성하기 위해, 상기 제1 금속 표면 상에 제2 금속의 막을 선택적으로 증착하는 단계 ― 상기 제2 금속은 상기 제1 금속과 상이함 ―;
    부동태화 층을 형성하기 위해, 약 5개 내지 약 20개의 범위의 탄소 원자들을 갖는 탄소 사슬을 포함하는 가교 자기-조립 단분자층을 형성함으로써, 상기 제2 금속 표면을 부동태화하는 단계 ― 상기 가교 자기-조립 단분자층은 SAM 전구체 및 가교 프로세스에 상기 기판을 노출시킴으로써 형성되고, 상기 가교 프로세스는 화학 반응, UV 광, 전자 빔 또는 열 중 하나 이상을 포함함 ―;
    제2 유전체 표면을 갖는 제2 유전체 막을 형성하기 위해, 상기 제1 유전체 표면 상에 제2 유전체의 막을 선택적으로 증착하는 단계 ― 상기 제2 유전체는 상기 제1 유전체와 상이함 ―; 및
    상기 제2 금속 표면으로부터 상기 부동태화 층을 제거하는 단계
    를 포함하며,
    상기 유전체 표면은 상기 제2 금속 막의 증착 동안 부동태화되지 않는,
    선택적 증착 방법.
KR1020197025417A 2017-01-31 2018-01-29 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들 KR102357336B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762452609P 2017-01-31 2017-01-31
US62/452,609 2017-01-31
US15/880,671 US10347495B2 (en) 2017-01-31 2018-01-26 Schemes for selective deposition for patterning applications
US15/880,671 2018-01-26
PCT/US2018/015709 WO2018144381A1 (en) 2017-01-31 2018-01-29 Schemes for selective deposition for patterning applications

Publications (2)

Publication Number Publication Date
KR20190103495A true KR20190103495A (ko) 2019-09-04
KR102357336B1 KR102357336B1 (ko) 2022-01-27

Family

ID=62980716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025417A KR102357336B1 (ko) 2017-01-31 2018-01-29 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들

Country Status (6)

Country Link
US (2) US10347495B2 (ko)
JP (1) JP2020507923A (ko)
KR (1) KR102357336B1 (ko)
CN (1) CN110226224B (ko)
TW (1) TWI739984B (ko)
WO (1) WO2018144381A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840133B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with staggered selective growth
TWI757659B (zh) * 2018-11-23 2022-03-11 美商應用材料股份有限公司 碳膜的選擇性沉積及其用途
KR20220034785A (ko) * 2019-07-18 2022-03-18 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측면 필름 성장의 완화 방법
JPWO2021015030A1 (ko) * 2019-07-25 2021-01-28
IL292918A (en) * 2019-11-20 2022-07-01 Merck Patent Gmbh Compounds and methods for selectively creating metal-containing layers
US11915973B2 (en) * 2019-12-10 2024-02-27 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
TW202204658A (zh) * 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
US11171054B2 (en) * 2020-04-01 2021-11-09 International Business Machines Corporation Selective deposition with SAM for fully aligned via
KR20220028934A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 탄소층의 형성방법 및 인터커넥트 구조체의 형성방법
US20220127717A1 (en) * 2020-10-27 2022-04-28 Applied Materials, Inc. Selective Deposition Of A Heterocyclic Passivation Film On A Metal Surface
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
US20220181599A1 (en) * 2020-12-03 2022-06-09 Applied Materials, Inc. Lithium metal surface modification using carbonate passivation
US11955382B2 (en) 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition
US20230197508A1 (en) * 2021-12-17 2023-06-22 Applied Materials, Inc. Self-assembled monolayer for selective deposition

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
US20130189837A1 (en) * 2010-06-10 2013-07-25 Asm International N.V. Selective formation of metallic films on metallic surfaces
US20130236657A1 (en) * 2012-03-09 2013-09-12 Jeffrey W. Anthis Precursors And Methods For The Selective Deposition Of Cobalt And Manganese On Metal Surfaces
US20140231744A1 (en) * 2007-02-05 2014-08-21 Intermolecular Inc. Methods for forming resistive switching memory elements
US20150170961A1 (en) * 2013-12-18 2015-06-18 Patricio E. Romero Selective area deposition of metal films by atomic layer deposition (ald) and chemical vapor deposition (cvd)
US20160064275A1 (en) * 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
KR20160024357A (ko) * 2013-06-27 2016-03-04 인텔 코포레이션 논-리소그래피식으로 패터닝된 지향성 자가 조립 정렬 촉진 층들
KR20160119874A (ko) * 2009-10-23 2016-10-14 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
US20160322213A1 (en) * 2015-05-01 2016-11-03 Applied Materials, Inc. Selective Deposition Of Thin Film Dielectrics Using Surface Blocking Chemistry

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237926A (ja) * 1995-08-25 1997-09-09 Agency Of Ind Science & Technol 微細パタ−ンの作製方法
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6828581B2 (en) * 2002-02-26 2004-12-07 The United States Of America As Represented By The Secretary Of Commerce Selective electroless attachment of contacts to electrochemically-active molecules
US7258745B2 (en) * 2004-08-06 2007-08-21 Ut-Battelle, Llc Method for fabricating hafnia films
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7368377B2 (en) * 2004-12-09 2008-05-06 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for selective deposition of a thin self-assembled monolayer
US7871670B2 (en) * 2005-08-10 2011-01-18 3M Innovative Properties Company Microfabrication using replicated patterned topography and self-assembled monolayers
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US9112003B2 (en) * 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
JP6272242B2 (ja) * 2013-02-12 2018-01-31 国立研究開発法人科学技術振興機構 有機薄膜を用いた電子デバイス、及びそれを含有してなる電子機器
US9406614B2 (en) 2013-03-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Material and process for copper barrier layer
US9240412B2 (en) * 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
EP3050084A4 (en) * 2013-09-27 2017-05-24 Intel Corporation Forming layers of materials over small regions by selective chemical reaction including limiting encroachment of the layers over adjacent regions
TW201525173A (zh) 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
KR102309334B1 (ko) * 2014-12-19 2021-10-07 인텔 코포레이션 반도체 디바이스들을 위해 희생 차단 층들을 이용하는 선택적 퇴적
EP3238235A4 (en) * 2014-12-23 2018-07-25 Intel Corporation Decoupled via fill
US9754791B2 (en) * 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment
JP3208344U (ja) * 2015-11-16 2017-01-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低蒸気圧のエアゾールに支援されるｃｖｄ
CN109075021B (zh) * 2016-03-03 2023-09-05 应用材料公司 利用间歇性空气-水暴露的改良自组装单层阻挡
US10068764B2 (en) * 2016-09-13 2018-09-04 Tokyo Electron Limited Selective metal oxide deposition using a self-assembled monolayer surface pretreatment

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231744A1 (en) * 2007-02-05 2014-08-21 Intermolecular Inc. Methods for forming resistive switching memory elements
KR20160119874A (ko) * 2009-10-23 2016-10-14 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
US20130189837A1 (en) * 2010-06-10 2013-07-25 Asm International N.V. Selective formation of metallic films on metallic surfaces
US20130236657A1 (en) * 2012-03-09 2013-09-12 Jeffrey W. Anthis Precursors And Methods For The Selective Deposition Of Cobalt And Manganese On Metal Surfaces
KR20160024357A (ko) * 2013-06-27 2016-03-04 인텔 코포레이션 논-리소그래피식으로 패터닝된 지향성 자가 조립 정렬 촉진 층들
US20150170961A1 (en) * 2013-12-18 2015-06-18 Patricio E. Romero Selective area deposition of metal films by atomic layer deposition (ald) and chemical vapor deposition (cvd)
US20160064275A1 (en) * 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
US20160322213A1 (en) * 2015-05-01 2016-11-03 Applied Materials, Inc. Selective Deposition Of Thin Film Dielectrics Using Surface Blocking Chemistry

Also Published As

Publication number Publication date
KR102357336B1 (ko) 2022-01-27
US20190287807A1 (en) 2019-09-19
US10510546B2 (en) 2019-12-17
US10347495B2 (en) 2019-07-09
TW201833362A (zh) 2018-09-16
US20180218914A1 (en) 2018-08-02
CN110226224B (zh) 2023-02-28
CN110226224A (zh) 2019-09-10
JP2020507923A (ja) 2020-03-12
TWI739984B (zh) 2021-09-21
WO2018144381A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
KR102357336B1 (ko) 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들
KR102391351B1 (ko) 차단 분자들의 가교결합에 의해 선택적 증착을 향상시키는 방법
TWI772516B (zh) 藉由化學蝕刻去除選擇性沉積缺陷
TWI759747B (zh) 形成氮碳氧化矽薄膜的方法
US11371136B2 (en) Methods for selective deposition of dielectric on silicon oxide
US10366878B2 (en) Selective deposition through formation of self-assembled monolayers
JP2022091739A (ja) 選択的原子層堆積方法
KR20230035699A (ko) 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들
US20220064784A1 (en) Methods of selective deposition
US20220108888A1 (en) Selective Deposition of Germanium
WO2023278859A1 (en) Multiple surface and fluorinated blocking compounds

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant