JP2017222928A - 表面処理による選択的堆積 - Google Patents

表面処理による選択的堆積 Download PDF

Info

Publication number
JP2017222928A
JP2017222928A JP2017107853A JP2017107853A JP2017222928A JP 2017222928 A JP2017222928 A JP 2017222928A JP 2017107853 A JP2017107853 A JP 2017107853A JP 2017107853 A JP2017107853 A JP 2017107853A JP 2017222928 A JP2017222928 A JP 2017222928A
Authority
JP
Japan
Prior art keywords
layer
metal
substrate
gas
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017107853A
Other languages
English (en)
Inventor
ユ カイ−フン
Kai-Hung Yu
ユ カイ−フン
エヌ．タピリー カンダバラ
N Tapily Kandabara
エヌ．タピリー カンダバラ
隆宏 袴田
Takahiro Hakamada
隆宏 袴田
カル スバディープ
Kal Subhadeep
カル スバディープ
ジェイ．ルーシンク ゲリット
J Leusink Gerrit
ジェイ．ルーシンク ゲリット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017222928A publication Critical patent/JP2017222928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D53/00—Separation of gases or vapours; Recovering vapours of volatile solvents from gases; Chemical or biological purification of waste gases, e.g. engine exhaust gases, smoke, fumes, flue gases, aerosols
    • B01D53/34—Chemical or biological purification of waste gases
    • B01D53/74—General processes for purification of waste gases; Apparatus or devices specially adapted therefor
    • B01D53/76—Gas phase processes, e.g. by using aerosols
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2251/00—Reactants
    • B01D2251/20—Reductants
    • B01D2251/202—Hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60045—Pre-treatment step of the bump connectors prior to bonding
    • H01L2021/60052—Oxide removing step, e.g. flux, rosin

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Environmental & Geological Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Analytical Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】表面処理と堆積プロセスとを用いて異なる材料に選択的に堆積させる方法の提供。【解決手段】第１の表面１０３を有する第１の材料層１０４と、第２の表面１０７を有する第２の材料層１０２とを含む基板を提供するステップと、第２の表面１０７をヒドロキシル基で終結させる化学酸化物プロセスを実施するステップと、疎水性官能基１１０を含むプロセスガスに暴露することによって第２の表面１０７を改質するステップであって、第２の表面１０７の上の水酸基を疎水性官能基１１０で置換し、改質するステップと、基板を堆積ガスに暴露することによって、改質された第２の表面１０７の上ではなく、第１の表面１０３の上に金属含有層を選択的に堆積するステップと、を含む、方法。第１の材料層１０４はシリコン層を含み、第２の材料層１０２は誘電体層を含み、前記実施するステップは、前記シリコン層と前記誘電体層から酸化物を除去する、方法。【選択図】図１Ｄ

Description

関連出願とのクロスリファレンス
本出願は、２０１６年５月３１日に出願された米国仮特許出願第６２／３４３，７５３号に関連し、且つ、優先権を主張する。その全内容は参照により本明細書に組み込まれる。
発明の分野
本発明は、半導体処理及び半導体デバイスに関し、且つ、より詳細には、表面処理を用いて異なる材料の上に選択的に堆積させる方法に関する。
発明の背景
１４ｎｍ技術ノードではデバイスサイズが小さくなるにつれて、製造の複雑さが増している。半導体デバイスを製造するためのコストもまた増加しており、且つ、費用対効果の高いソリューション及び革新が必要とされている。より小型のトランジスタが製造されるにつれて、パターン化されたフィーチャの限界寸法（ＣＤ）又は解像度は、生産するのがより困難になってきている。自己整合パターニングは、ＥＵＶ導入後であってもコスト効率の高いスケーリングが継続できるように、オーバーレイ駆動(overlay-driven)パターニングに置き換わることができる。低減したバラツキを可能にし、スケーリングを拡張し、且つ、ＣＤ及びプロセス制御を強化するパターニングオプションが必要である。薄膜の選択的堆積は、高度にスケーリングされた技術ノードにおけるパターニングの重要なステップである。異なる材料表面に選択的な膜堆積を提供する新しい堆積方法が必要とされる。必要とされる新しい方法は、誘電材料オン誘電材料（ＤｏＤ）、誘電材料オン金属(metals)（ＤｏＭ）、金属オン金属（ＭｏＭ）、金属オン誘電材料（ＭｏＤ）、及び金属オンケイ素（ＭＯＳ）の選択的堆積を含む。
本発明の実施形態は、表面処理及びその後の堆積プロセスを用いて異なる材料の上に選択的に堆積させる方法を提供する。
本発明の一実施形態によれば、当該方法は、
第１の表面を有する第１の材料層と、第２の表面を有する第２の材料層と、を含む基板を提供するステップと、
前記第２の表面をヒドロキシル基で終結させる化学酸化物除去プロセスを実施するステップと、
をふくむ。当該方法はさらに、
疎水性官能基を含むプロセスガスに暴露することによって前記第２の表面を改質するステップであって、前記第２の表面の上の水酸基を前記疎水性官能基で置換する、改質するステップと、及び
前記基板を堆積ガスに暴露することによって、改質された第２の表面の上ではなく、前記第１の表面の上に金属含有層を選択的に堆積するステップと、
を含む。
本発明の実施形態及び付随する多くの利点のより完全な理解は、以下の詳細な説明を参照することにより、特に添付の図面と併せて考慮することにより、容易に明らかになるであろう。
図１Ａ〜１Ｄは、本発明の一実施形態による基板を処理する方法の概略断面図である。 図２Ａ〜２Ｄは、本発明の一実施形態による基板を処理する方法の概略断面図である。 図３Ａ〜３Ｄは、本発明の一実施形態による基板を処理する方法の概略断面図である。 図４は、本発明の一実施形態によるＳｉの上のＲｕ金属(Ｒｕ金属オンＳｉ)の選択的堆積の実験結果を示す。
複数の実施形態の詳細な説明
本発明の実施形態は、表面処理及びその後の堆積プロセスを用いて異なる材料の上に選択的に堆積させる方法を提供する。選択的堆積は、他の材料への迅速かつ効果的な堆積をもたらしつつ、堆積が望ましくない材料の表面の上でのインキュベーション時間の増加をもたらす、表面処理によって達成され得る。この改善された堆積選択性は、材料層を含む半導体デバイスにおける線間(line-to-line)破壊及び電気漏れ性能に対するより大きいマージンを提供する。
本発明の実施形態は、原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）及び化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）などの表面に敏感な気相蒸着プロセス、及びその変形、並びにスピンオン堆積に非常に有益である。
本発明の一実施形態によれば、当該方法は、
第１の表面を有する第１の材料層と、第２の表面を有する第２の材料層と、を含む基板を提供するステップと、
前記第２の表面をヒドロキシル基で終結させる化学酸化物除去（ｃｈｅｍｉｃａｌ ｏｘｉｄｅ ｒｅｍｏｖａｌ，ＣＯＲ）プロセスを実施するステップと、
を含む。当該方法はさらに、
疎水性官能基を含むプロセスガスに暴露することによって前記第２の表面を改質するステップであって、前記第２の表面の上の水酸基を前記疎水性官能基で置換する、改質するステップと、及び
前記基板を堆積ガスに暴露することによって、改質された第２の表面の上ではなく、前記第１の表面の上に金属含有層を選択的に堆積するステップと、を含む。ＣＯＲプロセスは、ドライエッチングプロセス又はウェットエッチングプロセスを含むことができる。ドライエッチングプロセスは、例えば、ＨＦ系であり得る。本発明者らは、ＣＯＲプロセスが誘電材料の表面のその後の表面改質を大幅に強化し、改質誘電体表面へのその後の堆積の優れた遮断をもたらすことを発見した。いくつかの例では、改質は、ｌｏｗ−ｋ修復（ｌｏｗ−ｋ ｒｅｓｔｏｒａｔｉｏｎ，ＬＫＲ）又は基板の上の自己組織化単分子膜（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒｓ，ＳＡＭ）の形成などのプロセスを含み得る。
図１Ａ〜図１Ｄは、本発明の一実施形態による基板の処理の概略断面図を示す。図１Ａは、第１の表面１０３を有するＳｉ層１０４と、第２の表面１０５を有するＳｉＯｘ層１０２と、を含む基板を示す。ＳｉＯｘ層１０２は、ｘが２以下の酸化されたＳｉを指す。ＳｉＯ２は、最も熱力学的に安定な酸化ケイ素であり、及び従って、最も商業的に重要な酸化ケイ素である。
基板は、Ｓｉ層１０４の上及びＳｉＯｘ層１０２の上に自然酸化物(native oxide)層１０６をさらに含む。自然酸化物層１０６は、基板を酸化する大気暴露によって形成することができる。あるいは、自然酸化物層１０６は、基板上に堆積された化学酸化物層を含むことができる。他の実施形態によれば、ＳｉＯｘ層１０２は、ＳｉＮ、ＳｉＯＨ、ＳｉＣＯＨ、ｈｉｇｈ−ｋ材料、及びｌｏｗ−ｋ材料のうちの１以上をさらに含むか、又はこれらに置換されることができる。
相互接続遅延は、集積回路（ＩＣ）の速度及び性能を改善するための駆動装置(drive)における主な制限要因である。相互接続遅延を最小にする１つの方法は、ＩＣの製造中にｌｏｗ−ｋ材料を使用することによって相互接続容量(interconnect capacitance)を低減することである。このようなｌｏｗ−ｋ材料も低温プロセスに有用であることが判明している。従って、近年、ＳｉＯ２（ｋ〜４）のような比較的高誘電率の絶縁材料に代わるため、ｌｏｗ−ｋ材料が開発されている。
特に、ｌｏｗ−ｋ膜は、半導体デバイスの金属層の間のレベル間及びレベル内誘電層に利用されつつある。加えて、絶縁材料の誘電率をさらに低下させるために、材料膜は、細孔(pores)、すなわち多孔質ｌｏｗ−ｋ材料で形成される。このようなｌｏｗ−ｋ材料は、フォトレジストの塗布と同様のスピンオン誘電体（spin-on dielectric,ＳＯＤ）法によって、又はＣＶＤによって堆積させることができる。
ｌｏｗ−ｋ材料は、３．７未満の誘電率、又は１．６〜３．７の範囲の誘電率を有することができる。ｌｏｗ−ｋ材料は、フッ化ケイ素ガラス（fluorinated silicon glass,ＦＳＧ）、炭素ドープド酸化物、ポリマー、ＳｉＣＯＨ含有low-k材料、非多孔質low-k材料、多孔質low-k材料、スピンオン誘電体（ＳＯＤ）ｌｏｗ−ｋ材料、又はいずれの他の好適な誘電材料を含むことができる。ｌｏｗ−ｋ材料は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＢＬＡＣＫ ＤＩＡＭＯＮＤ（登録商標）（ＢＤ）もしくはＢＬＡＣＫ ＤＩＡＭＯＮＤ（登録商標）ＩＩ（ＢＤＩＩ） ＳｉＣＯＨ材料、又はＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ、Ｉｎｃ．から市販されているＣｏｒａｌ（登録商標）ＣＶＤ膜を含むことができる。その他の商業的に入手可能な炭素含有材料は、Ｄｏｗ Ｃｈｅｍｉｃａｌから入手可能なＳＩＬＫ（登録商標）（例えば、ＳｉＬＫ−１、ＳｉＬＫ−Ｊ、ＳｉＬＫ−Ｈ、ＳｉＬＫ−Ｄ、及び多孔質ＳｉＬＫ半導体誘電樹脂）及びＣＹＣＬＯＴＥＮＥ（登録商標）（ベンゾシクロブテン）、並びに Ｈｏｎｅｙｗｅｌｌから入手可能なＧＸ−３ＴＭ及びＧＸ−３ＰＴＭ半導体誘電樹脂である。
ｌｏｗ−ｋ材料は、単一相からなる多孔質無機−有機ハイブリッド膜、例えば、小さな空隙(voids)を生成する（又は細孔(pores)）を作成するため、硬化又は堆積プロセス中に膜の完全緻密化を妨害してＣＨ３結合(bonds)を有する酸化ケイ素系マトリックスなど、を含む。さらにあるいは、これらの誘電体材料は、少なくとも２つの相からなる多孔質無機−有機ハイブリッド膜、例えば、硬化プロセス中に分解され、且つ、蒸発する有機材料の細孔（例えば、ポロゲン）を有する炭素ドープド酸化ケイ素系マトリックス、を含むことができる。
加えて、low-k材料には、ＳＯＤ技術を用いて堆積された水素シルセスキオキサン（ＨＳＱ）又はメチルシルセスキオキサン（ＭＳＱ）などのシリケート系材料が含まれる。そのようなフィルムの例は、Ｄｏｗ Ｃｏｒｎｉｎｇから市販されているＦＯｘ（登録商標）ＨＳＱ、Ｄｏｗ Ｃｏｒｎｉｎｇから市販されているＸＬＫ多孔質ＨＳＱ、及びＪＳＲ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓから市販されているＪＳＲ ＬＫＤ−５１０９を含む。
ｈｉｇｈ−ｋ材料は、元素の周期律表のアルカリ土類元素、希土類元素、ＩＩＩＡ族、ＩＶＡ族及びＩＶＢ族元素から選択される１以上の金属元素を含有することができる。アルカリ土類金属元素としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）が含まれる。例示的な酸化物としては、酸化マグネシウム、酸化カルシウム、及び酸化バリウム、及びそれらの組み合わせが含まれる。希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ルテチウム（Ｌｕ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）及びイッテルビウム（Ｙｂ）の群から選択することができる。第ＩＶＢ族元素としては、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びジルコニウム（Ｚｒ）が含まれる。本発明のいくつかの実施形態によれば、ｈｉｇｈ−ｋ材料は、ＨｆＯ２、ＨｆＯＮ、ＨｆＳｉＯＮ、ＺｒＯ２、ＺｒＯＮ、ＺｒＳｉＯＮ、ＴｉＯ２、ＴｉＯＮ、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｗ２Ｏ３、ＣｅＯ２、Ｙ２Ｏ３もしくはＴａ２Ｏ５、又は２以上のそれらの組み合わせを含むことができる。しかし、他の誘電体材料も考えられ、使用することができる。
図１Ｂは、ドライエッチングプロセス又はウェットエッチングプロセスを含むことができる化学酸化物除去プロセスの後の(following)基板を示す。化学酸化物除去プロセスは、Ｓｉ層１０４及びＳｉＯｘ層１０２から自然酸化物層１０６を除去し、且つ、ヒドロキシル基（−ＯＨ）１０８でＳｉＯｘ層１０２を終結させる。Ｓｉ層１０４は、化学酸化物除去プロセスによって、Ｓｉ−Ｈ基で終端されてもよい（図示せず）。
ドライエッチングプロセスは、処理システムにおいて行われてよい。前記処理システムは、
基板上の露出した表面層を化学的に変更するためのＣＯＲモジュール、
基板上の化学的に変化した表面層を熱処理するポスト熱処理（post heat treatment,ＰＨＴ）モジュール、及び
ＰＨＴモジュールとＣＯＲモジュールとの間に結合された分離アセンブリ(isolation assembly)、
を含む。一例では、処理圧力が約１ｍＴｏｒｒから約１００ｍＴｏｒｒの範囲であり得、例えば約２ｍＴｏｒｒから約２５ｍＴｏｒｒの範囲であり得るＣＯＲモジュールにおいて、ＨＦ及びＮＨ３を含むプロセスガスに基板を暴露することができる。プロセスガス流量(flow rates)は、各化学種(species)について約１〜約２００ｓｃｃｍの範囲であり得、例えば、約１０ｓｃｃｍ〜約１００ｓｃｃｍの範囲であり得る。加えて、ＣＯＲモジュールは、３０℃〜１００℃の範囲の温度に加熱することができ、及び例えば、温度は約４０℃であり得る。加えて、プロセスガスをＣＯＲモジュールに送るためのガス分配システムは、約４０℃〜約１００℃の範囲の温度に加熱することができ、及び例えば、温度は約５０℃であり得る。基板は、約１０℃〜約５０℃の範囲の温度に維持することができ、及び例えば基板温度は約２０℃にであり得る。
加えて、ＰＨＴモジュールにおいて、熱処理チャンバを約５０℃〜約１００℃の範囲の温度に加熱することができ、及び例えば、温度は約８０℃であり得る。一例では、基板を、約１００℃を超える温度に加熱することができる。あるいは、基板を約１００℃〜約２００℃の範囲で加熱することができ、及び例えば、温度は約１３５℃であり得る。
別の例では、オゾンとＨ２Ｏ蒸気との混合物をドライエッチングプロセスで使用することができる。さらに別の例では、過酸化物蒸気を使用することができる。
他の実施形態によれば、化学的酸化物の除去は、ウェットエッチングプロセスを含むことができる。ウェットエッチングプロセスは、例えば、業界標準のＳＣ１溶液及びＳＣ２溶液を利用することができる。
化学酸化物除去プロセスに続いて、基板は、ｌｏｗ−ｋ修復（ＬＫＲ）又は自己組織化単分子層（ＳＡＭ）を含むことができる表面改質プロセスを受けることができる。表面改質プロセスは、図１の基板を、親水性官能基を含むプロセスガスに暴露することを含むことができる。一例では、プロセスガスは、トリメチルシランジメチルアミン（ＴＭＳＤＭＡ）を含むことができる。プロセスガスは、−ＯＨ基１０８を疎水性官能基（−ＳｉＭｅ３）１１０で置換することによって、ＳｉＯｘ層１０２の上の−ＯＨ基１０８と選択的に反応する。この置換は、インキュベーションタイムが長い、疎水性の改質された第２の表面１０７の上に(on)比べて(relative to)、第１の表面１０３への後続の選択的堆積を改善する。疎水性の改質された第２の表面１０７は、金属含有前駆体の吸着部位をほとんど又は全く含まず、したがって、金属含有前駆体への暴露は、長いインキュベーションタイム、及び第１の表面１０３の上に(on)比べて(relative to)、疎水性の改質された第２の表面１０７上への遅延した金属含有体積をもたらす。これにより、疎水性の改質された第２の表面１０７上への堆積がほとんど又は全くない状態で、第１の表面１０３上に金属含有層を選択的に形成することが可能になる。
いくつかの例では、親水性官能基を含むプロセスガスは、ケイ素含有ガスを含むことができ、例えば、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン、又はそれらのいずれの組み合わせを含む。いくつかの実施形態によれば、プロセスガスは、ジメチルシランジメチルアミン（ＤＭＳＤＭＡ）、トリメチルシランジメチルアミン（ＴＭＳＤＭＡ）、ビス（ジメチルアミノ）ジメチルシラン（ＢＤＭＡＤＭＳ）及び他のアルキルアミンシランから選択することができる。他の実施形態によれば、プロセスガスは、Ｎ，Ｏ−ビストリメチルシリルトリフルオロアセトアミド（ＢＳＴＦＡ）及びトリメチルシリル−ピロール（ＴＭＳ−ピロール）から選択することができる。
本発明のいくつかの実施形態によれば、プロセスガスは、シラザン化合物から選択することができる。シラザンは、飽和ケイ素−窒素系水素化物である。それらは、シロキサンに構造的に類似しており、但し、−Ｏ−を−ＮＨ−で置換している。有機シラザン前駆体は、Ｓｉ原子（複数可）に結合した少なくとも１つのアルキル基をさらに含むことができる。アルキル基は、例えば、メチル基、エチル基、プロピル基、もしくはブチル基、又はそれらの組み合わせであり得る。さらにまた、アルキル基は、フェニル基などの環状炭化水素基であってもよい。加えて、アルキル基はビニル基であってもよい。ジシラザンは、ケイ素原子に結合した１〜６個のメチル基もしくはケイ素原子に結合した１〜６個のエチル基を有する化合物、又はケイ素原子に結合したメチル基及びエチル基の組み合わせを有するジシラザン分子である。
ヘキサメチルジシラザン（ＨＭＤＳ）の構造を以下に示す。
ＨＭＤＳは、Ｓｉ−Ｎ−Ｓｉ構造単位と、各Ｓｉ原子に結合した３つのメチル基と、を含有する。ＨＭＤＳは、２０℃で約２０Ｔｏｒｒの蒸気圧を有する市販のシリコン化合物である。
有機シラザン化合物の例を表１に示す。
表１
＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
トリエチルシラザン ＳｉＣ６Ｈ１７Ｎ
トリプロピルシラザン ＳｉＣ９Ｈ２３Ｎ
トリフェニルシラザン ＳｉＣ１８Ｈ１７Ｎ
テトラメチルジシラザン Ｓｉ２Ｃ４Ｈ１５Ｎ
ヘキサメチルジシラザン Ｓｉ２Ｃ６Ｈ１９Ｎ
ヘキサエチルジシラザン Ｓｉ２Ｃ１２Ｈ３１Ｎ
ヘキサフェニルジシラザン Ｓｉ２Ｃ３６Ｈ３１Ｎ
ヘプタメチルジシラザン Ｓｉ２Ｃ７Ｈ２１Ｎ
ジプロピル−テトラメチルジシラザン Ｓｉ２Ｃ１０Ｈ２７Ｎ
ジ−ｎ−ブチル−テトラメチルジシラザン Ｓｉ２Ｃ１２Ｈ３１Ｎ
ジ−ｎ−オクチル−テトラメチルジシラザン Ｓｉ２Ｃ２０Ｈ４７Ｎ
トリエチル−トリメチルシクロトリシラザン Ｓｉ２Ｃ９Ｈ２７Ｎ３
ヘキサメチルシクロトリシラザン Ｓｉ３Ｃ６Ｈ２１Ｎ３
ヘキサエチルシクロトリシラザン Ｓｉ３Ｃ１２Ｈ３３Ｎ３
ヘキサフェニルシクロトリシラザン Ｓｉ３Ｃ３６Ｈ３３Ｎ３
オクタメチルシクロテトラシラザン Ｓｉ４Ｃ８Ｈ２８Ｎ４
オクタエチルシクロテトラシラザンＳｉ４Ｃ１６Ｈ４４Ｎ４
テトラエチル−テトラメチルシクロテトラシラザン Ｓｉ４Ｃ１２Ｈ３６Ｎ４
シアノプロピルメチルシラザン ＳｉＣ５Ｈ１０Ｎ２
テトラフェニルジメチルジシラザン Ｓｉ２Ｃ２６Ｈ２７Ｎ
ジフェニル−テトラメチルジシラザン Ｓｉ２Ｃ１６Ｈ２３Ｎ
トリビニル−トリメチルシクロトリシラザン Ｓｉ３Ｃ９Ｈ２１Ｎ３
テトラビニルテトラメチルシクロテトラシラザン Ｓｉ４Ｃ１２Ｈ２８Ｎ４
ジビニル−テトラメチルジシラザン Ｓｉ２Ｃ８Ｈ１９Ｎ
＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
表面改質処理に続いて、図１Ｃにおける基板は、改質された第２の表面１０７の上にではなく、第１の表面１０３の上に金属含有層１１２を選択的に堆積するため、堆積ガスに暴露されてよい。いくつかの実施形態によれば、金属含有層１１２は、金属層又は金属化合物層を含むことができ、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＴＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、もしくはＲｅ、又はそれらの組み合わせを含む。一例では、堆積ガスは、金属含有前駆体蒸気を含むことができる。堆積ガスは、キャリアガス（例えば、不活性ガス）、還元ガス、又はキャリアガス及び還元ガスの両方をさらに含むことができる。
金属含有前記体蒸気は、多種多様なＴａ−、Ｔｉ−もしくはＷ−含有前駆体を含有することができる。「Ｔａ−Ｎ」分子内結合を含むＴａ含有前駆体蒸気の例には、Ｔａ（ＮＥｔ２）５（ＰＤＥＡＴ），Ｔａ（ＮＭｅ２）５（ＰＤＭＡＴ），Ｔａ（ＮＥｔＭｅ）５（ＰＥＭＡＴ），Ｔａ（ＮＭｅ２）３（ＮＣＭｅ２Ｅｔ）（ＴＡＩＭＡＴＡ），（ｔＢｕＮ）Ｔａ（ＮＭｅ２）３（ＴＢＴＤＭＴ），（ｔＢｕＮ）Ｔａ（ＮＥｔ２）３（ＴＢＴＤＥＴ），（ｔＢｕＮ）Ｔａ（ＮＥｔＭｅ）３（ＴＢＴＥＭＴ），及び（ｉＰｒＮ）Ｔａ（ＮＥｔ２）３（ＩＰＴＤＥＴ）が含まれる。「Ｔａ−Ｃ」分子内結合を含むＴａ含有前駆体蒸気の他の例には、例えば、Ｔａ（η５−Ｃ５Ｈ５）２Ｈ３，Ｔａ（ＣＨ２）（ＣＨ３）（η５−Ｃ５Ｈ５）２，Ｔａ（η３−Ｃ３Ｈ５）（η５−Ｃ５Ｈ５）２，Ｔａ（ＣＨ３）３（η５−Ｃ５Ｈ５）２，Ｔａ（ＣＨ３）４（η５−Ｃ５（ＣＨ３）５），又はＴａ（η５−Ｃ５（ＣＨ３）５）２Ｈ３が含まれる。他のＴａ含有前駆体は「Ｔａ−Ｏ」分子内結合、例えばＴａ２（ＯＥｔ）１０及び（Ｍｅ２ＮＣＨ２ＣＨ２Ｏ）Ｔａ（ＯＥｔ）４、を含む。ＴａＣｌ５及びＴａＦ５は、「Ｔａ−ハロゲン」結合を含むハロゲン化タンタル前駆体の例である。
「Ｔｉ−Ｎ」分子内結合を有するＴｉ含有前駆体の代表的な例は、Ｔｉ（ＮＥｔ２）４（ＴＤＥＡＴ），Ｔｉ（ＮＭｅＥｔ）４（ＴＥＭＡＴ），Ｔｉ（ＮＭｅ２）４（ＴＤＭＡＴ）を含む。「Ｔｉ−Ｃ」分子内結合を含むＴｉ含有前駆体の代表的な例には、（ＣＯＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ，Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ２，Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ３，Ｔｉ（η５−Ｃ５Ｈ５）２Ｃｌ２，Ｔｉ（η５−Ｃ５（ＣＨ３）５）Ｃｌ３，Ｔｉ（ＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ，Ｔｉ（η５−Ｃ９Ｈ７）２Ｃｌ２，Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ，Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ２，Ｔｉ（η５−Ｃ５Ｈ５）２（μ−Ｃｌ）２，Ｔｉ（η５−Ｃ５Ｈ５）２（ＣＯ）２，Ｔｉ（ＣＨ３）３（η５−Ｃ５Ｈ５），Ｔｉ（ＣＨ３）２（η５−Ｃ５Ｈ５）２，Ｔｉ（ＣＨ３）４，Ｔｉ（η５−Ｃ５Ｈ５）（η７−Ｃ７Ｈ７），Ｔｉ（η５−Ｃ５Ｈ５）（η８−Ｃ８Ｈ８），Ｔｉ（Ｃ５Ｈ５）２（η５−Ｃ５Ｈ５）２，Ｔｉ（（Ｃ５Ｈ５）２）２（η−Ｈ）２，Ｔｉ（η５−Ｃ５（ＣＨ３）５）２，Ｔｉ（η５−Ｃ５（ＣＨ３）５）２（Ｈ）２，及びＴｉ（ＣＨ３）２（η５−Ｃ５（ＣＨ３）５）２が含まれる。ＴｉＣｌ４は、「Ｔｉ−ハロゲン」結合を含むハロゲン化チタン前駆体の一例である。
タングステン含有（Ｗ含有）前駆体の代表的な例には、「Ｗ−Ｃ」分子内結合を含むＷ（ＣＯ）６、及び「Ｗハロゲン」分子内結合を含むＷＦ６が含まれる。
金属含有前駆体蒸気は、金属含有前駆体を含むことができ、ルテニウム（Ｒｕ）含有前駆体、コバルト（Ｃｏ）含有前駆体、モリブデン（Ｍｏ）含有前駆体、タングステン（Ｗ）含有前駆体、白金（Ｐｔ）含有前駆体、イリジウム（Ｉｒ）含有前駆体、ロジウム（Ｒｈ）含有前駆体、及びレニウム（Ｒｅ）含有先駆物質から選択されてよい。例示的Ｒｕ含有前駆体には、Ｒｕ３（ＣＯ）１２、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）（ＥｔＣｐ））、ビス（２，４−ジメチルペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）２）、４−ジメチルペンタジエニル）（メチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＤＭＰＤ）（ＭｅＣｐ））又はビス（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＥｔＣｐ）２）が含まれる。例示的Ｃｏ前駆体には、Ｃｏ２（ＣＯ）８，Ｃｏ４（ＣＯ）１２，ＣｏＣｐ（ＣＯ）２，Ｃｏ（ＣＯ）３（ＮＯ），Ｃｏ２（ＣＯ）６（ＨＣＣｔＢｕ），Ｃｏ（ａｃａｃ）２，Ｃｏ（Ｃｐ）２，Ｃｏ（Ｍｅ５Ｃｐ）２），Ｃｏ（ＥｔＣｐ）２，コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート水和物、コバルトトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオネート）、コバルト（ＩＩＩ）アセチルアセトネート、ビス（Ｎ，Ｎ’−ジイソプロピルアセトアミジナート）コバルト、及びトリカルボニルアリルコバルトが含まれる。１つの例示的なＭｏ前駆体は、Ｍｏ（ＣＯ）６である。例示的Ｗ前駆体には、Ｗ（ＣＯ）６及びハロゲン化タングステン（ＷＸ６、ここでＸはハロゲンである）が含まれる。例示的なＰｔ前駆体には、Ｐｔ（ＣＯ）２Ｃｌ２、Ｐｔ（ａｃａｃ）２、Ｍｅ２ＰｔＣ５Ｈ５、Ｐｔ（ＰＦ３）４及びＭｅＣｐＰｔＭｅ３が含まれる。例示的Ｉｒ前駆体には、Ｉｒ４（ＣＯ）１２、Ｉｒ（アリル）３、（メチルシクロペンタジエニル）（１，５−シクロオクタジエン）イリジウム（Ｉ）、（Ｃ６Ｈ７）（Ｃ８Ｈ１２）Ｉｒ及びＩｒＣｌ３が含まれる。例示的Ｒｈ前駆体には、Ｒｈ（ａｃａｃ）（ＣＯ）２，（η５−Ｃ５Ｈ５）Ｒｈ（Ｈ２Ｃ＝ＣＨ２）２，（η５−Ｃ５Ｈ５）Ｒｈ（ＣＯ）２，及びＲｈＣｌ３．が含まれる。１つの例示的なＲｅ前駆体は、Ｒｅ２（ＣＯ）１０である。多くの他の金属含有前駆体が本発明の実施形態において使用され得ることは、当業者には理解されるであろう。
図２Ａ〜２Ｄは、本発明の一実施形態による基板を処理する方法の概略断面図を示す。図２Ａは、第１の表面２０３を有する初期金属(initial metal)含有層２０４と、第２の表面２０５を有するＳｉＯｘ層２０２と、を含む基板を示す。基板はさらに、ＳｉＯｘ層２０２の上の自然酸化物層２０６及び初期金属含有層２０４の上の酸化された金属含有層２１４を含む。自然酸化物層１０６及び酸化された金属含有層２１４は、基板を酸化する大気暴露によって形成することができる。あるいは、自然酸化物層２０６及び酸化された金属含有層２１４は、基板上に堆積される化学酸化物層を含んでもよい。他の実施形態によれば、ＳｉＯｘ層２０２は、ＳｉＮ、ＳｉＯＨ、ＳｉＣＯＨ、ｈｉｇｈ−ｋ材料、及びｌｏｗ−ｋ材料の１以上をさらに含むか、又はこれらと置換されることができる。初期金属含有層２０４の例には、金属層及び金属含有化合物が含まれ、Ｃｕ、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、ＲｈもしくはＲｅ、又はそれらの組み合わせを含む。
図２Ｂは、ドライエッチングプロセス又はウェットエッチングプロセスを含むことができる化学酸化物除去プロセスの後の(following)基板を示す。化学酸化物除去プロセスは、自然酸化物層２０６をＳｉＯｘ層２０２から除去し、且つ、ＳｉＯｘ層２０２をヒドロキシル基（−ＯＨ）２０８で終結させる。金属含有層２０４の上の酸化された金属含有層２１４は、化学酸化物除去プロセスによって除去されてもよい。
化学酸化物除去プロセスに続いて、基板は、ｌｏｗ−ｋ修復（ＬＫＲ）又は自己組織化単分子層（ＳＡＭ）を含むことができる表面改質プロセスを受けることができる。表面改質プロセスは、図１の基板を、図１Ｃを参照して上述の親水性官能基を含有するプロセスガスに暴露することを含むことができる。プロセスガスは、−ＯＨ基１０８を疎水性官能基（−ＳｉＭｅ３）２１０で置換することによって、ＳｉＯｘ層２０２の上の−ＯＨ基２０８と選択的に反応する。得られた基板は図２Ｃに示される。
その後、図３Ｃにおける基板は、改質された第２の表面２０７の上にではなく、第１の表面２０３の上に金属含有層２１２を選択的に堆積するため、堆積ガスに暴露されてよい。いくつかの実施形態によれば、金属含有層は、金属層又は金属化合物層を含むことができ、例えば、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、もしくはＲｅ、又はそれらの組み合わせを含む。
図３Ａ〜３Ｄは、本発明の一実施形態による基板を処理する方法の概略的な断面図を示す。図３Ａは、第１の表面３０３を有する初期金属(initial metal)含有層３０４と、第２の表面３０５を有するＳｉ層３０２と、を含む基板を示す。基板はさらに、Ｓｉ層３０２の上の自然酸化物層３０６及び初期金属含有層３０４の上の酸化された金属含有層３１４を含む。自然酸化物層３０６及び酸化された金属含有層３１４は、基板を酸化する大気暴露によって形成することができる。あるいは、自然酸化物層３０６及び酸化された金属含有層３１４は、基板上に堆積される化学酸化物層を含んでもよい。他の実施形態によれば、Ｓｉ層３０２は、ＳｉＮ、ＳｉＯＨ、ＳｉＣＯＨ、ｈｉｇｈ−ｋ材料、及びｌｏｗ−ｋ材料の１以上をさらに含むか、又はこれらと置換されることができる。初期金属含有層３０４の例には、金属層及び金属含有化合物、例えば、Ｃｕ、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、ＲｈもしくはＲｅ、又はそれらの組み合わせ、が含まれる。
図３Ｂは、ドライエッチングプロセス又はウェットエッチングプロセスを含むことができる化学酸化物除去プロセスの後の(following)基板を示す。化学酸化物除去プロセスは、自然酸化物層３０６をＳｉ層３０２から部分的に除去し、且つ、残存する自然酸化物層３０６をヒドロキシル基（−ＯＨ）３０８で終結させる。初期金属含有層３０４の上の酸化された金属含有層３１４は、化学酸化物除去プロセスによって除去されてもよい。
化学酸化物除去プロセスに続いて、基板は、ｌｏｗ−ｋ修復（ＬＫＲ）又は自己組織化単分子層（ＳＡＭ）を含むことができる表面改質プロセスを受けることができる。表面改質プロセスは、図３Ｂの基板を、図１Ｃを参照して上述の親水性官能基を含有するプロセスガスに暴露することを含むことができる。プロセスガスは、−ＯＨ基３０８を疎水性官能基（−ＳｉＭｅ３）３１０で置換することによって、Ｓｉ層３０２の上の−ＯＨ基３０８と選択的に反応する。得られた基板は図３Ｃに示される。
その後、図３Ｄにおける基板は、疎水性の改質された第２の表面３０７の上にではなく、第１の表面３０３の上に金属含有層３１２を選択的に堆積するため、堆積ガスに暴露されてよい。いくつかの実施形態によれば、金属含有層３１２は、金属層又は金属化合物層を含むことができ、例えば、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、もしくはＲｅ、又はそれらの組み合わせを含む。
図４は、本発明の一実施形態によるＳｉの上のＲｕ金属の選択的堆積の実験結果を示す。基板は、隆起したＳｉフィーチャと、隆起したＳｉフィーチャの間の凹状のフィーチャを充填するＳｉＯ２層と、を含んでいた。受け取ったままの基板は、Ｓｉフィーチャの上及びＳｉＯ２層の上に自然酸化物層をさらに含んでいた。基板を化学酸化物除去に付し、その後、ＳｉＯ２層の表面改質処理を行った。その後、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスの暴露を用いるＣＶＤによって、Ｓｉ層の上にＲｕ金属層を選択的に堆積させた。断面後方散乱電子（backscattered electron,ＢＳＥ）画像は、Ｓｉ層の上の選択的ＣＶＤ Ｒｕ金属層を示す。
他の実施例では、本発明の一実施形態により、ＴａＮ層及びＴｉＮ層がＳｉの上に選択的に堆積された。基板は、隆起したＳｉフィーチャと、隆起したＳｉフィーチャの間の凹状のフィーチャを充填するＳｉＯ２層と、を含んでいた。受け取ったままの基板は、Ｓｉフィーチャの上及びＳｉＯ２層の上に自然酸化物層をさらに含んでいた。基板を、化学酸化物除去に付し、その後、ＳｉＯ２層の表面改質処理を行った。その後、
Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスの暴露を用いるＣＶＤによって、Ｓｉ層の上にＲｕ金属層を選択的に堆積させた。断面後方散乱電子（backscattered electron,ＢＳＥ）画像は、Ｓｉ層の上の選択的ＣＶＤ Ｒｕ金属層を示す。その後、ＴＢＴＥＭＴとＮＨ３の交互ガス暴露を用いてＴａＮ層を堆積させた。同様に、ＴＥＭＡＴとＮＨ３の交互ガス暴露を用いてＴｉＮ層を堆積させた。隆起したＳｉフィーチャの上の選択的なＴａＮ及びＴｉＮの堆積を検証するために、走査型電子顕微鏡、ＢＳＥ及び透過型電子顕微鏡（ＴＥＭ）を使用した。
表面処理を用いて異なる材料上に選択的に堆積させる方法は、様々な実施形態において開示されている。本発明の実施形態の前述の説明は、例示及び説明のために提示されたものである。包括的であること、又は開示された正確な形態に本発明を限定することを意図するものではない。この説明及び以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されるべきではない。当業者であれば、上記教示に照らして多くの修正及び変形が可能であることを理解することができる。当業者は、図面に示された様々な構成要素の様々な等価な組み合わせ及び置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることが意図される。
１０２ ＳｉＯｘ層
１０３ 第１の表面
１０４ Ｓｉ層
１０５ 第２の表面
１０６ 自然酸化物層
１０８ −ＯＨ基
１１０ 疎水性官能基
１１２ 金属含有層

Claims (20)

  1. 基板を処理する方法であって、
    第１の表面を有する第１の材料層と、第２の表面を有する第２の材料層と、を含む基板を提供するステップと、
    前記第２の表面をヒドロキシル基で終結させる化学酸化物除去プロセスを実施するステップと、
    疎水性官能基を含むプロセスガスに暴露することによって前記第２の表面を改質するステップであって、前記第２の表面の上の水酸基を前記疎水性官能基で置換する、改質するステップと、及び
    前記基板を堆積ガスに暴露することによって、改質された第２の表面の上ではなく、前記第１の表面の上に金属含有層を選択的に堆積するステップと、
    を含む、方法。
  2. 前記第１の材料層はシリコン層を含み、且つ、前記第２の材料層は誘電体層を含む、請求項１に記載の方法。
  3. 前記実施するステップは、前記シリコン層及び前記誘電体層から酸化物層を除去する、請求項２に記載の方法。
  4. 前記誘電体層が、ＳｉＯ、ＳｉＮ、ＳｉＯＨ、ＳｉＣＯＨ、ｈｉｇｈ−ｋ材料、又はｌｏｗ−ｋ材料のうちの１以上を含む、請求項２に記載の方法。
  5. 前記第１の材料層は、初期金属含有層を含み、且つ、前記第２の材料層は、誘電体層を含む、請求項１に記載の方法。
  6. 前記実施するステップは、前記初期金属含有層及び前記誘電体層から酸化物層を除去する、請求項５に記載の方法。
  7. 前記誘電体層が、ＳｉＯ、ＳｉＮ、ＳｉＯＨ、ＳｉＣＯＨ、ｈｉｇｈ−ｋ材料、又はｌｏｗ−ｋ材料のうちの１以上を含む、請求項５に記載の方法。
  8. 前記初期金属含有層は、Ｃｕ、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、又はＲｅ、又はこれらの組み合わせを含有する、金属層又は金属化合物層を含む、請求項５に記載の方法。
  9. 前記第１の材料層は、初期金属含有層を含み、且つ、前記第２の材料層は、シリコン層を含む、請求項１に記載の方法。
  10. 前記実施するステップは、前記初期金属含有層及び前記シリコン層から酸化物層を除去する、請求項９に記載の方法。
  11. 前記酸化物層が、前記基板の上に堆積された自然酸化物層又は化学酸化物層を含む、請求項９に記載の方法。
  12. 前記初期金属含有層は、Ｃｕ、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、又はＲｅ、又はこれらの組み合わせを含有する、金属層又は金属化合物層を含む、請求項９に記載の方法。
  13. 前記プロセスガスが、アルキルシラン、アルコキシシラン、アルキルアルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アルキルアルコキシシロキサン、アリールシラン、アシルシラン、アリールシロキサン、アシルシロキサン、シラザン、又はそれらのいずれの組み合わせから選択されるケイ素含有ガスを含む、請求項１に記載の方法。
  14. 前記金属含有層は、金属層又は金属化合物層を含む、請求項１に記載の方法。
  15. 前記金属層及び前記金属化合物層は、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ又はＲｅ、又はそれらの組み合わせを含有する、請求項１４に記載の方法。
  16. 前記化学酸化物除去プロセスが、前記基板をＨＦ及びＮＨ３ガスに暴露することを含む、請求項１に記載の方法。
  17. 基板を処理する方法であって、
    第１の表面を有するシリコン層と、第２の表面を有するＳｉＯｘ層と、を含む基板を提供するステップと、
    前記第２の表面をヒドロキシル基で終結させる化学酸化物除去プロセスを実施するステップと、
    疎水性官能基を含むプロセスガスに暴露することによって前記第２の表面を改質するステップであって、前記第２の表面の上の水酸基を前記疎水性官能基で置換する、改質するステップと、及び
    前記基板を金属含有堆積ガスに暴露することによって、改質された第２の表面の上ではなく、前記第１の表面の上に金属層又は金属化合物層を選択的に堆積するステップと、
    を含む、方法。
  18. 前記化学酸化物除去プロセスが、前記基板をＨＦ及びＮＨ３ガスに暴露することを含む、請求項１７に記載の方法。
  19. 前記金属層及び前記金属化合物層は、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷ、Ｒｕ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ又はＲｅ、又はそれらの組み合わせを含むことを特徴とする、又はそれらの組み合わせを含む、請求項１７に記載の方法。
  20. 前記化学酸化物除去プロセスは、前記第１の表面から自然酸化膜を除去し、且つ、前記プロセスガスにより、前記改質された第２の表面のその後の反応性を高める、請求項１７に記載の方法。
JP2017107853A 2016-05-31 2017-05-31 表面処理による選択的堆積 Pending JP2017222928A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662343753P 2016-05-31 2016-05-31
US62/343,753 2016-05-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019115351A Division JP6827500B2 (ja) 2016-05-31 2019-06-21 表面処理による選択的堆積

Publications (1)

Publication Number Publication Date
JP2017222928A true JP2017222928A (ja) 2017-12-21

Family

ID=60420404

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017107853A Pending JP2017222928A (ja) 2016-05-31 2017-05-31 表面処理による選択的堆積
JP2019115351A Active JP6827500B2 (ja) 2016-05-31 2019-06-21 表面処理による選択的堆積

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019115351A Active JP6827500B2 (ja) 2016-05-31 2019-06-21 表面処理による選択的堆積

Country Status (3)

Country Link
US (1) US10378105B2 (ja)
JP (2) JP2017222928A (ja)
KR (2) KR20170135760A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195059A (ja) * 2018-05-02 2019-11-07 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020002452A (ja) * 2018-07-02 2020-01-09 東京エレクトロン株式会社 選択的に膜を形成する方法およびシステム
WO2020016915A1 (ja) * 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2020072329A1 (en) * 2018-10-02 2020-04-09 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
WO2020184284A1 (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法および成膜装置
JP2020155452A (ja) * 2019-03-18 2020-09-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR20200132998A (ko) * 2018-04-13 2020-11-25 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
KR20210020139A (ko) * 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
KR20210031530A (ko) * 2018-08-10 2021-03-19 어플라이드 머티어리얼스, 인코포레이티드 자기 조립 단층들을 사용하는 선택적 증착을 위한 방법들
JP2021106242A (ja) * 2019-12-27 2021-07-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022023076A (ja) * 2019-07-31 2022-02-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20220059965A (ko) 2019-09-24 2022-05-10 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2022174756A (ja) * 2021-09-29 2022-11-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023018545A (ja) * 2021-07-27 2023-02-08 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2023049818A (ja) * 2021-09-29 2023-04-10 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
US11626280B2 (en) 2021-04-19 2023-04-11 Kokusai Electric Corporation Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2023516857A (ja) * 2020-09-03 2023-04-21 アプライド マテリアルズ インコーポレイテッド 選択的堆積の方法
US11923191B2 (en) 2020-09-29 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
US11923193B2 (en) 2020-02-27 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2024112420A1 (en) * 2022-11-22 2024-05-30 Entegris, Inc. Methods for selective deposition of precursor materials and related devices
JP7531981B2 (ja) 2019-07-18 2024-08-13 東京エレクトロン株式会社 領域選択的堆積における横方向のフィルム成長を緩和するための方法
JP7553458B2 (ja) 2019-02-25 2024-09-18 ボード オブ リージェンツ，ザ ユニバーシティ オブ テキサス システム 異方性化学エッチングのための大面積測定及び処理制御

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580644B2 (en) 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10607841B2 (en) 2017-12-17 2020-03-31 Applied Materials, Inc. Silicide films through selective deposition
TWI810808B (zh) * 2017-12-22 2023-08-01 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
KR102701195B1 (ko) * 2018-01-16 2024-08-29 램 리써치 코포레이션 에칭 잔여물-기반 억제제들을 사용하는 선택적인 프로세싱
WO2019169335A1 (en) * 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
WO2019190912A1 (en) * 2018-03-30 2019-10-03 Lam Research Corporation Topographically-selective and area-selective ald using fluorocarbon blocking layers
US10665461B2 (en) 2018-09-24 2020-05-26 International Business Machines Corporation Semiconductor device with multiple threshold voltages
US10727317B2 (en) 2018-10-04 2020-07-28 International Business Machines Corporation Bottom contact formation for vertical transistor devices
US10923401B2 (en) 2018-10-26 2021-02-16 International Business Machines Corporation Gate cut critical dimension shrink and active gate defect healing using selective deposition
JP2022507368A (ja) 2018-11-14 2022-01-18 ラム リサーチ コーポレーション 次世代リソグラフィにおいて有用なハードマスクを作製する方法
US10886462B2 (en) 2018-11-19 2021-01-05 International Business Machines Corporation Encapsulated memory pillars
US20200251340A1 (en) * 2019-02-04 2020-08-06 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
WO2020210742A1 (en) * 2019-04-12 2020-10-15 Tokyo Electron Limited Integrated in-situ dry surface preparation and area selective film deposition
US11993844B2 (en) * 2019-04-24 2024-05-28 The Regents Of The University Of California Passivation of silicon dioxide defects for atomic layer deposition
US11075266B2 (en) 2019-04-29 2021-07-27 International Business Machines Corporation Vertically stacked fin semiconductor devices
US11133195B2 (en) 2019-04-30 2021-09-28 International Business Machines Corporation Inverse tone pillar printing method using polymer brush grafts
US20200362458A1 (en) * 2019-05-14 2020-11-19 Applied Materials, Inc. Deposition of rhenium-containing thin films
KR102225183B1 (ko) * 2019-06-05 2021-03-10 인천대학교 산학협력단 선택적 증착에 의한 메모리 소자 결함 회복 방법
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
EP4061978A1 (en) * 2019-11-20 2022-09-28 Merck Patent GmbH Compounds and methods for selectively forming metal-containing films
WO2021118993A1 (en) * 2019-12-10 2021-06-17 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
JP7257949B2 (ja) * 2019-12-27 2023-04-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7189375B2 (ja) 2020-01-15 2022-12-13 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
JP7486321B2 (ja) * 2020-02-14 2024-05-17 東京エレクトロン株式会社 成膜方法
US11562908B2 (en) 2020-04-28 2023-01-24 International Business Machines Corporation Dielectric structure to prevent hard mask erosion
WO2022066830A1 (en) * 2020-09-25 2022-03-31 Lam Research Corporation Selective deposition of metal oxides using silanes as an inhibitor
US20220139776A1 (en) * 2020-11-03 2022-05-05 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US11424120B2 (en) 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques
TW202306963A (zh) 2021-05-19 2023-02-16 德商馬克專利公司 利用Ru(I)前驅物選擇性沉積釕膜
CN117121172A (zh) * 2021-06-18 2023-11-24 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
JP2024061697A (ja) * 2021-10-26 2024-05-08 レール・リキード－ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ルテニウム含有層の形成方法及び積層体
US12094766B2 (en) 2021-10-27 2024-09-17 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers
WO2023114730A1 (en) * 2021-12-16 2023-06-22 Lam Research Corporation Aqueous acid development or treatment of organometallic photoresist
US20230323543A1 (en) * 2022-04-06 2023-10-12 Applied Materials, Inc. Integrated cleaning and selective molybdenum deposition processes
US20240145232A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Benzyl compound passivation for selective deposition and selective etch protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526012A (ja) * 2010-03-30 2013-06-20 東京エレクトロン株式会社 半導体装置のための金属含有キャップ層の表面洗浄及び選択的堆積

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400750B2 (ja) * 1999-06-04 2010-01-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
EP1398834A3 (de) * 2002-09-12 2006-03-22 Infineon Technologies AG Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
JP4941921B2 (ja) * 2005-03-14 2012-05-30 株式会社アルバック 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法
TW200729394A (en) * 2005-12-07 2007-08-01 Nxp Bv A method of forming a layer over a surface of a first material embedded in a second material in a structure for a semiconductor device
KR100878015B1 (ko) * 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
JP2008141204A (ja) * 2007-11-30 2008-06-19 Renesas Technology Corp 半導体集積回路装置の製造方法
US7799681B2 (en) * 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
US20100024021A1 (en) * 2008-07-23 2010-01-28 The Quantum Group, Inc. System and method for secure operation of a medical records reporting system
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP5359642B2 (ja) * 2009-07-22 2013-12-04 東京エレクトロン株式会社 成膜方法
US9339186B2 (en) 2010-06-01 2016-05-17 Optovue, Inc. Method and apparatus for enhanced eye measurements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526012A (ja) * 2010-03-30 2013-06-20 東京エレクトロン株式会社 半導体装置のための金属含有キャップ層の表面洗浄及び選択的堆積

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132998A (ko) * 2018-04-13 2020-11-25 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
KR102515131B1 (ko) 2018-04-13 2023-03-29 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
KR20230048444A (ko) * 2018-04-13 2023-04-11 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
KR102652331B1 (ko) 2018-04-13 2024-03-29 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
JP7240549B2 (ja) 2018-05-02 2023-03-15 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US11804373B2 (en) 2018-05-02 2023-10-31 ASM IP Holding, B.V. Selective layer formation using deposition and removing
JP2019195059A (ja) * 2018-05-02 2019-11-07 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2022177198A (ja) * 2018-05-02 2022-11-30 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US11501966B2 (en) 2018-05-02 2022-11-15 Asm Ip Holding B.V. Selective layer formation using deposition and removing
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020002452A (ja) * 2018-07-02 2020-01-09 東京エレクトロン株式会社 選択的に膜を形成する方法およびシステム
JP7101551B2 (ja) 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
KR102640002B1 (ko) 2018-07-17 2024-02-27 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
KR20210020139A (ko) * 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
WO2020016915A1 (ja) * 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2020016915A1 (ja) * 2018-07-17 2021-07-15 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6995997B2 (ja) 2018-07-17 2022-02-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
KR102643061B1 (ko) * 2018-08-10 2024-02-29 어플라이드 머티어리얼스, 인코포레이티드 자기 조립 단층들을 사용하는 선택적 증착을 위한 방법들
JP7189321B2 (ja) 2018-08-10 2022-12-13 アプライド マテリアルズ インコーポレイテッド 自己組織化単分子層を使用する選択的堆積のための方法
KR20210031530A (ko) * 2018-08-10 2021-03-19 어플라이드 머티어리얼스, 인코포레이티드 자기 조립 단층들을 사용하는 선택적 증착을 위한 방법들
JP2021533272A (ja) * 2018-08-10 2021-12-02 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 自己組織化単分子層を使用する選択的堆積のための方法
WO2020072329A1 (en) * 2018-10-02 2020-04-09 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
US10662526B2 (en) 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
JP7553458B2 (ja) 2019-02-25 2024-09-18 ボード オブ リージェンツ，ザ ユニバーシティ オブ テキサス システム 異方性化学エッチングのための大面積測定及び処理制御
WO2020184284A1 (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法および成膜装置
KR102651431B1 (ko) 2019-03-13 2024-03-27 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20210135293A (ko) * 2019-03-13 2021-11-12 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US11788185B2 (en) 2019-03-13 2023-10-17 Tokyo Electron Limited Film formation method and film formation device
KR20220113328A (ko) * 2019-03-18 2022-08-12 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102513888B1 (ko) 2019-03-18 2023-03-27 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2020155452A (ja) * 2019-03-18 2020-09-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7531981B2 (ja) 2019-07-18 2024-08-13 東京エレクトロン株式会社 領域選択的堆積における横方向のフィルム成長を緩和するための方法
JP2022023076A (ja) * 2019-07-31 2022-02-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 2019-07-31 2022-09-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20220059965A (ko) 2019-09-24 2022-05-10 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP7561896B2 (ja) 2019-12-27 2024-10-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11848203B2 (en) 2019-12-27 2023-12-19 Kokusai Electric Corporation Methods of processing substrate and manufacturing semiconductor device by forming film, substrate processing apparatus, and recording medium
JP2021106242A (ja) * 2019-12-27 2021-07-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11923193B2 (en) 2020-02-27 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2023516857A (ja) * 2020-09-03 2023-04-21 アプライド マテリアルズ インコーポレイテッド 選択的堆積の方法
JP7569861B2 (ja) 2020-09-03 2024-10-18 アプライド マテリアルズ インコーポレイテッド 選択的堆積の方法
US11923191B2 (en) 2020-09-29 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
US11626280B2 (en) 2021-04-19 2023-04-11 Kokusai Electric Corporation Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11935742B2 (en) 2021-04-19 2024-03-19 Kokusai Electric Corporation Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7374961B2 (ja) 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2023018545A (ja) * 2021-07-27 2023-02-08 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 2021-09-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7443312B2 (ja) 2021-09-29 2024-03-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP2023049818A (ja) * 2021-09-29 2023-04-10 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP2022174756A (ja) * 2021-09-29 2022-11-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2024112420A1 (en) * 2022-11-22 2024-05-30 Entegris, Inc. Methods for selective deposition of precursor materials and related devices

Also Published As

Publication number Publication date
KR102249346B1 (ko) 2021-05-06
KR20190095212A (ko) 2019-08-14
JP6827500B2 (ja) 2021-02-10
US20170342553A1 (en) 2017-11-30
US10378105B2 (en) 2019-08-13
JP2019165256A (ja) 2019-09-26
KR20170135760A (ko) 2017-12-08

Similar Documents

Publication Publication Date Title
KR102249346B1 (ko) 표면 처리에 의한 선택적 퇴적
US8178439B2 (en) Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US10580644B2 (en) Method and apparatus for selective film deposition using a cyclic treatment
US8242019B2 (en) Selective deposition of metal-containing cap layers for semiconductor devices
US10014213B2 (en) Selective bottom-up metal feature filling for interconnects
US7541679B2 (en) Exposed pore sealing post patterning
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
CN110838466B (zh) 半导体器件和形成半导体器件的方法
US11170992B2 (en) Area selective deposition for cap layer formation in advanced contacts
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
US20240213093A1 (en) Catalyst-enhanced chemical vapor deposition
US20230274932A1 (en) Selective inhibition for selective metal deposition
TW202242964A (zh) 利用低電阻金屬填充半導體裝置中之凹陷特徵部的方法
Jiang et al. Recent patents on Cu/low-k dielectrics interconnects in integrated circuits
JP2006024667A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326