JP7486321B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP7486321B2
JP7486321B2 JP2020023765A JP2020023765A JP7486321B2 JP 7486321 B2 JP7486321 B2 JP 7486321B2 JP 2020023765 A JP2020023765 A JP 2020023765A JP 2020023765 A JP2020023765 A JP 2020023765A JP 7486321 B2 JP7486321 B2 JP 7486321B2
Authority
JP
Japan
Prior art keywords
film
self
sam
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020023765A
Other languages
English (en)
Other versions
JP2021127508A (ja
Inventor
暁志 布瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020023765A priority Critical patent/JP7486321B2/ja
Priority to KR1020227030296A priority patent/KR20220136400A/ko
Priority to PCT/JP2021/003467 priority patent/WO2021161830A1/ja
Priority to US17/760,145 priority patent/US20230072570A1/en
Publication of JP2021127508A publication Critical patent/JP2021127508A/ja
Application granted granted Critical
Publication of JP7486321B2 publication Critical patent/JP7486321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、成膜方法に関する。
特許文献１には、金属表面に、一般式ＨＳ－（ＣＨ２）ｎ－ＣＯＯＨ（ｎは３～３０の整数）で表わされるメルカプトカルボン酸の分子膜を有し、その上に、一層目と二層目の結合のためのＣｕイオン、さらにその上に、一般式ＨＳ－Ｒ（Ｒは炭素数５～３０のアルキル基）で表わされるアルキルチオールが結合した分子膜を有する自己組織化分子膜で被覆された金属を製造する技術が開示されている。
特開２００５－０５３１１６号公報
本開示は、密度の高い、又は、膜厚の厚い自己組織化膜を形成できる技術を提供する。
本開示の一の態様によれば、第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層と、を有する基板を準備する工程と、前記第１材料に応じた第１の自己組織化膜の原料ガスを供給し、前記第１領域に第１の自己組織化膜を形成する第１のＳＡＭ形成工程と、有機酸基を含み自己組織化分子を有する第１のガス、又は、縮合性基を含み自己組織化分子を有する第２のガスを供給し、前記有機酸基を有する第２の自己組織化膜、又は、縮合性基を有する第２の自己組織化膜を前記第１領域で前記第１の自己組織化膜の上側に形成する第２のＳＡＭ形成工程と、を含む、成膜方法が提供される。
一の側面によれば、密度の高い、又は、膜厚の厚い自己組織化膜を形成できる。
実施形態に係る成膜方法の一例を示すフローチャートである。 図１に示す各工程での基板の状態の一例を示す断面図である。 図１に示す各工程での基板の状態の一例を示す断面図である。 ＳＡＭ１３の分子構造の一例を示す図である。 絶縁膜１１Ａ、ＳＡＭ１３、１３Ａが露出する基板１０の断面の一例を拡大して示す図である。 ＳＡＭ１３Ａ及び１４Ａの分子構造の一例を示す図である。 ＳＡＭ１４Ａが形成された基板１０の断面の一例を拡大して示す図である。 本実施形態の第１変形例における図１に示す各工程での基板の状態の一例を示す断面図である。 ＳＡＭ１３Ａ及び１４ＭＡの分子構造の一例を示す図である。 成分分析結果を示す図である。 実施形態の第２変形例の基板１０Ｍ２の断面構造の一例を示す図である。 ＳＡＭ１３Ｍと、ＳＡＭ１３Ｍ及び１４Ａのブロック性能を示す図である。 一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。 成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く場合がある。以下では図中における上下の方向又は関係を用いて説明するが、普遍的な上下の方向又は関係を表すものではない。
＜実施形態＞
図１は、実施形態に係る成膜方法の一例を示すフローチャートである。図２及び図３は、図１に示す各工程での基板の状態の一例を示す断面図である。図２（Ａ）～図２（Ｄ）及び図３（Ａ）～図３（Ｄ）は、それぞれ、図１に示す工程Ｓ１０１～Ｓ１０８に対応する基板１０の状態を示す。
成膜方法は、図２（Ａ）に示すように基板１０を準備する工程Ｓ１０１を含む。準備することは、例えば、成膜装置の処理容器（チャンバ）の内部に基板１０を搬入することを含む。基板１０は、絶縁膜１１、ａ－Ｓｉ膜１２、酸化膜１２Ａ、及び下地基板１６を含む。
絶縁膜１１及びａ－Ｓｉ膜１２は、下地基板１６の一方の面（図２（Ａ）における上面）に設けられている。ａ－Ｓｉ膜１２の一方の面（図２（Ａ）における上面）には酸化膜１２Ａが設けられている。図２（Ａ）では、基板１０の表面に絶縁膜１１及び酸化膜１２Ａが露出している。
基板１０は、第１領域Ａ１及び第２領域Ａ２を有する。ここでは、一例として、第１領域Ａ１及び第２領域Ａ２は平面視で隣り合っている。絶縁膜１１は第１領域Ａ１内で下地基板１６の上面側に設けられ、ａ－Ｓｉ膜１２は第２領域Ａ２内で下地基板１６の上面側に設けられる。酸化膜１２Ａは、第２領域Ａ２内でａ－Ｓｉ膜１２の上面に設けられる。
第１領域Ａ１の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第１領域Ａ１が第２領域Ａ２を平面方向に挟むように配置されてもよい。同様に、第２領域Ａ２の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第２領域Ａ２が第１領域Ａ１を平面方向に挟むように配置されてもよい。
なお、図２（Ａ）では第１領域Ａ１及び第２領域Ａ２のみが存在するが、第３領域がさらに存在してもよい。第３領域は、第１領域Ａ１の絶縁膜１１及び第２領域Ａ２の酸化膜１２Ａとは異なる材料の層が露出する領域である。第３領域は、第１領域Ａ１と第２領域Ａ２との間に配置されてもよいし、第１領域Ａ１及び第２領域Ａ２の外に配置されてもよい。
絶縁膜１１は、第１材料の層の一例である。絶縁膜１１は、例えばケイ素（Ｓｉ）と酸素（Ｏ）を含む絶縁材料製であり、例えば酸化ケイ素、酸窒化ケイ素、酸炭化ケイ素、又は酸炭窒化ケイ素等で形成される。以下、酸化ケイ素を、酸素とケイ素との組成比に関係なくＳｉＯとも表記する。同様に、酸窒化ケイ素をＳｉＯＮとも表記し、酸炭化ケイ素をＳｉＯＣとも表記し、酸炭窒化ケイ素をＳｉＯＣＮとも表記する。また、絶縁膜１１は、誘電率が低い所謂low-k材料製の絶縁膜であってもよい。絶縁膜１１は、本実施形態ではＳｉＯである。なお、後に形成するＳＡＭ１３の膜の種類によっては、絶縁膜１１が酸素を含まない絶縁材料製であってもよい場合がある。
ａ－Ｓｉ膜（アモルファスシリコン）膜１２は、第２材料の層の一例である。ａ－Ｓｉ膜１２の表面には、酸化膜１２Ａが設けられている。酸化膜１２Ａは、一例として自然酸化によって形成されたアモルファスシリコンの酸化物である。アモルファスシリコンの酸化物は、周期的な規則構造を持たない。
なお、ここでは第２材料の層がａ－Ｓｉ膜１２である形態について説明するが、第２材料の層は、例えば、シリコン層、ポリシリコン層、又は金属層であってもよい。シリコン層、ポリシリコン層、金属層の表面にも自然酸化膜が形成される。
下地基板１６は、例えばシリコンウェハ等の半導体基板である。基板１０は、下地基板１６と絶縁膜１１との間に、下地基板１６及び絶縁膜１１とは異なる材料で形成される下地膜をさらに含んでいてもよい。同様に、基板１０は、下地基板１６とａ－Ｓｉ膜１２との間に、下地基板１６及びａ－Ｓｉ膜１２とは異なる材料で形成される下地膜をさらに有していてもよい。
このような下地膜は、例えば、ＳｉＮ層等であってもよい。ＳｉＮ層等は、例えば、エッチングをストップさせるエッチストップレイヤであってもよい。
成膜方法は、図２（Ａ）に示す基板１０について表面処理を行うことにより、図２（Ｂ）に示す基板１０を作製する工程Ｓ１０２を含む。表面処理は、例えば、希釈したフッ化水素酸を用いたウェットエッチングである。工程Ｓ１０２の表面処理により、図２（Ａ）に示す絶縁膜１１の表面の部分と、酸化膜１２Ａとが除去される。この結果、図２（Ｂ）に示すように、絶縁膜１１Ａ、ａ－Ｓｉ膜１２、及び下地基板１６を含む基板１０が得られる。絶縁膜１１Ａは、図２（Ａ）に示す絶縁膜１１の表面の部分を除去して残った部分である。図２（Ｂ）では、基板１０の第１領域Ａ１の表面には、絶縁膜１１ＡとしてのＳｉＯが露出し、第２領域Ａ２の表面には、ａ－Ｓｉ膜１２が露出している。
成膜方法は、図２（Ｃ）に示すように、ＳＡＭ（自己組織化単分子膜（Self-Assembled Monolayer）１３を形成する工程Ｓ１０３を含む。工程Ｓ１０３では、後述するＳＡＭ１３Ａを形成するために必要な時間よりも長い時間にわたって原料ガスを過剰に供給（オーバーフロー）することで、ＳＡＭ１３を形成する。後に得られるＳＡＭ１３Ａの密度が十分に高くなるように、形成する時間を長くしている。ＳＡＭ１３Ａは、第１の自己組織化膜の一例である。
ＳＡＭ１３は、後述する対象膜１５（図３（Ｃ）参照）の形成を阻害するために基板１０の第１領域Ａ１に形成される。ＳＡＭ１３は、第２領域Ａ２には形成されない。
ＳＡＭ１３を形成するための有機化合物のガス（原料ガス）は、ＳｉＯで構成される絶縁膜１１Ａの表面に吸着する自己組織化膜の原料ガスであればよく、例えば、パーフルオロポリエーテル基含有アルコキシシランを用いることができる。ここでは、一例として、ＳＡＭ１３を形成するための有機化合物（原料）として、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシランを用いる形態について説明する。
パーフルオロポリエーテル基含有トリメトキシシランは、酸化膜と脱水縮合反応を起こす化合物である。よって、ＳＡＭ１３は、酸化膜で構成される絶縁膜１１Ａの表面に吸着し、ａ－Ｓｉ膜１２の表面には吸着し難い。このため、絶縁膜１１Ａの表面にＳＡＭ１３が選択的に形成される。
工程Ｓ１０３により、絶縁膜１１Ａの表面にＳＡＭ１３が形成され、図２（Ｃ）に示すように、第１領域Ａ１に絶縁膜１１Ａ及びＳＡＭ１３、第２領域Ａ２にａ－Ｓｉ膜１２が形成された基板１０が得られる。図２（Ｃ）では、基板１０の表面にＳＡＭ１３及びａ－Ｓｉ膜１２が露出している。工程Ｓ１０３は、ＳＡＭ１３を形成するためのパーフルオロポリエーテル基含有トリメトキシシランの選択性を利用している。
ここで、図４と図５とを用いて、絶縁膜１１Ａの表面に形成されるＳＡＭ１３及び１３Ａの分子構造と、絶縁膜１１Ａ及びＳＡＭ１３、１３Ａの表面粗さとについてそれぞれ説明する。
図４は、ＳＡＭ１３の分子構造の一例を示す図である。図４には、基板１０のうちの絶縁膜１１Ａと、ＳＡＭ１３及び１３Ａとの分子構造を簡略化して示す。
ＳＡＭ１３を形成するための原料ガスを処理容器内に供給し、ある程度高密度なＳＡＭ１３が得られるように工程Ｓ１０３を行うと、図４（Ａ）に示すように、絶縁膜１１Ａの表面に吸着した分子は、分子間のファンデルワールス力により、配向性と安定性を持つ高配向性分子層になる。しかしながら、絶縁膜１１Ａの表面に吸着しなかった分子は、高配向性分子層の上に不規則に重なった余剰分の分子になると考えられる。
そこで、余剰分の分子を除去するために、一例として所定の雰囲気の中で基板１０を加熱するアニール処理を行うと、図４（Ｂ）に示すように、高配向性分子層によって構成されるＳＡＭ１３Ａが得られる。ＳＡＭ１３Ａは、共有結合や配意結合等の化学結合によって絶縁膜１１Ａに吸着している。ＳＡＭ１３Ａは、ファンデルワールス力によって配向された高配向性分子層であり、余剰分の分子は、ファンデルワールス力によってＳＡＭ１３Ａの上に結合している。ファンデルワールス力は、ＳＡＭ１３Ａと絶縁膜１１Ａとの共有結合や配位結合等の化学結合に伴う結合力よりも弱いため、アニール処理による加熱で余剰分の分子が高配向性分子層から離脱して除去される。
このため、成膜方法は、図２（Ｃ）に示す基板１０に対してアニール処理を行い、ＳＡＭ１３に含まれる余剰分の分子を除去して図２（Ｄ）に示すＳＡＭ１３Ａを含む基板１０を作製する工程Ｓ１０４を含む。アニール処理の温度は、一例として１００℃～３００℃であり、２００℃が好ましい。
図５は、絶縁膜１１Ａ、ＳＡＭ１３、１３Ａが露出する基板１０の断面の一例を拡大して示す図である。ここでは、図５を用いて絶縁膜１１Ａ、ＳＡＭ１３、１３Ａの表面粗さについて説明する。図５（Ａ）～（Ｃ）に示す断面形状は、絶縁膜１１Ａ、ＳＡＭ１３、１３Ａが形成された基板１０の表面粗さを電子顕微鏡で測定した結果に基づく断面形状である。また、図５（Ａ）～（Ｃ）には、第１領域Ａ１に対応する部分の断面を示す。
図５（Ａ）に示すように、工程Ｓ１０２の表面処理を終えた絶縁膜１１Ａの表面粗さは、やや粗さが目立つ程度であった。また、図５（Ｂ）に示すように、工程Ｓ１０３の１層目のＳＡＭ１３を形成するために原料ガスを過剰に供給した後の断面は、ＳＡＭ１３の厚さが十分に厚いことを表している。図５（Ｂ）では、ＳＡＭ１３のうち、工程Ｓ１０４で残されるＳＡＭ１３Ａを区別して示す。ＳＡＭ１３のうち、ＳＡＭ１３Ａに含まれない分は、余剰分の分子である。
図５（Ｃ）に示すように、工程Ｓ１０４でアニール処理を行った後のＳＡＭ１３Ａの表面粗さは、図５（Ａ）に示す絶縁膜１１Ａの表面粗さに比べて、約１／２の粗さになっている。表面粗さの値が小さくなることは、表面が粗くなくなる（滑らかになる）ことを表す。なお、表面粗さは、一例として、原子間力顕微鏡（AFM: Atomic Force Microscope）によって測定すればよい。
成膜方法は、図３（Ａ）に示すように、ＳＡＭ１３Ａの上側にＳＡＭ１４を形成する工程Ｓ１０５を含む。ＳＡＭ１４は、ＳＡＭ１３Ａとともに、後述する対象膜１５（図３（Ｃ）参照）の形成を阻害するために基板１０の第１領域Ａ１に、ＳＡＭ１３Ａの上から原料ガスを供給してＳＡＭ１３Ａの上側に形成される。ＳＡＭ１４は、第２領域Ａ２には形成されない。
ＳＡＭ１４を形成するための有機化合物（原料）としては、一例として、ＳＡＭ１３Ａのパーフルオロポリエーテル基の酸素と反応性を有する有機酸基を含むＳＡＭの原料を用いることができる。有機酸基とは、有機酸を含む官能基である。このような原料のガスは、第１のガスの一例であり、例えば、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスであればよい。
ＳＡＭ１３Ａのパーフルオロポリエーテル基と、パーフルオロポリエーテル基含有カルボン酸のカルボキシル基とが反応することで、ＳＡＭ１３Ａの上側にＳＡＭ１４が形成される。
ＳＡＭ１４は、高配向性分子層の上に余剰分の分子が不規則に重なった状態であると考えられるため、ＳＡＭ１３（図２（Ｃ））と同様に、膜厚が厚く、上面側に凹凸がある形状で示している。
成膜方法は、図３（Ａ）に示す基板１０に対してアニール処理を行い、ＳＡＭ１４に含まれる余剰分の分子を除去して図３（Ｂ）に示すＳＡＭ１４Ａを含む基板１０を作製する工程Ｓ１０６を含む。アニール処理の温度は、一例として１００℃～３００℃であり、２００℃が好ましい。ＳＡＭ１４Ａは、工程Ｓ１０６において、ＳＡＭ１４に含まれる余剰分の分子を除去して高配向性分子層を残すことによって形成される。ＳＡＭ１４Ａは、第２の自己組織化膜の一例である。
ここで、図６と図７とを用いて、ＳＡＭ１４Ａの分子構造と、ＳＡＭ１４Ａの表面粗さとについてそれぞれ説明する。図６は、ＳＡＭ１３Ａ及び１４Ａの分子構造の一例を示す図である。図６には、基板１０のうちの第１領域Ａ１に存在する絶縁膜１１Ａ、ＳＡＭ１３Ａ、及びＳＡＭ１４Ａの分子構造を簡略化して示す。
絶縁膜１１Ａは、ＳｉＯ膜であり表面に水酸基が存在するため、パーフルオロポリエーテル基含有トリメトキシシランを原料ガスとして形成されるＳＡＭ１３Ａは、トリメトキシシランのシリコン（Ｓｉ）分子が絶縁膜１１Ａの表面に吸着した状態であると考えられる。そして、直鎖であるパーフルオロポリエーテル基は、絶縁膜１１Ａの表面に吸着したシリコン分子から上方向に伸びていると考えられる。
パーフルオロポリエーテル基は主鎖（直鎖）に酸素を含むので、ＳＡＭ１４を形成するためにパーフルオロポリエーテル基含有カルボン酸を有する第１ガスを処理容器内に供給すると、カルボン酸の水素とエーテル中の酸素とが水素結合を構成すると考えられる。
このため、ＳＡＭ１３Ａを構成する配向性分子の主鎖にＳＡＭ１４Ａの原料分子の頭部基が結合するので、ＳＡＭ１４Ａは、図６に示すように、ＳＡＭ１３Ａの分子間にＳＡＭ１３Ａの上からＳＡＭ１４Ａが入り込んだ分子構造を有すると考えられる。ＳＡＭ１３Ａの分子間にＳＡＭ１３Ａの上からＳＡＭ１４Ａが入り込むことは、ＳＡＭ１３Ａの上側にＳＡＭ１４Ａが形成されることの一例である。なお、ＳＡＭ１３Ａの上側にＳＡＭ１４Ａを形成した膜の成分分析結果については後述する。
工程Ｓ１０６で図３（Ａ）に示す基板１０に対してアニール処理を行うと、ＳＡＭ１４に含まれる余剰分が除去されて高配向性分子層であるＳＡＭ１４Ａが残ることにより、図６に示すようにＳＡＭ１３Ａの分子間にＳＡＭ１４Ａが入り込んだ分子構造が得られる。このようにＳＡＭ１３Ａの分子間にＳＡＭ１４Ａが入り込んだ分子構造は、ＳＡＭ１３Ａの上側にＳＡＭ１４を形成し、ＳＡＭ１４のうちの余剰分を除去することによって得られたものである。
１層目のＳＡＭ１３Ａの上側に２層目のＳＡＭ１４Ａを形成した分子構造は、ＳＡＭ１３Ａの分子間にＳＡＭ１４Ａが入り込んでいるため、ＳＡＭ１３Ａだけの分子構造よりも密度が高い。
図７は、ＳＡＭ１４Ａが形成された基板１０の断面の一例を拡大して示す図である。ここでは、図７を用いてＳＡＭ１４Ａの表面粗さについて説明する。図７に示す断面形状は、ＳＡＭ１４Ａが形成された基板１０の表面粗さを電子顕微鏡で測定した結果に基づく断面形状である。また、図７には、図５（Ｃ）に示した絶縁膜１１Ａ及びＳＡＭ１３Ａの断面も示す。また、図７には、第１領域Ａ１に対応する部分の断面を示す。
ＳＡＭ１４Ａの表面粗さは、ＳＡＭ１３Ａの表面粗さの約１／３であった。表面粗さの値が小さくなることは、表面が粗くなくなる（滑らかになる）ことを表す。なお、表面粗さは、一例として、原子間力顕微鏡（AFM: Atomic Force Microscope）によって測定すればよい。
成膜工程は、図３（Ｃ）に示すように、ＳＡＭ１３Ａ及び１４Ａを用いて第２領域Ａ２に選択的に対象膜１５を形成する工程Ｓ１０７を含む。対象膜１５は、ＳＡＭ１３Ａ及び１４Ａとは異なる材料、例えば金属、金属化合物又は半導体で形成される。ＳＡＭ１３Ａ及び１４Ａは対象膜１５の形成を阻害するので、対象膜１５は第２領域Ａ２に選択的に形成される。なお、第１領域Ａ１及び第２領域Ａ２に加えて第３領域が存在する場合、第３領域には対象膜１５が形成されてもよいし、形成されなくてもよい。
対象膜１５は、例えばＣＶＤ（Chemical Vapor Deposition）法又はＡＬＤ（Atomic Layer Deposition）法で形成される。第２領域Ａ２に元々存在するａ－Ｓｉ膜１２に、さらに絶縁膜である対象膜１５を積層できる。
対象膜１５は、例えば、銅（Ｃｕ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等のような金属、アルミナ（Ａｌ２Ｏ３）、二酸化珪素（ＳｉＯ２）等の金属化合物、アモルファスシリコン等の半導体である。
成膜方法は、図３（Ｄ）に示すように、ＳＡＭ１３Ａ及び１４Ａ（図３（Ｃ）参照）を除去する工程Ｓ１０８を含む。ＳＡＭ１３Ａ及び１４Ａは、例えば、酸素を含むプラズマを用いてアッシング処理を行うことで除去すればよい。
以上のように、ＳＡＭ１３Ａの上側に形成したＳＡＭ１４Ａは、図６に示すようにＳＡＭ１３Ａの分子間に入り込んだ分子構造を有するため、１層目のＳＡＭ１３Ａだけの分子構造よりも密度が高い。
したがって、密度の高い自己組織化膜（ＳＡＭ１３Ａ及び１４Ａ）を形成できる成膜方法を提供することができる。
また、密度の高い自己組織化膜を形成できるため、対象膜１５を形成する際に、対象膜１５の原料ガスがＳＡＭ１３Ａ及び１４Ａの分子間の隙間を通って第１領域Ａ１の絶縁膜１１Ａに到達することが抑制され、対象膜１５を形成する際の選択性を高めることができる。このため、歩留まりの高い半導体製造プロセスを実現する成膜方法を提供することができる。
なお、以上では、ＳＡＭ１３を形成するための有機化合物（原料）として、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシランを用いる形態について説明した。しかしながら、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシラン以外の有機化合物を用いてもよい。
また、パーフルオロポリエーテル基含有アルコキシシランの代わりに、パーフルオロポリエーテル基含有ハロシランを用いてＳＡＭ１３Ａを形成してもよい。パーフルオロポリエーテル基含有ハロシランもＳｉＯで構成される絶縁膜１１Ａの表面で脱水縮合反応を起こし、ＳＡＭを形成可能である。
また、パーフルオロポリエーテル基含有アルコキシシラン、及び、パーフルオロポリエーテル基含有ハロシラン以外のＳＡＭを形成可能な原料を用いて、ＳＡＭ１３を形成してもよい。この場合に、基板１０の第１領域Ａ１に露出する膜は、ＳｉＯで構成される絶縁膜１１Ａ以外の材料製であってよく、金属製であってもよい。ＳＡＭ１３の原料は、基板１０の第１領域Ａ１に露出する膜に吸着可能な原料であればよい。
次に、図８を用いて図３に示す工程の第１変形例について説明する。図８は、本実施形態の第１変形例における図１に示す各工程での基板の状態の一例を示す断面図である。ここでは、図２（Ｄ）に示す基板１０に対して、図３（Ａ）～（Ｄ）に示す処理の代わりに図８（Ａ）～（Ｄ）に示す処理を行う形態について説明する。図８（Ａ）～（Ｄ）では、基板１０Ｍ１として説明する。
成膜方法は、図８（Ａ）に示すように、ＳＡＭ１３Ａの上側にＳＡＭ１４Ｍを形成する工程Ｓ１０５を含む。ＳＡＭ１４Ｍは、ＳＡＭ１３Ａとともに、対象膜１５（図８（Ｃ）参照）の形成を阻害するために基板１０Ｍ１の第１領域Ａ１に、ＳＡＭ１３Ａの上側に形成される。ＳＡＭ１４Ｍは、第２領域Ａ２には形成されない。
ＳＡＭ１４Ｍを形成するための有機化合物（原料）としては、一例として、ＳＡＭ１３（図２（Ｃ）参照）を形成するための有機化合物（原料）と同様に、パーフルオロポリエーテル基含有アルコキシシランを用いることができる。ここでは、一例として、ＳＡＭ１４Ｍを形成するための有機化合物（原料）として、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシランを用いる形態について説明する。これは、ＳＡＭ１３（図２（Ｃ）参照）を形成するための有機化合物（原料）と同一である。このようなＳＡＭ１４Ｍを形成するための原料のガスは、第２のガスの一例であり、縮合性を有する官能基（縮合性基）を含み自己組織化分子を有する原料ガスである。ＳＡＭ１３Ａの上側に縮合性基を有する自己組織化分子を形成するためである。縮合性基を有する自己組織化分子とは、例えば、隣り合う原料ガスの分子同士が脱水縮合反応を起こし、シロキサン結合（Ｓｉ－Ｏ－Ｓｉ）を形成する自己組織化分子であることをいう。ここでは、縮合性基は、トリメトキシシラン基である。
ＳＡＭ１４Ｍは、ＳＡＭ１３（図２（Ｃ）参照）と同様に、高配向性分子層の上に余剰分の分子が不規則に重なった状態であると考えられるため、膜厚が厚く、上面側に凹凸がある形状で示している。
成膜方法は、図８（Ａ）に示す基板１０Ｍ１に対してアニール処理を行い、ＳＡＭ１４Ｍに含まれる余剰分の分子を除去して図８（Ｂ）に示すＳＡＭ１４ＭＡを含む基板１０Ｍ１を作製する工程Ｓ１０６を含む。ＳＡＭ１４ＭＡは、工程Ｓ１０６において、ＳＡＭ１４Ｍに含まれる余剰分の分子を除去して高配向性分子層を残すことによって形成される。ＳＡＭ１４ＭＡは、第２の自己組織化膜の一例である。
ここで、図９を用いて、ＳＡＭ１４ＭＡの分子構造について説明する。図９は、ＳＡＭ１３Ａ及び１４ＭＡの分子構造の一例を示す図である。図９には、基板１０Ｍ１のうちの第１領域Ａ１に存在する絶縁膜１１Ａ、ＳＡＭ１３Ａ、及びＳＡＭ１４ＭＡの分子構造を簡略化して示す。
ＳＡＭ１３Ａの分子の末端には、パーフルオロポリエーテル基のトリフルオロメチル（ＣＦ３）基が位置すると考えられる。末端とは、絶縁膜１１Ａに吸着するトリメトキシシランのシリコン分子から見て、直鎖の末端（最も端）のことである。トリフルオロメチル（ＣＦ３）基は反応性が低いため、隣り合うトリフルオロメチル（ＣＦ３）基同士は結合することなく並んだ状態となっている。そのように並んでいる状態のＳＡＭ１３Ａの上側にＳＡＭ１４Ｍの原料ガスを供給すると、隣り合うパーフルオロポリエーテル基含有トリメトキシシランのシラン部分同士が脱水縮合反応を起こし、シロキサン結合（Ｓｉ－Ｏ－Ｓｉ）を形成すると考えられる。
この結果、図９に示すように、ＳＡＭ１４ＭＡとして、最も下地基板１６側に位置するシリコン分子同士が酸素を挟んで結合した高配向性分子層が得られると考えられる。図９では、シリコン分子同士の酸素を挟んだ結合をシリコン分子同士の間を結ぶ実線で示す。
すなわち、図８（Ｂ）に示す基板１０Ｍ１は、ＳＡＭ１３Ａの高配向性分子層の上に、ＳＡＭ１４ＭＡの高配向性分子層が重なった構成を有する。
このようにして得られる１層目のＳＡＭ１３Ａの上側に２層目のＳＡＭ１４ＭＡを形成した分子構造は、ＳＡＭ１３Ａの高配向性分子層の上に、ＳＡＭ１４ＭＡの高配向性分子層が重なっているため、ＳＡＭ１３Ａだけの分子構造よりも膜厚が厚い。
成膜工程は、図８（Ｃ）に示すように、ＳＡＭ１３Ａ及び１４ＭＡを用いて第２領域Ａ２に選択的に対象膜１５を形成する工程Ｓ１０７と、図８（Ｄ）に示すように、ＳＡＭ１３Ａ及び１４ＭＡ（図８（Ｃ）参照）を除去する工程Ｓ１０８とを含む。図８（Ｃ）及び図８（Ｄ）に示す処理は、図３（Ｃ）及び図３（Ｄ）に示す処理と同様である。
以上のように、ＳＡＭ１３Ａの上側に形成したＳＡＭ１４ＭＡは、図９に示すようにＳＡＭ１３Ａの高配向性分子層の上に、ＳＡＭ１４ＭＡの高配向性分子層が重なっている二重構造であるため、１層目のＳＡＭ１３Ａだけの分子構造よりも膜厚が厚い。
したがって、膜厚の厚い自己組織化膜（ＳＡＭ１３Ａ及び１４ＭＡ）を形成できる成膜方法を提供することができる。
また、膜厚の厚い自己組織化膜を形成できるため、対象膜１５を形成する際に、対象膜１５の原料ガスがＳＡＭ１３Ａ及び１４Ａの分子間の隙間を通って第１領域Ａ１の絶縁膜１１Ａに到達することが抑制され、対象膜１５を形成する際の選択性を高めることができる。このため、歩留まりの高い半導体製造プロセスを実現する成膜方法を提供することができる。
なお、実施形態の第１変形例では、ＳＡＭ１３を形成するための有機化合物（原料）として、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシランを用いる形態について説明した。しかしながら、パーフルオロポリエーテル基含有アルコキシシランのうちのパーフルオロポリエーテル基含有トリメトキシシラン以外の有機化合物を用いてもよい。
また、パーフルオロポリエーテル基含有アルコキシシランの代わりに、パーフルオロポリエーテル基含有ハロシランを用いてＳＡＭ１３Ａを形成してもよい。パーフルオロポリエーテル基含有ハロシランもＳｉＯで構成される絶縁膜１１Ａの表面で脱水縮合反応を起こし、ＳＡＭを形成可能である。
また、パーフルオロポリエーテル基含有アルコキシシラン、及び、パーフルオロポリエーテル基含有ハロシラン以外のＳＡＭを形成可能な原料を用いて、ＳＡＭ１３を形成してもよい。この場合に、基板１０Ｍ１の第１領域Ａ１に露出する膜は、ＳｉＯで構成される絶縁膜１１Ａ以外の材料製であってよく、金属製であってもよい。ＳＡＭ１３の原料は、基板１０Ｍ１の第１領域Ａ１に露出する膜に吸着可能な原料であればよい。
ここで、実施形態の図２（Ｄ）に示すＳＡＭ１３Ａを形成した状態の基板１０と、実施形態の図３（Ｂ）に示すＳＡＭ１４Ａを形成した状態の基板１０と、実施形態の第１変形例の図８（Ｂ）に示すＳＡＭ１４ＭＡを形成した状態の基板１０Ｍ１とにおける成分分析結果について説明する。
図１０は、成分分析結果を示す図である。図１０（Ａ）、（Ｂ）、（Ｃ）には、それぞれ、図２（Ｄ）に示す基板１０、図３（Ｂ）に示す基板１０、図８（Ｂ）に示す基板１０Ｍ１について、ＴＯＦ－ＳＩＭＳ（飛行時間型二次イオン質量分析法）で測定した各分子の検出レベルを示す。また、横軸はスパッタイオン銃でスパッタリングをした時間ｔを規格化して示し、縦軸は、各分子の検出レベル（強度）を規格化して示す。横軸はスパッタリング時間を示すため、表面からの深さに対応する。
図２（Ｄ）に示すＳＡＭ１３Ａは、パーフルオロポリエーテル基含有トリメトキシシランを含むガスを原料ガスとして形成されるため、絶縁膜１１Ａの表面にトリメトキシシランのＳｉが吸着して脱水縮合反応を起こし、末端にかけて直鎖であるパーフルオロポリエーテル基が伸びている。官能基であるトリメトキシシランの隣には直鎖のＣＨ結合があり、直鎖の末端には、ＣＦ結合がある。
このため、図１０（Ａ）に示すように、ＳＡＭ１３Ａ（図２（Ｄ））が形成された基板１０では、時間ｔ＝０でスパッタリングを開始してから、まずＣ＋Ｆの検出レベルが約１まで上昇し、その後低下してからＣ＋Ｈ２の検出レベルが増大し、Ｃ＋Ｈ２の検出レベルが低下してから、Ｓｉの検出レベルが増大している。なお、ＳＡＭ１３Ａが検出されているのは、時間ｔ＝０から両矢印で示す区間である。
したがって、パーフルオロポリエーテル基含有トリメトキシシランを原料として形成されるＳＡＭ１３Ａが形成されていることを確認できた。
次に、図１０（Ｃ）を用いて、ＳＡＭ１４ＭＡ（図８（Ｂ）参照）について説明する。ＳＡＭ１４ＭＡ及び１３Ａは、パーフルオロポリエーテル基含有トリメトキシシランを含むガスを原料ガスとして形成される。このため、１層目のＳＡＭ１３Ａの上にトリメトキシシランのＳｉが存在し、末端にかけて直鎖であるパーフルオロポリエーテル基が延在する。官能基の隣には直鎖のＣＨ結合があり、直鎖の末端には、ＣＦ結合がある。
図１０（Ｃ）では、Ｓｉの検出レベルは、時間ｔ＝０から増大し始め、時間ｔ＝約１．２で一度ほぼフラットになってから、時間ｔ＝約２．０から再び増大している。すなわち、図１０（Ｃ）のＳｉの検出レベルに合わせて示す破線の実線（１）と、時刻ｔ＝約１．８から示す一点鎖線（２）との２つのＳｉの検出レベルを足し合わせたような特性になっている。
また、Ｃ＋Ｆの検出レベルが最初表面（時刻ｔ＝０）側で増大し、Ｓｉの検出レベルが増大してくるところでＣ＋Ｆの検出レベルが低下し、その後Ｃ＋Ｆの検出レベルが再び増大し、２回目にＳｉの検出レベルが増大し始めるところでＣ＋Ｆの検出レベルがまた少し低下し、その後また少し増大するので、Ｓｉの検出レベルと連動している。
このことから、図９に示すように、ＳＡＭ１３ＡとＳＡＭ１４ＭＡとが２層構造になっていることが確認できた。なお、ＳＡＭ１３ＡとＳＡＭ１４ＭＡとが検出されているのは、時間ｔ＝０から両矢印で示す区間である。
次に、図１０（Ｂ）を用いて、ＳＡＭ１４Ａ（図３（Ｂ）参照）について説明する。ＳＡＭ１４Ａは、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスから形成され、ＳＡＭ１３Ａは、パーフルオロポリエーテル基含有トリメトキシシランを含むガスを原料ガスとして形成される。
時間ｔ＝０でスパッタリングを開始してから、Ｃ＋Ｆの検出レベルが約１．０の高レベルに維持され、時間ｔ＝約１．０から徐々に低下している。これは、図１０（Ａ）に示すＣ＋Ｆの検出レベルに比べると、密度の高いＣＦ結合が存在することを示している。
また、Ｃ＋Ｈ２の検出レベルは、図１０（Ａ）に示すＳＡＭ１３Ａが１層の場合に比べて全体的に高いことも、密度の高いＣＨ結合が存在することを示している。
また、Ｓｉの検出レベルは、図１０（Ｃ）のように一度フラットになることなく、時間ｔ＝０から時間ｔ＝約３．０まで増大し続けている。これは、時間ｔ＝約１．６辺りから示す一点鎖線（３）のように、２つ目のＳｉの検出レベルが加わっていると考えられる。
ＳＡＭ１４ＡのＳＡＭ１３Ａに最も近い側には、カルボキシル基があり、ＳｉはＳＡＭ１３Ａから最も遠い側にあると考えられるため、このような検出レベルが得られたものと考えられる。
このことから、図６に示すように、ＳＡＭ１３Ａの分子間にＳＡＭ１４Ａが入り込んだ分子構造が得られていることが確認できた。なお、ＳＡＭ１３ＡとＳＡＭ１４Ａとが検出されているのは、時間ｔ＝０から両矢印で示す区間である。
次に、実施形態の第２変形例について説明する。図１１は、実施形態の第２変形例の基板１０Ｍ２の断面構造の一例を示す図である。図１１（Ａ）～（Ｃ）には、図１に示す工程Ｓ１０１、Ｓ１０４、Ｓ１０６に対応する状態における断面構造を示す。
図１１（Ａ）では、基板１０Ｍ２を準備している。基板１０Ｍ２は、Ｃｕ膜１１Ｍ、絶縁膜１２Ｍ、下地基板１６を含む。Ｃｕ膜１１Ｍは、表面に自然酸化膜が形成されていてもよく、図１に示す工程Ｓ１０２の表面処理によって自然酸化膜を除去した状態のものであってもよい。また、絶縁膜１２Ｍは、一例としてＳｉＯである。
次に、第１領域Ａ１のＣｕ膜１１Ｍの表面に、ＳＡＭ１３Ｍを吸着させる。ＳＡＭ１３Ｍは、一例として、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスで形成されるＳＡＭである。ＳＡＭ１３Ｍの原料ガスは、図３（Ｂ）に示すＳＡＭ１４を形成するための原料ガスと同一である。
次に、ＳＡＭ１３Ｍの上から、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスを供給して、アニール処理を行うことでＳＡＭ１３Ｍの上側にＳＡＭ１４Ａを形成する。ＳＡＭ１４Ａは、図３（Ｂ）に示すＳＡＭ１４Ａと同様に、ＳＡＭ１３Ｍの直鎖の酸素とカルボキシル基が反応することにより、図６に示すＳＡＭ１３Ａ及び１４Ａと同様に、ＳＡＭ１３Ｍの分子間にＳＡＭ１４Ａが入り込んだ分子構造が得られると考えられる。
図１２は、ＳＡＭ１３Ｍと、ＳＡＭ１３Ｍ及び１４Ａのブロック性能を示す図である。図１１（Ｂ）に示すＳＡＭ１３ＭをＣｕ膜１１Ｍの表面に形成した基板１０Ｍ２と、図１１（Ｃ）に示すＳＡＭ１３Ｍ及び１４ＡがＣｕ膜１１Ｍの上に形成された基板１０Ｍ２とに対してアニール処理を行い、Ｃｕ膜１１Ｍの表面が酸化される度合を比較した。
ブロック性能とは、大気中で下地基板１６の温度を２００℃で３０分間加熱するアニール処理において、Ｃｕ膜１１Ｍの表面の酸化を抑制する性能である。なお、比較用に図１１（Ａ）に示すＣｕ膜１１ＭがＳＡＭ１３Ｍ及び１４Ａのいずれにも覆われることなく第１領域の表面に露出した基板１０Ｍ２についてもアニール処理を行った。
ＦＴＩＲ－ＲＡＳ（フーリエ変換赤外分光光度計－反射吸収法）で酸化銅（Ｃｕ２Ｏ）の信号強度を計測した。信号強度は規格化した値であり、単位はない。
図１２に示すように、比較用の基板１０Ｍ２（図１１（Ａ）参照）のＣｕ膜１１Ｍでは、酸化銅の信号強度は約２．４５であった。また、基板１０Ｍ２（図１１（Ｂ）参照）の１層のＳＡＭ１３Ｍで覆われたＣｕ膜１１Ｍでは、酸化銅の信号強度は約１．７であった。また、基板１０Ｍ２（図１１（Ｃ）参照）の２層のＳＡＭ１３Ｍ及び１４Ａで覆われたＣｕ膜１１Ｍでは、酸化銅の信号強度は約０．７５であった。
このように、Ｃｕ膜１１Ｍの表面が酸化される度合は、１層のＳＡＭ１３Ｍの場合に比べて、２層のＳＡＭ１３Ｍ及び１４ＡでＣｕ膜１１Ｍを覆った場合には、約４４％に低減できることが分かった。また、比較用のＣｕ膜１１Ｍがむき出しの場合に比べると、約３０％に低減できることが分かった。
このような測定結果から、ＳＡＭ１３Ｍ及び１４Ａは、密度が高く、ブロック性能が高いことを確認することができた。
以上のようなＳＡＭ１３Ｍ及び１４Ａは密度が高いため、第２領域Ａ２の絶縁膜１２Ｍの上に所望の対象膜１５を選択的に形成することができる。
したがって、密度の高い自己組織化膜（ＳＡＭ１３Ａ及び１４Ａ）を形成できる成膜方法を提供することができる。
また、密度の高い自己組織化膜を形成できるため、対象膜を形成する際に、対象膜の原料ガスがＳＡＭ１３Ｍ及び１４Ａの分子間の隙間を通って第１領域Ａ１のＣｕ膜１１Ｍに到達することが抑制され、対象膜を形成する際の選択性を高めることができる。このため、歩留まりの高い半導体製造プロセスを実現する成膜方法を提供することができる。
なお、実施形態の第２変形例では、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスでＳＡＭ１３Ｍを形成する形態について説明した。しかしながら、ＳＡＭ１３Ｍを形成するための原料ガスは、Ｃｕ膜１１Ｍの表面にＳＡＭを形成可能な原料ガスであればよいため、例えば、パーフルオロポリエーテル基含有カルボン酸を有する原料ガスの代わりに、フルオロカーボン基あるいはアルキル基を有するチオール又はホスホン酸を含む原料であってもよい。
なお、ウェットエッチングを行う工程Ｓ１０１以外の工程Ｓ１０２乃至Ｓ１０８の処理については、すべて同一の処理容器で行ってもよいし、工程Ｓ１０２乃至Ｓ１０８を複数のグループに分けて、グループ毎に処理容器を分けてもよい。また、工程Ｓ１０１乃至Ｓ１０８をすべて成膜装置の異なる処理容器で行ってもよい。例えば、各工程での加熱温度等の処理条件を独立的に設定したい場合に有用である。
＜成膜システム＞
次に、本開示の一実施形態に係る成膜方法を実施するためのシステムについて説明する。
本開示の一実施形態に係る成膜方法は、バッチ装置、枚葉装置、セミバッチ装置のいずれの形態であってもよい。ただし、上記それぞれのステップにおいて最適な温度が異なる場合があり、また、基板の表面が酸化して表面状態が変化したときに各ステップの実施に支障をきたす場合がある。そのような点を考慮すると、各ステップを最適な温度に設定しやすく、かつ全てのステップを真空中で行うことができるマルチチャンバータイプの枚葉式成膜システムが好適である。
以下、このようなマルチチャンバータイプの枚葉式成膜システムについて説明する。
図１３は、一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。ここでは特に断らない限り、基板１０に対して処理を行う場合について説明する。
図１３に示すように、成膜システム１００は、酸化還元処理装置２００、ＳＡＭ形成装置３００、成膜装置４００、プラズマ処理装置５００を有している。これら装置は、平面形状が七角形をなす真空搬送室１０１の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保持される。すなわち、成膜システム１００は、マルチチャンバータイプの真空処理システムであり、上述した成膜方法を、真空を破ることなく連続して行えるものである。
酸化還元処理装置２００は、一例として、基板１０（図２（Ａ）参照）に対する還元処理（工程Ｓ１０１）を行う処理装置である。
ＳＡＭ形成装置３００は、一例として、図２（Ｃ）に示すＳＡＭ１３、図２（Ｄ）に示すＳＡＭ１３Ａ、図３（Ａ）に示すＳＡＭ１４、図３（Ｂ）に示すＳＡＭ１４Ａ、図８（Ａ）に示すＳＡＭ１４Ｍ、図８（Ｂ）に示すＳＡＭ１４ＭＡを形成するために、原料ガスを供給して、工程Ｓ１０２～Ｓ１０６により、ＳＡＭ１３、１３Ａ、１４、１４Ａ、１４Ｍ、１４ＭＡを選択的に形成する装置である。
成膜装置４００は、一例として、図８（Ｄ）に示す対象膜１５を工程Ｓ１０７によってＣＶＤ法又はＡＬＤ法により成膜する装置である。
プラズマ処理装置５００は、一例として、図３（Ｃ）に示すＳＡＭ１３Ａ及び図１４Ａをエッチング除去する処理（工程Ｓ１０８）を行うためのものである。
真空搬送室１０１の他の３つの壁部には３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には大気搬送室１０３が設けられている。３つのロードロック室１０２は、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板１０を搬送する際に、大気圧と真空との間で圧力を制御するために設けられている。
大気搬送室１０３のロードロック室１０２の取り付け壁部とは反対側の壁部には基板１０を収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１０５を有している。また、大気搬送室１０３の側壁には、基板１０のアライメントを行うアライメントチャンバ１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０１内には、第１の搬送機構１０６が設けられている。第１の搬送機構１０６は、酸化還元処理装置２００、ＳＡＭ形成装置３００、成膜装置４００、プラズマ処理装置５００、ロードロック室１０２に対して基板１０を搬送する。第１の搬送機構１０６は、独立に移動可能な２つの搬送アーム１０７ａ，１０７ｂを有している。
大気搬送室１０３内には、第２の搬送機構１０８が設けられている。第２の搬送機構１０８は、キャリアＣ、ロードロック室１０２、アライメントチャンバ１０４に対して基板１０を搬送するようになっている。
成膜システム１００は、全体制御部１１０を有している。全体制御部１１０は、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）と、出力装置（プリンタ等）と、表示装置（ディスプレイ等）と、記憶装置（記憶媒体）とを有している。主制御部は、酸化還元処理装置２００、ＳＡＭ形成装置３００、成膜装置４００、プラズマ処理装置５００、真空搬送室１０１、およびロードロック室１０２の各構成部等を制御する。全体制御部１１０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１００に、実施形態の成膜方法を行うための動作を実行させる。なお、各装置に下位の制御部を設け、全体制御部１１０を上位の制御部として構成してもよい。
以上のように構成される成膜システムにおいては、第２の搬送機構１０８により大気搬送室１０３に接続されたキャリアＣから基板１０を取り出し、アライメントチャンバ１０４を経由した後に、いずれかのロードロック室１０２内に搬入する。そして、ロードロック室１０２内を真空排気した後、第１の搬送機構１０６により、基板１０を、酸化還元処理装置２００、ＳＡＭ形成装置３００、成膜装置４００、およびプラズマ処理装置５００に搬送して、実施形態の成膜処理を行う。その後、必要に応じて、プラズマ処理装置５００によりＳＡＭ１３Ａ及び１４Ａのエッチング除去を行う。
以上の処理が終了した後、第１の搬送機構１０６により基板１０をいずれかのロードロック室１０２に搬送し、第２の搬送機構１０８によりロードロック室１０２内の基板１０をキャリアＣに戻す。
以上のような処理を、複数の基板１０について同時並行的に行って、所定枚数の基板１０の選択的成膜処理が完了する。
これらの各処理を独立した枚葉装置で行うので、各処理に最適な温度に設定しやすく、また、一連の処理を真空を破ることなく行えるので、処理の過程での酸化を抑制することができる。
＜成膜装置およびＳＡＭ形成装置の例＞
次に、酸化還元処理装置２００、成膜装置４００のような成膜装置、およびＳＡＭ形成装置３００の一例について説明する。
図１４は、成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
酸化還元処理装置２００、成膜装置４００、およびＳＡＭ形成装置３００は、同様の構成を有する装置とすることができ、例えば図１４に示すような処理装置６００として構成することができる。
処理装置６００は、気密に構成された略円筒状の処理容器（チャンバ）６０１を有しており、その中には基板１０を水平に支持するためのサセプタ６０２が、処理容器６０１の底壁中央に設けられた円筒状の支持部材６０３により支持されて配置されている。サセプタ６０２にはヒーター６０５が埋め込まれており、このヒーター６０５はヒーター電源６０６から給電されることにより基板１０を所定の温度に加熱する。なお、サセプタ６０２には、基板１０を支持して昇降させるための複数の昇降ピン（図示せず）がサセプタ６０２の表面に対して突没可能に設けられている。
処理容器６０１の天壁には、成膜またはＳＡＭ形成のための処理ガスを処理容器６０１内にシャワー状に導入するためのシャワーヘッド６１０がサセプタ６０２と対向するように設けられている。シャワーヘッド６１０は、後述するガス供給機構６３０から供給されたガスを処理容器６０１内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口６１１が形成されている。また、シャワーヘッド６１０の内部にはガス拡散空間６１２が形成されており、シャワーヘッド６１０の底面にはガス拡散空間６１２に連通した多数のガス吐出孔６１３が形成されている。
処理容器６０１の底壁には、下方に向けて突出する排気室６２１が設けられている。排気室６２１の側面には排気配管６２２が接続されており、この排気配管６２２には真空ポンプや圧力制御バルブ等を有する排気装置６２３が接続されている。そして、この排気装置６２３を作動させることにより処理容器６０１内を所定の減圧（真空）状態とすることが可能となっている。
処理容器６０１の側壁には、真空搬送室１０１との間で基板１０を搬入出するための搬入出口６２７が設けられており、搬入出口６２７はゲートバルブＧにより開閉されるようになっている。
ガス供給機構６３０は、対象膜１５の成膜、またはＳＡＭ１３等の形成に必要なガスの供給源と、各供給源からガスを供給する個別配管、個別配管に設けられた開閉バルブおよびガスの流量制御を行うマスフローコントローラのような流量制御器等を有し、さらに、個別配管からのガスをガス導入口６１１を介してシャワーヘッド６１０に導くガス供給配管６３５を有している。
ガス供給機構６３０は、処理装置６００が対象膜１５のＡＬＤ成膜を行う場合、原料ガスと反応ガスをシャワーヘッド６１０に供給する。さらに、ガス供給機構６３０は、処理装置６００がＳＡＭ１３等の形成を行う場合、ＳＡＭ１３等を形成するための化合物の蒸気を処理容器６０１内に供給する。また、ガス供給機構６３０は、パージガスや伝熱ガスとしてＮ２ガスやＡｒガス等の不活性ガスも供給できるように構成されている。
このように構成される処理装置６００においては、ゲートバルブＧを開にして搬入出口６２７から基板１０を処理容器６０１内に搬入し、サセプタ６０２上に載置する。サセプタ６０２はヒーター６０５により所定温度に加熱されており、処理容器６０１内に不活性ガスが導入される。そして、排気装置６２３の真空ポンプにより処理容器６０１内を排気して、処理容器６０１内の圧力を所定圧力に調整する。
次いで、処理装置６００が対象膜１５のＡＬＤ成膜を行う場合、ガス供給機構６３０から、原料ガスと反応ガスを、処理容器６０１内のパージを挟んで交互に処理容器６０１内に供給する。さらに、処理装置６００がＳＡＭ１３等の形成を行う場合、ガス供給機構６３０から、ＳＡＭ１３等を形成するための有機化合物（原料）の蒸気を処理容器６０１内に供給する。
以上、本開示に係る成膜方法の実施形態について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
１０、１０Ｍ１ 基板
１１、１１Ａ 絶縁膜
１２ ａ－Ｓｉ膜
１２Ａ 酸化膜
１３、１３Ａ、１４、１４Ａ、１４Ｍ、１４ＭＡ ＳＡＭ
１５ 対象膜
１６ 下地基板

Claims (9)

  1. 第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層と、を有する基板を準備する工程と、
    前記第１材料に応じた第１の自己組織化膜の原料ガスを供給し、前記第１領域に第１の自己組織化膜を形成する第１のＳＡＭ形成工程と、
    有機酸基を含み自己組織化分子を有する第１のガスを供給し、前記有機酸基を有する第２の自己組織化膜を前記第１領域で前記第１の自己組織化膜の上側に形成する第２のＳＡＭ形成工程と、
    を含み、
    前記第１の自己組織化膜の原料ガスは、前記第１の自己組織化膜として主鎖に酸素を含む自己組織化膜を形成可能な原料ガスである、成膜方法。
  2. 前記第１の自己組織化膜の原料ガスは、パーフルオロポリエーテル基含有アルコキシシランを含む原料ガスである、請求項１に記載の成膜方法。
  3. 前記第１の自己組織化膜の原料ガスは、パーフルオロポリエーテル基含有ハロシランを含む原料ガスである、請求項１に記載の成膜方法。
  4. 前記第１の自己組織化膜の原料ガスは、パーフルオロポリエーテル基含有カルボン酸を含む原料ガスである、請求項１に記載の成膜方法。
  5. 前記第１のガスは、パーフルオロポリエーテル基含有カルボン酸を含む原料ガスである、請求項２乃至４のいずれか一項に記載の成膜方法。
  6. 第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層と、を有する基板を準備する工程と、
    前記第１材料に応じた第１の自己組織化膜の原料ガスを供給し、前記第１領域に第１の自己組織化膜を形成する第１のＳＡＭ形成工程と、
    縮合性基を含み自己組織化分子を有する第２のガスを供給し、前記縮合性基を有する第２の自己組織化膜を前記第１領域で前記第１の自己組織化膜の上側に形成する第２のＳＡＭ形成工程と、
    を含み、
    前記第１の自己組織化膜の原料ガスは、パーフルオロポリエーテル基含有アルコキシシラン、又は、パーフルオロポリエーテル基含有ハロシランを含む原料ガスである、成膜方法。
  7. 前記第２のガスは、パーフルオロポリエーテル基含有アルコキシシラン、又は、パーフルオロポリエーテル基含有ハロシランを含む原料ガスである、請求項６に記載の成膜方法。
  8. 第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層と、を有する基板を準備する工程と、
    前記第１材料に応じた第１の自己組織化膜の原料ガスを供給し、前記第１領域に第１の自己組織化膜を形成する第１のＳＡＭ形成工程と、
    有機酸基を含み自己組織化分子を有する第１のガス、又は、縮合性基を含み自己組織化分子を有する第２のガスを供給し、前記有機酸基を有する第２の自己組織化膜、又は、縮合性基を有する第２の自己組織化膜を前記第１領域で前記第１の自己組織化膜の上側に形成する第２のＳＡＭ形成工程と、
    前記第２のＳＡＭ形成工程の後に、前記第２領域に、対象膜を形成する成膜工程と、
    前記対象膜を形成する成膜工程の後に、前記第１の自己組織化膜及び前記第２の自己組織化膜を除去するＳＡＭ除去工程と、
    を含む、成膜方法。
  9. 前記第１のＳＡＭ形成工程の後で前記第２のＳＡＭ形成工程を行う前に、前記基板を１００℃～３００℃に加熱してアニール処理する工程をさらに含む、請求項１乃至８のいずれか１項に記載の成膜方法。


JP2020023765A 2020-02-14 2020-02-14 成膜方法 Active JP7486321B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020023765A JP7486321B2 (ja) 2020-02-14 2020-02-14 成膜方法
KR1020227030296A KR20220136400A (ko) 2020-02-14 2021-02-01 성막 방법
PCT/JP2021/003467 WO2021161830A1 (ja) 2020-02-14 2021-02-01 成膜方法
US17/760,145 US20230072570A1 (en) 2020-02-14 2021-02-01 Film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020023765A JP7486321B2 (ja) 2020-02-14 2020-02-14 成膜方法

Publications (2)

Publication Number Publication Date
JP2021127508A JP2021127508A (ja) 2021-09-02
JP7486321B2 true JP7486321B2 (ja) 2024-05-17

Family

ID=77293031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020023765A Active JP7486321B2 (ja) 2020-02-14 2020-02-14 成膜方法

Country Status (4)

Country Link
US (1) US20230072570A1 (ja)
JP (1) JP7486321B2 (ja)
KR (1) KR20220136400A (ja)
WO (1) WO2021161830A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022135709A (ja) * 2021-03-05 2022-09-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023117045A (ja) * 2022-02-10 2023-08-23 東京エレクトロン株式会社 基板処理方法
US20240017290A1 (en) * 2022-07-18 2024-01-18 Tokyo Electron Limited Methods For Stabilization Of Self-Assembled Monolayers (SAMs) Using Sequentially Pulsed Initiated Chemical Vapor Deposition (spiCVD)
JP2024064500A (ja) * 2022-10-28 2024-05-14 東京エレクトロン株式会社 成膜方法および成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001064664A (ja) 1999-08-27 2001-03-13 Univ Nagoya 高潤滑表面部材の製造方法及び高潤滑表面部材
JP2007145984A (ja) 2005-11-28 2007-06-14 Sharp Corp シロキサン系分子膜、その製造方法及びその膜を用いた有機デバイス
WO2009041365A1 (ja) 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 有機トランジスタとその製造方法
JP2019165256A (ja) 2016-05-31 2019-09-26 東京エレクトロン株式会社 表面処理による選択的堆積

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284242B2 (ja) * 1997-09-30 2002-05-20 シャープ株式会社 有機薄膜の微細パターンの作製方法
JP4088686B2 (ja) 2003-08-05 2008-05-21 独立行政法人産業技術総合研究所 自己組織化分子膜で被覆された金属、その製造方法及びそれを用いた摩擦低減方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001064664A (ja) 1999-08-27 2001-03-13 Univ Nagoya 高潤滑表面部材の製造方法及び高潤滑表面部材
JP2007145984A (ja) 2005-11-28 2007-06-14 Sharp Corp シロキサン系分子膜、その製造方法及びその膜を用いた有機デバイス
WO2009041365A1 (ja) 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 有機トランジスタとその製造方法
JP2019165256A (ja) 2016-05-31 2019-09-26 東京エレクトロン株式会社 表面処理による選択的堆積

Also Published As

Publication number Publication date
JP2021127508A (ja) 2021-09-02
US20230072570A1 (en) 2023-03-09
KR20220136400A (ko) 2022-10-07
WO2021161830A1 (ja) 2021-08-19

Similar Documents

Publication Publication Date Title
JP7486321B2 (ja) 成膜方法
US10790138B2 (en) Method and system for selectively forming film
CN110581067B (zh) 蚀刻方法及蚀刻装置
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
WO2009090912A1 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
KR102571409B1 (ko) 성막 방법
KR102497066B1 (ko) 성막 방법
WO2021060111A1 (ja) 成膜方法
US20210087691A1 (en) Film forming method
US20230148162A1 (en) Film-forming method
WO2023153284A1 (ja) 成膜方法及び成膜装置
WO2024090273A1 (ja) 成膜方法および成膜装置
WO2023243406A1 (ja) 成膜方法及び成膜装置
WO2023132245A1 (ja) 成膜方法及び成膜装置
WO2021060109A1 (ja) 成膜方法
US20230131213A1 (en) Film forming method and film forming system
WO2023176535A1 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240507

R150 Certificate of patent or registration of utility model

Ref document number: 7486321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150