WO2023243406A1 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
WO2023243406A1
WO2023243406A1 PCT/JP2023/020227 JP2023020227W WO2023243406A1 WO 2023243406 A1 WO2023243406 A1 WO 2023243406A1 JP 2023020227 W JP2023020227 W JP 2023020227W WO 2023243406 A1 WO2023243406 A1 WO 2023243406A1
Authority
WO
WIPO (PCT)
Prior art keywords
gas
silicon oxide
film
oxide film
region
Prior art date
Application number
PCT/JP2023/020227
Other languages
English (en)
French (fr)
Inventor
智裕 中川
有美子 河野
秀司 東雲
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2023243406A1 publication Critical patent/WO2023243406A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Abstract

本開示の一態様による成膜方法は、基板の上にシリコン酸化膜を形成する成膜方法であって、(a)絶縁膜が露出する第1領域と、導電膜が露出する第2領域とを表面に有する基板を準備する工程と、(b)前記第2領域に前記シリコン酸化膜の形成を阻害する阻害層を選択的に形成する工程と、(c)前記阻害層により前記第2領域への前記シリコン酸化膜の形成を阻害しながら、前記第1領域に前記シリコン酸化膜を形成する工程と、(d)前記第1領域に形成された前記シリコン酸化膜を改質する工程と、を有し、前記工程(c)は、(c1)前記表面に金属触媒ガスを供給し、前記第1領域に前記金属触媒ガスを吸着させる工程と、(c2)前記表面にシラノール含有ガスを供給し、前記シラノール含有ガスを前記第1領域に吸着した前記金属触媒ガスと反応させてシリコン酸化膜を形成する工程と、を含み、前記工程(d)は、(d1)水素ガスを含む第1ガスから生成されるプラズマに前記表面を晒す工程と、(d2)水素ガスを含まず不活性ガスを含む第2ガスから生成されるプラズマに前記表面を晒す工程と、を含む。

Description

成膜方法及び成膜装置
 本開示は、成膜方法及び成膜装置に関する。
 導電膜及び絶縁膜が露出する表面を有する基板に対し、絶縁膜の露出面にシリコン酸化膜を選択的に成膜する技術が知られている(例えば、特許文献1~3参照)。
特開2019-52142号公報 特開2019-96881号公報 米国特許出願公開第2021/301392号明細書
 本開示は、絶縁膜の上に所望の電気特性を有するシリコン酸化膜を選択的に形成できる技術を提供する。
 本開示の一態様による成膜方法は、基板の上にシリコン酸化膜を形成する成膜方法であって、(a)絶縁膜が露出する第1領域と、導電膜が露出する第2領域とを表面に有する基板を準備する工程と、(b)前記第2領域に前記シリコン酸化膜の形成を阻害する阻害層を選択的に形成する工程と、(c)前記阻害層により前記第2領域への前記シリコン酸化膜の形成を阻害しながら、前記第1領域に前記シリコン酸化膜を形成する工程と、(d)前記第1領域に形成された前記シリコン酸化膜を改質する工程と、を有し、前記工程(c)は、(c1)前記表面に金属触媒ガスを供給し、前記第1領域に前記金属触媒ガスを吸着させる工程と、(c2)前記表面にシラノール含有ガスを供給し、前記シラノール含有ガスを前記第1領域に吸着した前記金属触媒ガスと反応させてシリコン酸化膜を形成する工程と、を含み、前記工程(d)は、(d1)水素ガスを含む第1ガスから生成されるプラズマに前記表面を晒す工程と、(d2)水素ガスを含まず不活性ガスを含む第2ガスから生成されるプラズマに前記表面を晒す工程と、を含む。
 本開示によれば、絶縁膜の上に所望の電気特性を有するシリコン酸化膜を選択的に形成できる。
図1は、実施形態に係る成膜方法を示すフローチャートである。 図2Aは、実施形態に係る成膜方法を示す断面図である。 図2Bは、実施形態に係る成膜方法を示す断面図である。 図2Cは、実施形態に係る成膜方法を示す断面図である。 図2Dは、実施形態に係る成膜方法を示す断面図である。 図3は、ステップS5の一例を示すフローチャートである。 図4は、改質工程の一例を示すフローチャートである。 図5は、実施形態に係る成膜方法を実施するための処理システムの一例を示す図である。 図6は、実施形態に係る成膜方法を実施するための成膜装置の一例を示す図である。 図7は、シリコン酸化膜のリーク電流の測定結果を示す図である。 図8は、シリコン酸化膜の赤外吸収スペクトルの測定結果を示す図である。 図9は、シリコン酸化膜の赤外吸収スペクトルの測定結果を示す図である。 図10は、シリコン酸化膜の赤外吸収スペクトルの測定結果を示す図である。
 以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
 〔シリコン酸化膜〕
 従来、絶縁膜及び導電膜が露出する表面を有する基板に対し、絶縁膜の露出面に選択的に絶縁膜を形成する場合、絶縁膜としてAlO膜を形成することが知られている。AlO膜は、誘電率が比較的高い。このため、半導体の微細化に伴い、AlO膜が層間絶縁膜として用いられると、配線間の静電容量が増大してRC遅延の要因となる。また、FSAV(fully self-aligned via)に用いられる絶縁膜においてもAlO膜よりも低い誘電率の膜が求められている。このため、誘電率が低いシリコン酸化膜が検討されている。以下、絶縁膜及び導電膜が露出する表面を有する基板に対し、絶縁膜の露出面に選択的にシリコン酸化膜を形成する方法について説明する。
 〔成膜方法〕
 図1、図2A、図2B、図2C及び図2Dを参照し、実施形態に係る成膜方法について説明する。実施形態に係る成膜方法は、図1に示されるステップS1~S7を有する。
 ステップS1では、図2Aに示されるように、絶縁膜101が露出する第1領域A1と、導電膜102が露出する第2領域A2とを表面100aに有する基板100を準備する。
 絶縁膜101は、例えば層間絶縁膜である。層間絶縁膜は、好ましくは低誘電率(Low-k)膜である。絶縁膜101は、特に限定されないが、例えばSiO膜、SiN膜、SiOC膜、SiON膜、又はSiOCN膜である。SiO膜とは、珪素(Si)と酸素(O)とを含む膜を意味する。SiO膜におけるSiとOの原子比は1:1には限定されない。SiN膜、SiOC膜、SiON膜、及びSiOCN膜について同様である。絶縁膜101は、凹部を表面に有する。凹部は、例えばトレンチ、コンタクトホール又はビアホールである。
 導電膜102は、凹部の内部に充填される。導電膜102は、特に限定されないが、例えばCu膜、Co膜、Ru膜、又はW膜である。
 基板100は、バリア膜を更に有してもよい。バリア膜は、凹部の内面に沿って形成される。バリア膜は、絶縁膜101と導電膜102との間に形成される。バリア膜は、導電膜102から絶縁膜101への金属拡散を抑制する。バリア膜は、特に限定されないが、例えばTaN膜、又はTiN膜である。TaN膜とは、タンタル(Ta)と窒素(N)とを含む膜を意味する。TaN膜におけるTaとNの原子比は1:1には限定されない。TiN膜についても同様である。
 ステップS2では、基板100の表面100aをクリーニングする。例えば、ステップS2では、基板100の表面100aに対して水素(H)ガス等の還元性ガスを供給し、基板100の表面100aに形成される自然酸化膜を除去する。自然酸化膜は、例えば導電膜102の表面に形成されたものである。ステップS2では、還元性ガスからプラズマを生成してもよい。還元性ガスは、アルゴン(Ar)ガス等の希ガスと混合して用いられてもよい。ステップS2では、例えば基板100を120℃以上200℃以下に加熱する。ステップS2は省略されてもよい。
 ステップS3では、基板100の表面100aを酸化する。例えば、ステップS3では、基板100の表面100aに対して酸素(O)ガス等の酸素含有ガスを供給し、導電膜102の表面を適度に酸化する。事前に自然酸化膜が除去されているので、酸素原子の密度が所望の密度になる。その結果、後述するステップS4において、導電膜102の表面に緻密な阻害層103(たとえば、自己組織化単分子膜(Self-Assembled Monolayer:SAM))を形成できる。ステップS3では、例えば基板100を120℃以上200℃以下に加熱する。ステップS3は省略されてもよい。
 ステップS4では、図2Bに示されるように、第2領域A2に後述するシリコン酸化膜104の形成を阻害する阻害層103を選択的に形成する。阻害層103は、例えばSAMにより形成される。例えば、ステップS4では、基板100の表面にSAMの原料であるフッ素を含む有機化合物を供給し、第1領域A1及び第2領域A2のうち、第2領域A2に選択的にSAMを形成する。ステップS3では、例えば基板100を120℃以上200℃以下に加熱する。SAMの原料は、特に限定されないが、例えばチオール系化合物である。
 チオール系化合物は、水素化された硫黄を頭部基に有し、一般式「R-SH」で表される。Rは、例えば、炭化水素基の水素の少なくとも一部をフッ素に置換したものである。チオール系化合物の具体例として、CF(CFCHCHSH(1H,1H,2H,2H-パーフルオロオクタンチオール:PFOT)、及びCF(CFCHCHSH(1H,1H,2H,2H-パーフルオロデカンチオール:PFDT)が挙げられる。
 チオール系化合物は、絶縁膜101に比べて導電膜102に化学吸着しやすい。第1領域A1に絶縁膜101が露出し、第2領域A2に導電膜102が露出する場合、第1領域A1及び第2領域A2のうち、第2領域A2に選択的にSAMが形成される。
 SAMの原料は、チオール系化合物には限定されない。例えば、SAMの原料はホスホン酸系化合物であってもよい。ホスホン酸系化合物は、一般式「R-P(=O)(OH)」で表される。Rは、例えば炭化水素基の水素の少なくとも一部をフッ素に置換したものである。
 ステップS5では、図2Cに示されるように、阻害層103により第2領域A2へのシリコン酸化膜104の形成を阻害しながら、第1領域A1にシリコン酸化膜104を形成する。シリコン酸化膜104は、例えば化学気相堆積(chemical vapor deposition:CVD)法により形成される。ステップS5は、例えば図3に示されるステップS51~S53を含む。
 ステップS51では、基板100の表面100aに金属触媒ガスを供給し、第1領域A1に金属触媒ガスを選択的に吸着させる。金属触媒ガスは、例えばトリメチルアルミニウム(TMA)ガスである。ステップS51では、例えば基板120℃以上300℃以下に加熱する。
 ステップS52では、基板100の表面100aにシラノール含有ガスを供給し、シラノール含有ガスを第1領域A1に吸着した金属触媒ガスと反応させてシリコン酸化膜104を形成する。シラノール含有ガスは、例えばTPSOL(Tris(tert-pentoxy)silanol)、TBSOL(Tris(tert-butoxy)silanol)である。ステップS52では、例えば基板100を120℃以上300℃以下に加熱する。
 TMAはOH基を有する絶縁膜101の上には吸着するが、阻害層103に対しては吸着が阻害される。シラノール含有ガスは、吸着したTMAと反応して成膜を進めるため、絶縁膜101の上に選択的にシリコン酸化膜が形成される。
 ステップS53では、ステップS51~S52を設定回数実施したか否かを判定する。実施回数が設定回数に達していない場合(ステップS53のNO)、ステップS51~S52を再び実施する。一方、実施回数が設定回数に達している場合(ステップS53のYES)、シリコン酸化膜104の膜厚がプラズマ処理に対して所定の膜厚に達しているので、処理を終了する。ステップS53の設定回数は、ステップS5で成膜されるシリコン酸化膜104が所定の膜厚に達成するために、成膜量に応じて設定される。成膜量はシラノール含有ガスの供給量などによって調整可能である。所定の膜厚は、例えば2nm以上5nm以下である。この場合、ステップS6において直前のステップS5で成膜されるシリコン酸化膜104の膜厚方向の全体にプラズマが作用しやすい。このため、膜厚方向の全体にわたってシリコン酸化膜104が改質される。一方、ステップS5で成膜されるシリコン酸化膜104の膜厚が所定の膜厚より大きくなっていくと、ステップS6においてシリコン酸化膜104の表面から深い位置にプラズマによる改質が作用しにくくなっていく。ステップS53の設定回数は、1回であってもよく、複数回であってもよい。
 ステップS6では、図2Dに示されるように、基板100の表面100aをプラズマPに晒すことにより、第1領域A1に形成されたシリコン酸化膜104を改質する。このとき、阻害層103は除去される。ステップS6は、例えば図4に示されるステップS61~S63を含む。
 ステップS61では、水素ガスを含む第1ガスから生成されるプラズマに基板100の表面100aを晒す。これにより、Si-OH結合をはじめとする膜中不純物の除去が行われる。このとき、阻害層103の除去も進む。ステップS61では、シリコン酸化膜104が第1ガスから生成されるプラズマに晒されると、プラズマに含まれる活性種と、シリコン酸化膜104との反応によって、シリコン酸化膜104に水素欠陥が生成されうる。第1ガスは、不活性ガスと混合して用いられてもよい。不活性ガスは、例えばアルゴンガス等の希ガスである。
 ステップS61の処理条件の一例は以下である。
水素ガスの流量:200~3000sccm
アルゴンガスの流量:900~6000sccm
基板温度:120~200℃
処理圧力:1~5Torr(133~667Pa)
処理時間:10~30秒
 ステップS62では、水素ガスを含まず不活性ガスを含む第2ガスから生成されるプラズマに基板100の表面を晒す。これにより、ステップS61においてシリコン酸化膜104に生成される水素欠陥が除去される。結果として、Si-OH結合をはじめとする不純物と水素欠陥の両方を低減でき、第1ガスもしくは第2ガスによる一方のプラズマだけを用いた改質に比べてシリコン酸化膜のリーク電流をより低減することができる。不活性ガスは、例えばアルゴンガス等の希ガスである。
 ステップS62の処理条件の一例は以下である。
アルゴンガスの流量:600~6000sccm
基板温度:120~200℃
処理圧力:1~5Torr(133~667Pa)
処理時間:10~30秒
 ステップS63では、ステップS61~S62を設定回数実施したか否かを判定する。実施回数が設定回数に達していない場合(ステップS63のNO)、ステップS61~S62を再び実施する。一方、実施回数が設定回数に達している場合(ステップS63のYES)、処理を終了する。ステップS63の設定回数は、ステップS5において形成されるシリコン酸化膜104の膜厚に応じて設定される。ステップS63の設定回数は、1回であってもよく、複数回であってもよい。設定回数は、好ましくは2回~6回である。
 ステップS61とステップS62とを複数回行う場合、例えばステップS61とステップS62とを切り換える際にプラズマを維持してもよく、プラズマを一旦停止してもよい。
 ステップS7では、ステップS5~S6を設定回数実施したか否かを判定する。実施回数が設定回数に達していない場合(ステップS7のNO)、ステップS5~S6を再び実施する。一方、実施回数が設定回数に達している場合(ステップS7のYES)、シリコン酸化膜104の膜厚が目標膜厚に達しているので、処理を終了する。ステップS7の設定回数は、シリコン酸化膜104の目標膜厚に応じて設定される。目標膜厚は、例えば6nmである。ステップS7の設定回数は、1回であってもよく、複数回であってもよい。また、ステップS7において、実施回数が設定回数に達していない場合(ステップS7のNO)、ステップS4を再び実施するようにしてもよい。ステップS4を再び実施することで、密な阻害層103にすることができ、阻害性能を向上することができる。また、ステップS7において、実施回数が設定回数に達していない場合(ステップS7のNO)、ステップS3を再び実施するようにしてもよい。ステップS3を再び実施することで、阻害層103を形成する有機化合物の吸着性を高めることで、密な阻害層103にすることができ、阻害性能を向上することができる。
 以上に説明したように、実施形態に係る成膜方法によれば、絶縁膜101が露出する第1領域A1と、導電膜102が露出する第2領域A2とを表面に有する基板100を準備し、絶縁膜101の上に選択的にシリコン酸化膜104を形成する。次に、第1ガスから生成されるプラズマにシリコン酸化膜104を晒す工程と、第2ガスから生成されるプラズマにシリコン酸化膜104を晒す工程とを含むサイクルを1回又は複数回行うサイクリックプラズマ処理を実施する。シリコン酸化膜104にサイクリックプラズマ処理を施すことにより、Si-OH結合をはじめとする膜中不純物と水素欠陥の両方を低減することができる。その結果、シリコン酸化膜104のリーク電流を低減できる。このように、実施形態に係る成膜方法によれば、絶縁膜101の上に所望の電気特性を有するシリコン酸化膜104を選択的に形成できる。
 ところで、シリコン酸化膜を改質する方法として、シリコン酸化膜に対して酸化処理を施すことも考えられる。しかし、絶縁膜101が露出する第1領域A1と、導電膜102が露出する第2領域A2とを表面に有する基板100においては、シリコン酸化膜に対して酸化処理を施すと、導電膜102も酸化されるため好ましくない。
 〔処理システム〕
 図5を参照し、実施形態に係る成膜方法を実施するための処理システムの一例について説明する。
 処理システムPSは、処理装置PM1~PM4と、真空搬送室VTMと、ロードロック室LL1~LL3と、大気搬送室LMと、ロードポートLP1~LP3と、全体制御部CUとを備える。
 処理装置PM1~PM4は、それぞれゲートバルブG11~G14を介して真空搬送室VTMと接続される。処理装置PM1~PM4は、内部を所定の真空雰囲気に減圧可能に構成される。処理装置PM1~PM4は、内部に基板Wを収容して所望の処理を施す。
 真空搬送室VTMは、内部を所定の真空雰囲気に減圧可能に構成される。真空搬送室VTMには、減圧状態で基板Wを搬送可能な第1搬送装置TR1が設けられる。第1搬送装置TR1は、処理装置PM1~PM4及びロードロック室LL1~LL3に対して基板Wを搬送する。第1搬送装置TR1は、例えば独立に移動可能な2つの搬送アームFK11,FK12を有する。
 ロードロック室LL1~LL3は、それぞれゲートバルブG21~G23を介して真空搬送室VTMと接続される。ロードロック室LL1~LL3は、それぞれゲートバルブG31~G33を介して大気搬送室LMと接続される。ロードロック室LL1~LL3は、内部を大気雰囲気と真空雰囲気とに切り換え可能に構成される。
 大気搬送室LMは、内部が大気雰囲気である。大気搬送室LMの内部には、例えば清浄空気のダウンフローが形成される。大気搬送室LMの内部には、基板Wのアライメントを行うアライナANが設けられる。アライナANは、大気搬送室LMの外部に設けられてもよい。大気搬送室LMには、第2搬送装置TR2が設けられる。第2搬送装置TR2は、ロードロック室LL1~LL3、ロードポートLP1~LP3及びアライナANに対して基板Wを搬送する。
 ロードポートLP1~LP3は、大気搬送室LMの長辺の壁面に設けられる。ロードポートLP1~LP3には、キャリアCが取り付けられる。キャリアCは、基板Wが収容されたキャリアCと、空のキャリアCとを含む。キャリアCは、例えばFOUP(Front Opening Unified Pod)であってよい。
 全体制御部CUは、例えばコンピュータであってよい。全体制御部CUは、CPU(Central Processing Unit)と、RAM(Random Access Memory)と、ROM(Read Only Memory)と、補助記憶装置とを備える。CPUは、ROM又は補助記憶装置に格納されたプログラムに基づいて動作し、処理システムPSの各部を制御する。例えば、全体制御部CUは、処理装置PM1~PM4、第1搬送装置TR1、第2搬送装置TR2、ゲートバルブG11~G14,G21~G23,G31~G33の動作を制御する。例えば、全体制御部CUは、ロードロック室LL1~LL3の内部を大気雰囲気と真空雰囲気との間で切り換える動作を制御する。
 次に、処理システムPSの動作について説明する。まず、第2搬送装置TR2が、キャリアCから基板Wを取り出し、取り出した基板WをアライナANに搬送し、アライナANから退出する。次に、アライナANが、基板Wのアライメントを行う。次に、第2搬送装置TR2が、アライナANから基板Wを取り出し、取り出した基板Wをロードロック室LL1に搬送し、ロードロック室LL1から退出する。次に、ロードロック室LL1の内部が大気雰囲気から真空雰囲気に切り換えられる。その後、第1搬送装置TR1が、ロードロック室LL1から基板Wを取り出し、取り出した基板Wを処理装置PM1に搬送する。
 次に、処理装置PM1が、実施形態に係る成膜方法におけるステップS2~S6を実施する。続いて、全体制御部CUは、ステップS2~S6を設定回数実施したか否かを判定する。実施回数が設定回数に達していない場合、再びステップS2~S6を実施する。
 一方、実施回数が設定回数に達している場合、第1搬送装置TR1が、処理装置PM1から基板Wを取り出し、取り出した基板Wをロードロック室LL3に搬送し、ロードロック室LL3から退出する。続いて、ロードロック室LL3の内部が真空雰囲気から大気雰囲気に切り換えられる。その後、第2搬送装置TR2が、ロードロック室LL3から基板Wを取り出し、取り出した基板WをキャリアCに収容する。そして、基板Wの処理が終了する。
 上記の処理システムPSの動作では、1つ処理装置PM1を用いて、ステップS2~S6を実施する場合を説明したが、これに限定されない。例えば、別の処理装置PM2~PM4のうちの少なくとも1つを用いて、ステップS2~S6を実施してもよい。例えば、4つの処理装置PM1~PM4のうちの2つ以上を用いて、ステップS2~S6を実施してもよい。例えば、処理装置PM1を用いてステップS51を実施し、処理装置PM2を用いてステップS52を実施してもよい。この場合、ステップS51とステップS52とを異なる温度で実施する際の温度変更に要する時間を短縮できるので、生産性が向上する。
 〔成膜装置〕
 図6を参照し、図5の処理システムPSが備える処理装置PM1~PM4として用いられる成膜装置の一例について説明する。
 成膜装置は、処理容器1と、載置台2と、シャワーヘッド3と、排気部4と、ガス供給部5と、RF電力供給部8と、制御部9とを有する。
 処理容器1は、アルミニウム等の金属により構成され、略円筒状を有する。処理容器1は、基板Wを収容する。基板Wは、例えば半導体ウエハであってよい。処理容器1の側壁には、基板Wを搬入又は搬出するための搬入出口11が形成される。搬入出口11は、ゲートバルブ12により開閉される。処理容器1の本体の上には、断面が矩形状をなす円環状の排気ダクト13が設けられる。排気ダクト13には、内周面に沿ってスリット13aが形成される。排気ダクト13の外壁には、排気口13bが形成される。排気ダクト13の上面には、絶縁部材16を介して処理容器1の上部開口を塞ぐように天壁14が設けられる。排気ダクト13と絶縁部材16との間は、シール部材15で気密に封止される。シール部材15は、例えばOリングであってよい。区画部材17は、載置台2(及びカバー部材22)が後述する処理位置へと上昇した際、処理容器1の内部を上下に区画する。
 載置台2は、処理容器1内で基板Wを水平に支持する。載置台2は、基板Wに対応した大きさの円板状に形成され、支持部材23に支持される。載置台2は、AlN等のセラミックス材料や、アルミニウム、ニッケル合金等の金属材料で形成される。載置台2の内部には、基板Wを加熱するためのヒータ21が埋め込まれる。ヒータ21は、ヒータ電源(図示せず)から給電されて発熱する。載置台2の上面の近傍には、熱電対(図示せず)が設けられる。熱電対の温度信号によりヒータ21の出力を制御することで、基板Wが所定の温度に制御される。載置台2には、上面の外周領域及び側面を覆うようにアルミナ等のセラミックスにより形成されたカバー部材22が設けられる。
 載置台2の底面には、載置台2を支持する支持部材23が設けられる。支持部材23は、載置台2の底面の中央から処理容器1の底壁に形成された孔部を貫通して処理容器1の下方に延び、その下端が昇降機構24に接続される。昇降機構24により載置台2が支持部材23を介して、図1で示す処理位置と、その下方の二点鎖線で示す基板Wの搬送が可能な搬送位置との間で昇降する。支持部材23の処理容器1の下方には、鍔部25が取り付けられる。処理容器1の底面と鍔部25との間には、ベローズ26が設けられる。ベローズ26は、処理容器1内の雰囲気を外気と区画し、載置台2の昇降動作にともなって伸縮する。
 処理容器1の底面の近傍には、昇降板27aから上方に突出するように3本(2本のみ図示)の支持ピン27が設けられる。支持ピン27は、処理容器1の下方に設けられた昇降機構28により昇降板27aを介して昇降する。支持ピン27は、搬送位置にある載置台2に設けられた貫通孔2aに挿通されて載置台2の上面に対して突没可能となっている。支持ピン27を昇降させることにより、第1搬送装置TR1(図5)と載置台2との間で基板Wの受け渡しが行われる。
 シャワーヘッド3は、処理容器1内に処理ガスをシャワー状に供給する。シャワーヘッド3は、金属製であり、載置台2に対向するように設けられる。シャワーヘッド3は、載置台2とほぼ同じ直径を有する。シャワーヘッド3は、本体部31と、シャワープレート32とを有する。本体部31は、処理容器1の天壁14に固定される。シャワープレート32は、本体部31の下に接続される。本体部31とシャワープレート32との間には、ガス拡散空間33が形成される。ガス拡散空間33には、天壁14及び本体部31の中央を貫通するようにガス導入孔36が設けられる。シャワープレート32の周縁部には、下方に突出する環状突起部34が形成される。環状突起部34の内側の平坦部には、ガス吐出孔35が形成される。載置台2が処理位置に存在した状態では、載置台2とシャワープレート32との間に処理空間38が形成され、カバー部材22の上面と環状突起部34とが近接して環状隙間39が形成される。
 排気部4は、処理容器1の内部を排気する。排気部4は、排気配管41と、排気機構42とを有する。排気配管41は、排気口13bに接続される。排気機構42は、排気配管41に接続された真空ポンプと、圧力制御バルブとを有する。処理に際しては、処理容器1内のガスがスリット13aを介して排気ダクト13に至り、排気ダクト13から排気配管41を通って排気機構42により排気される。
 ガス供給部5は、シャワーヘッド3に各種の処理ガスを供給する。ガス供給部5は、ガス源51と、ガスライン52とを有する。ガス源51は、各種の処理ガスの供給源と、マスフローコントローラと、バルブとを含む。各種の処理ガスは、少なくとも前述の実施形態に係る成膜方法において用いられるガスを含む。各種のガスは、ガス源51からガスライン52及びガス導入孔36を介してガス拡散空間33に導入される。
 成膜装置は、容量結合プラズマ装置であって、載置台2が下部電極として機能し、シャワーヘッド3が上部電極として機能する。載置台2は、接地される。シャワーヘッド3は、RF電力供給部8に接続される。
 RF電力供給部8は、高周波電力(以下、「RF電力」ともいう。)をシャワーヘッド3に供給する。RF電力供給部8は、RF電源81と、整合器82と、給電ライン83とを有する。RF電源81は、RF電力を発生する電源である。RF電力は、プラズマの生成に適した周波数を有する。RF電力の周波数は、例えば低周波数帯の450KHzからマイクロ波帯の2.45GHzの範囲内の周波数である。RF電源81は、整合器82及び給電ライン83を介して本体部31に接続される。整合器82は、RF電源81の内部インピーダンスに負荷インピーダンスを整合させるための回路を有する。RF電力供給部8は、載置台2にRF電力を供給する構成であってもよい。
 制御部9は、例えばコンピュータであり、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、補助記憶装置等を備える。CPUは、ROM又は補助記憶装置に格納されたプログラムに基づいて動作し、成膜装置の動作を制御する。制御部9は、成膜装置の内部に設けられてもよく、外部に設けられてもよい。制御部9が成膜装置の外部に設けられる場合、制御部9は有線又は無線等の通信手段により成膜装置を制御できる。
 〔実施例〕
 (実施例1)
 実施例1では、実施形態に係る成膜方法による効果を確認するために、シリコン酸化膜の電気特性の一例であるリーク電流特性を測定した。
 まず、基板に、金属触媒ガスの一例であるTMAガスを供給し、次いでシラノール含有ガスの一例であるTPSOLガスを供給することにより、基板の上に1層目のシリコン酸化膜を形成した。次に、1回目のサイクリックプラズマ処理により、シリコン酸化膜を改質した。1回目のサイクリックプラズマ処理では、水素ガス及びアルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程と、アルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程とをこの順番で2回繰り返した。次に、基板に、TMAガスを供給し、次いでTPSOLガスを供給することにより、基板の上に2層目のシリコン酸化膜を形成した。次に、2回目のサイクリックプラズマ処理により、シリコン酸化膜を改質した。2回目のサイクリックプラズマ処理では、水素ガス及びアルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程と、アルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程とをこの順番で3回繰り返した。1回目及び2回目のサイクリックプラズマ処理では、水素ガス及びアルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程の1回あたりの時間を15秒に固定した。また、アルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程の1回あたりの時間を15秒に固定した。
 比較のために、1回目及び2回目のサイクリックプラズマ処理を水素プラズマ処理に変更し、その他の条件を変更することなくシリコン酸化膜を形成した。水素プラズマ処理では、水素ガス及びアルゴンガスから生成されるプラズマにシリコン酸化膜を晒す工程を行った。この工程の1回あたりのプラズマ照射時間を90秒に固定した。
 次に、基板の上に形成されたシリコン酸化膜の膜厚及びリーク電流密度を測定した。膜厚の測定には、分光エリプソメータを用いた。リーク電流密度の測定は、水銀プローブを用いた。シリコン酸化膜に5MV/cmの電界が印加された際のシリコン酸化膜を流れる電流密度を基準に比較した。電界は印加電圧を膜厚で割って求めた。また、電流密度は電圧印加時の測定電流を水銀プローブの電極面積で割って求めた。
 実施例1では、シラノール含有ガスの供給時間を変更することによりシリコン酸化膜の膜厚を変更し、異なる膜厚のシリコン酸化膜についてリーク電流密度を測定した。
 図7は、シリコン酸化膜のリーク電流の測定結果を示す図である。図7において、横軸はシリコン酸化膜の膜厚[nm]を示し、縦軸はシリコン酸化膜のリーク電流密度[A/cm]を示す。図7において、菱形印はサイクリックプラズマ処理が施されたシリコン酸化膜のリーク電流密度を示し、三角印は水素プラズマ処理が施されたシリコン酸化膜のリーク電流密度を示す。
 図7に示されるように、サイクリックプラズマ処理が施されたシリコン酸化膜のリーク電流密度は4.4×10-8A/cm~1.5×10-7A/cmであった。これに対し、水素プラズマ処理が施されたシリコン酸化膜のリーク電流密度は2.8×10-7A/cm~2.9×10-7A/cmであった。この結果から、シリコン酸化膜にサイクリックプラズマ処理が施される場合には、シリコン酸化膜に水素プラズマ処理が施される場合よりもリーク電流密度が小さくなることが示された。
 (実施例2)
 実施例2では、シリコン酸化膜のリーク電流特性が変化するメカニズムを解明するために、シリコン酸化膜の赤外吸収スペクトルを測定した。
 まず、サイクリックプラズマ処理が施されたシリコン酸化膜と、水素プラズマ処理が施されたシリコン酸化膜と、サイクリックプラズマ処理及び水素プラズマ処理のいずれも施されていないシリコン酸化膜とを準備した。以下、サイクリックプラズマ処理及び水素プラズマ処理のいずれも施されていないシリコン酸化膜を未処理のシリコン酸化膜と称する。
 次に、準備した各シリコン酸化膜の赤外吸収スペクトルを測定した。赤外吸収スペクトルの測定には、フーリエ変換赤外分光光度計(Fourier Transform Infrared Spectroscopy)を用いた。
 図8~図10は、各シリコン酸化膜の赤外吸収スペクトルの測定結果を示す図である。図8~図10において、横軸は波数[cm-1]を示し、縦軸は吸光度[a.u.]を示す。図8~10において、実線はサイクリックプラズマ処理が施されたシリコン酸化膜の吸光度を示し、一点鎖線は水素プラズマ処理が施されたシリコン酸化膜の吸光度を示し、破線は未処理のシリコン酸化膜の吸光度を示す。
 図8において、波数3500cm-1~3700cm-1の赤外吸収はSi-OH結合に由来する吸収である。図8に示されるように、サイクリックプラズマ処理が施されたシリコン酸化膜及び水素プラズマ処理が施されたシリコン酸化膜は、未処理のシリコン酸化膜よりも、波数3500cm-1~3700cm-1の赤外吸収が小さい。この結果から、シリコン酸化膜にサイクリックプラズマ処理又は水素プラズマ処理を施すことにより、Si-OH結合を除去できると考えられる。
 図9において、波数890cm-1の赤外吸収はH-Si≡O結合の曲げ振動に由来する吸収である。図9に示されるように、水素プラズマ処理が施されたシリコン酸化膜は、未処理のシリコン酸化膜よりも、波数890cm-1の赤外吸収が大きい。この結果から、シリコン酸化膜に水素プラズマ処理を施すことにより、シリコン酸化膜に水素欠陥が生成されると考えられる。これに対し、サイクリックプラズマ処理が施されたシリコン酸化膜は、水素プラズマ処理が施されたシリコン酸化膜よりも、波数890cm-1の赤外吸収が小さい。この結果から、シリコン酸化膜を、水素ガス及びアルゴンガスから生成されるプラズマに晒した後にアルゴンガスから生成されるプラズマに晒すことで、水素ガス及びアルゴンガスから生成されるプラズマに晒すことで生成される水素欠陥を除去できると考えられる。
 図10において、波数2250cm-1の赤外吸収はH-Si≡Oの伸縮振動に由来する吸収である。図10に示されるように、水素プラズマ処理が施されたシリコン酸化膜は、未処理のシリコン酸化膜よりも、波数2250cm-1の赤外吸収が大きい。この結果から、シリコン酸化膜に水素プラズマ処理を施すことにより、シリコン酸化膜に水素欠陥が生成されると考えられる。これに対し、サイクリックプラズマ処理が施されたシリコン酸化膜は、水素プラズマ処理が施されたシリコン酸化膜よりも、波数2250cm-1の赤外吸収が小さい。この結果から、シリコン酸化膜を、水素ガス及びアルゴンガスから生成されるプラズマに晒した後にアルゴンガスから生成されるプラズマに晒すことで、水素ガス及びアルゴンガスから生成されるプラズマに晒すことで生成される水素欠陥を除去できると考えられる。
 以上の図8~図10に示される結果から、シリコン酸化膜にサイクリックプラズマ処理を施すことにより、Si-OH結合と水素欠陥の両方を低減することができ、結果としてシリコン酸化膜のリーク電流密度が小さくなったと考えられる。
 今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
 本国際出願は、2022年6月14日に出願した日本国特許出願第2022-095858号に基づく優先権を主張するものであり、当該出願の全内容を本国際出願に援用する。
 100  基板
 100a 表面
 101  絶縁膜
 102  導電膜
 103  阻害層
 104  シリコン酸化膜
 A1   第1領域
 A2   第2領域

Claims (13)

  1.  基板の上にシリコン酸化膜を形成する成膜方法であって、
     (a)絶縁膜が露出する第1領域と、導電膜が露出する第2領域とを表面に有する基板を準備する工程と、
     (b)前記第2領域に前記シリコン酸化膜の形成を阻害する阻害層を選択的に形成する工程と、
     (c)前記阻害層により前記第2領域への前記シリコン酸化膜の形成を阻害しながら、前記第1領域に前記シリコン酸化膜を形成する工程と、
     (d)前記第1領域に形成された前記シリコン酸化膜を改質する工程と、
     を有し、
     前記工程(c)は、
     (c1)前記表面に金属触媒ガスを供給し、前記第1領域に前記金属触媒ガスを吸着させる工程と、
     (c2)前記表面にシラノール含有ガスを供給し、前記シラノール含有ガスを前記第1領域に吸着した前記金属触媒ガスと反応させてシリコン酸化膜を形成する工程と、
     を含み、
     前記工程(d)は、
     (d1)水素ガスを含む第1ガスから生成されるプラズマに前記表面を晒す工程と、
     (d2)水素ガスを含まず不活性ガスを含む第2ガスから生成されるプラズマに前記表面を晒す工程と、
     を含む、
     成膜方法。
  2.  前記工程(d)において、前記工程(d1)と前記工程(d2)とを含むサイクルを複数回行う、
     請求項1に記載の成膜方法。
  3.  前記工程(d1)と前記工程(d2)とを切り換える際に前記プラズマを維持する、
     請求項1に記載の成膜方法。
  4.  前記工程(d1)と前記工程(d2)とを切り換える際に前記プラズマを停止する、
     請求項1に記載の成膜方法。
  5.  前記第1ガスは、不活性ガスを含む、
     請求項1に記載の成膜方法。
  6.  前記工程(d1)と前記工程(d2)とを切り換える際に前記不活性ガスの供給を維持する、
     請求項5に記載の成膜方法。
  7.  前記工程(c)において、前記工程(c1)と前記工程(c2)とを含むサイクルを複数回行う、
     請求項1に記載の成膜方法。
  8.  前記工程(c)と前記工程(d)とを含むサイクルを複数回行う、
     請求項1に記載の成膜方法。
  9.  さらに前記工程(b)を含むサイクルを複数回行う、
    請求項8に記載の成膜方法。
  10.  前記阻害層は、自己組織化単分子膜により形成される、
     請求項1に記載の成膜方法。
  11.  前記金属触媒ガスは、TMAガスである、
     請求項1に記載の成膜方法。
  12.  前記シラノール含有ガスは、TPSOLガスである、
     請求項1に記載の成膜方法。
  13.  基板の上にシリコン酸化膜を形成する成膜装置であって、
     処理容器と、
     前記処理容器内にガスを供給するガス供給部と、
     制御部と、
     を備え、
     前記制御部は、
     (a)絶縁膜が露出する第1領域と、導電膜が露出する第2領域とを表面に有する基板を準備する工程と、
     (b)前記第2領域に前記シリコン酸化膜の形成を阻害する阻害層を選択的に形成する工程と、
     (c)前記阻害層により前記第2領域への前記シリコン酸化膜の形成を阻害しながら、前記第1領域に前記シリコン酸化膜を形成する工程と、
     (d)前記第1領域に形成された前記シリコン酸化膜を改質する工程と、
     を実施するように前記ガス供給部を制御するよう構成され、
     前記工程(c)は、
     (c1)前記表面に金属触媒ガスを供給し、前記第1領域に前記金属触媒ガスを吸着させる工程と、
     (c2)前記表面にシラノール含有ガスを供給し、前記シラノール含有ガスを前記第1領域に吸着した前記金属触媒ガスと反応させてシリコン酸化膜を形成する工程と、
     を含み、
     前記工程(d)は、
     (d1)水素ガスを含む第1ガスから生成されるプラズマに前記表面を晒す工程と、
     (d2)水素ガスを含まず不活性ガスを含む第2ガスから生成されるプラズマに前記表面を晒す工程と、
     を含む、
     成膜装置。
PCT/JP2023/020227 2022-06-14 2023-05-31 成膜方法及び成膜装置 WO2023243406A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022095858A JP2023182324A (ja) 2022-06-14 2022-06-14 成膜方法及び成膜装置
JP2022-095858 2022-06-14

Publications (1)

Publication Number Publication Date
WO2023243406A1 true WO2023243406A1 (ja) 2023-12-21

Family

ID=89190954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/020227 WO2023243406A1 (ja) 2022-06-14 2023-05-31 成膜方法及び成膜装置

Country Status (2)

Country Link
JP (1) JP2023182324A (ja)
WO (1) WO2023243406A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096877A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 完全自己整合性ビアを形成するための選択的付着の方法
US20200328078A1 (en) * 2019-04-12 2020-10-15 Tokyo Electron Limited Integrated in-situ dry surface preparation and area selective film deposition
US20210175118A1 (en) * 2019-12-10 2021-06-10 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
WO2022097539A1 (ja) * 2020-11-06 2022-05-12 東京エレクトロン株式会社 基板処理方法および基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096877A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 完全自己整合性ビアを形成するための選択的付着の方法
US20200328078A1 (en) * 2019-04-12 2020-10-15 Tokyo Electron Limited Integrated in-situ dry surface preparation and area selective film deposition
US20210175118A1 (en) * 2019-12-10 2021-06-10 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
WO2022097539A1 (ja) * 2020-11-06 2022-05-12 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP2023182324A (ja) 2023-12-26

Similar Documents

Publication Publication Date Title
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
US10790138B2 (en) Method and system for selectively forming film
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
KR20070049671A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20190096750A1 (en) Selective Film Forming Method and Method of Manufacturing Semiconductor Device
US20210246547A1 (en) Film forming method
WO2022070909A1 (ja) 成膜方法及び成膜装置
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
US20220341033A1 (en) Film-forming method
WO2023243406A1 (ja) 成膜方法及び成膜装置
US20230377953A1 (en) Substrate processing method and substrate processing apparatus
JPWO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
WO2022059538A1 (ja) 成膜方法及び成膜装置
US9887099B2 (en) Pattern forming method capable of minimizing deviation of an inversion pattern
KR20220136400A (ko) 성막 방법
WO2022080192A1 (ja) 基板処理方法及び基板処理装置
WO2023132245A1 (ja) 成膜方法及び成膜装置
WO2023022039A1 (ja) 成膜方法及び成膜装置
WO2024070696A1 (ja) 成膜方法及び成膜装置
JP7486321B2 (ja) 成膜方法
WO2023204112A1 (ja) 成膜方法及び基板処理装置
WO2023153284A1 (ja) 成膜方法及び成膜装置
WO2024090273A1 (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23823700

Country of ref document: EP

Kind code of ref document: A1