KR20220136400A - 성막 방법 - Google Patents

성막 방법 Download PDF

Info

Publication number
KR20220136400A
KR20220136400A KR1020227030296A KR20227030296A KR20220136400A KR 20220136400 A KR20220136400 A KR 20220136400A KR 1020227030296 A KR1020227030296 A KR 1020227030296A KR 20227030296 A KR20227030296 A KR 20227030296A KR 20220136400 A KR20220136400 A KR 20220136400A
Authority
KR
South Korea
Prior art keywords
film
sam
self
organizing
substrate
Prior art date
Application number
KR1020227030296A
Other languages
English (en)
Inventor
다카시 후세
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220136400A publication Critical patent/KR20220136400A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

밀도가 높거나, 또는 막 두께가 두꺼운 자기 조직화막을 형성할 수 있는 기술을 제공한다. 제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 상이한 제2 재료의 층을 갖는 기판을 준비하는 공정과, 상기 제1 재료에 따른 제1 자기 조직화막의 원료 가스를 공급하고, 상기 제1 영역에 제1 자기 조직화막을 형성하는 제1 SAM 형성 공정과, 유기 산기를 포함하고 자기 조직화 분자를 갖는 제1 가스, 또는 축합성기를 포함하고 자기 조직화 분자를 갖는 제2 가스를 공급하고, 상기 유기 산기를 갖는 제2 자기 조직화막, 또는 축합성기를 갖는 제2 자기 조직화막을 상기 제1 영역에서 상기 제1 자기 조직화막의 상측에 형성하는 제2 SAM 형성 공정을 포함하는 성막 방법이 제공된다.

Description

성막 방법
본 개시는 성막 방법에 관한 것이다.
특허문헌 1에는, 금속 표면에 일반식 HS-(CH2)n-COOH(n은 3 내지 30의 정수)로 표현되는 머캅토카르복실산의 분자막을 갖고, 그 위에 1층째와 2층째의 결합을 위한 Cu 이온, 또한 그 위에 일반식 HS-R(R은 탄소수 5 내지 30의 알킬기)로 표현되는 알킬티올이 결합한 분자막을 갖는 자기 조직화 분자막으로 피복된 금속을 제조하는 기술이 개시되어 있다.
일본 특허 공개 제2005-053116호 공보
본 개시는 밀도가 높거나, 또는 막 두께가 두꺼운 자기 조직화막을 형성할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의하면, 제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 상이한 제2 재료의 층을 갖는 기판을 준비하는 공정과, 상기 제1 재료에 따른 제1 자기 조직화막의 원료 가스를 공급하고, 상기 제1 영역에 제1 자기 조직화막을 형성하는 제1 SAM 형성 공정과, 유기 산기를 포함하고 자기 조직화 분자를 갖는 제1 가스, 또는 축합성기를 포함하고 자기 조직화 분자를 갖는 제2 가스를 공급하고, 상기 유기 산기를 갖는 제2 자기 조직화막, 또는 축합성기를 갖는 제2 자기 조직화막을 상기 제1 영역에서 상기 제1 자기 조직화막의 상측에 형성하는 제2 SAM 형성 공정을 포함하는 성막 방법이 제공된다.
하나의 측면에 의하면, 밀도가 높거나, 또는 막 두께가 두꺼운 자기 조직화막을 형성할 수 있다.
도 1은 실시 형태에 관한 성막 방법의 일례를 나타내는 흐름도이다.
도 2a는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 2b는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 2c는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 2d는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 3a는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 3b는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 3c는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 3d는 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 4a는 SAM의 분자 구조의 일례를 도시하는 도면이다.
도 4b는 SAM의 분자 구조의 일례를 도시하는 도면이다.
도 5a는 절연막과 SAM이 노출하는 기판 단면의 일례를 확대하여 도시하는 도면이다.
도 5b는 절연막과 SAM이 노출하는 기판 단면의 일례를 확대하여 도시하는 도면이다.
도 5c는 절연막과 SAM이 노출하는 기판 단면의 일례를 확대하여 도시하는 도면이다.
도 6은 분자 구조의 일례를 도시하는 도면이다.
도 7은 기판 단면의 일례를 확대하여 도시하는 도면이다.
도 8a는 본 실시 형태의 제1 변형예에 있어서의 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 8b는 본 실시 형태의 제1 변형예에 있어서의 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 8c는 본 실시 형태의 제1 변형예에 있어서의 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 8d는 본 실시 형태의 제1 변형예에 있어서의 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다.
도 9는 분자 구조의 일례를 도시하는 도면이다.
도 10a는 성분 분석 결과를 도시하는 도면이다.
도 10b는 성분 분석 결과를 도시하는 도면이다.
도 10c는 성분 분석 결과를 도시하는 도면이다.
도 11a는 실시 형태의 제2 변형예의 기판의 단면 구조의 일례를 도시하는 도면이다.
도 11b는 실시 형태의 제2 변형예의 기판의 단면 구조의 일례를 도시하는 도면이다.
도 11c는 실시 형태의 제2 변형예의 기판의 단면 구조의 일례를 도시하는 도면이다.
도 12는 블록 성능을 도시하는 도면이다.
도 13은 일 실시 형태에 관한 성막 방법을 실시하기 위한 성막 시스템의 일례를 도시하는 모식도이다.
도 14는 성막 장치 및 SAM 형성 장치로서 사용할 수 있는 처리 장치의 일례를 도시하는 단면도이다.
이하, 본 개시를 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 번호를 부여함으로써 중복한 설명을 생략하는 경우가 있다. 이하에서는 도면 중에 있어서의 상하의 방향 또는 관계를 이용하여 설명하지만, 보편적인 상하의 방향 또는 관계를 나타내는 것은 아니다.
<실시 형태>
도 1은, 실시 형태에 관한 성막 방법의 일례를 나타내는 흐름도이다. 도 2a 내지 도 2d 및 도 3a 내지 도 3d는, 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다. 도 2a 내지 도 2d 및 도 3a 내지 도 3d는, 각각 도 1에 도시하는 공정 S101 내지 S108에 대응하는 기판(10)의 상태를 나타낸다.
성막 방법은, 도 2a에 도시하는 바와 같이 기판(10)을 준비하는 공정 S101을 포함한다. 준비하는 것은, 예를 들어 성막 장치의 처리 용기(챔버)의 내부에 기판(10)을 반입하는 것을 포함한다. 기판(10)은 절연막(11), a-Si막(12), 산화막(12A) 및 하지(下地) 기판(16)을 포함한다.
절연막(11) 및 a-Si막(12)은, 하지 기판(16)의 한쪽면(도 2a에 있어서의 상면)에 마련되어 있다. a-Si막(12)의 한쪽면(도 2a에 있어서의 상면)에는 산화막(12A)이 마련되어 있다. 도 2a에서는, 기판(10)의 표면에 절연막(11) 및 산화막(12A)이 노출되어 있다.
기판(10)은 제1 영역(A1) 및 제2 영역(A2)을 갖는다. 여기서는, 일례로서 제1 영역(A1) 및 제2 영역(A2)은 평면에서 볼 때 인접하고 있다. 절연막(11)은 제1 영역(A1) 내에서 하지 기판(16)의 상면측에 마련되고, a-Si막(12)은 제2 영역(A2) 내에서 하지 기판(16)의 상면측에 마련된다. 산화막(12A)은 제2 영역(A2) 내에서 a-Si막(12)의 상면에 마련된다.
제1 영역(A1)의 수는 도 2a에서는 1개이지만, 복수여도 된다. 예를 들어 2개의 제1 영역(A1)이 제2 영역(A2)을 평면 방향으로 끼우도록 배치되어도 된다. 마찬가지로, 제2 영역(A2)의 수는 도 2a에서는 1개이지만, 복수여도 된다. 예를 들어 2개의 제2 영역(A2)이 제1 영역(A1)을 평면 방향으로 끼우도록 배치되어도 된다.
또한, 도 2a에서는 제1 영역(A1) 및 제2 영역(A2)만이 존재하지만, 제3 영역이 더 존재해도 된다. 제3 영역은, 제1 영역(A1)의 절연막(11) 및 제2 영역(A2)의 산화막(12A)과는 상이한 재료의 층이 노출되는 영역이다. 제3 영역은, 제1 영역(A1)과 제2 영역(A2) 사이에 배치되어도 되고, 제1 영역(A1) 및 제2 영역(A2) 밖에 배치되어도 된다.
절연막(11)은 제1 재료의 층의 일례이다. 절연막(11)은, 예를 들어 규소(Si)와 산소(O)를 포함하는 절연 재료제이고, 예를 들어 산화규소, 산질화규소, 산탄화규소, 또는 산탄질화규소 등으로 형성된다. 이하 산화규소를 산소와 규소와의 조성비에 관계없이 SiO라고도 표기한다. 마찬가지로, 산질화규소를 SiON이라고도 표기하고, 산탄화규소를 SiOC라고도 표기하고, 산탄질화규소를 SiOCN이라고도 표기한다. 또한, 절연막(11)은, 유전율이 낮은 소위 low-k 재료제의 절연막이어도 된다. 절연막(11)은, 본 실시 형태에서는 SiO이다. 또한, 나중에 형성하는 SAM(13)의 막 종류에 따라서는, 절연막(11)이 산소를 포함하지 않는 절연 재료제여도 되는 경우가 있다.
a-Si막(아몰퍼스 실리콘)(12)은 제2 재료의 층의 일례이다. a-Si막(12)의 표면에는, 산화막(12A)이 마련되어 있다. 산화막(12A)은 일례로서 자연 산화에 의해 형성된 아몰퍼스 실리콘의 산화물이다. 아몰퍼스 실리콘의 산화물은 주기적인 규칙 구조를 갖지 않는다.
또한, 여기서는 제2 재료의 층이 a-Si막(12)인 형태에 대해서 설명하지만, 제2 재료의 층은, 예를 들어 실리콘층, 폴리실리콘층 또는 금속층이어도 된다. 실리콘층, 폴리실리콘층, 금속층의 표면에도 자연 산화막이 형성된다.
하지 기판(16)은, 예를 들어 실리콘 웨이퍼 등의 반도체 기판이다. 기판(10)은, 하지 기판(16)과 절연막(11) 사이에, 하지 기판(16) 및 절연막(11)과는 상이한 재료로 형성되는 하지막을 더 포함하고 있어도 된다. 마찬가지로, 기판(10)은, 하지 기판(16)과 a-Si막(12) 사이에 하지 기판(16) 및 a-Si막(12)과는 상이한 재료로 형성되는 하지막을 더 갖고 있어도 된다.
이러한 하지막은, 예를 들어 SiN층 등이어도 된다. SiN층 등은, 예를 들어 에칭을 스톱시키는 에치 스톱 레이어여도 된다.
성막 방법은, 도 2a에 도시하는 기판(10)에 대해서 표면 처리를 행함으로써, 도 2b에 도시하는 기판(10)을 제작하는 공정 S102를 포함한다. 표면 처리는, 예를 들어 희석한 불화수소산을 사용한 습식 에칭이다. 공정 S102의 표면 처리에 의해, 도 2a에 도시하는 절연막(11)의 표면 부분과, 산화막(12A)이 제거된다. 이 결과, 도 2b에 도시하는 바와 같이, 절연막(11A), a-Si막(12) 및 하지 기판(16)을 포함하는 기판(10)이 얻어진다. 절연막(11A)은, 도 2a에 도시하는 절연막(11)의 표면 부분을 제거하고 남은 부분이다. 도 2b에서는, 기판(10)의 제1 영역(A1)의 표면에는 절연막(11A)으로서의 SiO가 노출되고, 제2 영역(A2)의 표면에는 a-Si막(12)이 노출되어 있다.
성막 방법은, 도 2c에 도시하는 바와 같이, SAM(자기 조직화 단분자막(Self-Assembled Monolayer))(13)을 형성하는 공정 S103을 포함한다. 공정 S103에서는, 후술하는 SAM(13A)을 형성하기 위하여 필요한 시간보다도 긴 시간에 걸쳐 원료 가스를 과잉으로 공급(오버플로)함으로써 SAM(13)을 형성한다. 나중에 얻어지는 SAM(13A)의 밀도가 충분히 높아지도록, 형성하는 시간을 길게 하고 있다. SAM(13A)은, 제1 자기 조직화막의 일례이다.
SAM(13)은 후술하는 대상막(15)(도 3c 참조)의 형성을 저해하기 위하여 기판(10)의 제1 영역(A1)에 형성된다. SAM(13)은 제2 영역(A2)에는 형성되지 않는다.
SAM(13)을 형성하기 위한 유기 화합물 가스(원료 가스)는, SiO로 구성되는 절연막(11A)의 표면에 흡착하는 자기 조직화막의 원료 가스이면 되고, 예를 들어 퍼플루오로폴리에테르기 함유 알콕시실란을 사용할 수 있다. 여기서는, 일례로서 SAM(13)을 형성하기 위한 유기 화합물(원료)로서, 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란을 사용하는 형태에 대해서 설명한다.
퍼플루오로폴리에테르기 함유 트리메톡시실란은, 산화막과 탈수 축합 반응을 일으키는 화합물이다. 따라서, SAM(13)은 산화막으로 구성되는 절연막(11A)의 표면에 흡착하고, a-Si막(12)의 표면에는 흡착하기 어렵다. 이 때문에, 절연막(11A)의 표면에 SAM(13)이 선택적으로 형성된다.
공정 S103에 의해, 절연막(11A)의 표면에 SAM(13)이 형성되고, 도 2c에 도시하는 바와 같이, 제1 영역(A1)에 절연막(11A) 및 SAM(13), 제2 영역(A2)에 a-Si막(12)이 형성된 기판(10)이 얻어진다. 도 2c에서는, 기판(10)의 표면에 SAM(13) 및 a-Si막(12)이 노출되어 있다. 공정 S103은, SAM(13)을 형성하기 위한 퍼플루오로폴리에테르기 함유 트리메톡시실란의 선택성을 이용하고 있다.
여기서, 도 4와 도 5를 사용하여 절연막(11A)의 표면에 형성되는 SAM(13 및 13A)의 분자 구조와, 절연막(11A) 및 SAM(13, 13A)의 표면 조도에 대해서 각각 설명한다.
도 4a 및 도 4b는, SAM(13)의 분자 구조의 일례를 도시하는 도면이다. 도 4a 및 도 4b에는, 기판(10) 중 절연막(11A)과, SAM(13 및 13A)과의 분자 구조를 간략화하여 나타낸다.
SAM(13)을 형성하기 위한 원료 가스를 처리 용기 내에 공급하고, 어느 정도 고밀도인 SAM(13)이 얻어지도록 공정 S103을 행하면, 도 4a에 도시하는 바와 같이, 절연막(11A)의 표면에 흡착한 분자는, 분자 간의 반데르발스힘에 의해 배향성과 안정성을 갖는 고배향성 분자층이 된다. 그러나, 절연막(11A)의 표면에 흡착하지 않은 분자는, 고배향성 분자층 위에 불규칙하게 중첩된 잉여분의 분자가 된다고 생각할 수 있다.
따라서, 잉여분의 분자를 제거하기 위하여, 일례로서 소정의 분위기 속에서 기판(10)을 가열하는 어닐 처리를 행하면, 도 4b에 도시하는 바와 같이, 고배향성 분자층에 의해 구성되는 SAM(13A)이 얻어진다. SAM(13A)은, 공유 결합이나 배위 결합 등의 화학 결합에 의해 절연막(11A)에 흡착하고 있다. SAM(13A)은 반데르발스힘에 의해 배향된 고배향성 분자층이고, 잉여분의 분자는 반데르발스힘에 의해 SAM(13A) 위에 결합하고 있다. 반데르발스힘은, SAM(13A)과 절연막(11A)과의 공유 결합이나 배위 결합 등의 화학 결합에 따른 결합력보다도 약하기 때문에, 어닐 처리에 의한 가열에서 잉여분의 분자가 고배향성 분자층으로부터 이탈하여 제거된다.
이 때문에, 성막 방법은 도 2c에 도시하는 기판(10)에 대해서 어닐 처리를 행하고, SAM(13)에 포함되는 잉여분의 분자를 제거하여 도 2d에 도시하는 SAM(13A)을 포함하는 기판(10)을 제작하는 공정 S104를 포함한다. 어닐 처리의 온도는, 일례로서 100℃ 내지 300℃이고, 200℃가 바람직하다.
도 5a 내지 도 5c는, 절연막(11A), SAM(13, 13A)이 노출하는 기판(10) 단면의 일례를 확대하여 도시하는 도면이다. 여기서는, 도 5a 내지 도 5c를 사용하여 절연막(11A), SAM(13, 13A)의 표면 조도에 대해서 설명한다. 도 5a 내지 도 5c에 도시하는 단면 형상은, 절연막(11A), SAM(13, 13A)이 형성된 기판(10)의 표면 조도를 전자 현미경으로 측정한 결과에 기초하는 단면 형상이다. 또한, 도 5a 내지 도 5c에는, 제1 영역(A1)에 대응하는 부분의 단면을 나타낸다.
도 5a에 도시하는 바와 같이, 공정 S102의 표면 처리를 종료한 절연막(11A)의 표면 조도는, 약간 조도가 눈에 띄는 정도였다. 또한, 도 5b에 도시하는 바와 같이, 공정 S103의 1층째의 SAM(13)을 형성하기 위하여 원료 가스를 과잉으로 공급한 후의 단면은, SAM(13)의 두께가 충분히 두꺼운 것을 나타내고 있다. 도 5b에서는, SAM(13) 중, 공정 S104에서 남겨지는 SAM(13A)을 구별하여 나타낸다. SAM(13) 중, SAM(13A)에 포함되지 않는 몫은 잉여분의 분자이다.
도 5c에 도시하는 바와 같이, 공정 S104에서 어닐 처리를 행한 후의 SAM(13A)의 표면 조도는, 도 5a에 도시하는 절연막(11A)의 표면 조도에 비하여 약1/2의 조도로 되어 있다. 표면 조도의 값이 작아지는 것은, 표면이 거칠지 않게 되는(매끄러워지는) 것을 나타낸다. 또한, 표면 조도는, 일례로서 원자간력 현미경(AFM: Atomic Force Microscope)에 의해 측정하면 된다.
성막 방법은, 도 3a에 도시하는 바와 같이, SAM(13A)의 상측에 SAM(14)을 형성하는 공정 S105를 포함한다. SAM(14)은, SAM(13A)과 함께, 후술하는 대상막(15)(도 3c 참조)의 형성을 저해하기 위하여 기판(10)의 제1 영역(A1)에, SAM(13A) 위로부터 원료 가스를 공급하여 SAM(13A)의 상측에 형성된다. SAM(14)은 제2 영역(A2)에는 형성되지 않는다.
SAM(14)을 형성하기 위한 유기 화합물(원료)로는, 일례로서 SAM(13A)의 퍼플루오로폴리에테르기의 산소와 반응성을 갖는 유기 산기를 포함하는 SAM의 원료를 사용할 수 있다. 유기 산기란, 유기산을 포함하는 관능기이다. 이러한 원료의 가스는 제1 가스의 일례이고, 예를 들어 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스이면 된다.
SAM(13A)의 퍼플루오로폴리에테르기와, 퍼플루오로폴리에테르기 함유 카르복실산의 카르복실기가 반응함으로써, SAM(13A)의 상측에 SAM(14)이 형성된다.
SAM(14)은, 고배향성 분자층 위에 잉여분의 분자가 불규칙하게 중첩된 상태라고 생각되기 때문에, SAM(13)(도 2c)과 마찬가지로 막 두께가 두껍고, 상면측에 요철이 있는 형상으로 나타내고 있다.
성막 방법은, 도 3a에 도시하는 기판(10)에 대해서 어닐 처리를 행하고, SAM(14)에 포함되는 잉여분의 분자를 제거하여 도 3b에 도시하는 SAM(14A)을 포함하는 기판(10)을 제작하는 공정 S106을 포함한다. 어닐 처리의 온도는, 일례로서 100℃ 내지 300℃이고, 200℃가 바람직하다. SAM(14A)은, 공정 S106에 있어서, SAM(14)에 포함되는 잉여분의 분자를 제거하여 고배향성 분자층을 남김으로써 형성된다. SAM(14A)은 제2 자기 조직화막의 일례이다.
여기서, 도 6과 도 7을 사용하여 SAM(14A)의 분자 구조와 SAM(14A)의 표면 조도에 대해서 각각 설명한다. 도 6은, SAM(13A 및 14A)의 분자 구조의 일례를 도시하는 도면이다. 도 6에는, 기판(10) 중 제1 영역(A1)에 존재하는 절연막(11A), SAM(13A) 및 SAM(14A)의 분자 구조를 간략화하여 나타낸다.
절연막(11A)은 SiO막이며 표면에 수산기가 존재하기 때문에, 퍼플루오로폴리에테르기 함유 트리메톡시실란을 원료 가스로서 형성되는 SAM(13A)은, 트리메톡시실란의 실리콘(Si) 분자가 절연막(11A)의 표면에 흡착된 상태인 것으로 생각된다. 그리고, 직쇄인 퍼플루오로폴리에테르기는, 절연막(11A)의 표면에 흡착된 실리콘 분자로부터 상측 방향으로 신장되어 있다고 생각된다.
퍼플루오로폴리에테르기는 주쇄(직쇄)에 산소를 포함하므로, SAM(14)을 형성하기 위하여 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 제1 가스를 처리 용기 내에 공급하면, 카르복실산의 수소와 에테르 중 산소가 수소 결합을 구성한다고 생각된다.
이 때문에, SAM(13A)을 구성하는 배향성 분자의 주쇄에 SAM(14A)의 원료 분자의 헤드부기가 결합하므로, SAM(14A)은 도 6에 도시하는 바와 같이, SAM(13A)의 분자 사이에 SAM(13A) 위로부터 SAM(14A)이 들어간 분자 구조를 갖는 것으로 생각된다. SAM(13A)의 분자 사이에 SAM(13A) 위로부터 SAM(14A)이 들어가는 것은, SAM(13A)의 상측에 SAM(14A)이 형성되는 것의 일례이다. 또한, SAM(13A)의 상측에 SAM(14A)을 형성한 막의 성분 분석 결과에 대해서는 후술한다.
공정 S106에서 도 3a에 도시하는 기판(10)에 대해서 어닐 처리를 행하면, SAM(14)에 포함되는 잉여분이 제거되어서 고배향성 분자층인 SAM(14A)이 남음으로써, 도 6에 도시하는 바와 같이 SAM(13A)의 분자 사이에 SAM(14A)이 들어간 분자 구조가 얻어진다. 이와 같이 SAM(13A)의 분자 사이에 SAM(14A)이 들어간 분자 구조는, SAM(13A)의 상측에 SAM(14)을 형성하고, SAM(14) 중 잉여분을 제거함으로써 얻어진 것이다.
1층째의 SAM(13A)의 상측에 2층째의 SAM(14A)을 형성한 분자 구조는, SAM(13A)의 분자 사이에 SAM(14A)이 들어가 있기 때문에, SAM(13A)만의 분자 구조보다도 밀도가 높다.
도 7은, SAM(14A)이 형성된 기판(10) 단면의 일례를 확대하여 도시하는 도면이다. 여기서는, 도 7을 사용하여 SAM(14A)의 표면 조도에 대해서 설명한다. 도 7에 도시하는 단면 형상은, SAM(14A)이 형성된 기판(10)의 표면 조도를 전자 현미경으로 측정한 결과에 기초하는 단면 형상이다. 또한, 도 7에는 도 5c에 도시한 절연막(11A) 및 SAM(13A)의 단면도 도시한다. 또한, 도 7에는 제1 영역(A1)에 대응하는 부분의 단면을 나타낸다.
SAM(14A)의 표면 조도는, SAM(13A)의 표면 조도의 약 1/3이었다. 표면 조도의 값이 작아지는 것은, 표면이 거칠지 않게 되는(매끄러워지는) 것을 나타낸다. 또한, 표면 조도는 일례로서 원자간력 현미경(AFM: Atomic Force Microscope)에 의해 측정하면 된다.
성막 공정은, 도 3c에 도시하는 바와 같이, SAM(13A 및 14A)을 사용하여 제2 영역(A2)에 선택적으로 대상막(15)을 형성하는 공정 S107을 포함한다. 대상막(15)은, SAM(13A 및 14A)과는 상이한 재료, 예를 들어 금속, 금속 화합물 또는 반도체로 형성된다. SAM(13A 및 14A)은 대상막(15)의 형성을 저해하므로, 대상막(15)은 제2 영역(A2)에 선택적으로 형성된다. 또한, 제1 영역(A1) 및 제2 영역(A2)에 더하여 제3 영역이 존재하는 경우, 제3 영역에는 대상막(15)이 형성되어도 되고, 형성되지 않아도 된다.
대상막(15)은, 예를 들어 CVD(Chemical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법으로 형성된다. 제2 영역(A2)에 원래 존재하는 a-Si막(12)에, 추가로 절연막인 대상막(15)을 적층할 수 있다.
대상막(15)은, 예를 들어 구리(Cu), 코발트(Co), 루테늄(Ru), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속, 알루미나(Al2O3), 이산화규소(SiO2) 등의 금속 화합물, 아몰퍼스 실리콘 등의 반도체이다.
성막 방법은, 도 3d에 도시하는 바와 같이, SAM(13A 및 14A)(도 3c 참조)을 제거하는 공정 S108을 포함한다. SAM(13A 및 14A)은, 예를 들어 산소를 포함하는 플라스마를 사용하여 애싱 처리를 행함으로써 제거하면 된다.
이상과 같이, SAM(13A)의 상측에 형성한 SAM(14A)은, 도 6에 도시하는 바와 같이 SAM(13A)의 분자 사이에 들어간 분자 구조를 갖기 때문에, 1층째의 SAM(13A)만의 분자 구조보다도 밀도가 높다.
따라서, 밀도가 높은 자기 조직화막(SAM(13A 및 14A))을 형성할 수 있는 성막 방법을 제공할 수 있다.
또한, 밀도가 높은 자기 조직화막을 형성할 수 있기 때문에, 대상막(15)을 형성할 때에, 대상막(15)의 원료 가스가 SAM(13A 및 14A)의 분자 사이의 간극을 통과하여 제1 영역(A1)의 절연막(11A)에 도달하는 것이 억제되어, 대상막(15)을 형성할 때의 선택성을 높일 수 있다. 이 때문에, 수율이 높은 반도체 제조 프로세스를 실현하는 성막 방법을 제공할 수 있다.
또한, 이상에서는 SAM(13)을 형성하기 위한 유기 화합물(원료)로서, 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란을 사용하는 형태에 대해서 설명했다. 그러나 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란 이외의 유기 화합물을 사용해도 된다.
또한, 퍼플루오로폴리에테르기 함유 알콕시실란 대신에 퍼플루오로폴리에테르기 함유 할로실란을 사용하여 SAM(13A)을 형성해도 된다. 퍼플루오로폴리에테르기 함유 할로실란도 SiO로 구성되는 절연막(11A)의 표면에서 탈수 축합 반응을 일으켜, SAM을 형성 가능하다.
또한, 퍼플루오로폴리에테르기 함유 알콕시실란 및 퍼플루오로폴리에테르기 함유 할로실란 이외의 SAM을 형성 가능한 원료를 사용하여, SAM(13)을 형성해도 된다. 이 경우, 기판(10)의 제1 영역(A1)에 노출되는 막은, SiO로 구성되는 절연막(11A) 이외의 재료제여도 되고, 금속제여도 된다. SAM(13)의 원료는, 기판(10)의 제1 영역(A1)에 노출하는 막에 흡착 가능한 원료이면 된다.
이어서, 도 8a 내지 도 8d를 사용하여 도 3a 내지 도 3d에 도시하는 공정의 제1 변형예에 대해서 설명한다. 도 8a 내지 도 8d는, 본 실시 형태의 제1 변형예에 있어서의 도 1에 도시하는 각 공정에서의 기판 상태의 일례를 도시하는 단면도이다. 여기서는, 도 2d에 도시하는 기판(10)에 대해서, 도 3a 내지 도 3d에 도시하는 처리 대신에 도 8a 내지 도 8d에 도시하는 처리를 행하는 형태에 대해서 설명한다. 도 8a 내지 도 8d에서는 기판(10M1)으로서 설명한다.
성막 방법은, 도 8a에 도시하는 바와 같이, SAM(13A)의 상측에 SAM(14M)을 형성하는 공정 S105를 포함한다. SAM(14M)은, SAM(13A)과 함께, 대상막(15)(도 8c 참조)의 형성을 저해하기 위하여 기판(10M1)의 제1 영역(A1)에, SAM(13A)의 상측에 형성된다. SAM(14M)은 제2 영역(A2)에는 형성되지 않는다.
SAM(14M)을 형성하기 위한 유기 화합물(원료)로는, 일례로서 SAM(13)(도 2c 참조)을 형성하기 위한 유기 화합물(원료)과 마찬가지로, 퍼플루오로폴리에테르기 함유 알콕시실란을 사용할 수 있다. 여기서는, 일례로서 SAM(14M)을 형성하기 위한 유기 화합물(원료)로서, 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란을 사용하는 형태에 대해서 설명한다. 이는 SAM(13)(도 2c 참조)을 형성하기 위한 유기 화합물(원료)과 동일하다. 이러한 SAM(14M)을 형성하기 위한 원료 가스는 제2 가스의 일례이며, 축합성을 갖는 관능기(축합성기)를 포함하고 자기 조직화 분자를 갖는 원료 가스이다. SAM(13A)의 상측에 축합성기를 갖는 자기 조직화 분자를 형성하기 위함이다. 축합성기를 갖는 자기 조직화 분자란, 예를 들어 인접하는 원료 가스의 분자끼리 탈수 축합 반응을 일으키고, 실록산 결합(Si-O-Si)을 형성하는 자기 조직화 분자인 것을 말한다. 여기서는, 축합성기는 트리메톡시실란기이다.
SAM(14M)은, SAM(13)(도 2c 참조)과 마찬가지로 고배향성 분자층 위에 잉여분의 분자가 불규칙하게 중첩된 상태인 것으로 생각되기 때문에, 막 두께가 두껍고, 상면측에 요철이 있는 형상으로 나타내고 있다.
성막 방법은, 도 8a에 도시하는 기판(10M1)에 대해서 어닐 처리를 행하고, SAM(14M)에 포함되는 잉여분의 분자를 제거하여 도 8b에 도시하는 SAM(14MA)을 포함하는 기판(10M1)을 제작하는 공정 S106을 포함한다. SAM(14MA)은, 공정 S106에 있어서, SAM(14M)에 포함되는 잉여분의 분자를 제거하여 고배향성 분자층을 남김으로써 형성된다. SAM(14MA)은 제2 자기 조직화막의 일례이다.
여기서 도 9를 사용하여, SAM(14MA)의 분자 구조에 대해서 설명한다. 도 9는, SAM(13A 및 14MA)의 분자 구조의 일례를 도시하는 도면이다. 도 9에는, 기판(10M1) 중 제1 영역(A1)에 존재하는 절연막(11A), SAM(13A) 및 SAM(14MA)의 분자 구조를 간략화하여 나타낸다.
SAM(13A)의 분자의 말단에는, 퍼플루오로폴리에테르기의 트리플루오로메틸(CF3)기가 위치하는 것으로 생각된다. 말단이란, 절연막(11A)에 흡착하는 트리메톡시실란의 실리콘 분자에서 볼 때, 직쇄의 말단(가장 끝)이다. 트리플루오로메틸(CF3)기는 반응성이 낮기 때문에, 인접하는 트리플루오로메틸(CF3)기끼리는 결합하지 않고 배열된 상태로 되어 있다. 그렇게 배열되어 있는 상태의 SAM(13A)의 상측에 SAM(14M)의 원료 가스를 공급하면, 인접하는 퍼플루오로폴리에테르기 함유 트리메톡시실란의 실란 부분끼리가 탈수 축합 반응을 일으키고, 실록산 결합(Si-O-Si)을 형성하는 것으로 생각된다.
이 결과, 도 9에 도시하는 바와 같이, SAM(14MA)으로서, 가장 하지 기판(16)측에 위치하는 실리콘 분자끼리가 산소를 끼워서 결합한 고배향성 분자층이 얻어지는 것으로 생각된다. 도 9에서는, 실리콘 분자끼리의 산소를 끼운 결합을 실리콘 분자끼리의 사이를 연결하는 실선으로 나타낸다.
즉, 도 8b에 도시하는 기판(10M1)은, SAM(13A)의 고배향성 분자층의 위에 SAM(14MA)의 고배향성 분자층이 중첩된 구성을 갖는다.
이와 같이 하여 얻어지는 1층째의 SAM(13A)의 상측에 2층째의 SAM(14MA)을 형성한 분자 구조는, SAM(13A)의 고배향성 분자층의 위에 SAM(14MA)의 고배향성 분자층이 중첩되어 있기 때문에, SAM(13A)만의 분자 구조보다도 막 두께가 두껍다.
성막 공정은, 도 8c에 도시하는 바와 같이, SAM(13A 및 14MA)을 사용하여 제2 영역(A2)에 선택적으로 대상막(15)을 형성하는 공정 S107과, 도 8d에 도시하는 바와 같이, SAM(13A 및 14MA)(도 8c 참조)을 제거하는 공정 S108을 포함한다. 도 8c 및 도 8d에 도시하는 처리는, 도 3c 및 도 3d에 도시하는 처리와 마찬가지이다.
이상과 같이, SAM(13A)의 상측에 형성한 SAM(14MA)은, 도 9에 도시하는 바와 같이 SAM(13A)의 고배향성 분자층의 위에 SAM(14MA)의 고배향성 분자층이 중첩되어 있는 이중 구조이기 때문에, 1층째의 SAM(13A)만의 분자 구조보다도 막 두께가 두껍다.
따라서, 막 두께가 두꺼운 자기 조직화막(SAM(13A 및 14MA))을 형성할 수 있는 성막 방법을 제공할 수 있다.
또한, 막 두께가 두꺼운 자기 조직화막을 형성할 수 있기 때문에, 대상막(15)을 형성할 때에, 대상막(15)의 원료 가스가 SAM(13A 및 14A)의 분자 사이의 간극을 통하여 제1 영역(A1)의 절연막(11A)에 도달하는 것이 억제되어, 대상막(15)을 형성할 때의 선택성을 높일 수 있다. 이 때문에, 수율이 높은 반도체 제조 프로세스를 실현하는 성막 방법을 제공할 수 있다.
또한, 실시 형태의 제1 변형예에서는, SAM(13)을 형성하기 위한 유기 화합물(원료)로서, 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란을 사용하는 형태에 대해서 설명했다. 그러나, 퍼플루오로폴리에테르기 함유 알콕시실란 중 퍼플루오로폴리에테르기 함유 트리메톡시실란 이외의 유기 화합물을 사용해도 된다.
또한, 퍼플루오로폴리에테르기 함유 알콕시실란 대신에 퍼플루오로폴리에테르기 함유 할로실란을 사용하여 SAM(13A)을 형성해도 된다. 퍼플루오로폴리에테르기 함유 할로실란도 SiO로 구성되는 절연막(11A)의 표면에서 탈수 축합 반응을 일으켜, SAM을 형성 가능하다.
또한, 퍼플루오로폴리에테르기 함유 알콕시실란 및 퍼플루오로폴리에테르기 함유 할로실란 이외의 SAM을 형성 가능한 원료를 사용하여, SAM(13)을 형성해도 된다. 이 경우에, 기판(10M1)의 제1 영역(A1)에 노출하는 막은, SiO로 구성되는 절연막(11A) 이외의 재료제여도 되고, 금속제여도 된다. SAM(13)의 원료는, 기판(10M1)의 제1 영역(A1)에 노출하는 막에 흡착 가능한 원료이면 된다.
여기서, 실시 형태의 도 2d에 도시하는 SAM(13A)을 형성한 상태의 기판(10)과, 실시 형태의 도 3b에 도시하는 SAM(14A)을 형성한 상태의 기판(10)과, 실시 형태의 제1 변형예의 도 8b에 도시하는 SAM(14MA)을 형성한 상태의 기판(10M1)에 있어서의 성분 분석 결과에 대해서 설명한다.
도 10a 내지 도 10c는 성분 분석 결과를 도시하는 도면이다. 도 10a 내지 도 10c에는 각각 도 2d에 도시하는 기판(10), 도 3b에 도시하는 기판(10), 도 8b에 도시하는 기판(10M1)에 대해서, TOF-SIMS(비행 시간형 2차 이온 질량 분석법)로 측정한 각 분자의 검출 레벨을 나타낸다. 또한, 횡축은 스퍼터 이온 총으로 스퍼터링을 행한 시간 t를 규격화하여 나타내고, 종축은 각 분자의 검출 레벨(강도)을 규격화하여 나타낸다. 횡축은 스퍼터링 시간을 나타내기 위하여, 표면으로부터의 깊이에 대응한다.
도 2d에 도시하는 SAM(13A)은, 퍼플루오로폴리에테르기 함유 트리메톡시실란을 포함하는 가스를 원료 가스로서 형성하기 때문에, 절연막(11A)의 표면에 트리메톡시실란의 Si이 흡착하여 탈수 축합 반응을 일으키고, 말단에 걸쳐서 직쇄인 퍼플루오로폴리에테르기가 신장되어 있다. 관능기인 트리메톡시실란의 옆에는 직쇄의 CH 결합이 있고, 직쇄의 말단에는 CF 결합이 있다.
이 때문에, 도 10a에 도시하는 바와 같이, SAM(13A)(도 2d)이 형성된 기판(10)에서는, 시간 t=0에서 스퍼터링을 개시한 뒤, 먼저 C+F의 검출 레벨이 약 1까지 상승하고, 그 후 저하되고 나서 C+H2의 검출 레벨이 증대하고, C+H2의 검출 레벨이 저하되고 나서, Si의 검출 레벨이 증대하고 있다. 또한, SAM(13A)이 검출되고 있는 것은, 시간 t=0부터 양 화살표로 나타내는 구간이다.
따라서, 퍼플루오로폴리에테르기 함유 트리메톡시실란을 원료로서 형성되는 SAM(13A)이 형성되어 있는 것을 확인할 수 있었다.
이어서, 도 10c를 사용하여 SAM(14MA)(도 8b 참조)에 대해서 설명한다. SAM(14MA 및 13A)은, 퍼플루오로폴리에테르기 함유 트리메톡시실란을 포함하는 가스를 원료 가스로서 형성된다. 이 때문에, 1층째의 SAM(13A) 위에 트리메톡시실란의 Si이 존재하고, 말단에 걸쳐서 직쇄인 퍼플루오로폴리에테르기가 연장된다. 관능기의 옆에는 직쇄의 CH 결합이 있고, 직쇄의 말단에는 CF 결합이 있다.
도 10c에서는, Si의 검출 레벨은 시간 t=0부터 증대하기 시작하여, 시간 t=약 1.2에서 한번 거의 편평해진 후, 시간 t=약 2.0부터 다시 증대하고 있다. 즉, 도 10c의 Si의 검출 레벨에 맞춰서 나타내는 파선의 실선(1)과, 시각 t=약 1.8부터 나타내는 일점 쇄선(2)과의 2개의 Si의 검출 레벨을 더한 것과 같은 특성으로 되어 있다.
또한, C+F의 검출 레벨이 최초 표면(시각 t=0)측에서 증대하여, Si의 검출 레벨이 증대되어 가는 곳에서 C+F의 검출 레벨이 저하하고, 그 후 C+F의 검출 레벨이 다시 증대하고, 2회째로 Si의 검출 레벨이 증대하기 시작하는 곳에서 C+F의 검출 레벨이 조금 더 저하되고, 그 후 조금 더 증대하므로, Si의 검출 레벨과 연동하고 있다.
이로부터, 도 9에 도시하는 바와 같이, SAM(13A)과 SAM(14MA)이 2층 구조로 되어 있는 것을 확인할 수 있었다. 또한, SAM(13A)과 SAM(14MA)이 검출되어 있는 것은, 시간 t=0부터 양 화살표로 나타내는 구간이다.
이어서, 도 10b를 사용하여, SAM(14A)(도 3b 참조)에 대해서 설명한다. SAM(14A)은, 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스로 형성되고, SAM(13A)은 퍼플루오로폴리에테르기 함유 트리메톡시실란을 포함하는 가스를 원료 가스로서 형성된다.
시간 t=0에서 스퍼터링을 개시하고 나서, C+F의 검출 레벨이 약 1.0의 고레벨로 유지되고, 시간 t=약 1.0부터 서서히 저하되고 있다. 이는 도 10a에 도시하는 C+F의 검출 레벨에 비하면, 밀도가 높은 CF 결합이 존재하는 것을 나타내고 있다.
또한, C+H2의 검출 레벨은, 도 10a에 도시하는 SAM(13A)이 1층인 경우에 비하여 전체적으로 높은 것도, 밀도가 높은 CH 결합이 존재하는 것을 나타내고 있다.
또한, Si의 검출 레벨은, 도 10c와 같이 한번 편평해지지 않고, 시간 t=0부터 시간 t=약 3.0까지 계속하여 증대하고 있다. 이는 시간 t=약 1.6 부근에서부터 나타내는 일점 쇄선(3)과 같이, 두번째의 Si의 검출 레벨이 추가되고 있는 것으로 생각된다.
SAM(14A)의 SAM(13A)에 가장 가까운 측에는 카르복실기가 있고, Si는 SAM(13A)으로부터 가장 먼 측에 있다고 생각되기 때문에, 이러한 검출 레벨이 얻어진 것으로 생각된다.
이로부터, 도 6에 도시하는 바와 같이, SAM(13A)의 분자 사이에 SAM(14A)이 들어간 분자 구조가 얻어지고 있는 것을 확인할 수 있었다. 또한, SAM(13A)과 SAM(14A)이 검출되고 있는 것은, 시간 t=0부터 양 화살표로 나타내는 구간이다.
이어서, 실시 형태의 제2 변형예에 대해서 설명한다. 도 11a 내지 도 11c는, 실시 형태의 제2 변형예의 기판(10M2)의 단면 구조의 일례를 도시하는 도면이다. 도 11a 내지 도 11c에는, 도 1에 도시하는 공정 S101, S104, S106에 대응하는 상태에 있어서의 단면 구조를 나타낸다.
도 11a에서는, 기판(10M2)을 준비하고 있다. 기판(10M2)은 Cu막(11M), 절연막(12M), 하지 기판(16)을 포함한다. Cu막(11M)은, 표면에 자연 산화막이 형성되어 있어도 되고, 도 1에 도시하는 공정 S102의 표면 처리에 의해 자연 산화막을 제거한 상태의 것이어도 된다. 또한, 절연막(12M)은 일례로서 SiO이다.
이어서, 제1 영역(A1)의 Cu막(11M)의 표면에 SAM(13M)을 흡착시킨다. SAM(13M)은, 일례로서 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스로 형성되는 SAM이다. SAM(13M)의 원료 가스는, 도 3b에 도시하는 SAM(14)을 형성하기 위한 원료 가스와 동일하다.
이어서, SAM(13M) 위로부터 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스를 공급하고, 어닐 처리를 행함으로써 SAM(13M)의 상측에 SAM(14A)을 형성한다. SAM(14A)은, 도 3b에 도시하는 SAM(14A)과 마찬가지로, SAM(13M)의 직쇄의 산소와 카르복실기가 반응함으로써, 도 6에 도시하는 SAM(13A 및 14A)과 마찬가지로, SAM(13M)의 분자 사이에 SAM(14A)이 들어간 분자 구조가 얻어지는 것으로 생각된다.
도 12은, SAM(13M)과, SAM(13M 및 14A)의 블록 성능을 도시하는 도면이다. 도 11b에 도시하는 SAM(13M)을 Cu막(11M)의 표면에 형성한 기판(10M2)과, 도 11c에 도시하는 SAM(13M 및 14A)이 Cu막(11M)의 위에 형성된 기판(10M2)에 대해서 어닐 처리를 행하고, Cu막(11M)의 표면이 산화되는 정도를 비교했다.
블록 성능이란, 대기 중에서 하지 기판(16)의 온도를 200℃에서 30분간 가열하는 어닐 처리에 있어서, Cu막(11M)의 표면의 산화를 억제하는 성능이다. 또한, 비교용으로 도 11a에 도시하는 Cu막(11M)이 SAM(13M 및 14A) 중 어느 것에도 덮이지 않고 제1 영역의 표면에 노출한 기판(10M2)에 대해서도 어닐 처리를 행했다.
FTIR-RAS(푸리에 변환 적외 분광 광도계-반사 흡수법)로 산화구리(Cu2O)의 신호 강도를 계측했다. 신호 강도는 규격화한 값이고, 단위는 없다.
도 12에 도시하는 바와 같이, 비교용의 기판(10M2)(도 11a 참조)의 Cu막(11M)에서는, 산화구리의 신호 강도는 약 2.45였다. 또한, 기판(10M2)(도 11b 참조)의 1층의 SAM(13M)으로 덮인 Cu막(11M)에서는, 산화구리의 신호 강도는 약 1.7이었다. 또한, 기판(10M2)(도 11c 참조)의 2층의 SAM(13M 및 14A)으로 덮인 Cu막(11M)에서는, 산화구리의 신호 강도는 약 0.75였다.
이와 같이 Cu막(11M)의 표면이 산화되는 정도는, 1층의 SAM(13M)의 경우에 비하여, 2층의 SAM(13M 및 14A)으로 Cu막(11M)을 덮은 경우에는, 약 44％로 저감시킬 수 있다는 것을 알 수 있었다. 또한, 비교용의 Cu막(11M)이 노출되는 경우에 비하면, 약 30％로 저감시킬 수 있다는 것을 알 수 있었다.
이러한 측정 결과로부터 SAM(13M 및 14A)은 밀도가 높고, 블록 성능이 높은 것을 확인할 수 있었다.
이상과 같은 SAM(13M 및 14A)은 밀도가 높기 때문에, 제2 영역(A2)의 절연막(12M) 위에 원하는 대상막(15)을 선택적으로 형성할 수 있다.
따라서, 밀도가 높은 자기 조직화막(SAM(13A 및 14A))을 형성할 수 있는 성막 방법을 제공할 수 있다.
또한, 밀도가 높은 자기 조직화막을 형성할 수 있기 때문에, 대상막을 형성할 때에, 대상막의 원료 가스가 SAM(13M 및 14A)의 분자 사이의 간극을 통하여 제1 영역(A1)의 Cu막(11M)에 도달하는 것이 억제되어, 대상막을 형성할 때의 선택성을 높일 수 있다. 이 때문에, 수율이 높은 반도체 제조 프로세스를 실현하는 성막 방법을 제공할 수 있다.
또한, 실시 형태의 제2 변형예에서는, 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스로 SAM(13M)을 형성하는 형태에 대해서 설명했다. 그러나 SAM(13M)을 형성하기 위한 원료 가스는, Cu막(11M)의 표면에 SAM을 형성 가능한 원료 가스이면 되기 때문에, 예를 들어 퍼플루오로폴리에테르기 함유 카르복실산을 갖는 원료 가스 대신에 플루오로카본기 혹은 알킬기를 갖는 티올 또는 포스폰산을 포함하는 원료여도 된다.
또한, 습식 에칭을 행하는 공정 S101 이외의 공정 S102 내지 S108의 처리에 대해서는, 모두 동일한 처리 용기에서 행해도 되고, 공정 S102 내지 S108을 복수의 그룹으로 나누고, 그룹마다 처리 용기를 나누어도 된다. 또한, 공정 S101 내지 S108을 모두 성막 장치의 상이한 처리 용기에서 행해도 된다. 예를 들어, 각 공정에서의 가열 온도 등의 처리 조건을 독립적으로 설정하고자 하는 경우에 유용하다.
<성막 시스템>
이어서, 본 개시의 일 실시 형태에 관한 성막 방법을 실시하기 위한 시스템에 대해서 설명한다.
본 개시의 일 실시 형태에 관한 성막 방법은 배치 장치, 매엽 장치, 세미 배치 장치 중 어느 형태여도 된다. 단, 상기 각각의 스텝에 있어서 최적의 온도가 상이한 경우가 있고, 또한 기판의 표면이 산화하여 표면 상태가 변화했을 때에 각 스텝의 실시에 지장을 초래할 경우가 있다. 그러한 점을 고려하면, 각 스텝을 최적의 온도로 설정하기 쉽고, 또한 모든 스텝을 진공 중에서 행할 수 있는 멀티 챔버 타입의 매엽식 성막 시스템이 적합하다.
이하, 이러한 멀티 챔버 타입의 매엽식 성막 시스템에 대해서 설명한다.
도 13은, 일 실시 형태에 관한 성막 방법을 실시하기 위한 성막 시스템의 일례를 도시하는 모식도이다. 여기서는 특별히 언급하지 않는 한, 기판(10)에 대해서 처리를 행하는 경우에 대해서 설명한다.
도 13에 도시하는 바와 같이, 성막 시스템(100)은, 산화 환원 처리 장치(200), SAM 형성 장치(300), 성막 장치(400), 플라스마 처리 장치(500)를 갖고 있다. 이들 장치는 평면 형상이 칠각형을 이루는 진공 반송실(101)의 4개의 벽부에 각각 게이트 밸브(G)를 통하여 접속되어 있다. 진공 반송실(101) 내는, 진공 펌프에 의해 배기되어서 소정의 진공도로 보유 지지된다. 즉, 성막 시스템(100)은, 멀티 챔버 타입의 진공 처리 시스템이며, 상술한 성막 방법을, 진공을 깨뜨리지 않고 연속하여 행할 수 있는 것이다.
산화 환원 처리 장치(200)는, 일례로서 기판(10)(도 2a 참조)에 대한 환원 처리(공정 S101)를 행하는 처리 장치이다.
SAM 형성 장치(300)는, 일례로서 도 2c에 도시하는 SAM(13), 도 2d에 도시하는 SAM(13A), 도 3a에 도시하는 SAM(14), 도 3b에 도시하는 SAM(14A), 도 8a에 도시하는 SAM(14M), 도 8b에 도시하는 SAM(14MA)을 형성하기 위하여, 원료 가스를 공급하여 공정 S102 내지 S106에 의해 SAM(13, 13A, 14, 14A, 14M, 14MA)을 선택적으로 형성하는 장치이다.
성막 장치(400)는, 일례로서 도 8d에 도시하는 대상막(15)을 공정 S107에 의해 CVD법 또는 ALD법에 의해 성막하는 장치이다.
플라스마 처리 장치(500)는, 일례로서 도 3c에 도시하는 SAM(13A) 및 도 14a를 에칭 제거하는 처리(공정 S108)를 행하기 위한 것이다.
진공 반송실(101)의 다른 3개의 벽부에는 3개의 로드 로크실(102)이 게이트 밸브(G1)를 통하여 접속되어 있다. 로드 로크실(102)을 사이에 두고 진공 반송실(101)의 반대측에는 대기 반송실(103)이 마련되어 있다. 3개의 로드 로크실(102)은, 게이트 밸브(G2)를 통하여 대기 반송실(103)에 접속되어 있다. 로드 로크실(102)은, 대기 반송실(103)과 진공 반송실(101) 사이에서 기판(10)을 반송할 때에, 대기압과 진공 사이에서 압력을 제어하기 위하여 마련되어 있다.
대기 반송실(103)의 로드 로크실(102)의 설치 벽부와는 반대측의 벽부에는 기판(10)을 수용하는 캐리어(FOUP 등)(C)를 설치하는 3개의 캐리어 설치 포트(105)를 갖고 있다. 또한, 대기 반송실(103)의 측벽에는, 기판(10)의 얼라인먼트를 행하는 얼라인먼트 챔버(104)가 마련되어 있다. 대기 반송실(103) 내에는 청정 공기의 다운 플로우가 형성되도록 되어 있다.
진공 반송실(101) 내에는 제1 반송 기구(106)가 마련되어 있다. 제1 반송 기구(106)는 산화 환원 처리 장치(200), SAM 형성 장치(300), 성막 장치(400), 플라스마 처리 장치(500), 로드 로크실(102)에 대해서 기판(10)을 반송한다. 제1 반송 기구(106)는 독립적으로 이동 가능한 2개의 반송 암(107a, 107b)을 갖고 있다.
대기 반송실(103) 내에는 제2 반송 기구(108)가 마련되어 있다. 제2 반송 기구(108)는 캐리어(C), 로드 로크실(102), 얼라인먼트 챔버(104)에 대해서 기판(10)을 반송하도록 되어 있다.
성막 시스템(100)은 전체 제어부(110)를 갖고 있다. 전체 제어부(110)는 CPU(컴퓨터)를 갖는 주제어부와, 입력 장치(키보드, 마우스 등)와, 출력 장치(프린터 등)와, 표시 장치(디스플레이 등)와, 기억 장치(기억 매체)를 갖고 있다. 주제어부는 산화 환원 처리 장치(200), SAM 형성 장치(300), 성막 장치(400), 플라스마 처리 장치(500), 진공 반송실(101) 및 로드 로크실(102)의 각 구성부 등을 제어한다. 전체 제어부(110)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체 또는 기억 장치에 세팅된 기억 매체에 기억된 처리 레시피에 기초하여, 성막 시스템(100)에, 실시 형태의 성막 방법을 행하기 위한 동작을 실행시킨다. 또한, 각 장치에 하위의 제어부를 마련하고, 전체 제어부(110)를 상위의 제어부로서 구성해도 된다.
이상과 같이 구성되는 성막 시스템에 있어서는, 제2 반송 기구(108)에 의해 대기 반송실(103)에 접속된 캐리어(C)로부터 기판(10)을 취출하고, 얼라인먼트 챔버(104)를 경유한 후에, 어느 것의 로드 로크실(102) 내에 반입한다. 그리고 로드 로크실(102) 내를 진공 배기한 후, 제1 반송 기구(106)에 의해 기판(10)을 산화 환원 처리 장치(200), SAM 형성 장치(300), 성막 장치(400) 및 플라스마 처리 장치(500)에 반송하여, 실시 형태의 성막 처리를 행한다. 그 후, 필요에 따라, 플라스마 처리 장치(500)에 의해 SAM(13A 및 14A)의 에칭 제거를 행한다.
이상의 처리가 종료된 후, 제1 반송 기구(106)에 의해 기판(10)을 어느 것의 로드 로크실(102)에 반송하고, 제2 반송 기구(108)에 의해 로드 로크실(102) 내의 기판(10)을 캐리어(C)로 복귀시킨다.
이상과 같은 처리를 복수의 기판(10)에 대해서 동시 병행적으로 행하고, 소정 매수의 기판(10)의 선택적 성막 처리가 완료된다.
이들의 각 처리를 독립한 매엽 장치로 행하므로, 각 처리에 최적의 온도로 설정하기 쉽고, 또한 일련의 처리를 진공을 깨뜨리지 않고 행할 수 있으므로, 처리의 과정에서의 산화를 억제할 수 있다.
<성막 장치 및 SAM 형성 장치의 예>
이어서, 산화 환원 처리 장치(200), 성막 장치(400)와 같은 성막 장치 및 SAM 형성 장치(300)의 일례에 대해서 설명한다.
도 14는, 성막 장치 및 SAM 형성 장치로서 사용할 수 있는 처리 장치의 일례를 도시하는 단면도이다.
산화 환원 처리 장치(200), 성막 장치(400) 및 SAM 형성 장치(300)는 마찬가지의 구성을 갖는 장치라 할 수 있고, 예를 들어 도 14에 도시하는 바와 같은 처리 장치(600)로서 구성할 수 있다.
처리 장치(600)는 기밀하게 구성된 대략 원통상의 처리 용기(챔버)(601)를 갖고 있고, 그 중에는 기판(10)을 수평으로 지지하기 위한 서셉터(602)가, 처리 용기(601)의 저벽 중앙에 마련된 원통상의 지지 부재(603)에 의해 지지되어서 배치되어 있다. 서셉터(602)에는 히터(605)가 매립되어 있고, 이 히터(605)는 히터 전원(606)으로부터 급전됨으로써 기판(10)을 소정의 온도로 가열한다. 또한, 서셉터(602)에는, 기판(10)을 지지하여 승강시키기 위한 복수의 승강 핀(도시하지 않음)이 서셉터(602)의 표면에 대해서 돌출 함몰 가능하도록 마련되어 있다.
처리 용기(601)의 천장벽에는, 성막 또는 SAM 형성을 위한 처리 가스를 처리 용기(601) 내에 샤워상으로 도입하기 위한 샤워 헤드(610)가 서셉터(602)와 대향하도록 마련되어 있다. 샤워 헤드(610)는 후술하는 가스 공급 기구(630)로부터 공급된 가스를 처리 용기(601) 내에 토출하기 위한 것이고, 그 상부에는 가스를 도입하기 위한 가스 도입구(611)가 형성되어 있다. 또한, 샤워 헤드(610)의 내부에는 가스 확산 공간(612)이 형성되어 있고, 샤워 헤드(610)의 저면에는 가스 확산 공간(612)에 연통한 다수의 가스 토출 구멍(613)이 형성되어 있다.
처리 용기(601)의 저벽에는, 하방을 향하여 돌출되는 배기실(621)이 마련되어 있다. 배기실(621)의 측면에는 배기 배관(622)이 접속되어 있고, 이 배기 배관(622)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(623)가 접속되어 있다. 그리고, 이 배기 장치(623)를 작동시킴으로써 처리 용기(601) 내를 소정의 감압(진공) 상태로 하는 것이 가능하도록 되어 있다.
처리 용기(601)의 측벽에는 진공 반송실(101)과의 사이에서 기판(10)을 반출입 하기 위한 반입출구(627)가 마련되어 있고, 반입출구(627)는 게이트 밸브(G)에 의해 개폐되도록 되어 있다.
가스 공급 기구(630)는 대상막(15)의 성막 또는 SAM(13) 등의 형성에 필요한 가스의 공급원과, 각 공급원으로부터 가스를 공급하는 개별 배관, 개별 배관에 마련된 개폐 밸브 및 가스의 유량 제어를 행하는 매스 플로 컨트롤러와 같은 유량 제어기 등을 갖고, 또한 개별 배관으로부터의 가스를 가스 도입구(611)를 통하여 샤워 헤드(610)로 유도하는 가스 공급 배관(635)을 갖고 있다.
가스 공급 기구(630)는 처리 장치(600)가 대상막(15)의 ALD 성막을 행하는 경우, 원료 가스와 반응 가스를 샤워 헤드(610)에 공급한다. 또한, 가스 공급 기구(630)는, 처리 장치(600)가 SAM(13) 등의 형성을 행하는 경우, SAM(13) 등을 형성하기 위한 화합물의 증기를 처리 용기(601) 내에 공급한다. 또한, 가스 공급 기구(630)는 퍼지 가스나 전열 가스로서 N2 가스나 Ar 가스 등의 불활성 가스도 공급할 수 있도록 구성되어 있다.
이와 같이 구성되는 처리 장치(600)에 있어서는, 게이트 밸브(G)를 개방하여 반입출구(627)로부터 기판(10)을 처리 용기(601) 내에 반입하고, 서셉터(602) 위에 적재한다. 서셉터(602)는 히터(605)에 의해 소정 온도로 가열되어 있고, 처리 용기(601) 내에 불활성 가스가 도입된다. 그리고, 배기 장치(623)의 진공 펌프에 의해 처리 용기(601) 내를 배기하여, 처리 용기(601) 내의 압력을 소정 압력으로 조정한다.
이어서, 처리 장치(600)가 대상막(15)의 ALD 성막을 행하는 경우, 가스 공급 기구(630)로부터, 원료 가스와 반응 가스를 처리 용기(601) 내의 퍼지를 끼워서 교대로 처리 용기(601) 내에 공급한다. 또한, 처리 장치(600)가 SAM(13) 등의 형성을 행하는 경우, 가스 공급 기구(630)로부터 SAM(13) 등을 형성하기 위한 유기 화합물(원료)의 증기를 처리 용기(601) 내에 공급한다.
이상, 본 개시에 관한 성막 방법의 실시 형태에 대해서 설명했지만, 본 개시는 상기 실시 형태 등으로 한정되지 않는다. 특허 청구 범위에 기재된 범주 내에서 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.
본 국제 출원은 2020년 2월 14일에 출원한 일본 특허 출원 제2020-023765호에 기초하는 우선권을 주장하는 것이고, 일본 특허 출원 제2020-023765호의 전체 내용을 본 국제 출원에 원용한다.
10, 10M1: 기판
11, 11A: 절연막
12: a-Si막
12A: 산화막
13, 13A, 14, 14A, 14M, 14MA: SAM
15: 대상막
16: 하지 기판

Claims (11)

  1. 제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 상이한 제2 재료의 층을 갖는 기판을 준비하는 공정과,
    상기 제1 재료에 따른 제1 자기 조직화막의 원료 가스를 공급하고, 상기 제1 영역에 제1 자기 조직화막을 형성하는 제1 SAM 형성 공정과,
    유기 산기를 포함하고 자기 조직화 분자를 갖는 제1 가스, 또는 축합성기를 포함하고 자기 조직화 분자를 갖는 제2 가스를 공급하고, 상기 유기 산기를 갖는 제2 자기 조직화막, 또는 축합성기를 갖는 제2 자기 조직화막을 상기 제1 영역에서 상기 제1 자기 조직화막의 상측에 형성하는 제2 SAM 형성 공정
    을 포함하는 성막 방법.
  2. 제1항에 있어서, 상기 제1 SAM 형성 공정 후에 상기 제2 SAM 형성 공정을 행하기 전에, 상기 기판을 100℃ 내지 300℃로 가열하여 어닐 처리하는 공정을 더 포함하는 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 SAM 형성 공정에서 상기 제1 가스를 공급하여 상기 제2 자기 조직화막을 형성하는 경우에는, 상기 제1 자기 조직화막의 원료 가스는, 상기 제1 자기 조직화막으로서 주쇄에 산소를 포함하는 자기 조직화막을 형성 가능한 원료 가스인 성막 방법.
  4. 제3항에 있어서, 상기 제1 자기 조직화막의 원료 가스는 퍼플루오로폴리에테르기 함유 알콕시실란을 포함하는 원료 가스인 성막 방법.
  5. 제3항에 있어서, 상기 제1 자기 조직화막의 원료 가스는 퍼플루오로폴리에테르기 함유 할로실란을 포함하는 원료 가스인 성막 방법.
  6. 제3항에 있어서, 상기 제1 자기 조직화막의 원료 가스는 퍼플루오로폴리에테르기 함유 카르복실산을 포함하는 원료 가스, 또는 플루오로카본기 혹은 알킬기를 갖는 티올을 포함하는 원료 가스인 성막 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 가스는 퍼플루오로폴리에테르기 함유 카르복실산을 포함하는 원료 가스인 성막 방법.
  8. 제1항 또는 제2항에 있어서, 상기 제2 SAM 형성 공정에서 상기 제2 가스를 공급하여 상기 제2 자기 조직화막을 형성하는 경우에는, 상기 제1 자기 조직화막의 원료 가스는 퍼플루오로폴리에테르기 함유 알콕시실란, 또는 퍼플루오로폴리에테르기 함유 할로실란을 포함하는 원료 가스인 성막 방법.
  9. 제8항에 있어서, 상기 제2 가스는 퍼플루오로폴리에테르기 함유 알콕시실란, 또는 퍼플루오로폴리에테르기 함유 할로실란을 포함하는 원료 가스인 성막 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제2 SAM 형성 공정 후에, 상기 제2 영역에 대상막을 형성하는 성막 공정을 더 포함하는 성막 방법.
  11. 제10항에 있어서, 상기 대상막을 형성하는 성막 공정 후에, 상기 제1 자기 조직화막 및 상기 제2 자기 조직화막을 제거하는 SAM 제거 공정을 더 포함하는 성막 방법.
KR1020227030296A 2020-02-14 2021-02-01 성막 방법 KR20220136400A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-023765 2020-02-14
JP2020023765A JP7486321B2 (ja) 2020-02-14 2020-02-14 成膜方法
PCT/JP2021/003467 WO2021161830A1 (ja) 2020-02-14 2021-02-01 成膜方法

Publications (1)

Publication Number Publication Date
KR20220136400A true KR20220136400A (ko) 2022-10-07

Family

ID=77293031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030296A KR20220136400A (ko) 2020-02-14 2021-02-01 성막 방법

Country Status (4)

Country Link
US (1) US20230072570A1 (ko)
JP (1) JP7486321B2 (ko)
KR (1) KR20220136400A (ko)
WO (1) WO2021161830A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022135709A (ja) * 2021-03-05 2022-09-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023117045A (ja) * 2022-02-10 2023-08-23 東京エレクトロン株式会社 基板処理方法
US20240017290A1 (en) * 2022-07-18 2024-01-18 Tokyo Electron Limited Methods For Stabilization Of Self-Assembled Monolayers (SAMs) Using Sequentially Pulsed Initiated Chemical Vapor Deposition (spiCVD)
JP2024064500A (ja) * 2022-10-28 2024-05-14 東京エレクトロン株式会社 成膜方法および成膜装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005053116A (ja) 2003-08-05 2005-03-03 National Institute Of Advanced Industrial & Technology 自己組織化分子膜で被覆された金属、その製造方法及びそれを用いた摩擦低減方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284242B2 (ja) * 1997-09-30 2002-05-20 シャープ株式会社 有機薄膜の微細パターンの作製方法
JP2001064664A (ja) 1999-08-27 2001-03-13 Univ Nagoya 高潤滑表面部材の製造方法及び高潤滑表面部材
JP2007145984A (ja) 2005-11-28 2007-06-14 Sharp Corp シロキサン系分子膜、その製造方法及びその膜を用いた有機デバイス
JP5070292B2 (ja) 2007-09-27 2012-11-07 シャープ株式会社 有機トランジスタとその製造方法
JP2017222928A (ja) 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005053116A (ja) 2003-08-05 2005-03-03 National Institute Of Advanced Industrial & Technology 自己組織化分子膜で被覆された金属、その製造方法及びそれを用いた摩擦低減方法

Also Published As

Publication number Publication date
JP2021127508A (ja) 2021-09-02
US20230072570A1 (en) 2023-03-09
WO2021161830A1 (ja) 2021-08-19
JP7486321B2 (ja) 2024-05-17

Similar Documents

Publication Publication Date Title
KR20220136400A (ko) 성막 방법
CN110581067B (zh) 蚀刻方法及蚀刻装置
KR102293637B1 (ko) 선택적으로 막을 형성하는 방법 및 시스템
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
TWI543339B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及記錄媒體
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
KR102571409B1 (ko) 성막 방법
KR101403981B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20220116016A (ko) 성막 방법 및 성막 장치
CN108701599A (zh) 基板处理方法
KR20210134737A (ko) 성막 방법 및 성막 장치
KR102497066B1 (ko) 성막 방법
US20210087691A1 (en) Film forming method
US20220341033A1 (en) Film-forming method
US20230369041A1 (en) Film formation method and film formation device
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP3915697B2 (ja) 成膜方法及び成膜装置
WO2023243406A1 (ja) 成膜方法及び成膜装置
WO2023153284A1 (ja) 成膜方法及び成膜装置
KR20220058634A (ko) 성막 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal