JP2023516857A - 選択的堆積の方法 - Google Patents

選択的堆積の方法 Download PDF

Info

Publication number
JP2023516857A
JP2023516857A JP2022542960A JP2022542960A JP2023516857A JP 2023516857 A JP2023516857 A JP 2023516857A JP 2022542960 A JP2022542960 A JP 2022542960A JP 2022542960 A JP2022542960 A JP 2022542960A JP 2023516857 A JP2023516857 A JP 2023516857A
Authority
JP
Japan
Prior art keywords
substrate
film
conductive material
selectively
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022542960A
Other languages
English (en)
Inventor
ウェンジン シュ
ガン シェン
ユーフェイ フー
フェン チェン
テホン ハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023516857A publication Critical patent/JP2023516857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

選択的堆積のための方法が、本明細書で説明される。さらに、アンモニアプラズマ前洗浄プロセスを含む、選択性を改善するための方法も説明される。いくつかの実施形態では、シリルアミンを使用して、誘電体表面に界面活性剤層が選択的に形成される。次いで、ルテニウム膜を導電性表面に選択的に堆積させることができる。いくつかの実施形態では、アンモニアプラズマは、誘電体表面に悪影響を及ぼすことなく、導電性表面から酸化物汚染を除去する。【選択図】図1

Description

本開示の実施形態は、一般に、導電性または金属表面への膜の選択的堆積の方法に関する。本開示のいくつかの実施形態は、自己組織化単層(SAM)を形成するためにシリルアミンを利用する選択的堆積の方法を対象とする。本開示のいくつかの実施形態は、アンモニアプラズマによる前洗浄プロセスを含む選択的堆積の方法を対象とする。
半導体産業は、ナノスケール特徴部の急速なスケーリングを含むデバイス小型化の追求において多くの課題に直面している。そのような課題には、多くの場合、多数のリソグラフィステップおよびエッチングプロセスを使用する複雑なデバイスの製造が含まれる。その上、半導体産業は、複雑なアーキテクチャをパターン化するための高コストのEUVに対する低コストの代替を必要としている。デバイス小型化の流れを維持し、チップ生産コストを低く抑えるために、選択的堆積が有望であることが示されている。それは、集積化方式を単純化することによって高価なリソグラフィステップを取り除く可能性を有している。
材料の選択的堆積は、様々な方法で実行することができる。例えば、いくつかのプロセスは、表面化学に基づいて表面に固有の選択性を有することができる。これらのプロセスは、希少であり、一般に、使用される反応物、形成される材料、および基板表面に特有である。
自己組織化単層(SAM)は、多数の材料表面への選択的堆積を可能にする手法である。理想的には、SAM安定化処理中に、SAMは、すべての誘電体表面を覆って完全に形を成し、膜が導体/金属表面にのみ成長するように後続の堆積ステップからの膜堆積を100%ブロックする。
しかしながら、SAMは、堆積時間および繰返し数の関数として漸近的な厚さで成長し、その結果、膜を100%ブロックする理想的なSAMの実現は極めて困難である。
さらに、ほとんどのSAM前駆体は、堆積を妨げるために長い疎水性炭素鎖を含む。疎水性炭素鎖は、SAMが堆積された表面の疎水性を高めるが、蒸気圧を減少させる可能性もあり、それにより、前駆体を処理チャンバ内に供給することをより困難にする。
したがって、良好な選択性を提供し、比較的高い蒸気圧を有する新しいSAM前駆体が必要である。
SAMベースの選択的堆積プロセスの選択性はまた、一般に、SAM堆積の前の基板表面の状態に依存する。例えば、堆積されるべき金属表面を含む基板では、SAMの形成および/または膜の堆積の前に自然金属酸化物を除去することが必要である場合がある。従来、酸化物は、水素プラズマ処置によって金属表面から除去されている。しかし、誘電体表面を含む基板を水素プラズマで処置すると、誘電体材料が損傷されることがある。
したがって、誘電体材料を損傷することなく選択性を向上させる新しい基板処置プロセスが必要である。
本開示の1つまたは複数の実施形態は、選択的堆積の方法を対象とする。この方法は、導電性材料および誘電体材料を含む基板を一般式((CH32N)xSi(CH3y((CH2zCH3)のシリルアミンに曝露して、誘電体材料上に界面活性剤層を選択的に形成するステップであって、ここで、xは1~3であり、yは0~2であり、x+yは3に等しく、zは0~17である、ステップを含む。膜が、導電性材料上に選択的に堆積される。
本開示の追加の実施形態は、選択性を改善する方法を対象とする。この方法は、酸化物汚染物質をもつ導電性材料と、-OH表面終端をもつ誘電体材料とを含む基板を、窒素含有ガスから形成されたプラズマに曝露して、酸化物汚染物質を除去し、誘電体材料上に-NH表面終端を形成するステップを含む。
本開示のさらなる実施形態は、選択的堆積の方法を対象とする。この方法は、酸化物汚染物質をもつ導電性材料と、-OH表面終端をもつ誘電体材料とを含む基板を、窒素含有ガスから形成されたプラズマに曝露して、酸化物汚染物質を除去し、誘電体材料上に-NH表面終端を形成するステップを含む。基板は、一般式(N(CH32xSi(CH3y((CH2zCH3)のシリルアミンに曝露されて、界面活性剤層が誘電体材料上に選択的に形成され、ここで、xは1~3であり、yは0~2であり、x+yは3に等しく、zは0~5である。膜が、導電性材料上に選択的に堆積される。
本開示の上述で列挙した特徴を詳細に理解できるように、上述で簡潔に要約した本開示のより詳細な説明が、実施形態を参照することによって得ることができ、実施形態のうちのいくつかが添付の図面に示される。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しており、本開示が他の等しく有効な実施形態を認めることができるので、本開示の範囲を限定すると考えられるべきでないことに留意されたい。
本開示の1つまたは複数の実施形態による処理中の例示的な基板を示す図である。 本開示の1つまたは複数の実施形態による例示的な処理方法を示す図である。 水素プラズマ前洗浄を含むプロセスによる処理の後のパターン化された基板を示す図である。 本開示の1つまたは複数の実施形態による処理の後のパターン化された基板を示す図である。
本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構造またはプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実践または実行することができる。
本明細書および添付の特許請求の範囲で使用される「基板」および「ウエハ」という用語は、互換的に使用され、両方とも、プロセスが作用する表面または表面の一部を指す。さらに、基板への言及は、文脈上特に明記されていない限り、基板の一部のみを指すこともできることが当業者によって理解されるであろう。追加として、基板に堆積させることへの言及は、ベア基板と、1つまたは複数の膜または特徴部が堆積または形成されている基板の両方を意味することができる。
さらに、本明細書で使用される「基板」は、製造プロセス中に膜処理が実行される任意の基板または基板に形成された材料表面を指す。例えば、処理を実行することができる基板表面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ(SOI)、炭素ドープされた酸化ケイ素、窒化シリコン、ドープされたケイ素、ゲルマニウム、ガリウムヒ素、ガラス、サファイアなどの材料、ならびに金属、金属窒化物、合金、および他の導電性材料などの任意の他の材料を含む。基板は、限定はしないが、半導体ウエハを含む。
基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化(またはさもなければ化学官能性を付与するための標的化学部分の生成もしくはグラフト)、アニール、および/またはベークを行うために、前処置プロセスに曝露することができる。基板自体の表面に直接膜処理することに加えて、本開示では、開示される膜処理ステップのどれも、以下でより詳細に開示されるように、基板に形成された下層にも実行することができ、「基板表面」という用語は、文脈が示すようなそのような下層を含むように意図される。したがって、例えば、膜/層または部分的な膜/層が基板表面に堆積された場合、新しく堆積された膜/層の露出表面が基板表面になる。所与の基板表面が何を含むかは、堆積されるべき膜が何か、ならびに使用される特定の化学的性質に依存することになる。
本明細書で使用される「パターン化された基板」は、複数の異なる材料表面をもつ基板を指す。いくつかの実施形態では、パターン化された基板は、第1の表面および第2の表面を含む。いくつかの実施形態では、第1の表面は誘電体材料を含み、第2の表面は導電性材料を含む。いくつかの実施形態では、第1の表面は導電性材料を含み、第2の表面は誘電体材料を含む。
本明細書および添付の特許請求の範囲で使用される「反応性ガス」、「プロセスガス」、「前駆体」、「反応物」などの用語は、基板表面と反応する種を含むガスを意味するように互換的に使用される。例えば、第1の「反応性ガス」は、基板の表面に単に吸着し、第2の反応性ガスとのさらなる化学反応の役に立つことができる。
本開示のいくつかの実施形態は、シリルアミンベースのSAMを利用する選択的堆積の方法を提供する。本開示のいくつかの実施形態は、SAMベースの選択的堆積の実効的な選択性を高めるための方法および装置を提供する。
本明細書および添付の特許請求の範囲で使用される「第2の表面よりも第1の表面に選択的に堆積させる」などの用語は、第1の量の膜または層が第1の表面に堆積され、第2の量の膜または層が第2の表面に堆積され、ここで、第2の量の膜が第1の量の膜より少ないか、または膜が第2の表面に堆積されないことを意味する。この関連で使用される「よりも」という用語は、ある表面が他の表面の上に物理的に配向することを意味するのではなく、むしろ、化学反応の熱力学的または動力学的特性についての別の表面に対するある表面の関係を意味する。例えば、コバルト膜を誘電体表面よりも銅表面に選択的に堆積させるとは、コバルト膜が銅表面に堆積し、コバルト膜が誘電体表面にほとんどもしくは全く堆積しないこと、または銅表面へのコバルト膜の形成が、誘電体表面へのコバルト膜の形成と比較して熱力学的または動力学的に有利であることを意味する。
いくつかの実施形態では、「選択的に」は、対象材料が、対象表面に、非選択表面への形成速度の約10倍、15倍、20倍、25倍、30倍、35倍、40倍、45倍、または50倍以上の速度で形を成すことを意味する。別の言い方をすれば、非選択表面に対する対象材料表面の選択性は、約10:1、15:1、20:1、25:1、30:1、35:1、40:1、45:1または50:1以上である。
選択的堆積を達成するための1つのストラテジは、ブロッキング層の使用を採用し、ブロッキング層は、対象基板材料への影響は無視できる状態で、堆積を避けるべき基板材料上に形成される。膜を対象基板材料上に堆積させることができ、一方、他の基板材料上への堆積はブロッキング層によって「ブロックされる」。ブロッキング層は、オプションとして、堆積された膜への最終的な悪影響なしに除去することができる。
本開示のいくつかの実施形態は、一般に自己組織化単層(SAM)またはSAM層と呼ばれるブロッキング層を組み込む。自己組織化単層(SAM)は、表面に吸着された自発的組織化有機分子(SAM分子)の規則的な配列からなる。これらの分子は、一般に、基板に対して親和性をもつ1つまたは複数の部分(ヘッド基)と、比較的長い不活性の線形炭化水素部分(テール基)とで構成される。SAM分子は、基本的に、疎水性炭素鎖テールとともに親水性官能ヘッドを有する界面活性剤である。
SAM形成は、表面での分子ヘッド基の速い吸着と、ファンデルワールス相互作用による分子テール基の互いに対する遅い会合によって生じる。SAM前駆体は、ヘッド基が、堆積中にブロックされるべき基板材料と選択的に反応するように選ばれる。次いで、堆積が実行され、いくつかの実施形態では、SAMは、例えば、熱分解(副生成物の脱離を伴う)または統合適合(integration-compatible)灰化プロセスによって除去することができる。
選択的堆積の代表的なプロセスの流れは、a)パターン化された基板を用意すること、b)SAMを成長させること(CVD、ALD、または浸漬のいずれかによって)、およびc)膜の選択的堆積(例えば、CVDまたはALD)を含むことができる。代表的なプロセスの流れにおいて、SAMは、選択的堆積を可能にするための犠牲層として使用される。
基本的に、表面でのSAM成長は化学吸着プロセスである。化学吸着動力学によって決定されるSAM層の被覆率は、Elovichの式に従う。
Figure 2023516857000002
ここで、qは化学吸着の量であり、tは時間であり、αは化学吸着の初期速度(mmol/g分)であり、βは脱離定数(g/mmol)である。したがって、時間の関数としてのSAM層の被覆率は、漸近的な傾向に従う。その結果として、SAMベース堆積の選択性もまた、同様の傾向に従う(すなわち、被覆率が増加するにつれて、選択性も向上する)。
図1を参照すると、本開示の1つまたは複数の実施形態は、処理方法100を対象にする。基板105には、第1の材料110および第2の材料120が設けられている。第1の材料110は第1の表面112を有し、第2の材料120は第2の表面122を有する。第1の表面112は、第1の材料110上にあり、第2の表面122は、第1の材料110と異なる第2の材料120上にある。
いくつかの実施形態では、第1の材料110は誘電体材料を含み、第2の材料120は導電性材料を含む。いくつかの実施形態では、誘電体材料は、酸化ケイ素、窒化ケイ素、炭化ケイ素、低誘電率誘電体、およびそれらの組合せのうちの1つまたは複数を含む。いくつかの実施形態では、導電性材料は、銅、マンガン、コバルト、タングステン、ルテニウム、またはモリブデンのうちの1つまたは複数を含む。いくつかの実施形態では、第1の表面は、酸化ケイ素から本質的になる誘電体材料を含み、第2の表面は、銅から本質的になる導電性材料を含む。本明細書および添付の特許請求の範囲で使用される用語「から本質的になる」は、指定された材料の約95%、98%、または99%以上が記載された材料であることを意味する。
基板105(第1の表面112および第2の表面122を含む)をSAM前駆体に曝露して、SAM層130を第2の材料(または第2の表面122)よりも第1の材料110(または第1の表面112)上に選択的に形成する。
基板は、任意の適切なプロセスによってSAM前駆体に曝露され得る。いくつかの実施形態では、基板は、化学気相堆積(CVD)プロセスによってSAM前駆体に曝露される。いくつかの実施形態では、基板は、ALDプロセスによってSAM前駆体に曝露される。いくつかの実施形態では、基板は、浸漬または「湿式」プロセスによってSAM前駆体に曝露される。
SAM前駆体は、第2の表面122よりも第1の表面112にSAM層を選択的に形成させることができる任意の化合物とすることができる。一般に、SAM前駆体は、少なくとも1つのブロッキング分子を含む。本開示および添付の特許請求の範囲の全体を通して、ブロッキング分子および界面活性剤という用語は、互換的に使用される。同様に、「SAM層」および「界面活性剤層」という用語も互換的に使用される。
ブロッキング分子は、一般式A-Lを有し、ここで、Aは反応性ヘッド基であり、Lはテール基である。いくつかの実施形態では、反応性基は、ヘッド基の反対側のテール基の末端に含まれ得る。
このように使用されるとき、「ヘッド基」は、第1の表面112と会合する任意の化学的部分であり、「テール基」は、第1の表面112から離れて延びる任意の化学的部分である。
いくつかの実施形態では、Aは、(R2N)xR’ySi-であり、ここで、各RおよびR’は、C1-C6アルキル、C1-C6シクロアルキル、およびC1-C6アリールから独立して選択され、xは1~3であり、yは0~2である。いくつかの実施形態では、x+yは3に等しい。
反応性ヘッド基のうちのいくつかは、テール基Lに付けられている単一の反応性ヘッド基に2つ以上の反応性部分を含む。(例えば、((R2N)3Si-は、表面に3倍まで結合し得る)。いくつかの実施形態では、Aは、2つ以上のテール基Lに接続された反応性基を含む。これらの実施形態において、テール基の各々は、同じであってもよく、または異なっていてもよい。
いくつかの実施形態では、Lは、-(CH2nCH3であり、nは、0~17である。いくつかの実施形態では、Lは、-(CH2n-であり、nは、0~18の整数であり、反応性基は、ヘッド基の反対側のテール基の末端にある。いくつかの実施形態では、テール基は分岐していてもよい。いくつかの実施形態では、テール基は置換されていてもよい。いくつかの実施形態では、テール基は不飽和であってもよい。いくつかの実施形態では、テール基は、シクロアルキル基またはアリール基を含んでもよい。
いくつかの実施形態では、テール基は、比較的遅いファンデルワールス相互作用を介して互いに会合する。いくつかの実施形態では、テール基は、同種または異種のSAMを形成できるように、同じであってもよく、または異なっていてもよい。いくつかの実施形態では、SAM前駆体は、異種のSAMが形成されるように、少なくとも2つの異なるブロッキング分子を含む。
いくつかの実施形態では、ブロッキング化合物はシリルアミンである。いくつかの実施形態では、ブロッキング化合物は、一般式の((CH32N)xSi(CH3y((CH2zCH3)を有し、ここで、xは1~3であり、yは0~2であり、x+yは3に等しく、zは0~17である。いくつかの実施形態では、zは5以下である。いくつかの実施形態では、zは0である。
SAM前駆体は、単一の化合物として、または多数の化合物の逐次曝露として基板に供給されて、SAM層130を形成することができる。いくつかの実施形態では、第1の表面112は、表面で規則的または半規則的に組織化する単一化合物に曝露される。
SAM層130の形成の後、膜115が第2の表面122に堆積される。第1の表面112に形成された膜115の量は、第2の表面122に形成された膜の量よりも少ない。表面に形成された膜115の量の測定値は、各表面に形成された膜の平均厚さとすることができる。いくつかの実施形態では、膜115は、第1の表面112に第1の平均厚さを有し、第2の表面122に第2の平均厚さを有する。別の説明をすれば、膜115の堆積は、第1の表面112よりも第2の表面122に膜115を選択的に堆積させるとして説明することができる。図1に示された膜115は第1の表面112に示されていないが、当業者は、少量の堆積が生じる可能性があることを理解するであろう。
いくつかの実施形態では、膜115は金属膜を含む。いくつかの実施形態では、膜は、ルテニウムを含むか、またはルテニウムから本質的になる。いくつかの実施形態では、ルテニウムから本質的になる膜115を堆積させた後、コバルト膜を膜115上に堆積させて、第2の材料120上にRu-Coキャッピング層を形成する。
膜115は、任意の適切なプロセスによって堆積され得る。いくつかの実施形態では、膜115は、CVDによって堆積される。いくつかの実施形態では、膜115は、ALDによって堆積される。いくつかの実施形態では、膜115は、基板を複数の反応物に曝露することによって堆積される。いくつかの実施形態では、複数の反応物が、基板に別々に曝露される。いくつかの実施形態では、複数の反応物は、時間的に分離される。いくつかの実施形態では、複数の反応物は、空間的に分離される。
本開示のいくつかの実施形態は、選択的堆積プロセスの選択性を改善するための方法を提供する。本開示のいくつかの実施形態は、有利には、導電性材料から酸化物汚染物質を除去するための方法を提供する。理論に束縛されることなく、ブロッキング化合物の選択的堆積は、第1の材料110と第2の材料120との間の異なる表面終端に依拠すると考えられる。さらに、導電性表面からの酸化物汚染物質の除去は、導電性材料上の-H終端を増加させる。
酸化物汚染物質を除去するためのさらなる典型的な洗浄方法(H2プラズマ)は、誘電体材料の-OH終端を損傷する場合もある。本開示のいくつかの実施形態は、有利には、誘電体材料の-OH終端を減少さることなく酸化物汚染物質を除去する。
図2を参照すると、選択性を改善するための洗浄方法200が記載される。方法200は、操作210において、パターン化された基板を用意することによって始まる。いくつかの実施形態では、パターン化された基板は、上述の基板105とすることができる。パターン化された基板は、導電性材料および誘電体材料を含む。導電性材料は、その上に酸化物汚染物質を有する。誘電体材料は、-OHの表面終端を有する。
いくつかの実施形態では、導電性材料は銅を含み、酸化物汚染物質はCuOを含む。いくつかの実施形態では、誘電体材料は、-OH表面終端をもつSiO2を含む。
操作220において、パターン化された基板を、窒素含有ガスから形成されたプラズマに曝露して、酸化物汚染物質を除去し、誘電体材料上に-NH表面終端を形成する。いくつかの実施形態では、誘電体材料上の表面終端のすべてまたはほとんどすべてが、-OH終端から-NH終端に変換される。いくつかの実施形態では、-OH表面終端の10%超、25%超、50%超、80%超、または90%超が、-NH終端に変換される。
理論に束縛されることなく、-OH終端から-NH終端への変換は、第2の表面を上回る第1の表面のブロッキング化合物の選択性にほとんどまたは全く影響がないと考えられる。対照的に、水素ベースプラズマに依拠する従来の酸化物除去プロセスは、-OH終端の少なくとも一部を-H終端に変換し、それによって、ブロッキング化合物の選択性および後に堆積される膜に悪影響を及ぼす。
窒素含有ガスは、導電性材料表面から酸化物汚染物質を除去する任意の好適なガスであり得る。いくつかの実施形態では、窒素含有ガスは、アンモニア、ジイミド、または窒素ガス(N2)のうちの1つまたは複数を含む。いくつかの実施形態では、窒素含有ガスは、アンモニア(NH3)から本質的になる。この関連で使用されるとき、記載されたガスから本質的になるプロセスガスは、不活性希釈剤またはキャリアガスを除いて、モル基準で、記載されたガスの95%以上、98%以上、99%以上、または99.5%以上を含む。
プラズマは、限定はしないが、遠隔プラズマおよび直接プラズマを含む任意の適切な手段によって生成され得る。プラズマは、誘導結合プラズマ(ICP)または導電結合プラズマ(CCP)とすることができる。プラズマは、200W~1000Wの範囲、300W~800Wの範囲、400W~600Wの範囲、または450W~550Wの範囲の電力を有する。
基板は、導電性表面から酸化物汚染物質を除去するのに十分な期間プラズマに曝露させることができる。いくつかの実施形態では、基板は、0.5秒~30秒の範囲、1秒~10秒の範囲、または2秒~5秒の範囲の期間プラズマによって洗浄される。
いくつかの実施形態では、方法200は、操作230において、基板をブロッキング化合物に曝露することによって継続する。ブロッキング化合物は、基板の材料のうちの1つの上にSAM層を選択的に形成するための任意の好適な化合物とすることができる。いくつかの実施形態では、ブロッキング化合物は、導電性材料よりも誘電体材料上にSAM層を選択的に形成する。いくつかの実施形態では、ブロッキング化合物は、上述のようなシリルアミンである。いくつかの実施形態では、ブロッキング化合物は、誘電体材料よりも導電性材料上にSAM層を選択的に形成する。
SAM層の形成の後、操作240において、膜が、非ブロック化材料表面に選択的に堆積され得る。膜は、限定はしないが、CVDまたはALDを含む任意の適切な手段によって堆積され得る。いくつかの実施形態では、膜はルテニウムを含む。
上述のように、窒素含有ガスから形成されたプラズマは、堆積膜の選択性を改善する。いくつかの実施形態では、選択性改善は、非洗浄基板と比較して明らかである。いくつかの実施形態では、膜の選択性は、基板を洗浄しない同様のプロセスと比較して、5%以上、10%以上、20%以上、または25%以上向上する。
いくつかの実施形態では、選択性の改善は、基板を洗浄するために水素プラズマを利用するプロセスと比較して明らかである。いくつかの実施形態では、窒素含有プラズマで洗浄された基板上の膜の堆積速度は、水素プラズマで洗浄された基板上の堆積速度よりも少なくとも5%大きい、少なくとも10%大きい、少なくとも20%より大きい、少なくとも30%大きい、少なくとも40%大きい、または少なくとも50%大きい。
オプションの操作250において、界面活性剤層を除去することができる。いくつかの実施形態では、界面活性剤層は、プラズマまたは灰化プロセスへの曝露によって除去される。本開示のいくつかの実施形態は、有利には、結果として得られるデバイスの導電性または抵抗に悪影響を及ぼさない界面活性剤層を提供する。したがって、実施形態によっては、界面活性剤層は除去されない。
銅と酸化ケイ素との交互ラインをもつ2つのパターン化された基板が、処理のために用意された。第1の基板は、水素プラズマによって洗浄された。第2の基板は、アンモニアプラズマによって洗浄された。両方の基板は、3トールで400Wのプラズマに10秒間曝露された。両方の基板は、ドデシルジメチル(ジメチルアミノ)シランに曝露された。両方の基板を、175℃および5トールでトリルテニウムドデカカルボニルおよび水素ガスに曝露して、銅ライン上にルテニウムを選択的に堆積させた。
結果として得られた基板のSEM画像が、図3A(水素プラズマ)および図3B(アンモニアプラズマ)として示されている。水素プラズマで洗浄された基板は、より暗い色の誘電体ライン上にルテニウム堆積物を示しており、それは、比較的低い選択性を実証している。対照的に、アンモニアプラズマで洗浄された基板は、誘電体ライン上にルテニウム堆積物を示しておらず、それによって、優れた選択性を実証している。
さらに、アンモニアプラズマで洗浄された基板は、堆積されたルテニウム膜の優れた堆積速度を実証した。アンモニアプラズマで洗浄された基板では、堆積速度は、わずか0.018Å/sの水素プラズマで洗浄された基板と比較して0.028Å/sであった。
本明細書の全体を通して、「1つの実施形態」、「いくつかの実施形態」、「1つまたは複数の実施形態」、または「一実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造、材料、または特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な場所における「1つまたは複数の実施形態において」、「いくつかの実施形態において」、「1つの実施形態において」、または「一実施形態において」などの語句の出現は、必ずしも本開示の同じ実施形態を指していない。その上、特定の特徴、構造、材料、または特性は、1つまたは複数の実施形態において任意の適切な方法で組み合わされてもよい。
本明細書の本開示が特定の実施形態を参照して説明されたが、当業者は、説明された実施形態が本開示の原理および用途の単なる例示であることを理解するであろう。本開示の趣旨および範囲から逸脱することなく、本開示の方法および装置に様々な変形および変更を行うことができることは当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびその均等物の範囲内にある変形および変更を含むことができる。

Claims (20)

  1. 選択的堆積の方法であって、
    導電性材料および誘電体材料を含む基板を一般式((CH32N)xSi(CH3y((CH2zCH3)のシリルアミンに曝露して、前記誘電体材料上に界面活性剤層を選択的に形成するステップであって、ここで、xは1~3であり、yは0~2であり、x+yは3に等しく、zは0~17である、ステップと、
    前記導電性材料上に膜を選択的に堆積させるステップと
    を含む、方法。
  2. 前記導電性材料が、銅、マンガン、コバルト、タングステン、ルテニウム、またはモリブデンのうちの1つまたは複数を含む、請求項1に記載の方法。
  3. 前記誘電体材料が、酸化ケイ素または低誘電率誘電体のうちの1つまたは複数を含む、請求項1に記載の方法。
  4. 前記シリルアミンが、(N(CH32)Si(CH33から本質的になる、請求項1に記載の方法。
  5. zが5以下である、請求項1に記載の方法。
  6. 前記膜を選択的に堆積させることが、化学気相堆積プロセスを含む、請求項1に記載の方法。
  7. 前記膜が金属膜を含む、請求項1に記載の方法。
  8. 前記金属が、ルテニウムから本質的になる、請求項7に記載の方法。
  9. コバルトキャップが、Ru-Coキャッピング層を形成するために前記膜上に堆積される、請求項8に記載の方法。
  10. 前記膜が選択的に堆積された後、前記界面活性剤層が除去されない、請求項1に記載の方法。
  11. 選択性を改善する方法であって、酸化物汚染物質をもつ導電性材料と、-OH表面終端をもつ誘電体材料とを含む基板を、窒素含有ガスから形成されたプラズマに曝露して、前記酸化物汚染物質を除去し、前記誘電体材料上に-NH表面終端を形成するステップを含む、方法。
  12. 前記導電性材料が銅を含み、前記酸化物汚染物質がCuOを含む、請求項11に記載の方法。
  13. 前記窒素含有ガスが、NH3、N22、またはN2のうちの1つまたは複数を含む、請求項11に記載の方法。
  14. 前記窒素含有ガスが、アンモニア(NH3)から本質的になる、請求項13に記載の方法。
  15. 前記プラズマが、300W~800Wの範囲の電力を有する、請求項11に記載の方法。
  16. 前記基板が、1秒~10秒の期間前記プラズマによって洗浄される、請求項11に記載の方法。
  17. 前記基板を界面活性剤に曝露して、前記導電性材料よりも前記誘電体材料上に、またはその逆に、界面活性剤層を選択的に形成するステップと、前記導電性材料または前記誘電体材料上に、それぞれ、膜を選択的に堆積させるステップとをさらに含む、請求項11に記載の方法。
  18. 前記膜の前記選択性が、前記基板を洗浄しない同様のプロセスと比較して20パーセント以上向上する、請求項17に記載の方法。
  19. 選択的堆積の方法であって、
    酸化物汚染物質をもつ導電性材料と、-OH表面終端をもつ誘電体材料とを含む基板を、窒素含有ガスから形成されたプラズマに曝露して、前記酸化物汚染物質を除去し、前記誘電体材料上に-NH表面終端を形成するステップと、
    前記基板を一般式(N(CH32xSi(CH3y((CH2zCH3)のシリルアミンに曝露して、前記誘電体材料上に界面活性剤層を選択的に形成するステップであって、ここで、xは1~3であり、yは0~2であり、x+yは3に等しく、zは0~5である、ステップと、
    前記導電性材料上に膜を選択的に堆積させるステップと
    を含む、方法。
  20. 前記導電性材料が銅を含み、前記膜がルテニウムを含む、請求項19に記載の方法。
JP2022542960A 2020-09-03 2021-07-21 選択的堆積の方法 Pending JP2023516857A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/011,667 US20220064784A1 (en) 2020-09-03 2020-09-03 Methods of selective deposition
US17/011,667 2020-09-03
PCT/US2021/042550 WO2022051037A1 (en) 2020-09-03 2021-07-21 Methods of selective deposition

Publications (1)

Publication Number Publication Date
JP2023516857A true JP2023516857A (ja) 2023-04-21

Family

ID=80358249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022542960A Pending JP2023516857A (ja) 2020-09-03 2021-07-21 選択的堆積の方法

Country Status (6)

Country Link
US (1) US20220064784A1 (ja)
JP (1) JP2023516857A (ja)
KR (1) KR20220114612A (ja)
CN (1) CN114981926A (ja)
TW (1) TW202217055A (ja)
WO (1) WO2022051037A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240035151A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Methods of selective deposition of molybdenum
WO2024090275A1 (ja) * 2022-10-28 2024-05-02 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532258A (ja) * 2005-01-11 2008-08-14 アプライド マテリアルズ インコーポレイテッド パターンが形成されたウェーハの厚み検出システム
US20160133563A1 (en) * 2014-11-07 2016-05-12 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455182B2 (en) * 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US9914995B2 (en) * 2014-11-21 2018-03-13 Applied Materials, Inc. Alcohol assisted ALD film deposition
US10580644B2 (en) * 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US9716063B1 (en) * 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
KR20230026514A (ko) * 2016-10-02 2023-02-24 어플라이드 머티어리얼스, 인코포레이티드 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
WO2019036188A1 (en) * 2017-08-13 2019-02-21 Applied Materials, Inc. METHOD FOR ENHANCING SELECTIVE DEPOSITION BY CROSS-LINKING MOLECULES
TWI757565B (zh) * 2017-12-22 2022-03-11 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー.ブイ. 選択的パッシベーションおよび選択的堆積

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532258A (ja) * 2005-01-11 2008-08-14 アプライド マテリアルズ インコーポレイテッド パターンが形成されたウェーハの厚み検出システム
US20160133563A1 (en) * 2014-11-07 2016-05-12 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積

Also Published As

Publication number Publication date
KR20220114612A (ko) 2022-08-17
TW202217055A (zh) 2022-05-01
CN114981926A (zh) 2022-08-30
US20220064784A1 (en) 2022-03-03
WO2022051037A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
KR102434954B1 (ko) 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
US11515156B2 (en) Methods for depositing blocking layers on conductive surfaces
JP7290760B2 (ja) 選択的原子層堆積方法
US11164745B2 (en) Method of enhancing selective deposition by cross-linking of blocking molecules
US10643840B2 (en) Selective deposition defects removal by chemical etch
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
US20200216949A1 (en) Methods For Selective Deposition Of Dielectric On Silicon Oxide
US10366878B2 (en) Selective deposition through formation of self-assembled monolayers
JP2023516857A (ja) 選択的堆積の方法
US20230197438A1 (en) Selective tantalum nitride deposition for barrier applications
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
WO2022072792A1 (en) Selective deposition of germanium
WO2023205324A1 (en) Inherent area selective deposition of mixed oxide dielectric film
CN118382912A (zh) 具有增强选择性的氮化硅沉积

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240905