JPH07226437A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07226437A JPH07226437A JP1673294A JP1673294A JPH07226437A JP H07226437 A JPH07226437 A JP H07226437A JP 1673294 A JP1673294 A JP 1673294A JP 1673294 A JP1673294 A JP 1673294A JP H07226437 A JPH07226437 A JP H07226437A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- tungsten
- teos
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ボイドが発生しないように隙間なく酸化膜を
形成し、半導体装置の信頼性及び歩留まりを向上させ
る。 【構成】 酸化膜２、アルミ配線３をもつ半導体基板１
上にタングステン層１１を形成する第１の工程と、ハロ
ゲンイオンを含むガスを用いてタングステン層１１を酸
化膜２が露出するまでエッチバックし第２のタングステ
ン膜５を形成する第２の工程と、テトラエトキシシラン
（ＴＥＯＳ）とオゾン（Ｏ3）とを用いた常圧あるいは
減圧ＣＶＤ法により酸化膜６を形成する第３の工程とか
らなり、第２のタングステン膜５にハロゲンイオンが吸
着しているので、ボイドの原因になる第２のタングステ
ン膜５上の酸化膜は形成されず、もっぱら酸化膜２上に
選択的に形成される。
形成し、半導体装置の信頼性及び歩留まりを向上させ
る。 【構成】 酸化膜２、アルミ配線３をもつ半導体基板１
上にタングステン層１１を形成する第１の工程と、ハロ
ゲンイオンを含むガスを用いてタングステン層１１を酸
化膜２が露出するまでエッチバックし第２のタングステ
ン膜５を形成する第２の工程と、テトラエトキシシラン
（ＴＥＯＳ）とオゾン（Ｏ3）とを用いた常圧あるいは
減圧ＣＶＤ法により酸化膜６を形成する第３の工程とか
らなり、第２のタングステン膜５にハロゲンイオンが吸
着しているので、ボイドの原因になる第２のタングステ
ン膜５上の酸化膜は形成されず、もっぱら酸化膜２上に
選択的に形成される。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣ、ＬＳＩ等の半
導体装置及びその製造方法に関するものである。
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置は、シリコン基板上にトラン
ジスタ等の素子を形成し、これら素子を相互に配線し、
接続することにより所定の回路を構成する。この際に、
これら配線同士が短絡しないように配線の間に所定の絶
縁膜が形成される。
ジスタ等の素子を形成し、これら素子を相互に配線し、
接続することにより所定の回路を構成する。この際に、
これら配線同士が短絡しないように配線の間に所定の絶
縁膜が形成される。
【０００３】このような半導体装置の配線として、アル
ミニウム（Ａｌ）膜やアルミニウム（Ａｌ）合金膜など
の金属配線が用いられており、また、絶縁膜として、種
々の酸化膜、例えばプラズマＣＶＤ酸化膜、プラズマ−
ＴＥＯＳＣＶＤ酸化膜、ＴＥＯＳとオゾン（Ｏ3 ）を用
いた常圧または減圧ＣＶＤによる酸化膜（以下、Ｏ3−
ＴＥＯＳ酸化膜と記す）等が用いられている。
ミニウム（Ａｌ）膜やアルミニウム（Ａｌ）合金膜など
の金属配線が用いられており、また、絶縁膜として、種
々の酸化膜、例えばプラズマＣＶＤ酸化膜、プラズマ−
ＴＥＯＳＣＶＤ酸化膜、ＴＥＯＳとオゾン（Ｏ3 ）を用
いた常圧または減圧ＣＶＤによる酸化膜（以下、Ｏ3−
ＴＥＯＳ酸化膜と記す）等が用いられている。
【０００４】図２は従来の半導体装置の断面を模式的に
表した図であり、１はトランジスタ等の素子が形成され
るシリコン等の半導体基板、２は半導体基板１上に形成
された下地層としての酸化膜、３ａ、３ｂは図示しない
トランジスタ等の素子を接続するためのアルミ（Ａｌ）
配線、７は酸化膜２及びアルミ配線３ａ、３ｂの上に形
成される絶縁のためのプラズマ酸化膜、８はプラズマ酸
化膜７の上に形成され、表面を平坦にするためのＯ3−
ＴＥＯＳ酸化膜、９はアルミ配線３ａ、３ｂの間のＯ3
−ＴＥＯＳ酸化膜８に生じたボイド（すきま）である。
表した図であり、１はトランジスタ等の素子が形成され
るシリコン等の半導体基板、２は半導体基板１上に形成
された下地層としての酸化膜、３ａ、３ｂは図示しない
トランジスタ等の素子を接続するためのアルミ（Ａｌ）
配線、７は酸化膜２及びアルミ配線３ａ、３ｂの上に形
成される絶縁のためのプラズマ酸化膜、８はプラズマ酸
化膜７の上に形成され、表面を平坦にするためのＯ3−
ＴＥＯＳ酸化膜、９はアルミ配線３ａ、３ｂの間のＯ3
−ＴＥＯＳ酸化膜８に生じたボイド（すきま）である。
【０００５】次に、図２に示す従来の半導体装置の製造
方法について説明する。半導体基板１の表面に形成され
た酸化膜２の上に図示しないアルミ層を形成し、写真製
版技術（リソグラフィー）によりこのアルミ層を所定の
パターンにエッチングしてアルミ配線３ａ、３ｂを形成
する。そして、その上に絶縁のためのプラズマ酸化膜７
を形成した後、さらにＯ3−ＴＥＯＳ酸化膜８を形成す
る。Ｏ3−ＴＥＯＳ酸化膜８は表面全域に積層され、ア
ルミ配線３ａとアルミ配線３ｂとの間にもＯ3−ＴＥＯ
Ｓ酸化膜８が形成される。このＯ3−ＴＥＯＳ酸化膜８
は厚く堆積された後、エッチバックにより表面が平坦化
される。
方法について説明する。半導体基板１の表面に形成され
た酸化膜２の上に図示しないアルミ層を形成し、写真製
版技術（リソグラフィー）によりこのアルミ層を所定の
パターンにエッチングしてアルミ配線３ａ、３ｂを形成
する。そして、その上に絶縁のためのプラズマ酸化膜７
を形成した後、さらにＯ3−ＴＥＯＳ酸化膜８を形成す
る。Ｏ3−ＴＥＯＳ酸化膜８は表面全域に積層され、ア
ルミ配線３ａとアルミ配線３ｂとの間にもＯ3−ＴＥＯ
Ｓ酸化膜８が形成される。このＯ3−ＴＥＯＳ酸化膜８
は厚く堆積された後、エッチバックにより表面が平坦化
される。
【０００６】
【発明が解決しようとする課題】従来の半導体装置及び
その製造方法において、上述のようにアルミ配線３ａ、
３ｂを形成した後、複数の酸化膜（プラズマ酸化膜７と
Ｏ3 −ＴＥＯＳ酸化膜８）を用いてアルミ配線３ａ、３
ｂの間を埋め込み絶縁するとともに、表面を平坦化して
いた。
その製造方法において、上述のようにアルミ配線３ａ、
３ｂを形成した後、複数の酸化膜（プラズマ酸化膜７と
Ｏ3 −ＴＥＯＳ酸化膜８）を用いてアルミ配線３ａ、３
ｂの間を埋め込み絶縁するとともに、表面を平坦化して
いた。
【０００７】ところで、最近の半導体装置の高集積化に
よりアルミ配線３ａ、３ｂのアスペクト比（図２におけ
るｑとｐの比）が増大し、さらに構造自体が微細化し
た。すると、アルミ配線３ａ、３ｂの間にボイド９（Ｏ
3−ＴＥＯＳ酸化膜８が形成されない部分）が生じるよ
うになった。これは次のような理由による。Ｏ3−ＴＥ
ＯＳ酸化膜８は、プラズマ酸化膜７の表面のアルミ配線
３ａ、３ｂにより生じた凹凸の上面及び側面を含む表面
全域に対して堆積し形成されるので、アルミ配線３ａ、
３ｂの間の上部の空間（図２におけるＡ部）において、
半導体基板１に対し平行な方向（図２におけるｒ、ｒ’
方向）にもＯ3−ＴＥＯＳ酸化膜８が形成される。アル
ミ配線３ａ、３ｂのアスペクト比が大きくＡ部の間隔が
狭いと、アルミ配線３ａ、３ｂの間の下部の空間（図２
におけるＢ部）がＯ3−ＴＥＯＳ酸化膜８で満たされる
前にＡ部がこの酸化膜により満たされ、Ａ部はいわば蓋
がされた状態になる。するとＢ部に対しＯ3−ＴＥＯＳ
酸化膜８を形成することはできなくなる。このような理
由によりボイド９が発生する。
よりアルミ配線３ａ、３ｂのアスペクト比（図２におけ
るｑとｐの比）が増大し、さらに構造自体が微細化し
た。すると、アルミ配線３ａ、３ｂの間にボイド９（Ｏ
3−ＴＥＯＳ酸化膜８が形成されない部分）が生じるよ
うになった。これは次のような理由による。Ｏ3−ＴＥ
ＯＳ酸化膜８は、プラズマ酸化膜７の表面のアルミ配線
３ａ、３ｂにより生じた凹凸の上面及び側面を含む表面
全域に対して堆積し形成されるので、アルミ配線３ａ、
３ｂの間の上部の空間（図２におけるＡ部）において、
半導体基板１に対し平行な方向（図２におけるｒ、ｒ’
方向）にもＯ3−ＴＥＯＳ酸化膜８が形成される。アル
ミ配線３ａ、３ｂのアスペクト比が大きくＡ部の間隔が
狭いと、アルミ配線３ａ、３ｂの間の下部の空間（図２
におけるＢ部）がＯ3−ＴＥＯＳ酸化膜８で満たされる
前にＡ部がこの酸化膜により満たされ、Ａ部はいわば蓋
がされた状態になる。するとＢ部に対しＯ3−ＴＥＯＳ
酸化膜８を形成することはできなくなる。このような理
由によりボイド９が発生する。
【０００８】したがって、従来の半導体装置及びその製
造方法によれば、微小な空間に対し、すきまなくＯ3−
ＴＥＯＳ酸化膜８を形成するのは困難であり、製造工程
において絶縁膜にボイド９が発生する。このようなボイ
ド９が存在すると、表面を平坦化することが困難である
とともに、配線間の絶縁が不完全になり、信頼性や歩留
まりが低下する等の問題があった。
造方法によれば、微小な空間に対し、すきまなくＯ3−
ＴＥＯＳ酸化膜８を形成するのは困難であり、製造工程
において絶縁膜にボイド９が発生する。このようなボイ
ド９が存在すると、表面を平坦化することが困難である
とともに、配線間の絶縁が不完全になり、信頼性や歩留
まりが低下する等の問題があった。
【０００９】本発明は、上記のような問題点を解決する
ためになされたもので、細部にすき間なく酸化膜を形成
できる半導体装置及びその製造方法を提供し、半導体装
置の信頼性及び歩留まりを向上することを目的としてい
る。あわせて、腐食しない配線層及びポイドのない配線
層間の酸化膜をもち、信頼性の高い半導体装置を得るこ
とを目的としている
ためになされたもので、細部にすき間なく酸化膜を形成
できる半導体装置及びその製造方法を提供し、半導体装
置の信頼性及び歩留まりを向上することを目的としてい
る。あわせて、腐食しない配線層及びポイドのない配線
層間の酸化膜をもち、信頼性の高い半導体装置を得るこ
とを目的としている
【００１０】
【課題を解決するための手段】請求項１に係る半導体装
置の製造方法は、絶縁層上に形成された配線層をもつ半
導体基板上に金属層を形成する第１の工程と、ハロゲン
イオンを含むガスを用いて上記金属層を上記絶縁層が露
出するまでエッチバックする第２の工程と、テトラエト
キシシラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣ
ＶＤ法により酸化膜を形成する第３の工程とを備えたも
のである。
置の製造方法は、絶縁層上に形成された配線層をもつ半
導体基板上に金属層を形成する第１の工程と、ハロゲン
イオンを含むガスを用いて上記金属層を上記絶縁層が露
出するまでエッチバックする第２の工程と、テトラエト
キシシラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣ
ＶＤ法により酸化膜を形成する第３の工程とを備えたも
のである。
【００１１】請求項２に係る半導体装置は、半導体基板
上に形成された絶縁膜と、上記絶縁膜上に形成された配
線層と、上記配線層を覆うハロゲンイオンを吸着したタ
ングステン膜と、上記配線層の間にテトラエトキシシラ
ン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法に
より形成された酸化膜を備えたものである。
上に形成された絶縁膜と、上記絶縁膜上に形成された配
線層と、上記配線層を覆うハロゲンイオンを吸着したタ
ングステン膜と、上記配線層の間にテトラエトキシシラ
ン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法に
より形成された酸化膜を備えたものである。
【００１２】
【作用】請求項１の発明においては、テトラエトキシシ
ラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法
により絶縁層上に酸化膜を形成し、他方、金属層に吸着
されたハロゲンイオンがオゾンと反応して金属層上の酸
化膜の形成を抑制することにより絶縁層の上に選択的に
酸化膜を形成する。
ラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法
により絶縁層上に酸化膜を形成し、他方、金属層に吸着
されたハロゲンイオンがオゾンと反応して金属層上の酸
化膜の形成を抑制することにより絶縁層の上に選択的に
酸化膜を形成する。
【００１３】請求項２の発明においては、配線層を覆う
ハロゲンイオンを吸着したタングステン膜が上記配線層
を保護しつつ、上記配線層の間にボイドのないテトラエ
トキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いた
ＣＶＤ法により形成された酸化膜を形成する。
ハロゲンイオンを吸着したタングステン膜が上記配線層
を保護しつつ、上記配線層の間にボイドのないテトラエ
トキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いた
ＣＶＤ法により形成された酸化膜を形成する。
【００１４】
実施例１．以下、この発明の一実施例を図について説明
する。図１は、この実施例による半導体装置の断面及び
半導体装置の製造方法を示す図であり、図１（ａ）、
（ｂ）、（ｃ）の順に工程が進む。同図において、１は
トランジスタ等の素子が形成されるシリコン等の半導体
基板、２は半導体基板１上に形成された下地層としての
酸化膜、３ａ、３ｂは図示しないトランジスタ等の素子
を接続するためのアルミ（Ａｌ）配線又はアルミ合金配
線、４ａ、４ｂはアルミ配線又はアルミ合金配線（以
下、単に「アルミ配線」と記す）３ａ、３ｂの上に形成
され、エッチバックの際にアルミ配線３ａ、３ｂを保護
する第１のタングステン（Ｗ）膜、５ａ、５ｂはアルミ
配線３ａ、３ｂの上面及び側面に形成され、酸化膜をす
きまなく形成するための第２のタングステン（Ｗ）膜、
６ａ、６ｂ、６ｃは平坦化のために形成されるＯ3−Ｔ
ＥＯＳ膜、１１は第２のタングステン膜５ａ、５ｂを形
成するためのタングステン層である。
する。図１は、この実施例による半導体装置の断面及び
半導体装置の製造方法を示す図であり、図１（ａ）、
（ｂ）、（ｃ）の順に工程が進む。同図において、１は
トランジスタ等の素子が形成されるシリコン等の半導体
基板、２は半導体基板１上に形成された下地層としての
酸化膜、３ａ、３ｂは図示しないトランジスタ等の素子
を接続するためのアルミ（Ａｌ）配線又はアルミ合金配
線、４ａ、４ｂはアルミ配線又はアルミ合金配線（以
下、単に「アルミ配線」と記す）３ａ、３ｂの上に形成
され、エッチバックの際にアルミ配線３ａ、３ｂを保護
する第１のタングステン（Ｗ）膜、５ａ、５ｂはアルミ
配線３ａ、３ｂの上面及び側面に形成され、酸化膜をす
きまなく形成するための第２のタングステン（Ｗ）膜、
６ａ、６ｂ、６ｃは平坦化のために形成されるＯ3−Ｔ
ＥＯＳ膜、１１は第２のタングステン膜５ａ、５ｂを形
成するためのタングステン層である。
【００１５】次に、図１を参照しながらこの実施例の半
導体装置の製造方法を説明する。 工程（ａ） 半導体基板１上に酸化膜２を全面に形成した後、アルミ
配線３ａ、３ｂを形成するためのアルミ層（図示せず）
を形成し、さらにその上に第１のタングステン膜４ａ、
４ｂを形成するためのタングステン層（図示せず）を形
成する。そして、写真製版技術によりこのアルミ層及び
タンブステン層をパターニングし、アルミ配線３ａ、３
ｂ及び第１のタングステン膜４ａ、４ｂを形成する。
導体装置の製造方法を説明する。 工程（ａ） 半導体基板１上に酸化膜２を全面に形成した後、アルミ
配線３ａ、３ｂを形成するためのアルミ層（図示せず）
を形成し、さらにその上に第１のタングステン膜４ａ、
４ｂを形成するためのタングステン層（図示せず）を形
成する。そして、写真製版技術によりこのアルミ層及び
タンブステン層をパターニングし、アルミ配線３ａ、３
ｂ及び第１のタングステン膜４ａ、４ｂを形成する。
【００１６】次に、酸化膜２、アルミ配線３ａ、３ｂ及
び第１のタングステン膜４ａ、４ｂに重ねて、ＣＶＤ法
あるいはスパッタ法を用いてタングステン層１１を形成
する（図１（ａ））。このタングステン層１１は、第２
のタングステン膜５ａ、５ｂを形成するためのものであ
る。
び第１のタングステン膜４ａ、４ｂに重ねて、ＣＶＤ法
あるいはスパッタ法を用いてタングステン層１１を形成
する（図１（ａ））。このタングステン層１１は、第２
のタングステン膜５ａ、５ｂを形成するためのものであ
る。
【００１７】工程（ｂ） 次に、Ｃｌ- イオンを含む混合ガス（ＣＣｌ4 またはＣ
ｌ2 等を含む混合ガス）を用いて第２のタングステン膜
５をエッチングすることによりエッチバックを行い、酸
化膜２を露出させる。このエッチングは異方性エッチン
グであり、主に半導体基板１に対し垂直方向（図１にお
けるｉ方向）についてエッチングされるので、アルミ配
線３ａ、３ｂの側面に形成されたのタングステン層１１
はエッチングされず、もっぱら、酸化膜２上及び第１の
タングステン膜４ａ、４ｂの上面に形成されたタングス
テン層１１がエッチングされ除去される。こうして第２
のタングステン膜５ａ、５ｂが形成される（図１
（ｂ））。このとき、第１のタングステン膜４ａ、４ｂ
が防護膜として作用し、アルミ配線３ａ、３ｂの上面は
露出しない場合もありうる。
ｌ2 等を含む混合ガス）を用いて第２のタングステン膜
５をエッチングすることによりエッチバックを行い、酸
化膜２を露出させる。このエッチングは異方性エッチン
グであり、主に半導体基板１に対し垂直方向（図１にお
けるｉ方向）についてエッチングされるので、アルミ配
線３ａ、３ｂの側面に形成されたのタングステン層１１
はエッチングされず、もっぱら、酸化膜２上及び第１の
タングステン膜４ａ、４ｂの上面に形成されたタングス
テン層１１がエッチングされ除去される。こうして第２
のタングステン膜５ａ、５ｂが形成される（図１
（ｂ））。このとき、第１のタングステン膜４ａ、４ｂ
が防護膜として作用し、アルミ配線３ａ、３ｂの上面は
露出しない場合もありうる。
【００１８】このように、Ｃｌ- イオンを含むガスによ
りエッチングすると、Ｃｌ- イオンには、金属層に吸着
し易く酸化膜に吸着しにくいという性質があるので、Ｃ
ｌ-イオンは、金属膜である第２のタングステン膜５
ａ、５ｂの表面（第１のタングステン膜４ａ、４ｂが露
出している場合はこれらの表面を含む）に吸着するもの
の酸化膜２にはほとんど吸着しない。したがって、この
工程（ｂ）のエッチングにおいて第２のタングステン膜
５ａ、５ｂに（タングステン膜４ａ、４ｂが露出してい
る場合はこれらの表面にも）Ｃｌ- イオンが吸着する。
りエッチングすると、Ｃｌ- イオンには、金属層に吸着
し易く酸化膜に吸着しにくいという性質があるので、Ｃ
ｌ-イオンは、金属膜である第２のタングステン膜５
ａ、５ｂの表面（第１のタングステン膜４ａ、４ｂが露
出している場合はこれらの表面を含む）に吸着するもの
の酸化膜２にはほとんど吸着しない。したがって、この
工程（ｂ）のエッチングにおいて第２のタングステン膜
５ａ、５ｂに（タングステン膜４ａ、４ｂが露出してい
る場合はこれらの表面にも）Ｃｌ- イオンが吸着する。
【００１９】なお、この工程（ｂ）において、エッチン
グを２回に分けて行ってもよい。すなわち、タングステ
ン層１１をＳＦ6 等のＣｌ- イオンを含まないガスによ
りエッチングした後、Ｃｌ2 またはＣＣｌ4 といったＣ
ｌ- イオンを含むガスによりスパッタエッチングを行っ
てもよい。
グを２回に分けて行ってもよい。すなわち、タングステ
ン層１１をＳＦ6 等のＣｌ- イオンを含まないガスによ
りエッチングした後、Ｃｌ2 またはＣＣｌ4 といったＣ
ｌ- イオンを含むガスによりスパッタエッチングを行っ
てもよい。
【００２０】工程（ｃ） 次に、Ｏ3 −ＴＥＯＳ酸化膜６を形成する。ところで、
Ｃｌ- イオンが吸着している物質に対するＯ3 −ＴＥＯ
Ｓ酸化膜の形成速度は極めて小さい。これは、Ｃｌ-イ
オンが吸着した物質の表面においてＯ3 −ＴＥＯＳ膜が
堆積する場合、Ｃｌ- イオンとＯ3 とが反応し、表面で
Ｏ3の分解が促進され、Ｏ3 とＴＥＯＳとの反応が阻害
されるからである。したがって、工程（ｂ）においてＣ
ｌ-イオンを吸着した第２のタングステン膜５ａ、５ｂ
上にＯ3−ＴＥＯＳ膜６はほとんど形成されない。
Ｃｌ- イオンが吸着している物質に対するＯ3 −ＴＥＯ
Ｓ酸化膜の形成速度は極めて小さい。これは、Ｃｌ-イ
オンが吸着した物質の表面においてＯ3 −ＴＥＯＳ膜が
堆積する場合、Ｃｌ- イオンとＯ3 とが反応し、表面で
Ｏ3の分解が促進され、Ｏ3 とＴＥＯＳとの反応が阻害
されるからである。したがって、工程（ｂ）においてＣ
ｌ-イオンを吸着した第２のタングステン膜５ａ、５ｂ
上にＯ3−ＴＥＯＳ膜６はほとんど形成されない。
【００２１】これに対し、工程（ｂ）で露出した酸化膜
２にはＣｌ- イオンはほとんど吸着していないため、Ｏ
3−ＴＥＯＳ酸化膜の形成速度は第２のタングステン膜
５ａ、５ｂの場合と比較して大きい。したがって、主に
酸化膜２の上にＯ3−ＴＥＯＳ酸化膜が堆積し、アルミ
配線３ａ、３ｂの上面及び側面には堆積しない。このＯ
3−ＴＥＯＳ酸化膜はアルミ配線３ａ、３ｂの間を埋め
るように酸化膜２の上に堆積する。このため、従来例の
場合と異なり、アルミ配線３ａ、３ｂの間を蓋をするよ
うなＯ3−ＴＥＯＳ酸化膜は形成されず、ボイドが発生
することはなくなる。
２にはＣｌ- イオンはほとんど吸着していないため、Ｏ
3−ＴＥＯＳ酸化膜の形成速度は第２のタングステン膜
５ａ、５ｂの場合と比較して大きい。したがって、主に
酸化膜２の上にＯ3−ＴＥＯＳ酸化膜が堆積し、アルミ
配線３ａ、３ｂの上面及び側面には堆積しない。このＯ
3−ＴＥＯＳ酸化膜はアルミ配線３ａ、３ｂの間を埋め
るように酸化膜２の上に堆積する。このため、従来例の
場合と異なり、アルミ配線３ａ、３ｂの間を蓋をするよ
うなＯ3−ＴＥＯＳ酸化膜は形成されず、ボイドが発生
することはなくなる。
【００２２】このことにより、図１（ｃ）に示すよう
に、アルミ配線３ａと３ｂとの間を含む酸化膜２上にＯ
3−ＴＥＯＳ酸化膜６ａ、６ｂ、６ｃが形成される。す
なわち、アルミ配線３ａ、３ｂを除くように選択的にＯ
3−ＴＥＯＳ酸化膜（シリコン酸化膜）が形成される。
なお、アルミ配線３ａ，３ｂ（その表面の第２のタング
ステン膜５ａ、５ｂを含む）とＯ3−ＴＥＯＳ酸化膜６
との間にはボイドは生じない。なぜなら、Ｏ3−ＴＥＯ
Ｓ酸化膜６の成長は等方的に行われる（この反応系が表
面反応律速であるため）ので、アルミ配線３ａ，３ｂと
Ｏ3−ＴＥＯＳ酸化膜６との隙間はＯ3−ＴＥＯＳ酸化膜
自体の成長により埋められるからである。
に、アルミ配線３ａと３ｂとの間を含む酸化膜２上にＯ
3−ＴＥＯＳ酸化膜６ａ、６ｂ、６ｃが形成される。す
なわち、アルミ配線３ａ、３ｂを除くように選択的にＯ
3−ＴＥＯＳ酸化膜（シリコン酸化膜）が形成される。
なお、アルミ配線３ａ，３ｂ（その表面の第２のタング
ステン膜５ａ、５ｂを含む）とＯ3−ＴＥＯＳ酸化膜６
との間にはボイドは生じない。なぜなら、Ｏ3−ＴＥＯ
Ｓ酸化膜６の成長は等方的に行われる（この反応系が表
面反応律速であるため）ので、アルミ配線３ａ，３ｂと
Ｏ3−ＴＥＯＳ酸化膜６との隙間はＯ3−ＴＥＯＳ酸化膜
自体の成長により埋められるからである。
【００２３】このように、アルミ配線３ａ、３ｂの間に
Ｏ3−ＴＥＯＳ酸化膜６を選択的に形成して、Ｏ3−ＴＥ
ＯＳ酸化膜６の膜厚とアルミ配線３ａ、３ｂとの段差が
ほぼなくなった後に、プラズマ酸化膜７を全体を覆うよ
うに形成して絶縁層を完成する。
Ｏ3−ＴＥＯＳ酸化膜６を選択的に形成して、Ｏ3−ＴＥ
ＯＳ酸化膜６の膜厚とアルミ配線３ａ、３ｂとの段差が
ほぼなくなった後に、プラズマ酸化膜７を全体を覆うよ
うに形成して絶縁層を完成する。
【００２４】なお、この実施例においてＣｌ-イオンを
用いた場合を例にとり説明したが、これに限らずボロン
（Ｂ）、フッ素（Ｆ）等のハロゲンイオンであってもよ
い。また、金属層としてタングステン層を用いた場合に
ついて説明したが、これに限らずハロゲンイオンを吸着
する他の金属、例えばアルミ等を用いてもよい。
用いた場合を例にとり説明したが、これに限らずボロン
（Ｂ）、フッ素（Ｆ）等のハロゲンイオンであってもよ
い。また、金属層としてタングステン層を用いた場合に
ついて説明したが、これに限らずハロゲンイオンを吸着
する他の金属、例えばアルミ等を用いてもよい。
【００２５】このように、本実施例の半導体装置の製造
方法によれば、Ｏ3 −ＴＥＯＳ酸化膜６を選択的に形成
するので、アルミ配線３ａ、３ｂが微細であったりこの
配線のアクペクト比が大きい場合であっても、アルミ配
線３ａ、３ｂの間にすき間なく酸化膜を形成することが
でき、配線を相互に絶縁できる。さらに、アルミ配線３
ａ、３ｂは第１のタングステン膜４ａ、４ｂ及び第２の
タングステン膜５ａ、５ｂにより覆われ、露出すること
がないので、アルミ配線３ａ、３ｂがＣｌ- イオンによ
り腐食されることはない。
方法によれば、Ｏ3 −ＴＥＯＳ酸化膜６を選択的に形成
するので、アルミ配線３ａ、３ｂが微細であったりこの
配線のアクペクト比が大きい場合であっても、アルミ配
線３ａ、３ｂの間にすき間なく酸化膜を形成することが
でき、配線を相互に絶縁できる。さらに、アルミ配線３
ａ、３ｂは第１のタングステン膜４ａ、４ｂ及び第２の
タングステン膜５ａ、５ｂにより覆われ、露出すること
がないので、アルミ配線３ａ、３ｂがＣｌ- イオンによ
り腐食されることはない。
【００２６】また、Ｏ3−ＴＥＯＳ酸化膜６を配線の間
に選択的に形成するので、この酸化膜により配線による
生じる表面の凹凸を軽減でき、平坦化が容易にできる。
に選択的に形成するので、この酸化膜により配線による
生じる表面の凹凸を軽減でき、平坦化が容易にできる。
【００２７】
【発明の効果】以上のように請求項１の発明によれば、
ハロゲンイオンを含むガスを用いて金属層をエッチバッ
クした後、テトラエトキシシラン（ＴＥＯＳ）とオゾン
（Ｏ３）とを用いたＣＶＤ法により酸化膜を形成するの
で、配線層を保護しつつ絶縁膜を選択的に成長させるこ
とができ、細部にすき間なく酸化膜を形成し、半導体装
置の信頼性及び歩留まりを向上することができる。
ハロゲンイオンを含むガスを用いて金属層をエッチバッ
クした後、テトラエトキシシラン（ＴＥＯＳ）とオゾン
（Ｏ３）とを用いたＣＶＤ法により酸化膜を形成するの
で、配線層を保護しつつ絶縁膜を選択的に成長させるこ
とができ、細部にすき間なく酸化膜を形成し、半導体装
置の信頼性及び歩留まりを向上することができる。
【００２８】また、請求項２の発明によれば、半導体基
板上に形成された絶縁膜と、上記絶縁膜上に形成された
配線層と、上記配線層を覆うハロゲンイオンを吸着した
タングステン膜と、上記配線層の間にテトラエトキシシ
ラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法
により形成された酸化膜を備えるので、腐食しない配線
層及びポイドのない配線層間の酸化膜をもち、信頼性の
高い半導体装置を得ることができる。
板上に形成された絶縁膜と、上記絶縁膜上に形成された
配線層と、上記配線層を覆うハロゲンイオンを吸着した
タングステン膜と、上記配線層の間にテトラエトキシシ
ラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶＤ法
により形成された酸化膜を備えるので、腐食しない配線
層及びポイドのない配線層間の酸化膜をもち、信頼性の
高い半導体装置を得ることができる。
【図１】この発明の一実施例による半導体装置の断面及
びその製造方法を示す図である。
びその製造方法を示す図である。
【図２】従来の半導体装置の製造方法による半導体装置
の断面図である。
の断面図である。
１ 半導体基板 ２ 酸化膜 ３ アルミ配線 ４ 第１のタングステン（Ｗ）膜 ５ 第２のタングステン（Ｗ）膜 ６ Ｏ3 −ＴＥＯＳ酸化膜 ７ プラズマ酸化膜 ８ Ｏ3 −ＴＥＯＳ酸化膜 ９ ボイド １１ タングステン層
Claims (2)
- 【請求項１】 絶縁層上に形成された配線層をもつ半導
体基板上に金属層を形成する第１の工程と、ハロゲンイ
オンを含むガスを用いて上記金属層を上記絶縁層が露出
するまでエッチバックする第２の工程と、テトラエトキ
シシラン（ＴＥＯＳ）とオゾン（Ｏ３）とを用いたＣＶ
Ｄ法により酸化膜を形成する第３の工程とを備える半導
体装置の製造方法。 - 【請求項２】 半導体基板上に形成された絶縁膜と、上
記絶縁膜上に形成された配線層と、上記配線層を覆うハ
ロゲンイオンを吸着したタングステン膜と、上記配線層
の間にテトラエトキシシラン（ＴＥＯＳ）とオゾン（Ｏ
３）とを用いてＣＶＤ法により形成した酸化膜とを備え
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1673294A JPH07226437A (ja) | 1994-02-10 | 1994-02-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1673294A JPH07226437A (ja) | 1994-02-10 | 1994-02-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226437A true JPH07226437A (ja) | 1995-08-22 |
Family
ID=11924444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1673294A Pending JPH07226437A (ja) | 1994-02-10 | 1994-02-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226437A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351456B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 에스램（ｓｒａｍ）소자의 제조방법 |
| JP2020155452A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、およびプログラム |
| US10937660B2 (en) | 2016-06-20 | 2021-03-02 | Tokyo Electron Limited | Method for processing workpiece |
| JP2022087143A (ja) * | 2019-03-18 | 2022-06-09 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
-
1994
- 1994-02-10 JP JP1673294A patent/JPH07226437A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351456B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 에스램（ｓｒａｍ）소자의 제조방법 |
| US10937660B2 (en) | 2016-06-20 | 2021-03-02 | Tokyo Electron Limited | Method for processing workpiece |
| JP2020155452A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP2021101486A (ja) * | 2019-03-18 | 2021-07-08 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| JP2022087143A (ja) * | 2019-03-18 | 2022-06-09 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| KR20220113328A (ko) * | 2019-03-18 | 2022-08-12 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| JPH0629287A (ja) | 半導体基板の平坦化方法 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JP2000223573A (ja) | 平坦なレベル間誘電体層を有する集積回路素子 | |
| JPH07226437A (ja) | 半導体装置及びその製造方法 | |
| JP3526289B2 (ja) | 半導体装置の製造方法 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| JP2000082706A (ja) | 半導体装置の製造方法 | |
| JP2001110792A (ja) | 絶縁層をエッチングして半導体素子を形成する方法 | |
| KR100571394B1 (ko) | 금속 패턴 상에 연결되는 콘택 형성 방법 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0171990B1 (ko) | 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 | |
| KR100996163B1 (ko) | 반도체 소자의 제조방법 |