JPH0817923A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH0817923A JPH0817923A JP6151089A JP15108994A JPH0817923A JP H0817923 A JPH0817923 A JP H0817923A JP 6151089 A JP6151089 A JP 6151089A JP 15108994 A JP15108994 A JP 15108994A JP H0817923 A JPH0817923 A JP H0817923A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- semiconductor integrated
- circuit device
- organic sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線層上の層間絶縁膜あるいはパッシベーシ
ョン膜の平坦性を向上でき信頼性の高い半導体集積回路
装置およびその製造方法を提供する。 【構成】 第１配線層１３上に酸化膜２０、ＳｉＮ膜２
３を形成した後、有機ＳＯＧ膜２１を形成し、第１配線
層１３上にＳｉＮ膜２３が露出しその発光スペクトルを
検出するまで全面エッチングを行い層間絶縁膜を平坦化
する。 【効果】 酸素の供給により有機ＳＯＧ膜のエッチング
レートが増速することなく、平坦性の良い層間絶縁膜が
形成でき信頼性の高い半導体集積回路装置が得られる。
ョン膜の平坦性を向上でき信頼性の高い半導体集積回路
装置およびその製造方法を提供する。 【構成】 第１配線層１３上に酸化膜２０、ＳｉＮ膜２
３を形成した後、有機ＳＯＧ膜２１を形成し、第１配線
層１３上にＳｉＮ膜２３が露出しその発光スペクトルを
検出するまで全面エッチングを行い層間絶縁膜を平坦化
する。 【効果】 酸素の供給により有機ＳＯＧ膜のエッチング
レートが増速することなく、平坦性の良い層間絶縁膜が
形成でき信頼性の高い半導体集積回路装置が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線構造を有す
る半導体装置の配線層間膜およびパッシベーション膜の
構造とその製造方法に関するものである。
る半導体装置の配線層間膜およびパッシベーション膜の
構造とその製造方法に関するものである。
【０００２】
【従来の技術】通常、半導体装置においては半導体基板
上にトランジスタ等の素子が形成され、これらの素子間
および素子と外部回路間を電気的に接続するために各種
の配線が形成されている。近年、半導体集積回路の多機
能化とともにこれら配線長の増加は防ぎようがなく、そ
れに伴ってチップ内の配線の占める面積の割合も増加す
るため半導体集積回路において高集積化の妨げとなって
いた。これを解決するための手段のひとつとして多層配
線構造が開発されてきた。
上にトランジスタ等の素子が形成され、これらの素子間
および素子と外部回路間を電気的に接続するために各種
の配線が形成されている。近年、半導体集積回路の多機
能化とともにこれら配線長の増加は防ぎようがなく、そ
れに伴ってチップ内の配線の占める面積の割合も増加す
るため半導体集積回路において高集積化の妨げとなって
いた。これを解決するための手段のひとつとして多層配
線構造が開発されてきた。
【０００３】図６は多層配線構造を有する半導体集積回
路装置を示す断面図であり、図７〜図１１は図６の半導
体集積回路装置の製造方法を示す工程断面図である。図
７〜図１１にしたがって順次説明を行う。まず図７にお
いて、半導体基板であるｐ型シリコン基板１にｐ型ウエ
ル２とｎ型ウエル３とを形成する。その後、素子形成領
域を電気的に分離するために、厚いシリコン酸化膜から
成る素子分離酸化膜４およびその下のｐ型不純物領域か
ら成る反転防止領域５を形成する。さらに、ｐ型ウエル
２の素子形成領域には１対のソースおよびドレイン領域
としてのｎ型不純物領域６を含むｎ型ＭＯＳトランジス
タを形成し、ｎ型ウエル３の素子形成領域には１対のソ
ースおよびドレイン領域としてのｐ型不純物領域７を含
むｐ型ＭＯＳトランジスタを形成する。その上にシリコ
ン酸化膜８を形成した後このシリコン酸化膜８にコンタ
クト孔を形成してｎ型不純物領域６およびｐ型不純物領
域７のそれぞれの表面を露出させる。
路装置を示す断面図であり、図７〜図１１は図６の半導
体集積回路装置の製造方法を示す工程断面図である。図
７〜図１１にしたがって順次説明を行う。まず図７にお
いて、半導体基板であるｐ型シリコン基板１にｐ型ウエ
ル２とｎ型ウエル３とを形成する。その後、素子形成領
域を電気的に分離するために、厚いシリコン酸化膜から
成る素子分離酸化膜４およびその下のｐ型不純物領域か
ら成る反転防止領域５を形成する。さらに、ｐ型ウエル
２の素子形成領域には１対のソースおよびドレイン領域
としてのｎ型不純物領域６を含むｎ型ＭＯＳトランジス
タを形成し、ｎ型ウエル３の素子形成領域には１対のソ
ースおよびドレイン領域としてのｐ型不純物領域７を含
むｐ型ＭＯＳトランジスタを形成する。その上にシリコ
ン酸化膜８を形成した後このシリコン酸化膜８にコンタ
クト孔を形成してｎ型不純物領域６およびｐ型不純物領
域７のそれぞれの表面を露出させる。
【０００４】次に図８に示すように、シリコン酸化膜８
に形成されたコンタクト孔においてｎ型およびｐ型不純
物領域６，７に接するように、まず高融点金属を含むバ
リアメタル層９をスパッタリング法により形成する。次
にＣＶＤ法により全面にタングステン膜１０を形成した
のち全面エッチバックすることによりタングステン膜１
０をコンタクト孔内に埋め込む。さらに全面にスパッタ
リング法によりアルミニウム合金層１１、続いて高融点
金属を含む上層金属層１２を形成する。このバリアメタ
ル層９，アルミニウム合金層１１，上層金属層１２から
なる積層膜にフォトリソグラフィーによりパターンニン
グされたフォトレジスト膜（図示なし）をマスクとして
反応性イオンエッチングを行い第１配線層１３を形成す
る。
に形成されたコンタクト孔においてｎ型およびｐ型不純
物領域６，７に接するように、まず高融点金属を含むバ
リアメタル層９をスパッタリング法により形成する。次
にＣＶＤ法により全面にタングステン膜１０を形成した
のち全面エッチバックすることによりタングステン膜１
０をコンタクト孔内に埋め込む。さらに全面にスパッタ
リング法によりアルミニウム合金層１１、続いて高融点
金属を含む上層金属層１２を形成する。このバリアメタ
ル層９，アルミニウム合金層１１，上層金属層１２から
なる積層膜にフォトリソグラフィーによりパターンニン
グされたフォトレジスト膜（図示なし）をマスクとして
反応性イオンエッチングを行い第１配線層１３を形成す
る。
【０００５】次ぎに図９に示すように、全面に層間絶縁
膜１４を形成する。次ぎに図１０に示すように、層間絶
縁膜１４にフォトリソグラフィーおよび反応性イオンエ
ッチングを施し第１配線層１３上にスルーホール１５を
形成する。その後図１１に示すように、第２配線層１
６，第２層間絶縁膜１７，第３配線層１８を図８，９，
１０に示した工程と同様にして順次形成する。最後に図
６に示すように、第３配線層１８の表面を覆うようにパ
ッシベーション膜１９を形成する。
膜１４を形成する。次ぎに図１０に示すように、層間絶
縁膜１４にフォトリソグラフィーおよび反応性イオンエ
ッチングを施し第１配線層１３上にスルーホール１５を
形成する。その後図１１に示すように、第２配線層１
６，第２層間絶縁膜１７，第３配線層１８を図８，９，
１０に示した工程と同様にして順次形成する。最後に図
６に示すように、第３配線層１８の表面を覆うようにパ
ッシベーション膜１９を形成する。
【０００６】多層配線構造を有する半導体集積回路装置
は以上のようであるので、配線の多層化と共に各層表面
の凹凸は増加する一方である。これは転写、エッチン
グ、成膜等の工程において加工の妨げになるばかりでな
く、それらに起因する不良を招きデバイスの信頼性を低
下させることにもなる。これらのことより各層表面の凹
凸，つまり段差を低減するための平坦化プロセスは必要
不可欠なものとなってきており、種々の開発が成されて
きている。
は以上のようであるので、配線の多層化と共に各層表面
の凹凸は増加する一方である。これは転写、エッチン
グ、成膜等の工程において加工の妨げになるばかりでな
く、それらに起因する不良を招きデバイスの信頼性を低
下させることにもなる。これらのことより各層表面の凹
凸，つまり段差を低減するための平坦化プロセスは必要
不可欠なものとなってきており、種々の開発が成されて
きている。
【０００７】図１２と図１３は、図９に示す層間絶縁膜
１４の形成工程における従来の絶縁膜平坦化方法を示す
工程断面図である。図１２において、図９と同様に下地
層間絶縁膜であるシリコン酸化膜８上にアルミ等からな
る第１配線層１３を形成しそれを覆うように層間絶縁膜
であるＴＥＯＳ／Ｏ3系によるＣＶＤ酸化膜２０を形成
する。ＴＥＯＳ／Ｏ3系のＣＶＤ酸化膜２０を用いるこ
とでこの時点で層間絶縁膜の表面形状はかなり平坦化さ
れる。さらに平坦性を高めるために全面に有機ＳＯＧ膜
２１（有機シラノールＳｉ（ＯＨ）4−ｎＲｎ；Ｒ＝Ｃ
Ｈ3，Ｃ2Ｈ5…を有機溶剤に溶かした溶液）を塗布形成
し層間絶縁膜の表面の凹部分をより平坦化する。次に図
１３に示すように、有機ＳＯＧ膜２１とＣＶＤ酸化膜２
０との選択比を制御してＣＨＦ3／ＣＦ4ガスによる有機
ＳＯＧ膜２１の全面エッチングを行うことにより所望の
膜厚の平坦化された層間絶縁膜構造を得ることができ
る。
１４の形成工程における従来の絶縁膜平坦化方法を示す
工程断面図である。図１２において、図９と同様に下地
層間絶縁膜であるシリコン酸化膜８上にアルミ等からな
る第１配線層１３を形成しそれを覆うように層間絶縁膜
であるＴＥＯＳ／Ｏ3系によるＣＶＤ酸化膜２０を形成
する。ＴＥＯＳ／Ｏ3系のＣＶＤ酸化膜２０を用いるこ
とでこの時点で層間絶縁膜の表面形状はかなり平坦化さ
れる。さらに平坦性を高めるために全面に有機ＳＯＧ膜
２１（有機シラノールＳｉ（ＯＨ）4−ｎＲｎ；Ｒ＝Ｃ
Ｈ3，Ｃ2Ｈ5…を有機溶剤に溶かした溶液）を塗布形成
し層間絶縁膜の表面の凹部分をより平坦化する。次に図
１３に示すように、有機ＳＯＧ膜２１とＣＶＤ酸化膜２
０との選択比を制御してＣＨＦ3／ＣＦ4ガスによる有機
ＳＯＧ膜２１の全面エッチングを行うことにより所望の
膜厚の平坦化された層間絶縁膜構造を得ることができ
る。
【０００８】この平坦化のための有機ＳＯＧ膜２１の全
面エッチング工程の際、第１配線層１３上に有機ＳＯＧ
膜２１を残すと図１０に示した層間絶縁膜１４にスルー
ホール１５を形成する工程において、スルーホール１５
の側壁に有機ＳＯＧ膜２１が露出しそこから放出される
ガスにより接続抵抗等の電気特性が劣化するという問題
が生じる。このため第１配線層１３上に有機ＳＯＧ膜２
１が残らないように全面エッチングを制御する必要があ
った。しかし、全面エッチングにおけるエッチング量の
制御は難しいものである。特開平４−１６２５２２号公
報では窒素を含まない酸化膜をエッチングマーカーとし
て形成し、その上に窒化膜、塗布膜を積層した後全面エ
ッチングを行って窒素の発光スペクトルが消えたときを
エッチング終了点とすることによりエッチング量の制御
を行うことを開示している。
面エッチング工程の際、第１配線層１３上に有機ＳＯＧ
膜２１を残すと図１０に示した層間絶縁膜１４にスルー
ホール１５を形成する工程において、スルーホール１５
の側壁に有機ＳＯＧ膜２１が露出しそこから放出される
ガスにより接続抵抗等の電気特性が劣化するという問題
が生じる。このため第１配線層１３上に有機ＳＯＧ膜２
１が残らないように全面エッチングを制御する必要があ
った。しかし、全面エッチングにおけるエッチング量の
制御は難しいものである。特開平４−１６２５２２号公
報では窒素を含まない酸化膜をエッチングマーカーとし
て形成し、その上に窒化膜、塗布膜を積層した後全面エ
ッチングを行って窒素の発光スペクトルが消えたときを
エッチング終了点とすることによりエッチング量の制御
を行うことを開示している。
【０００９】また、図１４は図６に示す従来の半導体集
積回路装置におけるパッシベーション膜１９の形状を示
す断面図である。パッシベーション膜１９にはＳｉＮ膜
やＢＰＳＧ膜などのシリコン酸化膜が用いられている。
図に示すように、第３の配線層１８上にパッシベーショ
ン膜１９を形成するのであるがパッシベーション膜１９
の段差被覆性が悪いとパッシベーション膜１９はオーバ
ーハング形状となり、配線層１８間ではボイドが形成さ
れる。
積回路装置におけるパッシベーション膜１９の形状を示
す断面図である。パッシベーション膜１９にはＳｉＮ膜
やＢＰＳＧ膜などのシリコン酸化膜が用いられている。
図に示すように、第３の配線層１８上にパッシベーショ
ン膜１９を形成するのであるがパッシベーション膜１９
の段差被覆性が悪いとパッシベーション膜１９はオーバ
ーハング形状となり、配線層１８間ではボイドが形成さ
れる。
【００１０】
【発明が解決しようとする課題】従来の層間絶縁膜平坦
化方法は以上のようであり、有機ＳＯＧ膜２１に対して
第１配線層１３上に残らないように充分なオーバーエッ
チングを行うとＣＶＤ酸化膜２０の露出面積が増加す
る。ＣＶＤ酸化膜２０が露出するとこれを構成するＣＶ
Ｄ−ＳｉＯ2中より酸素が脱離し、この酸素により有機
ＳＯＧ膜２１のエッチングレートが増速するという問題
点があった。従って、前掲特開平４−１６２５２２号公
報で開示されているように、酸化膜をエッチングマーカ
ーとして有機ＳＯＧ膜のエッチング量の制御を行うこと
は困難であり、図１５に示すように、第１配線層１３上
だけでなくＣＶＤ酸化膜２０の凹部内の有機ＳＯＧ膜２
１も殆どエッチングされてなくなってしまう。その後、
図１６に示すようにＴＥＯＳ／Ｏ3系のＣＶＤ酸化膜２
２による層間絶縁膜を形成して層間絶縁膜１４とするの
であるが完全な平坦化は望めないという問題点があっ
た。
化方法は以上のようであり、有機ＳＯＧ膜２１に対して
第１配線層１３上に残らないように充分なオーバーエッ
チングを行うとＣＶＤ酸化膜２０の露出面積が増加す
る。ＣＶＤ酸化膜２０が露出するとこれを構成するＣＶ
Ｄ−ＳｉＯ2中より酸素が脱離し、この酸素により有機
ＳＯＧ膜２１のエッチングレートが増速するという問題
点があった。従って、前掲特開平４−１６２５２２号公
報で開示されているように、酸化膜をエッチングマーカ
ーとして有機ＳＯＧ膜のエッチング量の制御を行うこと
は困難であり、図１５に示すように、第１配線層１３上
だけでなくＣＶＤ酸化膜２０の凹部内の有機ＳＯＧ膜２
１も殆どエッチングされてなくなってしまう。その後、
図１６に示すようにＴＥＯＳ／Ｏ3系のＣＶＤ酸化膜２
２による層間絶縁膜を形成して層間絶縁膜１４とするの
であるが完全な平坦化は望めないという問題点があっ
た。
【００１１】また、図１４に示すようなパッシベーショ
ン膜１９の形状を有する従来の半導体集積回路装置をア
センブリしパッケージに封入した場合、この半導体集積
回路装置は封入剤により各方向から加圧され、パッシベ
ーション膜１９表面においても同様の力が加わる。とく
に、パッシベーション膜１９の段差部において段差に対
して垂直な方向からの力（図１４中、矢印）が加わわる
と、その力は間接的に第３配線層１８に加わることにな
り第３配線層１８はスライド（アルミスライド）して断
線し信頼性の低下を招くといった問題点があった。
ン膜１９の形状を有する従来の半導体集積回路装置をア
センブリしパッケージに封入した場合、この半導体集積
回路装置は封入剤により各方向から加圧され、パッシベ
ーション膜１９表面においても同様の力が加わる。とく
に、パッシベーション膜１９の段差部において段差に対
して垂直な方向からの力（図１４中、矢印）が加わわる
と、その力は間接的に第３配線層１８に加わることにな
り第３配線層１８はスライド（アルミスライド）して断
線し信頼性の低下を招くといった問題点があった。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、適正な全面エッチングが行え、
層間絶縁膜およびパッシベーション膜の平坦性を向上
し、信頼性の高い半導体集積回路装置およびその製造方
法を提供することを目的としている。
ためになされたもので、適正な全面エッチングが行え、
層間絶縁膜およびパッシベーション膜の平坦性を向上
し、信頼性の高い半導体集積回路装置およびその製造方
法を提供することを目的としている。
【００１３】
【課題を解決するための手段】この発明の請求項１に係
る半導体集積回路装置は、段差部を有する窒化膜および
上記窒化膜上の段差凹部にのみ埋め込まれ、表面を平坦
化する有機ＳＯＧ膜を備えたものである。
る半導体集積回路装置は、段差部を有する窒化膜および
上記窒化膜上の段差凹部にのみ埋め込まれ、表面を平坦
化する有機ＳＯＧ膜を備えたものである。
【００１４】また、この発明の請求項２に係る半導体集
積回路装置は、金属配線層間の層間絶縁膜が、全面に形
成された酸化膜と、上記酸化膜上に形成された窒化膜
と、上記窒化膜上に上記金属配線層上をのぞいて形成さ
れた有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ
膜上に形成された酸化膜とからなるものである。
積回路装置は、金属配線層間の層間絶縁膜が、全面に形
成された酸化膜と、上記酸化膜上に形成された窒化膜
と、上記窒化膜上に上記金属配線層上をのぞいて形成さ
れた有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ
膜上に形成された酸化膜とからなるものである。
【００１５】また、この発明の請求項３に係る半導体集
積回路装置は、パッシベーション膜が、全面に形成され
た窒化膜と、上記窒化膜上に金属配線層上をのぞいて形
成された有機ＳＯＧ膜と、更に上記窒化膜および有機Ｓ
ＯＧ膜上に形成された窒化膜または酸化膜とからなるも
のである。
積回路装置は、パッシベーション膜が、全面に形成され
た窒化膜と、上記窒化膜上に金属配線層上をのぞいて形
成された有機ＳＯＧ膜と、更に上記窒化膜および有機Ｓ
ＯＧ膜上に形成された窒化膜または酸化膜とからなるも
のである。
【００１６】また、この発明の請求項４に係る半導体集
積回路装置は、パッシベーション膜が、全面に形成され
た酸化膜と、上記酸化膜上に形成された窒化膜と、上記
窒化膜上に金属配線層上をのぞいて形成された有機ＳＯ
Ｇ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形成さ
れた窒化膜または酸化膜とからなるものである。
積回路装置は、パッシベーション膜が、全面に形成され
た酸化膜と、上記酸化膜上に形成された窒化膜と、上記
窒化膜上に金属配線層上をのぞいて形成された有機ＳＯ
Ｇ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形成さ
れた窒化膜または酸化膜とからなるものである。
【００１７】また、この発明の請求項５に係る半導体集
積回路装置の製造方法は、段差部を有する窒化膜を形成
する工程と、上記窒化膜上に有機ＳＯＧ膜を形成する工
程と、上記窒化膜が露出するまで上記有機ＳＯＧ膜を全
面エッチングする工程とを備えたものである。
積回路装置の製造方法は、段差部を有する窒化膜を形成
する工程と、上記窒化膜上に有機ＳＯＧ膜を形成する工
程と、上記窒化膜が露出するまで上記有機ＳＯＧ膜を全
面エッチングする工程とを備えたものである。
【００１８】また、この発明の請求項６に係る半導体集
積回路装置の製造方法は、有機ＳＯＧ膜の全面エッチン
グを上記有機ＳＯＧ膜の下層に形成されている窒化膜を
エッチングマーカーとして窒素の発光スペクトルの検出
時をエッチング終了点とすることによって行うようにし
たものである。
積回路装置の製造方法は、有機ＳＯＧ膜の全面エッチン
グを上記有機ＳＯＧ膜の下層に形成されている窒化膜を
エッチングマーカーとして窒素の発光スペクトルの検出
時をエッチング終了点とすることによって行うようにし
たものである。
【００１９】
【作用】この発明の半導体集積回路装置は、段差部を有
する基板上に形成された窒化膜および上記窒化膜上の段
差凹部にのみ埋め込まれ、表面を平坦化する有機ＳＯＧ
膜からなるようにしたので、段差が低減できる。
する基板上に形成された窒化膜および上記窒化膜上の段
差凹部にのみ埋め込まれ、表面を平坦化する有機ＳＯＧ
膜からなるようにしたので、段差が低減できる。
【００２０】また、金属配線層間の層間絶縁膜が、全面
に形成された酸化膜と、上記酸化膜上に形成された窒化
膜と、上記窒化膜上に上記金属配線層上をのぞいて形成
された有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯ
Ｇ膜上に形成された酸化膜とからなるので、段差が低減
し、金属配線層上にスルーホールを形成しても有機ＳＯ
Ｇ膜が露出することもない。
に形成された酸化膜と、上記酸化膜上に形成された窒化
膜と、上記窒化膜上に上記金属配線層上をのぞいて形成
された有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯ
Ｇ膜上に形成された酸化膜とからなるので、段差が低減
し、金属配線層上にスルーホールを形成しても有機ＳＯ
Ｇ膜が露出することもない。
【００２１】また、パッシベーション膜が、全面に形成
された窒化膜と、上記窒化膜上に金属配線層上をのぞい
て形成された有機ＳＯＧ膜と、更に上記窒化膜および有
機ＳＯＧ膜上に形成された窒化膜または酸化膜とからな
るので、パッシベーション膜の平坦性が向上しパッケー
ジングの際に加わる力を防止できる。
された窒化膜と、上記窒化膜上に金属配線層上をのぞい
て形成された有機ＳＯＧ膜と、更に上記窒化膜および有
機ＳＯＧ膜上に形成された窒化膜または酸化膜とからな
るので、パッシベーション膜の平坦性が向上しパッケー
ジングの際に加わる力を防止できる。
【００２２】また、パッシベーション膜が、全面に形成
された酸化膜と、上記酸化膜上に形成された窒化膜と、
上記窒化膜上に金属配線層上をのぞいて形成された有機
ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形
成された窒化膜または酸化膜とからなるので、パッシベ
ーション膜の平坦性が向上しパッケージングの際に加わ
る力を防止できるとともに金属配線層に対するストレス
を軽減できる。
された酸化膜と、上記酸化膜上に形成された窒化膜と、
上記窒化膜上に金属配線層上をのぞいて形成された有機
ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形
成された窒化膜または酸化膜とからなるので、パッシベ
ーション膜の平坦性が向上しパッケージングの際に加わ
る力を防止できるとともに金属配線層に対するストレス
を軽減できる。
【００２３】さらに、この発明の半導体集積回路装置の
製造方法は、段差部を有する窒化膜を形成する工程と、
上記窒化膜上に有機ＳＯＧ膜を形成する工程と、上記窒
化膜が露出するまで上記有機ＳＯＧ膜を全面エッチング
する工程とを備えるようにしたので、有機ＳＯＧ膜のオ
ーバーエッチングを行っても有機ＳＯＧ膜のエッチング
レートが増速することがない。
製造方法は、段差部を有する窒化膜を形成する工程と、
上記窒化膜上に有機ＳＯＧ膜を形成する工程と、上記窒
化膜が露出するまで上記有機ＳＯＧ膜を全面エッチング
する工程とを備えるようにしたので、有機ＳＯＧ膜のオ
ーバーエッチングを行っても有機ＳＯＧ膜のエッチング
レートが増速することがない。
【００２４】また、有機ＳＯＧ膜の全面エッチングを上
記有機ＳＯＧ膜の下層に形成されている窒化膜をエッチ
ングマーカーとして窒素の発光スペクトルの検出時をエ
ッチング終了点とすることによって行うようにしたの
で、ジャストエッチングの瞬間を容易に判断できる。
記有機ＳＯＧ膜の下層に形成されている窒化膜をエッチ
ングマーカーとして窒素の発光スペクトルの検出時をエ
ッチング終了点とすることによって行うようにしたの
で、ジャストエッチングの瞬間を容易に判断できる。
【００２５】
【実施例】以下、この発明の実施例を図を用いて説明す
る。従来の技術と同様のものについては同番号を付して
詳細な説明は省略する。実施例１．図１はこの発明の半
導体集積回路装置における層間絶縁膜を示す断面図であ
り、図２，図３はこの発明の層間絶縁膜の平坦化方法を
示す工程断面図である。図において、２３は第１配線層
１３によって出来た段差を有するＳｉＮ膜からなる層間
絶縁膜である。
る。従来の技術と同様のものについては同番号を付して
詳細な説明は省略する。実施例１．図１はこの発明の半
導体集積回路装置における層間絶縁膜を示す断面図であ
り、図２，図３はこの発明の層間絶縁膜の平坦化方法を
示す工程断面図である。図において、２３は第１配線層
１３によって出来た段差を有するＳｉＮ膜からなる層間
絶縁膜である。
【００２６】図２において、下地層間絶縁膜であるシリ
コン酸化膜８上にアルミ等からなる第１の配線層１３を
形成し、これを覆うようにＴＥＯＳ／Ｏ3系のＣＶＤ酸
化膜２０を形成し、続いてＳｉＮ膜２３を形成する。更
に、その上に有機ＳＯＧ膜２１を塗布形成する。次に、
図３に示すように有機ＳＯＧ膜２１を全面エッチングし
て所望の膜厚を有する平坦化された層間絶縁膜を形成す
る。このとき、ＣＶＤ酸化膜２０はＳｉＮ膜２３によっ
て覆われているので、第１配線層１３上の有機ＳＯＧ膜
２１を除去するために有機ＳＯＧ膜２１のオーバーエッ
チングを充分行ってもＣＶＤ酸化膜２０が露出すること
がない。従って、酸素の供給によって有機ＳＯＧ膜２１
のエッチングレートが増速することがなく良好な平坦化
形状が得られる。
コン酸化膜８上にアルミ等からなる第１の配線層１３を
形成し、これを覆うようにＴＥＯＳ／Ｏ3系のＣＶＤ酸
化膜２０を形成し、続いてＳｉＮ膜２３を形成する。更
に、その上に有機ＳＯＧ膜２１を塗布形成する。次に、
図３に示すように有機ＳＯＧ膜２１を全面エッチングし
て所望の膜厚を有する平坦化された層間絶縁膜を形成す
る。このとき、ＣＶＤ酸化膜２０はＳｉＮ膜２３によっ
て覆われているので、第１配線層１３上の有機ＳＯＧ膜
２１を除去するために有機ＳＯＧ膜２１のオーバーエッ
チングを充分行ってもＣＶＤ酸化膜２０が露出すること
がない。従って、酸素の供給によって有機ＳＯＧ膜２１
のエッチングレートが増速することがなく良好な平坦化
形状が得られる。
【００２７】また、有機ＳＯＧ膜２１を全面エッチング
する際、最初露出しているのは有機ＳＯＧ膜２１である
ため窒素の発光スペクトルはみられないが、全面エッチ
ングが進行しＳｉＮ膜２３が露出すると窒素の発光スペ
クトルがみられる。これにより第１配線層１３上での有
機ＳＯＧ膜２１のジャストエッチングの瞬間が判断で
き、全面エッチングにおけるエッチング量の制御が容易
にできる。その後、図１に示すようにＣＶＤ酸化膜２２
を形成することにより良好な平坦化形状を有する層間絶
縁膜が得られる。これは多層配線構造を有する半導体装
置のいずれの層間絶縁膜についても同様に適用すること
ができ、いずれの場合も同様の効果を奏する。
する際、最初露出しているのは有機ＳＯＧ膜２１である
ため窒素の発光スペクトルはみられないが、全面エッチ
ングが進行しＳｉＮ膜２３が露出すると窒素の発光スペ
クトルがみられる。これにより第１配線層１３上での有
機ＳＯＧ膜２１のジャストエッチングの瞬間が判断で
き、全面エッチングにおけるエッチング量の制御が容易
にできる。その後、図１に示すようにＣＶＤ酸化膜２２
を形成することにより良好な平坦化形状を有する層間絶
縁膜が得られる。これは多層配線構造を有する半導体装
置のいずれの層間絶縁膜についても同様に適用すること
ができ、いずれの場合も同様の効果を奏する。
【００２８】実施例２．図４はこの発明の半導体集積回
路装置におけるパッシベーション膜の構造を示す断面図
である。図に示すように、下地の層間絶縁膜１７上に最
上層のアルミ配線層である第３配線層１８が形成されて
おり、これを覆うようにパッシベーション膜であるＳｉ
Ｎ膜２５を形成したのち有機ＳＯＧ膜２１を塗布形成す
る。その後、有機ＳＯＧ膜２１を全面エッチングするこ
とによりパッシベーション膜の凹凸部を平坦化する。さ
らに、露出した有機ＳＯＧ膜２１による吸湿を防止する
ためにＳｉＮ膜またはＳｉＯ2膜２６を形成してパッシ
ベーション膜とする。
路装置におけるパッシベーション膜の構造を示す断面図
である。図に示すように、下地の層間絶縁膜１７上に最
上層のアルミ配線層である第３配線層１８が形成されて
おり、これを覆うようにパッシベーション膜であるＳｉ
Ｎ膜２５を形成したのち有機ＳＯＧ膜２１を塗布形成す
る。その後、有機ＳＯＧ膜２１を全面エッチングするこ
とによりパッシベーション膜の凹凸部を平坦化する。さ
らに、露出した有機ＳＯＧ膜２１による吸湿を防止する
ためにＳｉＮ膜またはＳｉＯ2膜２６を形成してパッシ
ベーション膜とする。
【００２９】この場合、ＳｉＮ膜２５により平坦化のた
めの有機ＳＯＧ膜２１の全面エッチングにおけるエッチ
ング量を容易に制御でき、上記実施例１と同様の効果が
あると共にパッケージングした場合においても、パッシ
ベーション膜の表面段差が平坦化されているので、段差
に対して垂直に加わる力はなく配線層１８に対しても力
は加わらない。従って、半導体集積回路装置のパッケー
ジング終了後のアルミスライドによる不良を軽減できる
効果がある。
めの有機ＳＯＧ膜２１の全面エッチングにおけるエッチ
ング量を容易に制御でき、上記実施例１と同様の効果が
あると共にパッケージングした場合においても、パッシ
ベーション膜の表面段差が平坦化されているので、段差
に対して垂直に加わる力はなく配線層１８に対しても力
は加わらない。従って、半導体集積回路装置のパッケー
ジング終了後のアルミスライドによる不良を軽減できる
効果がある。
【００３０】実施例３．上記実施例２ではパッシベーシ
ョン膜を３層としたものを示したが、図５に示すよう
に、ＢＰＳＧ等のシリコン酸化膜２４、ＳｉＮ膜２５、
有機ＳＯＧ膜２１、ＳｉＮ膜またはＳｉＯ2膜２６の４
層からなるパッシベーション膜としても良い。このと
き、有機ＳＯＧ膜２１下のパッシベーション膜をシリコ
ン酸化膜２４、ＳｉＮ膜２５からなる２層構造としてい
るため、ＳｉＮ膜のみを用いた場合よりも配線層１８に
対するストレスは小さくなり、上記実施例２に比べてス
トレスマイグレーションによる配線の不良がより軽減で
きる効果がある。また、ＳｉＮ膜２５により平坦化のた
めの有機ＳＯＧ膜２１の全面エッチングにおけるエッチ
ング量を容易に制御でき、上記実施例１と同様の効果が
ある。さらにパッケージングした場合においても、パッ
シベーション膜の表面段差が平坦化されているので、段
差に垂直に加わる力はなく配線層１８に対しても力は加
わらない。従って、半導体集積回路装置のパッケージン
グ終了後のアルミスライドによる不良を軽減でき、上記
実施例２と同様の効果がある。
ョン膜を３層としたものを示したが、図５に示すよう
に、ＢＰＳＧ等のシリコン酸化膜２４、ＳｉＮ膜２５、
有機ＳＯＧ膜２１、ＳｉＮ膜またはＳｉＯ2膜２６の４
層からなるパッシベーション膜としても良い。このと
き、有機ＳＯＧ膜２１下のパッシベーション膜をシリコ
ン酸化膜２４、ＳｉＮ膜２５からなる２層構造としてい
るため、ＳｉＮ膜のみを用いた場合よりも配線層１８に
対するストレスは小さくなり、上記実施例２に比べてス
トレスマイグレーションによる配線の不良がより軽減で
きる効果がある。また、ＳｉＮ膜２５により平坦化のた
めの有機ＳＯＧ膜２１の全面エッチングにおけるエッチ
ング量を容易に制御でき、上記実施例１と同様の効果が
ある。さらにパッケージングした場合においても、パッ
シベーション膜の表面段差が平坦化されているので、段
差に垂直に加わる力はなく配線層１８に対しても力は加
わらない。従って、半導体集積回路装置のパッケージン
グ終了後のアルミスライドによる不良を軽減でき、上記
実施例２と同様の効果がある。
【００３１】
【発明の効果】以上のようにこの発明によれば段差部を
有する窒化膜および上記窒化膜上の段差凹部にのみ埋め
込まれ、表面を平坦化する有機ＳＯＧ膜を備えるように
したので、膜の平坦性が向上するとともに信頼性の高い
半導体集積回路装置が得られる効果がある。
有する窒化膜および上記窒化膜上の段差凹部にのみ埋め
込まれ、表面を平坦化する有機ＳＯＧ膜を備えるように
したので、膜の平坦性が向上するとともに信頼性の高い
半導体集積回路装置が得られる効果がある。
【００３２】また、金属配線層間の層間絶縁膜が、全面
に形成された酸化膜と、上記酸化膜上に形成された窒化
膜と、上記窒化膜上に上記金属配線層上をのぞいて形成
された有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯ
Ｇ膜上に形成された酸化膜とからなるので、金属配線層
上にスルーホールを形成しても有機ＳＯＧ膜が露出する
こともなく、層間絶縁膜の平坦性が向上するとともに信
頼性の高い半導体集積回路装置が得られる効果がある。
に形成された酸化膜と、上記酸化膜上に形成された窒化
膜と、上記窒化膜上に上記金属配線層上をのぞいて形成
された有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯ
Ｇ膜上に形成された酸化膜とからなるので、金属配線層
上にスルーホールを形成しても有機ＳＯＧ膜が露出する
こともなく、層間絶縁膜の平坦性が向上するとともに信
頼性の高い半導体集積回路装置が得られる効果がある。
【００３３】また、パッシベーション膜が、全面に形成
された窒化膜と、上記窒化膜上に金属配線層上をのぞい
て形成された有機ＳＯＧ膜と、更に上記窒化膜および有
機ＳＯＧ膜上に形成された窒化膜または酸化膜とからな
るので、パッシベーション膜の平坦性が向上しパッケー
ジングの際に加わる力を防止でき、良好な配線層を有す
る信頼性の高い半導体集積回路装置が得られる効果があ
る。
された窒化膜と、上記窒化膜上に金属配線層上をのぞい
て形成された有機ＳＯＧ膜と、更に上記窒化膜および有
機ＳＯＧ膜上に形成された窒化膜または酸化膜とからな
るので、パッシベーション膜の平坦性が向上しパッケー
ジングの際に加わる力を防止でき、良好な配線層を有す
る信頼性の高い半導体集積回路装置が得られる効果があ
る。
【００３４】また、パッシベーション膜が、全面に形成
された酸化膜と、上記酸化膜上に形成された窒化膜と、
上記窒化膜上に金属配線層上をのぞいて形成された有機
ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形
成された窒化膜または酸化膜とからなるので、パッシベ
ーション膜の平坦性が向上しパッケージングの際に加わ
る力を防止できるとともに金属配線層に対するストレス
を軽減でき、良好な配線層を有する信頼性の高い半導体
集積回路装置が得られる効果がある。
された酸化膜と、上記酸化膜上に形成された窒化膜と、
上記窒化膜上に金属配線層上をのぞいて形成された有機
ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形
成された窒化膜または酸化膜とからなるので、パッシベ
ーション膜の平坦性が向上しパッケージングの際に加わ
る力を防止できるとともに金属配線層に対するストレス
を軽減でき、良好な配線層を有する信頼性の高い半導体
集積回路装置が得られる効果がある。
【００３５】さらに、この発明の半導体集積回路装置の
製造方法は、段差部を有する窒化膜を形成する工程と、
上記窒化膜上に有機ＳＯＧ膜を形成する工程と、上記窒
化膜が露出するまで上記有機ＳＯＧ膜を全面エッチング
する工程とを備えるようにしたので、有機ＳＯＧ膜のオ
ーバーエッチングを行っても有機ＳＯＧ膜のエッチング
レートが増速することがないので平坦性の良好な膜を形
成することができ、信頼性の高い半導体集積回路装置を
製造することができる効果がある。
製造方法は、段差部を有する窒化膜を形成する工程と、
上記窒化膜上に有機ＳＯＧ膜を形成する工程と、上記窒
化膜が露出するまで上記有機ＳＯＧ膜を全面エッチング
する工程とを備えるようにしたので、有機ＳＯＧ膜のオ
ーバーエッチングを行っても有機ＳＯＧ膜のエッチング
レートが増速することがないので平坦性の良好な膜を形
成することができ、信頼性の高い半導体集積回路装置を
製造することができる効果がある。
【００３６】また、有機ＳＯＧ膜の全面エッチングを上
記有機ＳＯＧ膜の下層に形成されている窒化膜をエッチ
ングマーカーとして窒素の発光スペクトルの検出時をエ
ッチング終了点とすることによって行うようにしたの
で、ジャストエッチングの瞬間を容易に判断できるの
で、全面エッチングにおけるエッチング量の制御を容易
に行える効果がある。
記有機ＳＯＧ膜の下層に形成されている窒化膜をエッチ
ングマーカーとして窒素の発光スペクトルの検出時をエ
ッチング終了点とすることによって行うようにしたの
で、ジャストエッチングの瞬間を容易に判断できるの
で、全面エッチングにおけるエッチング量の制御を容易
に行える効果がある。
【図１】 この発明の実施例１による半導体集積回路装
置の層間絶縁膜を示す断面図である。
置の層間絶縁膜を示す断面図である。
【図２】 この発明の実施例１による半導体集積回路装
置の層間絶縁膜の平坦化方法を示す一工程断面図であ
る。
置の層間絶縁膜の平坦化方法を示す一工程断面図であ
る。
【図３】 この発明の実施例１による半導体集積回路装
置の層間絶縁膜の平坦化方法を示す一工程断面図であ
る。
置の層間絶縁膜の平坦化方法を示す一工程断面図であ
る。
【図４】 この発明の実施例２による半導体集積回路装
置のパッシベーション膜を示す断面図である。
置のパッシベーション膜を示す断面図である。
【図５】 この発明の実施例３による半導体集積回路装
置の他のパッシベーション膜を示す断面図である。
置の他のパッシベーション膜を示す断面図である。
【図６】 多層配線構造を有する半導体集積回路装置を
示す断面図である。
示す断面図である。
【図７】 図６の半導体集積回路装置の製造方法を示す
一工程断面図である。
一工程断面図である。
【図８】 図６の半導体集積回路装置の製造方法を示す
一工程断面図である。
一工程断面図である。
【図９】 図６の半導体集積回路装置の製造方法を示す
一工程断面図である。
一工程断面図である。
【図１０】 図６の半導体集積回路装置の製造方法を示
す一工程断面図である。
す一工程断面図である。
【図１１】 図６の半導体集積回路装置の製造方法を示
す一工程断面図である。
す一工程断面図である。
【図１２】 従来の半導体集積回路装置の層間絶縁膜の
平坦化方法を示す一工程断面図である。
平坦化方法を示す一工程断面図である。
【図１３】 従来の半導体集積回路装置の層間絶縁膜の
平坦化方法を示す一工程断面図である。
平坦化方法を示す一工程断面図である。
【図１４】 従来の半導体集積回路装置のパッシベーシ
ョン膜を示す断面図である。
ョン膜を示す断面図である。
【図１５】 従来の半導体集積回路装置の層間絶縁膜の
平坦化方法の問題点を示す一工程断面図である。
平坦化方法の問題点を示す一工程断面図である。
【図１６】 従来の半導体集積回路装置の層間絶縁膜の
平坦化方法の問題点を示す一工程断面図である。
平坦化方法の問題点を示す一工程断面図である。
【符号の説明】 １ ｐ型シリコン基板、８ 下地層間絶縁膜、１３ 第
１配線層、１７ 第２層間絶縁膜、１８ 第３配線層、
２０，２２ ＣＶＤ酸化膜、２１ 有機ＳＯＧ膜、２
３，２５ ＳｉＮ膜、２４ シリコン酸化膜、２６ Ｓ
ｉＮ膜またはＳｉＯ2膜。
１配線層、１７ 第２層間絶縁膜、１８ 第３配線層、
２０，２２ ＣＶＤ酸化膜、２１ 有機ＳＯＧ膜、２
３，２５ ＳｉＮ膜、２４ シリコン酸化膜、２６ Ｓ
ｉＮ膜またはＳｉＯ2膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３０１ Ｎ
Claims (6)
- 【請求項１】 段差部を有する窒化膜および上記窒化膜
上の段差凹部にのみ埋め込まれ、表面を平坦化する有機
ＳＯＧ膜を備えた半導体集積回路装置。 - 【請求項２】 ２層以上の金属配線層を有する半導体集
積回路装置において、 上記金属配線層間の層間絶縁膜が、全面に形成された酸
化膜と、上記酸化膜上に形成された窒化膜と、上記窒化
膜上に上記金属配線層上をのぞいて形成された有機ＳＯ
Ｇ膜と、更に上記窒化膜および有機ＳＯＧ膜上に形成さ
れた酸化膜とからなることを特徴とする半導体集積回路
装置。 - 【請求項３】 金属配線層上にパッシベーション膜を有
する半導体集積回路装置において、 上記パッシベーション膜が、全面に形成された窒化膜
と、上記窒化膜上に上記金属配線層上をのぞいて形成さ
れた有機ＳＯＧ膜と、更に上記窒化膜および有機ＳＯＧ
膜上に形成された窒化膜または酸化膜とからなることを
特徴とする半導体集積回路装置。 - 【請求項４】 金属配線層上にパッシベーション膜を有
する半導体集積回路装置において、 上記パッシベーション膜が、全面に形成された酸化膜
と、上記酸化膜上に形成された窒化膜と、上記窒化膜上
に上記金属配線層上をのぞいて形成された有機ＳＯＧ膜
と、更に上記窒化膜および有機ＳＯＧ膜上に形成された
窒化膜または酸化膜とからなることを特徴とする半導体
集積回路装置。 - 【請求項５】 段差部を有する窒化膜を形成する工程
と、上記窒化膜上に有機ＳＯＧ膜を形成する工程と、上
記窒化膜が露出するまで上記有機ＳＯＧ膜を全面エッチ
ングする工程とを備えた半導体集積回路装置の製造方
法。 - 【請求項６】 有機ＳＯＧ膜の全面エッチングを上記有
機ＳＯＧ膜の下層に形成されている窒化膜をエッチング
マーカーとして窒素の発光スペクトルの検出時をエッチ
ング終了点とすることによって行うようにしたことを特
徴とする請求項５記載の半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151089A JPH0817923A (ja) | 1994-07-01 | 1994-07-01 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151089A JPH0817923A (ja) | 1994-07-01 | 1994-07-01 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817923A true JPH0817923A (ja) | 1996-01-19 |
Family
ID=15511095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6151089A Pending JPH0817923A (ja) | 1994-07-01 | 1994-07-01 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817923A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999056300A1 (fr) * | 1998-04-28 | 1999-11-04 | Matsushita Electric Industrial Co., Ltd. | Ecran a plasma et son procede de fabrication |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010157646A (ja) * | 2008-12-29 | 2010-07-15 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
-
1994
- 1994-07-01 JP JP6151089A patent/JPH0817923A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999056300A1 (fr) * | 1998-04-28 | 1999-11-04 | Matsushita Electric Industrial Co., Ltd. | Ecran a plasma et son procede de fabrication |
| US6433489B1 (en) | 1998-04-28 | 2002-08-13 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel and method for manufacturing the same |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010157646A (ja) * | 2008-12-29 | 2010-07-15 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41980E1 (en) | Semiconductor interconnect formed over an insulation and having moisture resistant material | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7242094B2 (en) | Semiconductor device having capacitor formed in multilayer wiring structure | |
| US6140238A (en) | Self-aligned copper interconnect structure and method of manufacturing same | |
| JP2003045969A (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| JPH08293551A (ja) | 半導体装置及びその製造方法 | |
| JP2001077150A (ja) | 半導体装置およびその製造方法 | |
| US6734561B2 (en) | Semiconductor device and a method of producing the same | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2005085929A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH08330417A (ja) | 半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JP3342359B2 (ja) | 半導体装置の製造方法 | |
| JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JPH0955424A (ja) | 多層配線の形成方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPH0547756A (ja) | 半導体装置の製造方法 | |
| KR0166826B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH06112335A (ja) | 半導体素子の製造方法 | |
| JP3481060B2 (ja) | 半導体装置とその製造方法 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081017 |
|
| LAPS | Cancellation because of no payment of annual fees |