KR102604652B1 - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR102604652B1
KR102604652B1 KR1020207019621A KR20207019621A KR102604652B1 KR 102604652 B1 KR102604652 B1 KR 102604652B1 KR 1020207019621 A KR1020207019621 A KR 1020207019621A KR 20207019621 A KR20207019621 A KR 20207019621A KR 102604652 B1 KR102604652 B1 KR 102604652B1
Authority
KR
South Korea
Prior art keywords
group
substrate
polymer
coating film
region
Prior art date
Application number
KR1020207019621A
Other languages
English (en)
Other versions
KR20200105666A (ko
Inventor
히토시 오사키
제프리 케멕
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=67218411&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102604652(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20200105666A publication Critical patent/KR20200105666A/ko
Application granted granted Critical
Publication of KR102604652B1 publication Critical patent/KR102604652B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명은, 서로 상이한 소재를 포함하는 복수종의 영역을 표층에 갖는 기재를 준비하는 공정과, 상기 기재에 있어서의 일부의 영역의 표면에, 이 일부의 영역의 표층에 존재하는 원자와 결합하는 제1 관능기를 포함하는 기를 주쇄 또는 측쇄의 말단에 갖는 제1 중합체를 함유하는 도막을 형성하는 공정과, 상기 도막 형성 공정 후의 기재의 표면에, 증착법을 사용한 박막 형성에 의해 원자층을 형성하는 공정을 구비하는 패턴 형성 방법이다. 상기 기재는, 금속 단체를 포함하는 영역과, 실리콘옥사이드를 포함하는 영역을 갖는 것이 바람직하다.

Description

패턴 형성 방법
본 발명은, 패턴 형성 방법에 관한 것이다.
반도체 디바이스의 더 한층의 미세화에 수반하여, 30nm 이하의 미세 패턴을 형성하는 기술이 요구되고 있다. 그러나, 종래의 리소그래피에 의한 방법으로는, 광학적 요인 등에 의해 기술적으로 곤란하게 되었다.
그래서, 소위 보텀업 기술을 사용하여 미세 패턴을 형성하는 것이 검토되고 있다. 이 보텀업 기술로서는, 중합체의 자기 조직화를 이용하는 방법 외에도, 미세한 영역을 표층에 갖는 기재를 선택적으로 수식하는 방법이 검토되고 있다. 이 선택적 수식 방법에는, 간편하면서 고선택적으로 표면 영역을 수식할 수 있는 재료가 필요하고, 다양한 것이 검토되고 있다(일본 특허 공개 제2016-25315호 공보, 일본 특허 공개 제2003-76036호 공보, ACS Nano, 9, 9, 8710, 2015, ACS Nano, 9, 9, 8651, 2015, Science, 318, 426, 2007 및 Langmuir, 21, 8234, 2005 참조).
일본 특허 공개 제2016-25315호 공보 일본 특허 공개 제2003-76036호 공보
ACS Nano, 9, 9, 8710, 2015 ACS Nano, 9, 9, 8651, 2015 Science, 318, 426, 2007 Langmuir, 21, 8234, 2005
최근에는, 기재의 표면에, 증착법을 사용한 박막 형성에 의해 원자층을 형성시킴으로써 패턴을 퇴적시키는 것이 행해지고 있고, 이 패턴의 퇴적이 영역 구별하여 고선택적으로 행해질 것이 요구되고 있다. 그러나, 상기 종래의 재료에서는, 저분자 재료이기 때문에, 기존 프로세스에서의 스핀 코팅법으로는 도공할 수 없어, 효율이 나쁜 랭뮤어-블로드젯 (Langmuir-Blodgett)법을 사용할 필요가 있고, 내열성이 떨어진다는 문제가 있다. 그 때문에, 점도가 크고, 내열성을 갖는 고분자 재료를 사용하는 것이 바람직하다. 한편, 고분자 재료는 입체 장애가 크기 때문에, 효율적으로 기재 표면을 수식할 수는 없고, 또한 충분한 선택성을 간단하게 찾아낼 수 있는 방법은 아직 알려져 있지 않다.
본 발명은 상술한 바와 같은 사정에 기초하여 이루어진 것이며, 그의 목적은, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있는 패턴 형성 방법을 제공하는 데 있다.
상기 과제를 해결하기 위해 이루어진 발명은, 서로 상이한 소재를 포함하는 복수의 영역을 표층에 갖는 기재(이하, 「기재 (X)」라고도 함)를 준비하는 공정(이하, 「기재 준비 공정」이라고도 함)과, 상기 기재 (X)에 있어서의 일부의 영역(이하, 「영역 (I)」이라고도 함)의 표면에, 이 영역 (I)의 표층에 존재하는 원자(이하, 「원자 (I)」이라고도 함)와 결합하는 제1 관능기(이하, 「관능기 (A)」라고도 함)를 포함하는 기(이하, 「기 (I)」이라고도 함)를 주쇄 또는 측쇄의 말단에 갖는 제1 중합체(이하, 「[A] 중합체」라고도 함)를 함유하는 도막(이하, 「도막 (P)」라고도 함)을 형성하는 공정(이하, 「도막 형성 공정」이라고도 함)과, 상기 도막 형성 공정 후의 기재 (X)의 표면에, 증착법을 사용한 박막 형성에 의해 원자층(이하, 「원자층 (Y)」라고도 함)을 형성하는 공정(이하, 「원자층 형성 공정」이라고도 함)을 구비하는 패턴 형성 방법이다.
본 발명의 패턴 형성 방법에 의하면, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있다. 따라서, 당해 패턴 형성 방법은, 앞으로 점점 미세화가 진행될 것으로 예상되는 반도체 디바이스의 가공 프로세스 등에 적합하게 사용할 수 있다.
도 1은, 본 발명의 패턴 형성 방법에 의해 기재 표면에 영역 선택적으로 원자층이 형성되는 것을 설명하는 모식도이다.
이하, 당해 패턴 형성 방법의 실시 형태에 대하여 상세하게 설명한다.
<패턴 형성 방법>
당해 패턴 형성 방법은 기재 준비 공정과, 도막 형성 공정과, 원자층 형성 공정을 구비한다.
당해 패턴 형성 방법은 상기 각 공정을 구비함으로써, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있다. 당해 패턴 형성 방법이 상기 구성을 구비함으로써 상기 효과를 발휘하는 이유에 대하여는 반드시 명확하지는 않지만, 예를 들어 이하와 같이 추정할 수 있다. 즉, 당해 패턴 형성 방법에 의하면, 기재에 있어서의 일부의 영역 (I)의 표층에 존재하는 원자 (I)과 결합하는 관능기 (A)를 포함하는 기 (I)을 주쇄 또는 측쇄의 말단에 갖는 [A] 중합체를 사용함으로써, 도 1에 도시한 바와 같이, 도막 형성 공정에 의해, 옥타데실포스폰산 등의 저분자를 사용한 자기 조직화 단분자막(Self-Assembled Monolayer(SAM))에 의한 랭뮤어-블로드젯법을 사용하는 경우와 비교하여, 상기 영역 (I)의 표면에, 보다 단시간에 보다 선택적으로, 증착법을 사용한 박막 형성을 억제하는 블로킹막을 형성할 수 있다. 그 결과, 원자층 형성 공정에 의해, 상기 영역 (I) 이외의 영역(이하, 「영역 (II)」라고도 함)에 선택적으로 원자층 (Y)를 형성할 수 있다. 이와 같이, 당해 패턴 형성 방법에 의하면, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있다.
또한, 당해 패턴 형성 방법은, 상기 원자층 형성 공정 후에, 상기 원자층 형성 공정 후의 기재 (X)에 있어서의 상기 도막 (P)와 이 도막 (P)의 표면에 형성된 원자층 (Y)를 에칭에 의해 제거하는 공정(이하, 「에칭 제거 공정」이라고도 함)을 더 구비하는 것이 바람직하다.
이하, 각 공정에 대하여 설명한다.
<기재 준비 공정>
본 공정에서는, 기재 (X)를 준비한다. 이 기재 (X)는 서로 상이한 소재를 포함하는 복수의 영역을 표층에 갖는다. 각 영역이 포함하는 소재가 「서로 상이한」이란, 각 소재가 조성, 성질 등에 있어서 서로 구별할 수 있고, 표층에 있어서의 원소의 존재 형태가 상이한 것 등을 의미한다.
기재 (X)는, 표층이 갖는 복수의 영역 중의 일부 영역 (I)과, 영역 (I) 이외의 영역 (II)를 갖는다.
영역 (I)의 표층에 존재하는 원자 (I)로서는, 예를 들어 금속 원자(이하, 「금속 원자 (a)」라고도 함), 비금속 원자(이하, 「비금속 원자 (b)」라고도 함) 등을 들 수 있다.
금속 원자 (a)로서는, 금속 원소의 원자라면 특별히 한정되지 않는다. 규소 및 붕소는 비금속이며, 금속 원자 (a)에 포함되지 않는다. 금속 원자 (a)로서는, 예를 들어 구리, 철, 아연, 코발트, 알루미늄, 주석, 텅스텐, 지르코늄, 티타늄, 탄탈, 게르마늄, 몰리브덴, 루테늄, 금, 은, 백금, 팔라듐, 니켈 등을 들 수 있다. 이들 중에서 구리, 티타늄, 코발트, 알루미늄 또는 텅스텐이 바람직하고, 구리가 보다 바람직하다.
금속 원자 (a)의 함유 형태로서는, 예를 들어 금속 단체, 합금, 도전성 질화물, 금속 산화물, 실리사이드 등을 들 수 있다.
금속 단체로서는, 예를 들어 구리, 철, 코발트, 텅스텐, 탄탈 등의 금속의 단체 등을 들 수 있다.
합금으로서는, 예를 들어 니켈-구리 합금, 코발트-니켈 합금, 금-은 합금 등을 들 수 있다.
도전성 질화물로서는, 예를 들어 질화탄탈, 질화티타늄, 질화철, 질화알루미늄 등을 들 수 있다.
금속 산화물로서는, 예를 들어 산화탄탈, 산화알루미늄, 산화철, 산화구리 등을 들 수 있다.
실리사이드로서는, 예를 들어 철실리사이드, 몰리브덴실리사이드 등을 들 수 있다.
이들 중에서 금속 단체가 바람직하고, 구리 단체가 보다 바람직하다.
비금속 원자 (b)로서는, 비금속 원소의 원자라면 특별히 한정되지 않는다. 비금속 원자 (b)로서는, 예를 들어 규소, 붕소, 탄소 등을 들 수 있다. 이들 중에서 규소 또는 탄소가 바람직하고, 규소가 보다 바람직하다.
비금속 원자 (b)의 함유 형태로서는, 예를 들어 비금속 단체, 비금속 산화물, 비금속 질화물, 비금속 질산화물, 비금속 탄화산화물 등을 들 수 있다.
비금속 단체로서는, 예를 들어 규소, 붕소, 탄소 등의 비금속의 단체 등을 들 수 있다.
비금속 산화물로서는, 예를 들어 실리콘옥사이드, 테트라에톡시실란(TEOS) 등의 테트라알콕시실란 등의 가수 분해성 실란의 가수 분해 축합물, 산화붕소 등을 들 수 있다.
비금속 질화물로서는, 예를 들어 질화규소, 질화붕소 등을 들 수 있다.
비금속 질산화물로서는, 예를 들어 질산화규소, 질산화붕소 등을 들 수 있다.
비금속 탄화산화물로서는, 예를 들어 탄화산화규소(SiOC) 등을 들 수 있다.
이들 중에서 비금속 산화물이 바람직하고, 규소 산화물이 보다 바람직하고, 실리콘옥사이드가 더욱 바람직하다.
기재 (X)로서는, 표층에 금속 원자 (a)가 존재하는 영역 (I)과, 표층에 금속 원자 (a)가 존재하지 않고 실질적으로 비금속 원자 (b)만을 포함하는 영역 (II)를 갖는 것이 바람직하고, 금속 단체를 포함하는 영역 (I)과, 비금속 산화물을 포함하는 영역 (II)를 갖는 것이 보다 바람직하고, 구리 단체를 포함하는 영역 (I)과, 실리콘옥사이드를 포함하는 영역 (II)를 갖는 것이 더욱 바람직하다.
기재 (X)의 표층에 있어서의 영역 (I) 및 영역 (II)의 존재 형상으로서는 특별히 한정되지 않고, 예를 들어 평면으로 보아 면상, 점상, 스트라이프상 등을 들 수 있다. 영역 (I) 및 영역 (II)의 크기는 특별히 한정되지 않고, 적절히 원하는 크기의 영역으로 할 수 있다.
기재 (X)의 형상으로서는, 특별히 한정되지 않고, 판상 등 적절히 원하는 형상으로 할 수 있다.
<도막 형성 공정>
본 공정에서는, 상기 기재 (X)에 있어서의 영역 (I)의 표면에, [A] 중합체를 함유하는 도막 (P)를 형성한다. 이 [A] 중합체는 주쇄 또는 측쇄의 말단에 기 (I)을 갖는다. 이 기 (I)은 영역 (I)의 표층에 존재하는 원자 (I)과 결합하는 관능기 (A)를 포함한다.
본 공정에 의해, 예를 들어 표층에 금속 원자 (a)를 포함하는 영역 (I)의 표면에, 금속 원자 (a)와 결합하는 관능기 (A)를 포함하는 기 (I)을 갖는 [A] 중합체를 함유하는 도막 (P)가 선택적으로 형성된다.
[도막 (P)]
도막 (P)는 [A] 중합체를 함유한다. 도막 (P)는, [A] 중합체 이외의 다른 성분을 함유하고 있어도 된다.
이하, 각 성분에 대하여 설명한다.
[[A] 중합체]
[A] 중합체는, 기 (I)을 주쇄 또는 측쇄의 말단에 갖는 중합체이다. 「주쇄」란, [A] 중합체를 구성하는 원자쇄 중 가장 긴 것을 말한다. 「측쇄」란, [A] 중합체를 구성하는 원자쇄 중 주쇄 이외의 것을 말한다. 기재 표면에 대한 원자층 형성의 영역 선택성을 보다 향상시키는 관점에서, [A] 중합체는, 기 (I)을 주쇄의 말단에 갖고 있는 것이 바람직하고, 주쇄의 한쪽 말단에 갖고 있는 것이 보다 바람직하다.
(기 (I))
기 (I)은 관능기 (A)를 포함하는 기이다. 관능기 (A)는 영역 (I)의 표층에 존재하는 원자 (I)과 결합한다. 이 결합으로서는, 예를 들어 화학 결합이며, 공유 결합, 이온 결합, 배위 결합, 수소 결합 등을 들 수 있다. 원자 (I)이 금속 원자 (a)인 경우, 금속 원자-관능기 (A)간의 결합력이 보다 큰 관점에서, 배위 결합이 바람직하다. 원자 (I)이 비금속 원자 (b)인 경우, 비금속 원자-관능기 (A)간의 결합력이 보다 큰 관점에서, 공유 결합 또는 수소 결합이 바람직하다.
관능기 (A)로서는, 원자 (I)이 금속 원자 (a)인 경우, 예를 들어 시아노기, 술파닐기, 에틸렌성 탄소-탄소 이중 결합 함유기, 옥사졸린환 함유기, 인산기, 에폭시기, 디술피드기 등을 들 수 있다. 이들 중에서 시아노기 또는 술파닐기가 바람직하다.
관능기 (A)로서는, 원자 (I)이 비금속 원자 (b)인 경우, 규소 원자와 공유 결합하거나 하는 관능기로서, 예를 들어 -SiRx(OR')3-x 등을 들 수 있다. R 및 R'는 각각 독립적으로 수소 원자 또는 탄소수 1 내지 20의 1가의 탄화수소기이다. x는 0 내지 3의 정수이다. 또한, 관능기 (A)로서는, Si-OH에 수소 결합하거나 하는 관능기로서, 예를 들어 비공유 전자쌍을 갖는 질소 원자를 포함하는 기 등을 들 수 있다. 비공유 전자쌍을 갖는 질소 원자로서는, 예를 들어 1 내지 3개의 수소 원자 이외의 원자가 단일 결합으로 결합되어 있는 질소 원자, 방향족 복소환기 중의 질소 원자 등을 들 수 있다. 상기 질소 원자를 포함하는 기로서는, 예를 들어 1급 아미노기, 2급 아미노기, 3급 아미노기, 질소 함유 방향족 복소환기 등을 들 수 있다.
[A] 중합체로서는, 예를 들어 기 (I)을 주쇄의 말단에 갖는 중합체(이하, 「[A1] 중합체」라고도 함), 기 (I)을 측쇄의 말단에 갖는 중합체(이하, 「[A2] 중합체」라고도 함) 등을 들 수 있다.
([A1] 중합체)
[A1] 중합체는, 기 (I)을 주쇄의 말단에 갖는 중합체이다. [A1] 중합체의 주쇄의 말단에 결합하는 기 (I)로서는, 예를 들어 하기 식 (1)로 표시되는 기(이하, 「기 (I-1)」이라고도 함) 등을 들 수 있다.
Figure 112020070385874-pct00001
상기 식 (1) 중, A1은 1가의 관능기 (A)이다. R1은 단결합, -O-, -S-, -NH- 또는 탄소수 1 내지 20의 2가의 유기기이다. *은 [A1] 중합체의 주쇄의 말단에 결합하는 부위를 나타낸다.
R1로 표시되는 탄소수 1 내지 20의 2가의 유기기로서는, 예를 들어 탄소수 1 내지 20의 2가의 탄화수소기, 이 탄화수소기의 탄소-탄소간에 2가의 헤테로 원자 함유기를 포함하는 기, 상기 탄화수소기 및 상기 2가의 헤테로 원자 함유기를 포함하는 기가 갖는 일부 또는 전부의 수소 원자를 1가의 헤테로 원자 함유기로 치환한 기 등을 들 수 있다.
「탄화수소기」에는, 쇄상 탄화수소기, 지환식 탄화수소기 및 방향족 탄화수소기가 포함된다. 이 「탄화수소기」는 포화 탄화수소기여도 불포화 탄화수소기여도 된다. 「쇄상 탄화수소기」란, 환상 구조를 포함하지 않고, 쇄상 구조만으로 구성된 탄화수소기를 말하고, 직쇄상 탄화수소기 및 분지상 탄화수소기의 양쪽을 포함한다. 「지환식 탄화수소기」란, 환 구조로서는 지환 구조만을 포함하고, 방향환 구조를 포함하지 않는 탄화수소기를 말하고, 단환의 지환식 탄화수소기 및 다환의 지환식 탄화수소기의 양쪽을 포함한다. 단, 지환 구조만으로 구성되어 있을 필요는 없고, 그 일부에 쇄상 구조를 포함하고 있어도 된다. 「방향족 탄화수소기」란, 환 구조로서 방향환 구조를 포함하는 탄화수소기를 말한다. 단, 방향환 구조만으로 구성되어 있을 필요는 없고, 그 일부에 쇄상 구조나 지환 구조를 포함하고 있어도 된다.
탄소수 1 내지 20의 2가의 탄화수소기로서는, 탄소수 1 내지 20의 2가의 쇄상 탄화수소기, 탄소수 3 내지 20의 2가의 지환식 탄화수소기, 탄소수 6 내지 20의 2가의 방향족 탄화수소기 등을 들 수 있다.
탄소수 1 내지 20의 2가의 쇄상 탄화수소기로서는, 예를 들어
메탄디일기, 에탄디일기, 프로판디일기, 부탄디일기 등의 알칸디일기;
에텐디일기, 프로펜디일기, 부텐디일기 등의 알켄디일기;
에틴디일기, 프로핀디일기, 부틴디일기 등의 알킨디일기 등을 들 수 있다.
탄소수 3 내지 20의 2가의 지환식 탄화수소기로서는, 예를 들어
시클로펜탄디일기, 시클로헥산디일기 등의 단환의 지환식 포화 탄화수소기;
시클로펜텐디일기, 시클로헥센디일기 등의 단환의 지환식 불포화 탄화수소기;
노르보르난디일기, 아다만탄디일기, 트리시클로데칸디일기 등의 다환의 지환식 포화 탄화수소기;
노르보르넨디일기, 트리시클로데센디일기 등의 다환의 지환식 불포화 탄화수소기 등을 들 수 있다.
탄소수 6 내지 20의 2가의 방향족 탄화수소기로서는, 예를 들어
벤젠디일기, 톨루엔디일기, 크실렌디일기, 나프탈렌디일기, 안트라센디일기 등의 아렌디일기;
벤젠디일메탄디일기, 벤젠디일에탄디일기, 나프탈렌디일메탄디일기, 안트라센디일메탄디일기 등의 아렌디일알칸디일기 등을 들 수 있다.
1가 및 2가의 헤테로 원자 함유기를 구성하는 헤테로 원자로서는, 예를 들어 산소 원자, 질소 원자, 황 원자, 인 원자, 규소 원자, 할로겐 원자 등을 들 수 있다. 할로겐 원자로서는, 불소 원자, 염소 원자, 브롬 원자, 요오드 원자 등을 들 수 있다.
2가의 헤테로 원자 함유기로서는, 예를 들어 -O-, -CO-, -S-, -CS-, -NR'-, 이들 중의 2개 이상을 조합한 기 등을 들 수 있다. R'는 수소 원자 또는 1가의 탄화수소기이다.
1가의 헤테로 원자 함유기로서는, 예를 들어 불소 원자, 염소 원자, 브롬 원자, 요오드 원자 등의 할로겐 원자, 히드록시기, 카르복시기, 시아노기, 아미노기, 술파닐기 등을 들 수 있다.
[A1] 중합체에 있어서의 기 (I)로서는, 원자 (I)이 금속 원자 (a)인 경우, 예를 들어 시아노알킬기, 술파닐알킬기, 알케닐기, 벤조옥사졸릴알킬기, 포스포노알킬기, 에폭시알킬기, 알킬디술피드알킬기 등을 들 수 있다.
[A1] 중합체에 있어서의 기 (I)로서는, 원자 (I)이 비금속 원자 (b)인 경우, 예를 들어 트리메톡시실릴알킬기, 아미노알킬술파닐기, 디아미노알킬술파닐기, 피리딜알킬술파닐기 등을 들 수 있다.
(구조 단위 (I))
[A1] 중합체는 주쇄 중에 통상, 단량체 (이하, 「단량체 (I)」이라고도 함)에서 유래하는 구조 단위(이하, 「구조 단위 (I)」이라고도 함)를 갖는다. [A1] 중합체는 구조 단위 (I)을 1종 또는 2종 이상 갖고 있어도 된다.
단량체 (I)로서는, 예를 들어 비닐 방향족 화합물, (메트)아크릴산 또는 (메트)아크릴산에스테르, 치환 또는 비치환된 에틸렌 등을 들 수 있다.
비닐 방향족 화합물로서는, 예를 들어
스티렌;
α-메틸스티렌, o-메틸스티렌, m-메틸스티렌, p-메틸스티렌, p-t-부틸스티렌, 2,4,6-트리메틸스티렌, p-메톡시스티렌, p-t-부톡시스티렌, o-비닐스티렌, m-비닐스티렌, p-비닐스티렌, o-히드록시스티렌, m-히드록시스티렌, p-히드록시스티렌, m-클로로메틸스티렌, p-클로로메틸스티렌, p-클로로스티렌, p-브로모스티렌, p-요오도스티렌, p-니트로스티렌, p-시아노스티렌 등의 치환 스티렌;
비닐나프탈렌, 메틸비닐나프탈렌, 비닐피렌 등의 치환 또는 비치환된 비닐기 함유 방향족 탄화수소 등을 들 수 있다.
(메트)아크릴산에스테르로서는, 예를 들어
(메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산t-부틸, (메트)아크릴산2-에틸헥실 등의 (메트)아크릴산알킬에스테르;
(메트)아크릴산시클로펜틸, (메트)아크릴산시클로헥실, (메트)아크릴산1-메틸시클로펜틸, (메트)아크릴산2-에틸아다만틸, (메트)아크릴산2-(아다만탄-1-일)프로필 등의 (메트)아크릴산시클로알킬에스테르;
(메트)아크릴산2-히드록시에틸, (메트)아크릴산3-히드록시아다만틸, (메트)아크릴산3-글리시딜프로필, (메트)아크릴산3-트리메틸실릴프로필 등의 (메트)아크릴산 치환 알킬에스테르 등을 들 수 있다.
치환 에틸렌으로서는, 예를 들어
프로펜, 부텐, 펜텐 등의 알켄;
비닐시클로펜탄, 비닐시클로헥산 등의 비닐시클로알칸;
시클로펜텐, 시클로헥센 등의 시클로알켄;
4-히드록시-1-부텐, 비닐글리시딜에테르, 비닐트리메틸실릴에테르 등을 들 수 있다.
단량체 (I)로서는, 증착법을 사용한 박막 형성에 대한 블로킹 성능을 보다 향상시키는 관점에서, 비닐 방향족 화합물이 바람직하고, 치환 또는 비치환된 스티렌이 보다 바람직하고, 비치환된 스티렌이 더욱 바람직하다.
([A2] 중합체)
[A2] 중합체는 기 (I)을 측쇄의 말단에 갖는 중합체이다. [A2] 중합체는, 예를 들어 하기 식 (2)로 표시되는 구조 단위(이하, 「구조 단위 (II)」라고도 함)를 갖는다. 하기 식 (2) 중의 A2-R2-가 측쇄의 말단의 기 (I)이다. [A2] 중합체는 구조 단위 (II)를 1종 또는 2종 이상 갖고 있어도 된다.
Figure 112020070385874-pct00002
상기 식 (2) 중, A2는 1가의 관능기 (A)이다. R2는 단결합, -O-, -S-, -NH- 또는 탄소수 1 내지 20의 2가의 유기기이다. R3은 수소 원자 또는 탄소수 1 내지 10의 1가의 유기기이다.
R2로 표시되는 탄소수 1 내지 20의 2가의 유기기로서는, 예를 들어 상기 식 (1)의 R1로서 예시한 탄소수 1 내지 20의 2가의 유기기와 동일한 기 등을 들 수 있다.
R2로서는, 단결합, 옥시알칸디일기 또는 카르보닐옥시알칸디일기가 바람직하다.
R3으로 표시되는 탄소수 1 내지 20의 1가의 유기기로서는, 예를 들어 상기 식 (1)의 R1로서 예시한 탄소수 1 내지 20의 2가의 유기기에 1개의 수소 원자를 첨가한 기 중, 탄소수가 1 내지 10인 것 등을 들 수 있다.
R3으로서는, 구조 단위 (II)를 부여하는 단량체의 공중합성이라는 관점에서, 수소 원자 또는 메틸기가 바람직하다.
구조 단위 (II)의 함유 비율의 하한으로서는, [A2] 중합체를 구성하는 전체 구조 단위에 대하여, 0.1몰％가 바람직하고, 1몰％가 보다 바람직하고, 2몰％가 더욱 바람직하다. 상기 함유 비율의 상한으로서는, 30몰％가 바람직하고, 15몰％가 보다 바람직하고, 10몰％가 더욱 바람직하다. [A] 중합체에 있어서의 각 구조 단위의 함유 비율은, [A] 중합체에 대하여 13C-NMR 측정을 행하여, 얻어진 스펙트럼에 있어서의 각 구조 단위에 대응하는 피크의 면적비로부터 구할 수 있다.
구조 단위 (II)는 블록 배열되어 있는 것이 바람직하다. [A2] 중합체는, 이 구조 단위 (II)의 블록을 중합체의 적어도 한쪽의 단부에 갖는 것이 바람직하고, 중합체의 한쪽의 단부에 갖는 것이 보다 바람직하다. [A2] 중합체가 구조 단위 (II)의 블록을 중합체의 한쪽의 단부에 가짐으로써, 기재 표면에 대한 원자층 형성의 영역 선택성을 보다 향상시킬 수 있다.
[A2] 중합체는 구조 단위 (II) 이외에도, 상술한 [A1] 중합체에 있어서의 구조 단위 (I)을 통상 갖는다. [A2] 중합체의 바람직한 구조로서는, 구조 단위 (I)을 포함하는 분자쇄의 한쪽 말단에 구조 단위 (II)의 블록이 결합되어 있는 구조이다. 이 때, 상기 분자쇄는, 구조 단위 (I)을 1종 또는 2종 이상을 갖고 있어도 되고, 또한 서로 상이한 구조를 갖는 구조 단위 (I)의 블록을 2종 이상 갖는 것이어도 된다.
[A] 중합체의 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산 중량 평균 분자량(Mw)의 하한으로서는, 1,000이 바람직하고, 2,000이 보다 바람직하고, 3,000이 더욱 바람직하다. 상기 Mw의 상한으로서는, 50,000이 바람직하고, 30,000이 보다 바람직하고, 15,000이 더욱 바람직하다.
[A] 중합체의 Mw의 GPC에 의한 폴리스티렌 환산 수평균 분자량(Mn)에 대한 비(분산도)의 상한으로서는, 5가 바람직하고, 2가 보다 바람직하고, 1.5가 더욱 바람직하고, 1.2가 특히 바람직하다.
본 명세서에 있어서의 중합체의 Mw 및 Mn은, 이하의 조건에 의한 GPC를 사용하여 측정되는 값이다.
GPC 칼럼: 도소(주)의 GPC 칼럼(「G2000HXL」 2개, 「G3000HXL」 1개 및 「G4000HXL」 1개)
용리액: 테트라히드로푸란
유량: 1.0mL/분
시료 농도: 1.0질량％
시료 주입량: 100μL
칼럼 온도: 40℃
검출기: 시차 굴절계
표준 물질: 단분산 폴리스티렌
([A] 중합체의 합성 방법)
[A1] 중합체는, 예를 들어 구조 단위 (I)을 부여하는 단량체를 리빙 음이온 중합 등에 의해, 적당한 용매 중에서 중합한 후, 3-브로모프로피오니트릴, 에틸렌술피드 등의 기 (I)을 부여하는 말단 정지제를 사용하여 중합 말단의 정지 반응을 행함으로써 합성할 수 있다.
[A2] 중합체는, 예를 들어 구조 단위 (I)을 부여하는 단량체 및 구조 단위 (II)를 부여하는 단량체 등을 사용하여, 음이온 중합, 양이온 중합, 라디칼 중합 등에 의해, 적당한 용매 중에서 중합함으로써 합성할 수 있다. 이들 중에서 구조 단위 (II)의 블록을 갖는 중합체를 얻기 위해서는, 음이온 중합이 바람직하고, 리빙 음이온 중합이 보다 바람직하다.
[다른 성분]
도막 (P)가 함유해도 되는 다른 성분으로서는, 예를 들어 계면 활성제, 산발생제, 염기 발생제, 가교제 등을 들 수 있다.
도막 형성 공정은 구체적으로는, 예를 들어 상기 기재 (X)의 표면 전체에, 상기 [A] 중합체 및 용매(이하, 「[B] 용매」라고도 함)를 함유하는 조성물(이하, 「조성물 (S)」라고도 함)을 도공하는 공정(이하, 「도공 공정」이라고도 함)과, 상기 도공 공정에 의해 형성된 도공막(이하, 「도공막 (Q)」라고도 함) 중 상기 영역 (I) 이외의 영역 (II)에 형성된 부분을 린스에 의해 제거하는 공정(이하, 「린스 제거 공정」이라고도 함)을 구비한다.
상기 린스 제거 공정 전 또는 상기 린스 제거 공정 후에, 상기 도공 공정 후의 기재 (X)를 가열하는 공정(이하, 「가열 공정」이라고도 함)을 구비하는 것이 바람직하다.
이하, 각 공정에 대하여 설명한다.
[도공 공정]
본 공정에서는, 상기 기재 (X)의 표면 전체에 조성물 (S)를 도공한다. 조성물 (S)는 [A] 중합체 및 [B] 용매를 함유한다. 조성물 (S)는 [A] 중합체 및 [B] 용매 이외에, 다른 성분을 함유하고 있어도 된다.
[A] 중합체의 함유 비율의 하한으로서는, 조성물 (S) 중의 [B] 용매 이외의 전체 성분에 대하여, 70질량％가 바람직하고, 80질량％가 보다 바람직하고, 90질량％가 더욱 바람직하다. 상기 함유 비율은 100질량％여도 된다. [A] 중합체는 1종 또는 2종 이상을 사용해도 된다.
([B] 용매)
[B] 용매로서는, 적어도 [A] 중합체 및 필요에 따라서 함유되는 다른 성분을 용해 또는 분산 가능한 용매라면 특별히 한정되지 않는다.
[B] 용매로서는, 예를 들어 알코올계 용매, 에테르계 용매, 케톤계 용매, 아미드계 용매, 에스테르계 용매, 탄화수소계 용매 등을 들 수 있다.
알코올계 용매로서는, 예를 들어
4-메틸-2-펜탄올, n-헥산올 등의 탄소수 1 내지 18의 지방족 모노알코올계 용매;
시클로헥산올 등의 탄소수 3 내지 18의 지환식 모노알코올계 용매;
1,2-프로필렌글리콜 등의 탄소수 2 내지 18의 다가 알코올계 용매;
프로필렌글리콜모노메틸에테르 등의 탄소수 3 내지 19의 다가 알코올 부분 에테르계 용매 등을 들 수 있다.
에테르계 용매로서는, 예를 들어
디에틸에테르, 디프로필에테르, 디부틸에테르, 디펜틸에테르, 디이소아밀에테르, 디헥실에테르, 디헵틸에테르 등의 디알킬에테르계 용매;
테트라히드로푸란, 테트라히드로피란 등의 환상 에테르계 용매;
디페닐에테르, 아니솔(메틸페닐에테르) 등의 방향환 함유 에테르계 용매 등을 들 수 있다.
케톤계 용매로서는, 예를 들어
아세톤, 메틸에틸케톤, 메틸-n-프로필케톤, 메틸-n-부틸케톤, 디에틸케톤, 메틸-iso-부틸케톤(MIBK), 메틸아밀케톤, 에틸-n-부틸케톤, 메틸-n-헥실케톤, 디-iso-부틸케톤, 트리메틸노나논 등의 쇄상 케톤계 용매;
시클로펜타논, 시클로헥사논, 시클로헵타논, 시클로옥타논, 메틸시클로헥사논 등의 환상케톤계 용매;
2,4-펜탄디온, 아세토닐아세톤, 아세토페논 등을 들 수 있다.
아미드계 용매로서는, 예를 들어
N,N'-디메틸이미다졸리디논, N-메틸피롤리돈 등의 환상 아미드계 용매;
N-메틸포름아미드, N,N-디메틸포름아미드, N,N-디에틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸프로피온아미드 등의 쇄상 아미드계 용매 등을 들 수 있다.
에스테르계 용매로서는, 예를 들어
아세트산에틸, 아세트산n-부틸 등의 아세트산에스테르계 용매;
락트산에틸, 락트산n-부틸 등의 락트산에스테르계 용매;
프로필렌글리콜아세테이트 등의 다가 알코올 카르복실레이트계 용매;
프로필렌글리콜모노메틸에테르아세테이트 등의 다가 알코올 부분 에테르카르복실레이트계 용매;
γ-부티로락톤, δ-발레로락톤 등의 락톤계 용매;
옥살산디에틸 등의 다가 카르복실산디에스테르계 용매;
디메틸카르보네이트, 디에틸카르보네이트, 에틸렌카르보네이트, 프로필렌카르보네이트 등의 카르보네이트계 용매 등을 들 수 있다.
탄화수소계 용매로서는, 예를 들어
n-펜탄, n-헥산 등의 탄소수 5 내지 12의 지방족 탄화수소계 용매;
톨루엔, 크실렌 등의 탄소수 6 내지 16의 방향족 탄화수소계 용매 등을 들 수 있다.
이들 중에서 에스테르계 용매가 바람직하고, 다가 알코올 부분 에테르카르복실레이트계 용매가 보다 바람직하고, 프로필렌글리콜모노메틸에테르아세테이트가 더욱 바람직하다. [B] 용매는 1종 또는 2종 이상을 사용해도 된다.
(다른 성분)
조성물 (S)가 함유해도 되는 다른 성분으로서는, 상기 도막 (P)가 함유해도 되는 다른 성분과 동일한 성분 등을 들 수 있다.
(조성물의 조제 방법)
조성물 (S)는, 예를 들어 [A] 중합체, [B] 용매 및 필요에 따라서 다른 성분을 소정의 비율로 혼합하고, 바람직하게는 0.45㎛ 정도의 세공을 갖는 고밀도 폴리에틸렌 필터 등으로 여과함으로써 조제할 수 있다. 조성물 (S) 중의 [B] 용매 이외의 전체 성분의 함유 비율의 하한으로서는, 0.1질량％가 바람직하고, 0.5질량％가 보다 바람직하고, 1질량％가 더욱 바람직하다. 상기 함유 비율의 상한으로서는, 30질량％가 바람직하고, 10질량％가 보다 바람직하고, 5질량％가 더욱 바람직하다.
[린스 제거 공정]
본 공정에서는, 상기 도공 공정에 의해 형성된 도공막 (Q) 중 상기 영역 (I) 이외의 영역 (II)에 형성된 부분을 린스에 의해 제거한다. 관능기 (A)가 결합되지 않은 영역 (II)에 형성된 도공막 (Q)가 린스에 의해 박리되어 제거된다.
린스에는, 통상 용매 등을 사용한다. 이 용매로서는, 예를 들어 상기 조성물 (S)의 [B] 용매로서 예시한 용매 등을 들 수 있다. 이들 용매로서는, 에스테르계 용매가 바람직하고, 다가 알코올 부분 에테르카르복실레이트계 용매가 보다 바람직하고, 프로필렌글리콜모노메틸에테르아세테이트가 더욱 바람직하다.
[가열 공정]
본 공정에서는, 상기 도공 공정 후의 기재 (X)를 가열(소성)한다. 가열에 의해, 영역 (I)의 원자 (I)과 관능기 (A)의 결합이 보다 촉진된다고 생각된다. 본 공정은, 상기 린스 제거 공정 전 및 린스 제거 공정 후의 어느 한쪽 또는 양쪽에서 행해도 된다. 이들 중에서, 린스 제거 공정 전에 행하는 것이 바람직하다.
기재 (X)를 가열하는 방법으로서는, 예를 들어 오븐, 핫 플레이트 등을 사용하는 방법 등을 들 수 있다. 가열 온도의 하한으로서는, 80℃가 바람직하고, 100℃가 더욱 바람직하고, 120℃가 더욱 바람직하고, 140℃가 특히 바람직하다. 가열 온도의 상한으로서는, 400℃가 바람직하고, 300℃가 더욱 바람직하고, 200℃가 더욱 바람직하고, 160℃가 특히 바람직하다. 가열 시간의 하한으로서는, 30초가 바람직하고, 60초가 보다 바람직하고, 120초가 더욱 바람직하다. 가열 시간의 상한으로서는, 120분이 바람직하고, 60분이 보다 바람직하고, 10분이 더욱 바람직하다.
이상과 같이 하여, 상기 영역 (I)의 표면에, 도막 (P)가 형성된다.
도막 형성 공정 후의 기재 (X)의 상기 영역 (I)의 표면에 있어서의 물의 정적 접촉각의 하한으로서는, 87°가 바람직하고, 90°가 보다 바람직하고, 95°가 더욱 바람직하고, 100°가 특히 바람직하다. 상기 정적 접촉각의 상한으로서는, 115°가 바람직하고, 110°가 보다 바람직하다.
<원자층 형성 공정>
본 공정에서는, 상기 도막 형성 공정 후의 기재 (X)의 표면에, 증착법을 사용한 박막 형성에 의해 원자층 (Y)를 형성한다.
본 공정에 의해, 영역 (I)에 형성된 박막 형성의 블로킹 성능이 우수한 도막 (P)의 표면 이외의 영역 (II)에, 선택적으로 원자층 (Y)가 형성된다.
증착법은, 박막의 원료를 포함하는 가스를 사용하는 방법이며, 기상 중에서의 화학 반응을 이용하여 박막 형성하는 방법이 바람직하게 사용된다.
증착법으로서는, 예를 들어 원자층 퇴적(ALD: Atomic Layer Deposition)법, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 물리 기상 성장(PVD: Physical Vapor Deposition)법, 펄스 레이저 퇴적(PLD: Pulse Laser Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 이온 플레이팅(Ion Plating)법 등을 들 수 있다. 이들 중에서 ALD법 또는 CVD법이 바람직하고, ALD법이 보다 바람직하다.
CVD법으로서는, 예를 들어 열 CVD, 플라스마 CVD, 광 CVD, 감압 CVD, 레이저 CVD 유기 금속 CVD(MOCVD) 등을 들 수 있다.
ALD법으로서는, 예를 들어 열 ALD법, 플라스마 ALD법 등을 들 수 있다.
형성되는 원자층 (Y)로서는, 예를 들어 금속층, 금속 산화물층, 금속 질화물층, 비금속 산화물층, 비금속 질화물층, 금속 비금속 산화물층, 금속 비금속 질화물층 등을 들 수 있다.
금속층으로서는, 예를 들어 알루미늄, 아연, 하프늄, 지르코늄, 티타늄, 탄탈, 인듐, 루테늄, 구리, 코발트, 텅스텐 등을 들 수 있다.
금속 산화물층으로서는, 예를 들어 알루미늄옥사이드, 아연옥사이드, 하프늄옥사이드, 지르코늄옥사이드, 티타늄옥사이드, 탄탈옥사이드, 하프늄-지르코늄옥사이드, 인듐옥사이드, 루테늄옥사이드 등을 들 수 있다.
금속 질화물층으로서는, 예를 들어 티타늄나이트라이드, 탄탈나이트라이드 등을 들 수 있다.
비금속 산화물층으로서는, 예를 들어 실리콘옥사이드 등을 들 수 있다.
비금속 질화물층으로서는, 예를 들어 실리콘나이트라이드 등을 들 수 있다.
금속 비금속 산화물층으로서는, 예를 들어 하프늄-실리콘옥사이드 등을 들 수 있다.
금속 비금속 질화물층으로서는, 예를 들어 탄탈-카본나이트라이드 등을 들 수 있다.
형성되는 원자층 (Y)의 평균 두께의 하한으로서는, 0.1nm가 바람직하고, 1nm가 보다 바람직하고, 2nm가 더욱 바람직하다. 상기 평균 두께의 상한으로서는, 500nm가 바람직하고, 100nm가 보다 바람직하고, 50nm가 더욱 바람직하다.
<에칭 제거 공정>
당해 패턴 형성 방법은, 보다 높은 영역 선택성을 발현시키기 위해서, 에칭 제거 공정을 구비하는 것이 바람직하다.
본 공정에서는, 상기 원자층 형성 공정 후의 기재 (X)에 있어서의 상기 도막 (P)와 이 도막 (P)의 표면에 형성된 원자층 (Y)를 에칭에 의해 제거한다. 본 공정에 의해, 영역 (I)의 표면에 형성되어 있었던 것이 제거된다.
에칭으로서는, 예를 들어 건식 에칭, 습식 에칭 등을 들 수 있다. 이들 중에서 건식 에칭이 바람직하다.
건식 에칭의 방법으로서는, 예를 들어 공지된 건식 에칭 장치를 사용하는 방법 등을 들 수 있다. 또한, 건식 에칭에 사용하는 소스 가스로서는, 예를 들어 CHF3, CF4, C2F6, C3F8, SF6 등의 불소계 가스, Cl2, BCl3 등의 염소계 가스, O2, O3 등의 산소계 가스, H2, NH3, CO, CO2, CH4, C2H2, C2H4, C2H6, C3H4, C3H6, C3H8, HF, HI, HBr, HCl, NO, NH3, BCl3 등의 환원성 가스, He, N2, Ar 등의 불활성 가스 등을 들 수 있다. 이들 가스는 혼합하여 사용할 수 있다. 이들 중에서 산소계 가스가 바람직하다.
이상과 같이 하여, 간편하면서 또한 높은 영역 선택성으로 원자층이 형성된 기재를 얻을 수 있다.
실시예
이하, 본 발명을 실시예에 기초하여 구체적으로 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 아니다. 각 물성값의 측정 방법을 하기에 나타낸다.
[분자량]
중합체의 Mw 및 Mn은, 겔 투과 크로마토그래피(GPC)에 의해 도소(주)의 GPC 칼럼(「G2000HXL」 2개, 「G3000HXL」 1개 및 「G4000HXL」 1개)을 사용하여, 이하의 조건에 의해 측정하였다.
용리액: 테트라히드로푸란(후지 필름 와코 쥰야쿠(주))
유량: 1.0mL/분
시료 농도: 1.0질량％
시료 주입량: 100μL
칼럼 온도: 40℃
검출기: 시차 굴절계
표준 물질: 단분산 폴리스티렌
<[A] 중합체의 합성>
[합성예 1]
500mL의 플라스크 반응 용기를 감압 건조시킨 후, 질소 분위기 하에 증류 탈수 처리를 행한 테트라히드로푸란(THF) 120g을 주입하고, -78℃까지 냉각시켰다. 이어서, 이 THF에 sec-부틸리튬(sec-BuLi)의 1N 시클로헥산 용액 2.38mL(2.30mmol)를 주입하고, 이어서 중합 금지제 제거를 위해 실리카겔에 의한 흡착 여과 분리와 증류 탈수 처리를 행한 스티렌 13.3mL(0.115mol)를 30분에 걸쳐 적하 주입하고, 중합계가 주황색인 것을 확인하였다. 이 적하 주입 시, 반응 용액의 내온이 -60℃ 이상이 되지 않도록 주의하였다. 적하 종료 후, 30분간 숙성하였다. 그 후, 3-브로모프로피오니트릴 0.19mL(2.30mmol)를 주입하고, 중합 말단의 정지 반응을 행하였다. 이 반응 용액을 실온까지 승온하고, 얻어진 반응 용액을 농축하여 메틸이소부틸케톤(MIBK)으로 치환하였다. 얻어진 용액에 옥살산 2질량％ 수용액 1,000g을 주입하여 교반하고, 정치 후, 하층의 수층을 제거하였다. 이 조작을 3회 반복하여, Li염을 제거하였다. 이어서, 초순수 1,000g을 주입하여 교반하고, 하층의 수층을 제거하였다. 이 조작을 3회 반복하여, 옥살산을 제거한 후, 용액을 농축하여 메탄올 500g 중에 적하함으로써 중합체를 석출시키고, 부흐너 깔때기로 고체를 회수하였다. 이 고체를 60℃에서 감압 건조시킴으로써 백색의 하기 식 (A-1)로 표시되는 중합체 11.9g을 얻었다. 이 중합체 (A-1)은 Mw가 5,600, Mn이 5,200, Mw/Mn이 1.08이었다.
Figure 112020070385874-pct00003
[합성예 2]
500mL의 플라스크 반응 용기를 감압 건조시킨 후, 질소 분위기 하에 증류 탈수 처리를 행한 THF 120g을 주입하고, -78℃까지 냉각시켰다. 이어서, 이 THF에 sec-부틸리튬(sec-BuLi)의 1N 시클로헥산 용액 2.38mL(2.31mmol)를 주입하고, 이어서 중합 금지제 제거를 위해 실리카겔에 의한 흡착 여과 분리와 증류 탈수 처리를 행한 스티렌 13.3mL(0.115mol)를 30분에 걸쳐 적하 주입하고, 중합계가 주황색인 것을 확인하였다. 이 적하 주입 시, 반응 용액의 내온이 -60℃ 이상이 되지 않도록 주의하였다. 적하 종료 후, 30분간 숙성하였다. 그 후, 말단 정지제로서의 에틸렌술피드 0.14mL(2.31mmol), 메탄올 1mL 및 p-메톡시페놀 0.3g을 첨가하고, 중합 말단의 정지 반응을 행하였다. 이 반응 용액을 실온까지 승온하고, 얻어진 반응 용액을 농축하여 메틸이소부틸케톤(MIBK)으로 치환하였다. 얻어진 용액에 옥살산 2질량％ 수용액 1,000g을 주입하여 교반하고, 정치 후, 하층의 수층을 제거하였다. 이 조작을 3회 반복하여, Li염을 제거하였다. 이어서, 초순수 1,000g을 주입하여 교반하고, 하층의 수층을 제거하였다. 이 조작을 3회 반복하여, 옥살산을 제거한 후, 용액을 농축하여 메탄올 500g 중에 적하함으로써 중합체를 석출시키고, 부흐너 깔때기로 고체를 회수하였다. 이 고체를 60℃에서 감압 건조시킴으로써 백색의 하기 식 (A-2)로 표시되는 중합체 11.0g을 얻었다. 이 중합체 (A-2)는 Mw가 5,300, Mn이 5,100, Mw/Mn이 1.04였다.
Figure 112020070385874-pct00004
<조성물 (S)의 조제>
조성물 (S)의 조제에 사용한 각 성분에 대하여 이하에 나타낸다.
[[A] 성분]
A-1: 상기 합성예 1에서 합성한 중합체
A-2: 상기 합성예 2에서 합성한 중합체
옥타데실포스폰산(ODPA): Sigma-Aldrich사
[[B] 용매]
B-1: 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)
B-2: tert-부탄올
[조제예 1]
[A] 성분으로서의 중합체 (A-1) 3.0g에, [B] 용매로서의 (B-1) 97.0g을 첨가하여 교반하고, 얻어진 혼합물을 0.45㎛의 세공을 갖는 고밀도 폴리에틸렌 필터로 여과하여, 조성물 (S-1)을 조제하였다.
[조제예 2]
[A] 성분으로서의 중합체 (A-2) 1.2g에, [B] 용매로서의 (B-1) 98.8g을 첨가하여 교반하고, 얻어진 혼합물을 0.45㎛의 세공을 갖는 고밀도 폴리에틸렌 필터로 여과하여, 조성물 (S-2)를 조제하였다.
[비교 조제예 1]
[A] 성분으로서의 옥타데실포스폰산 0.4g에, [B] 용매로서의 tert-부탄올 99.6g을 첨가하여 교반하고, 얻어진 혼합물을 0.45㎛의 세공을 갖는 고밀도 폴리에틸렌 필터로 여과하여, 조성물 (CS-1)을 조제하였다.
기재로서는, 통상적으로 구리 등의 금속 영역과 실리콘옥사이드 영역을 갖는 기판 등이 사용된다. 본 실시예에서는, 금속 기판과 실리콘옥사이드 기판을 사용하여, 각각의 기판에 대하여 평가를 행하였다.
<도막의 형성> (도막 구비 기재의 제작)
[제작예 1]
한 변이 2cm인 사각형의 구리 기판에 대하여 조성물 (S-1)을 1,500rpm으로 스핀 코팅하고, 150℃에서 180초간 소성하였다. 계속해서, PGMEA에 의해 린스하여 기판 표면에 미담지의 중합체를 제거하고, 구리 기판 (Cu-1)을 제작하였다.
[제작예 2]
한 변이 2cm인 사각형의 구리 기판에 대하여 조성물 (S-2)를 1,500rpm으로 스핀 코팅하고, 150℃에서 180초간 소성하였다. 계속해서, PGMEA에 의해 린스하여 기판 표면에 미담지의 중합체를 제거하고, 구리 기판 (Cu-2)를 제작하였다.
[비교 제작예 1]
한 변이 2cm인 사각형의 구리 기판을 30℃로 온도 조절한 조성물 (CS-1)에 72시간 침지한 후, 메탄올로 기판 표면을 린스하고, 구리 기판 (Cu-3)을 제작하였다.
[제작예 3 및 4 및 비교 제작예 2]
상기 제작예 1 및 2 그리고 비교 제작예 1과 동일한 수순을, 실리콘옥사이드 기판을 사용하여 실시하고, 실리콘옥사이드 기판 (Si-1) 내지 (Si-3)을 제작하였다.
(정적 접촉각의 측정)
상기 제작한 구리 기판 및 실리콘옥사이드 기판, 그리고 기준으로서의 미처리 구리 기판 및 실리콘옥사이드 기판의 표면에 있어서의 물의 정적 접촉각을 접촉각계(rame-hart instrument사의 「Goniometer Model400」)를 사용하여 측정하였다. 접촉각의 측정 결과를 하기 표 1에 나타낸다.
Figure 112020070385874-pct00005
상기 표 1의 결과로부터, 조성물 (S-1) 및 조성물 (S-2)를 사용하면, 구리 기판에 선택적으로 도막이 형성되는 것을 알 수 있다. 조성물 (CS-1)을 사용한 경우에도 구리 기판에 의해 선택적으로 도막이 형성되지만, 조성물 (S-1) 및 조성물 (S-2)쪽이 보다 도막의 형성성 및 구리 기판의 선택성이 높은 결과가 나타났다.
<원자층의 형성> (원자층 퇴적(ALD)법을 사용한 산화하프늄층 형성)
[실시예 1 및 2 및 비교예 1]
ALD 장치(Cambridge Nanotech Svannah)를 사용하고, 프리커서로서의 테트라키스(디메틸아미노)하프늄을 사용하여, 구리 기판 (Cu-1) 내지 (Cu-3) 및 미처리의 구리 기판에 대하여 산화하프늄층을 형성하였다.
[블로킹 성능 평가]
상기 ALD를 행한 구리 기판 (Cu-1) 내지 (Cu-3)에 대하여, 에너지 분산형 X선 분석(EDX)을 행하여, 각 구리 기판의 표면에 증착한 Hf량을 정량하고, 미처리 구리 기판의 표면에 증착한 Hf량을 기준으로 한 블로킹율(％)을 산출하였다. 산출식을 하기 식 (3)에 나타낸다.
블로킹율(％)=100-(각 구리 기판의 표면에 증착한 Hf량/미처리 구리 기판의 표면에 증착한 Hf량)*100···(3)
평가 결과를 하기 표 2에 나타낸다. 블로킹율이 높을수록, ALD에 의한 기판 표면 상에의 산화하프늄층의 형성을 억제하는 능력이 높은 것을 나타낸다.
Figure 112020070385874-pct00006
상기 표 2의 결과로부터 알 수 있는 바와 같이, 실시예의 패턴 형성 방법에 의하면, 비교예에 비해, 증착법을 사용한 박막 형성에 대한 보다 높은 블로킹 성능과, 보다 높은 영역 선택성을 발휘할 수 있다. 또한, 실시예의 패턴 형성 방법에 의하면, 비교예에 비해 보다 단시간에 공정을 행할 수 있다. 이와 같이, 당해 패턴 형성 방법에 의하면, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있다.
본 발명의 패턴 형성 방법에 의하면, 기재 표면에 간편하면서 또한 높은 영역 선택성으로 원자층을 형성할 수 있다. 따라서, 당해 패턴 형성 방법은, 금후 점점 미세화가 진행될 것으로 예상되는 반도체 디바이스의 가공 프로세스 등에 적합하게 사용할 수 있다.

Claims (6)

  1. 서로 상이한 소재를 포함하는 복수종의 영역을 표층에 갖는 기재를 준비하는 공정과,
    상기 기재에 있어서의 일부의 영역의 표면에, 이 일부의 영역의 표층에 존재하는 원자와 결합하는 제1 관능기를 포함하는 기를 주쇄 또는 측쇄의 말단에 갖는 제1 중합체를 함유하는 도막을 형성하는 공정과,
    상기 도막 형성 공정 후의 기재의 표면에, 증착법을 사용한 박막 형성에 의해 원자층을 형성하는 공정
    을 구비하고,
    상기 제1 중합체가 주쇄 중에 비닐 방향족 화합물, (메트)아크릴산 및 (메트)아크릴산에스테르로 이루어지는 군에서 선택되는 적어도 1종의 단량체에서 유래하는 구조 단위를 갖는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 기재가, 금속 단체(單體)를 포함하는 영역과, 실리콘옥사이드를 포함하는 영역을 갖는 패턴 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 중합체에 있어서의 제1 관능기가 금속 원자와 결합하는 패턴 형성 방법.
  4. 제1항 또는 제2항에 있어서, 상기 원자층 형성 공정 후에,
    상기 원자층 형성 공정 후의 기재에 있어서의 상기 도막과 이 도막의 표면에 형성된 원자층을 에칭에 의해 제거하는 공정
    을 더 구비하는 패턴 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 도막 형성 공정이,
    상기 기재의 표면 전체에, 상기 제1 중합체 및 용매를 함유하는 조성물을 도공하는 공정과,
    상기 도공 공정에 의해 형성된 도공막 중 상기 일부의 영역 이외의 영역에 형성된 부분을 린스에 의해 제거하는 공정
    을 구비하는 패턴 형성 방법.
  6. 제5항에 있어서, 상기 린스 제거 공정 전 또는 상기 린스 제거 공정 후에,
    상기 도공 공정 후의 기재를 가열하는 공정
    을 더 구비하는 패턴 형성 방법.
KR1020207019621A 2018-01-10 2019-01-09 패턴 형성 방법 KR102604652B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862615547P 2018-01-10 2018-01-10
US62/615,547 2018-01-10
PCT/JP2019/000375 WO2019139043A1 (ja) 2018-01-10 2019-01-09 パターン形成方法

Publications (2)

Publication Number Publication Date
KR20200105666A KR20200105666A (ko) 2020-09-08
KR102604652B1 true KR102604652B1 (ko) 2023-11-22

Family

ID=67218411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019621A KR102604652B1 (ko) 2018-01-10 2019-01-09 패턴 형성 방법

Country Status (4)

Country Link
US (1) US11195714B2 (ko)
JP (1) JP7226336B2 (ko)
KR (1) KR102604652B1 (ko)
WO (1) WO2019139043A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2021015030A1 (ja) * 2019-07-25 2021-01-28 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2023007137A (ja) * 2021-07-01 2023-01-18 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011505492A (ja) * 2007-11-21 2011-02-24 エントン インコーポレイテッド 耐変色性コーティング
US20130171433A1 (en) 2004-03-24 2013-07-04 Manfred Buck Patterning methods and products
US20190210061A1 (en) 2018-01-08 2019-07-11 Applied Materials, Inc. Methods And Apparatus For Cryogenic Gas Stream Assisted SAM-Based Selective Deposition

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4660700B2 (ja) 2001-09-03 2011-03-30 独立行政法人産業技術総合研究所 有機分子自己組織化膜のパターン形成方法
JP2007281150A (ja) * 2006-04-05 2007-10-25 Tokyo Electron Ltd 処理装置
JP6263450B2 (ja) 2014-07-24 2018-01-17 東京エレクトロン株式会社 有機単分子膜形成方法
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
US10358715B2 (en) * 2016-06-03 2019-07-23 Applied Materials, Inc. Integrated cluster tool for selective area deposition
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130171433A1 (en) 2004-03-24 2013-07-04 Manfred Buck Patterning methods and products
JP2011505492A (ja) * 2007-11-21 2011-02-24 エントン インコーポレイテッド 耐変色性コーティング
US20190210061A1 (en) 2018-01-08 2019-07-11 Applied Materials, Inc. Methods And Apparatus For Cryogenic Gas Stream Assisted SAM-Based Selective Deposition

Also Published As

Publication number Publication date
KR20200105666A (ko) 2020-09-08
JPWO2019139043A1 (ja) 2020-12-17
WO2019139043A1 (ja) 2019-07-18
US11195714B2 (en) 2021-12-07
US20200402789A1 (en) 2020-12-24
JP7226336B2 (ja) 2023-02-21

Similar Documents

Publication Publication Date Title
KR102604652B1 (ko) 패턴 형성 방법
JP7071661B2 (ja) カバー膜形成方法
JP7127713B2 (ja) 組成物
KR20130092510A (ko) 열적 어닐링 가공
WO2018043729A1 (ja) 組成物、基材表面の修飾方法及び選択的修飾方法、パターン形成方法、並びに重合体
KR20150095578A (ko) 패턴 형성용 조성물 및 패턴 형성 방법
JP6889381B2 (ja) 基材表面の選択的修飾方法及び組成物
JP7298428B2 (ja) パターン形成方法及びパターン化された基板
US20200369819A1 (en) Resin composition for forming phase-separated structure, method for producing structure including phase-separated structure, and block copolymer
WO2021095766A1 (ja) 組成物、基板の製造方法及び重合体
WO2020179918A1 (ja) 基板の製造方法及びブロック共重合体
US10923342B2 (en) Selective modification method of a base material surface
JP2022132189A (ja) 多層配線基板の製造方法、積層膜形成用キット及び組成物
WO2020250783A1 (ja) 組成物、基板の製造方法及び重合体
JP7081377B2 (ja) 組成物及び基板表面の修飾方法
JP7136182B2 (ja) 基材表面の修飾方法、組成物及び重合体
JP2022132188A (ja) 多層配線基板の製造方法、積層膜形成用キット及び組成物
JP7310471B2 (ja) パターン形成方法及び組成物
JP2023004530A (ja) 膜の製造方法
JP2022077356A (ja) 組成物、基材の製造方法及び基材表面の選択的修飾方法
JPWO2020071339A1 (ja) 基板の製造方法、組成物及び重合体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right