JPWO2019139043A1 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JPWO2019139043A1 JPWO2019139043A1 JP2019564719A JP2019564719A JPWO2019139043A1 JP WO2019139043 A1 JPWO2019139043 A1 JP WO2019139043A1 JP 2019564719 A JP2019564719 A JP 2019564719A JP 2019564719 A JP2019564719 A JP 2019564719A JP WO2019139043 A1 JPWO2019139043 A1 JP WO2019139043A1
- Authority
- JP
- Japan
- Prior art keywords
- group
- polymer
- base material
- examples
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Abstract
Description
当該パターン形成方法は、基材準備工程と、塗膜形成工程と、原子層形成工程とを備える。
以下、各工程について説明する。
本工程では、基材(X)を準備する。この基材(X)は、互いに異なる素材を含む複数の領域を表層に有する。各領域が含む素材が「互いに異なる」とは、各素材が組成、性質等において互いに区別することができ、表層における元素の存在形態が異なることなどを意味する。
合金としては、例えばニッケル−銅合金、コバルト−ニッケル合金、金−銀合金等が挙げられる。
導電性窒化物としては、例えば窒化タンタル、窒化チタン、窒化鉄、窒化アルミニウム等が挙げられる。
金属酸化物としては、例えば酸化タンタル、酸化アルミニウム、酸化鉄、酸化銅等が挙げられる。
シリサイドとしては、例えば鉄シリサイド、モリブデンシリサイド等が挙げられる。
これらの中で、金属単体が好ましく、銅単体がより好ましい。
非金属酸化物としては、例えばシリコンオキサイド、テトラエトキシシラン(TEOS)等のテトラアルコキシシランなどの加水分解性シランの加水分解縮合物、酸化ホウ素などが挙げられる。
非金属窒化物としては、例えば窒化ケイ素、窒化ホウ素等が挙げられる。
非金属窒酸化物としては、例えば窒酸化ケイ素、窒酸化ホウ素等が挙げられる。
非金属炭化酸化物としては、例えば炭化酸化ケイ素(SiOC)等が挙げられる。
これらの中で、非金属酸化物が好ましく、ケイ素酸化物がより好ましく、シリコンオキサイドがさらに好ましい。
本工程では、上記基材(X)における領域(I)の表面に、[A]重合体を含有する塗膜(P)を形成する。この[A]重合体は、主鎖又は側鎖の末端に基(I)を有する。この基(I)は、領域(I)の表層に存在する原子(I)と結合する官能基(A)を含む。
塗膜(P)は、[A]重合体を含有する。塗膜(P)は、[A]重合体以外の他の成分を含有していてもよい。
以下、各成分について説明する。
[A]重合体は、基(I)を主鎖又は側鎖の末端に有する重合体である。「主鎖」とは、[A]重合体を構成する原子鎖のうち最も長いものをいう。「側鎖」とは、[A]重合体を構成する原子鎖のうち主鎖以外のものをいう。基材表面に対する原子層形成の領域選択性をより向上させる観点から、[A]重合体は、基(I)を主鎖の末端に有していることが好ましく、主鎖の一方の末端に有していることがより好ましい。
基(I)は、官能基(A)を含む基である。官能基(A)は、領域(I)の表層に存在する原子(I)と結合する。この結合としては、例えば化学結合であり、共有結合、イオン結合、配位結合、水素結合等が挙げられる。原子(I)が金属原子(a)の場合、金属原子−官能基(A)間の結合力がより大きい観点から、配位結合が好ましい。原子(I)が非金属原子(b)の場合、非金属原子−官能基(A)間の結合力がより大きい観点から、共有結合又は水素結合が好ましい。
[A1]重合体は、基(I)を主鎖の末端に有する重合体である。[A1]重合体の主鎖の末端に結合する基(I)としては、例えば下記式(1)で表される基(以下、「基(I−1)」ともいう)等が挙げられる。
メタンジイル基、エタンジイル基、プロパンジイル基、ブタンジイル基等のアルカンジイル基;
エテンジイル基、プロペンジイル基、ブテンジイル基等のアルケンジイル基;
エチンジイル基、プロピンジイル基、ブチンジイル基等のアルキンジイル基などが挙げられる。
シクロペンタンジイル基、シクロヘキサンジイル基等の単環の脂環式飽和炭化水素基;
シクロペンテンジイル基、シクロヘキセンジイル基等の単環の脂環式不飽和炭化水素基;
ノルボルナンジイル基、アダマンタンジイル基、トリシクロデカンジイル基等の多環の脂環式飽和炭化水素基;
ノルボルネンジイル基、トリシクロデセンジイル基等の多環の脂環式不飽和炭化水素基などが挙げられる。
ベンゼンジイル基、トルエンジイル基、キシレンジイル基、ナフタレンジイル基、アントラセンジイル基等のアレーンジイル基;
ベンゼンジイルメタンジイル基、ベンゼンジイルエタンジイル基、ナフタレンジイルメタンジイル基、アントラセンジイルメタンジイル基等のアレーンジイルアルカンジイル基などが挙げられる。
[A1]重合体は主鎖中に通常、単量体(以下、「単量体(I)」ともいう)に由来する構造単位(以下、「構造単位(I)」ともいう)を有する。[A1]重合体は、構造単位(I)を1種又は2種以上有していてもよい。
スチレン;
α−メチルスチレン、o−メチルスチレン、m−メチルスチレン、p−メチルスチレン、p−t−ブチルスチレン、2,4,6−トリメチルスチレン、p−メトキシスチレン、p−t−ブトキシスチレン、o−ビニルスチレン、m−ビニルスチレン、p−ビニルスチレン、o−ヒドロキシスチレン、m−ヒドロキシスチレン、p−ヒドロキシスチレン、m−クロロメチルスチレン、p−クロロメチルスチレン、p−クロロスチレン、p−ブロモスチレン、p−ヨードスチレン、p−ニトロスチレン、p−シアノスチレン等の置換スチレン;
ビニルナフタレン、メチルビニルナフタレン、ビニルピレン等の置換又は非置換のビニル基含有芳香族炭化水素などが挙げられる。
(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸t−ブチル、(メタ)アクリル酸2−エチルヘキシル等の(メタ)アクリル酸アルキルエステル;
(メタ)アクリル酸シクロペンチル、(メタ)アクリル酸シクロヘキシル、(メタ)アクリル酸1−メチルシクロペンチル、(メタ)アクリル酸2−エチルアダマンチル、(メタ)アクリル酸2−(アダマンタン−1−イル)プロピル等の(メタ)アクリル酸シクロアルキルエステル;
(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸3−ヒドロキシアダマンチル、(メタ)アクリル酸3−グリシジルプロピル、(メタ)アクリル酸3−トリメチルシリルプロピル等の(メタ)アクリル酸置換アルキルエステルなどが挙げられる。
プロペン、ブテン、ペンテン等のアルケン;
ビニルシクロペンタン、ビニルシクロヘキサン等のビニルシクロアルカン;
シクロペンテン、シクロヘキセン等のシクロアルケン;
4−ヒドロキシ−1−ブテン、ビニルグリシジルエーテル、ビニルトリメチルシリルエーテル等が挙げられる。
[A2]重合体は、基(I)を側鎖の末端に有する重合体である。[A2]重合体は、例えば下記式(2)で表される構造単位(以下、「構造単位(II)」ともいう)を有する。下記式(2)中のA2−R2−が側鎖の末端の基(I)である。[A2]重合体は、構造単位(II)を1種又は2種以上有していてもよい。
GPCカラム:東ソー(株)のGPCカラム(「G2000HXL」2本、「G3000HXL」1本及び「G4000HXL」1本)
溶離液:テトラヒドロフラン
流量:1.0mL/分
試料濃度:1.0質量%
試料注入量:100μL
カラム温度:40℃
検出器:示差屈折計
標準物質:単分散ポリスチレン
[A1]重合体は、例えば構造単位(I)を与える単量体をリビングアニオン重合等により、適当な溶媒中で重合した後、3−ブロモプロピオニトリル、エチレンスルフィド等の基(I)を与える末端停止剤を用いて重合末端の停止反応を行うことにより合成することができる。
塗膜(P)が含有していてもよい他の成分としては、例えば界面活性剤、酸発生剤、塩基発生剤、架橋剤等が挙げられる。
以下、各工程について説明する。
本工程では、上記基材(X)の表面全体に、組成物(S)を塗工する。組成物(S)は、[A]重合体及び[B]溶媒を含有する。組成物(S)は、[A]重合体及び[B]溶媒以外に、他の成分を含有していてもよい。
[B]溶媒としては、少なくとも[A]重合体及び必要に応じて含有される他の成分を溶解又は分散可能な溶媒であれば特に限定されない。
4−メチル−2−ペンタノール、n−ヘキサノール等の炭素数1〜18の脂肪族モノアルコール系溶媒;
シクロヘキサノール等の炭素数3〜18の脂環式モノアルコール系溶媒;
1,2−プロピレングリコール等の炭素数2〜18の多価アルコール系溶媒;
プロピレングリコールモノメチルエーテル等の炭素数3〜19の多価アルコール部分エーテル系溶媒などが挙げられる。
ジエチルエーテル、ジプロピルエーテル、ジブチルエーテル、ジペンチルエーテル、ジイソアミルエーテル、ジヘキシルエーテル、ジヘプチルエーテル等のジアルキルエーテル系溶媒;
テトラヒドロフラン、テトラヒドロピラン等の環状エーテル系溶媒;
ジフェニルエーテル、アニソール(メチルフェニルエーテル)等の芳香環含有エーテル系溶媒などが挙げられる。
アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチル−n−ブチルケトン、ジエチルケトン、メチル−iso−ブチルケトン(MIBK)、メチルアミルケトン、エチル−n−ブチルケトン、メチル−n−ヘキシルケトン、ジ−iso−ブチルケトン、トリメチルノナノン等の鎖状ケトン系溶媒;
シクロペンタノン、シクロヘキサノン、シクロヘプタノン、シクロオクタノン、メチルシクロヘキサノン等の環状ケトン系溶媒;
2,4−ペンタンジオン、アセトニルアセトン、アセトフェノン等が挙げられる。
N,N’−ジメチルイミダゾリジノン、N−メチルピロリドン等の環状アミド系溶媒;
N−メチルホルムアミド、N,N−ジメチルホルムアミド、N,N−ジエチルホルムアミド、アセトアミド、N−メチルアセトアミド、N,N−ジメチルアセトアミド、N−メチルプロピオンアミド等の鎖状アミド系溶媒などが挙げられる。
酢酸エチル、酢酸n−ブチル等の酢酸エステル系溶媒;
乳酸エチル、乳酸n−ブチル等の乳酸エステル系溶媒;
プロピレングリコールアセテート等の多価アルコールカルボキシレート系溶媒;
プロピレングリコールモノメチルエーテルアセテート等の多価アルコール部分エーテルカルボキシレート系溶媒;
γ−ブチロラクトン、δ−バレロラクトン等のラクトン系溶媒;
シュウ酸ジエチル等の多価カルボン酸ジエステル系溶媒;
ジメチルカーボネート、ジエチルカーボネート、エチレンカーボネート、プロピレンカーボネート等のカーボネート系溶媒などが挙げられる。
n−ペンタン、n−ヘキサン等の炭素数5〜12の脂肪族炭化水素系溶媒;
トルエン、キシレン等の炭素数6〜16の芳香族炭化水素系溶媒等が挙げられる。
組成物(S)が含有していてもよい他の成分としては、上記塗膜(P)が含有してもよい他の成分と同様の成分等が挙げられる。
組成物(S)は、例えば[A]重合体、[B]溶媒及び必要に応じて他の成分を所定の割合で混合し、好ましくは0.45μm程度の細孔を有する高密度ポリエチレンフィルター等で濾過することにより調製することができる。組成物(S)中の[B]溶媒以外の全成分の含有割合の下限としては、0.1質量%が好ましく、0.5質量%がより好ましく、1質量%がさらに好ましい。上記含有割合の上限としては、30質量%が好ましく、10質量%がより好ましく、5質量%がさらに好ましい。
本工程では、上記塗工工程により形成された塗工膜(Q)のうち上記領域(I)以外の領域(II)に形成された部分をリンスにより除去する。官能基(A)が結合していない領域(II)に形成された塗工膜(Q)がリンスにより剥離し除去される。
本工程では、上記塗工工程後の基材(X)を加熱(焼成)する。加熱により、領域(I)の原子(I)と官能基(A)との結合がより促進されると考えられる。本工程は、上記リンス除去工程前及びリンス除去工程後のいずれか一方又は両方で行ってもよい。これらの中で、リンス除去工程前に行うことが好ましい。
本工程では、上記塗膜形成工程後の基材(X)の表面に、蒸着法を用いた薄膜形成により原子層(Y)を形成する。
ALD法としては、例えば熱ALD法、プラズマALD法等が挙げられる。
金属酸化物層としては、例えばアルミニウムオキサイド、亜鉛オキサイド、ハフニウムオキサイド、ジルコニウムオキサイド、チタンオキサイド、タンタルオキサイド、ハフニウム−ジルコニウムオキサイド、インジウムオキサイド、ルテニウムオキサイド等が挙げられる。
金属窒化物層としては、例えばチタンナイトライド、タンタルナイトライド等が挙げられる。
非金属酸化物層としては、例えばシリコンオキサイド等が挙げられる。
非金属窒化物層としては、例えばシリコンナイトライド等が挙げられる。
金属非金属酸化物層としては例えばハフニウム−シリコンオキサイド等が挙げられる。
金属非金属窒化物層としては例えばタンタル−カーボンナイトライド等が挙げられる。
当該パターン形成方法は、より高い領域選択性を発現させるために、エッチング除去工程を備えることが好ましい。
重合体のMw及びMnは、ゲルパーミエーションクロマトグラフィー(GPC)により東ソー(株)のGPCカラム(「G2000HXL」2本、「G3000HXL」1本及び「G4000HXL」1本)を使用し、以下の条件により測定した。
溶離液:テトラヒドロフラン(富士フィルム和光純薬(株))
流量:1.0mL/分
試料濃度:1.0質量%
試料注入量:100μL
カラム温度:40℃
検出器:示差屈折計
標準物質:単分散ポリスチレン
[合成例1]
500mLのフラスコ反応容器を減圧乾燥した後、窒素雰囲気下、蒸留脱水処理を行ったテトラヒドロフラン(THF)120gを注入し、−78℃まで冷却した。次に、このTHFに、sec−ブチルリチウム(sec−BuLi)の1Nシクロヘキサン溶液2.38mL(2.30mmol)を注入し、次いで、重合禁止剤除去のためシリカゲルによる吸着濾別と蒸留脱水処理とを行ったスチレン13.3mL(0.115mol)を30分かけて滴下注入し、重合系が橙色であることを確認した。この滴下注入のとき、反応溶液の内温が−60℃以上にならないように注意した。滴下終了後、30分間熟成した。その後、3−ブロモプロピオニトリル0.19mL(2.30mmol)を注入し、重合末端の停止反応を行った。この反応溶液を室温まで昇温し、得られた反応溶液を濃縮してメチルイソブチルケトン(MIBK)で置換した。得られた溶液に、シュウ酸2質量%水溶液1,000gを注入し撹拌して、静置後、下層の水層を取り除いた。この操作を3回繰り返し、Li塩を除去した。次に、超純水1,000gを注入し撹拌して、下層の水層を取り除いた。この操作を3回繰り返し、シュウ酸を除去した後、溶液を濃縮してメタノール500g中に滴下することで重合体を析出させ、ブフナーロートにて固体を回収した。この固体を60℃で減圧乾燥させることで白色の下記式(A−1)で表される重合体11.9gを得た。この重合体(A−1)は、Mwが5,600、Mnが5,200、Mw/Mnが1.08であった。
500mLのフラスコ反応容器を減圧乾燥した後、窒素雰囲気下、蒸留脱水処理を行ったTHF120gを注入し、−78℃まで冷却した。次に、このTHFにsec−ブチルリチウム(sec−BuLi)の1Nシクロヘキサン溶液2.38mL(2.31mmol)を注入し、次いで、重合禁止剤除去のためシリカゲルによる吸着濾別と蒸留脱水処理とを行ったスチレン13.3mL(0.115mol)を30分かけて滴下注入し、重合系が橙色であることを確認した。この滴下注入のとき、反応溶液の内温が−60℃以上にならないように注意した。滴下終了後、30分間熟成した。その後、末端停止剤としてのエチレンスルフィド0.14mL(2.31mmol)、メタノール1mL及びp−メトキシフェノール0.3gを加え、重合末端の停止反応を行った。この反応溶液を室温まで昇温し、得られた反応溶液を濃縮してメチルイソブチルケトン(MIBK)で置換した。得られた溶液に、シュウ酸2質量%水溶液1,000gを注入し撹拌して、静置後、下層の水層を取り除いた。この操作を3回繰り返し、Li塩を除去した。次に、超純水1,000gを注入し撹拌して、下層の水層を取り除いた。この操作を3回繰り返し、シュウ酸を除去した後、溶液を濃縮してメタノール500g中に滴下することで重合体を析出させ、ブフナーロートにて固体を回収した。この固体を60℃で減圧乾燥させることで白色の下記式(A−2)で表される重合体11.0gを得た。この重合体(A−2)は、Mwが5,300、Mnが5,100、Mw/Mnが1.04であった。
組成物(S)の調製に用いた各成分について以下に示す。
A−1:上記合成例1で合成した重合体
A−2:上記合成例2で合成した重合体
オクタデシルホスホン酸(ODPA):Sigma−Aldrich社
B−1:プロピレングリコールモノメチルエーテルアセテート(PGMEA)
B−2:tert−ブタノール
[A]成分としての重合体(A−1)3.0gに、[B]溶媒としての(B−1)97.0gを加え、撹拌し、得られた混合物を0.45μmの細孔を有する高密度ポリエチレンフィルターで濾過して、組成物(S−1)を調製した。
[A]成分としての重合体(A−2)1.2gに、[B]溶媒としての(B−1)98.8gを加え、撹拌し、得られた混合物を0.45μmの細孔を有する高密度ポリエチレンフィルターで濾過して、組成物(S−2)を調製した。
[A]成分としてのオクタデシルホスホン酸0.4gに、[B]溶媒としてのtert−ブタノール99.6gを加え、撹拌し、得られた混合物を0.45μmの細孔を有する高密度ポリエチレンフィルターで濾過して、組成物(CS−1)を調製した。
[作製例1]
2cm角の銅基板に対して組成物(S−1)を1,500rpmにてスピンコートし、150℃で180秒間焼成した。続いて、PGMEAによりリンスし基板表面に未担持の重合体を除去し、銅基板(Cu−1)を作製した。
2cm角の銅基板に対して組成物(S−2)を1,500rpmにてスピンコートし、150℃で180秒間焼成した。続いて、PGMEAによりリンスし基板表面に未担持の重合体を除去し、銅基板(Cu−2)を作製した。
2cm角の銅基板を30℃に温調した組成物(CS−1)に72時間浸した後、メタノールで基板表面をリンスし、銅基板(Cu−3)を作製した。
上記作製例1及び2並びに比較作製例1と同様の手順を、シリコンオキサイド基板を用いて実施し、シリコンオキサイド基板(Si−1)〜(Si−3)を作製した。
上記作製した銅基板及びシリコンオキサイド基板、並びに基準としての未処理の銅基板及びシリコンオキサイド基板の表面における水の静的接触角を接触角計(rame−hart instrument社の「Goniometer Model400」)を使用して測定した。接触角の測定結果を下記表1に示す。
[実施例1及び2並びに比較例1]
ALD装置(Cambridge Nanotech Svannah)を使用し、プレカーサーとしてのテトラキス(ジメチルアミノ)ハフニウムを用い、銅基板(Cu−1)〜(Cu〜3)及び未処理の銅基板に対して酸化ハフニウム層を形成した。
上記ALDを行った銅基板(Cu−1)〜(Cu−3)について、エネルギー分散型X線分析(EDX)を行い、各銅基板の表面に蒸着したHf量を定量し、未処理の銅基板の表面に蒸着したHf量を基準としたブロッキング率(%)を算出した。算出式を下記式(3)に示す。
ブロッキング率(%)=100−(各銅基板の表面に蒸着したHf量/未処理の銅基板の表面に蒸着したHf量)*100 ・・・(3)
Claims (6)
- 互いに異なる素材を含む複数種の領域を表層に有する基材を準備する工程と、
上記基材における一部の領域の表面に、この一部の領域の表層に存在する原子と結合する第1官能基を含む基を主鎖又は側鎖の末端に有する第1重合体を含有する塗膜を形成する工程と、
上記塗膜形成工程後の基材の表面に、蒸着法を用いた薄膜形成により原子層を形成する工程と
を備えるパターン形成方法。 - 上記基材が、金属単体を含む領域と、シリコンオキサイドを含む領域とを有する請求項1に記載のパターン形成方法。
- 上記第1重合体における第1官能基が金属原子と結合する請求項1又は請求項2に記載のパターン形成方法。
- 上記原子層形成工程後に、
上記原子層形成工程後の基材における上記塗膜とこの塗膜の表面に形成された原子層とをエッチングにより除去する工程
をさらに備える請求項1、請求項2又は請求項3に記載のパターン形成方法。 - 上記塗膜形成工程が、
上記基材の表面全体に、上記第1重合体及び溶媒を含有する組成物を塗工する工程と、
上記塗工工程により形成された塗工膜のうち上記一部の領域以外の領域に形成された部分をリンスにより除去する工程と
を備える請求項1から請求項4のいずれか1項に記載のパターン形成方法。 - 上記リンス除去工程前又は上記リンス除去工程後に、
上記塗工工程後の基材を加熱する工程
をさらに備える請求項5に記載のパターン形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862615547P | 2018-01-10 | 2018-01-10 | |
US62/615,547 | 2018-01-10 | ||
PCT/JP2019/000375 WO2019139043A1 (ja) | 2018-01-10 | 2019-01-09 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019139043A1 true JPWO2019139043A1 (ja) | 2020-12-17 |
JP7226336B2 JP7226336B2 (ja) | 2023-02-21 |
Family
ID=67218411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019564719A Active JP7226336B2 (ja) | 2018-01-10 | 2019-01-09 | パターン形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11195714B2 (ja) |
JP (1) | JP7226336B2 (ja) |
KR (1) | KR102604652B1 (ja) |
WO (1) | WO2019139043A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6860605B2 (ja) * | 2019-03-18 | 2021-04-14 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
KR20220025925A (ko) * | 2019-07-25 | 2022-03-03 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
JP2023007137A (ja) * | 2021-07-01 | 2023-01-18 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011505492A (ja) * | 2007-11-21 | 2011-02-24 | エントン インコーポレイテッド | 耐変色性コーティング |
JP2017098539A (ja) * | 2015-10-21 | 2017-06-01 | ウルトラテック インク | 自己組織化単分子層を用いたald抑制層の形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4660700B2 (ja) | 2001-09-03 | 2011-03-30 | 独立行政法人産業技術総合研究所 | 有機分子自己組織化膜のパターン形成方法 |
GB0406841D0 (en) | 2004-03-26 | 2004-04-28 | Univ St Andrews | Surface patterning system |
JP2007281150A (ja) * | 2006-04-05 | 2007-10-25 | Tokyo Electron Ltd | 処理装置 |
JP6263450B2 (ja) | 2014-07-24 | 2018-01-17 | 東京エレクトロン株式会社 | 有機単分子膜形成方法 |
US10358715B2 (en) * | 2016-06-03 | 2019-07-23 | Applied Materials, Inc. | Integrated cluster tool for selective area deposition |
US11094535B2 (en) * | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
US11033930B2 (en) | 2018-01-08 | 2021-06-15 | Applied Materials, Inc. | Methods and apparatus for cryogenic gas stream assisted SAM-based selective deposition |
-
2019
- 2019-01-09 KR KR1020207019621A patent/KR102604652B1/ko active IP Right Grant
- 2019-01-09 JP JP2019564719A patent/JP7226336B2/ja active Active
- 2019-01-09 WO PCT/JP2019/000375 patent/WO2019139043A1/ja active Application Filing
-
2020
- 2020-07-07 US US16/922,010 patent/US11195714B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011505492A (ja) * | 2007-11-21 | 2011-02-24 | エントン インコーポレイテッド | 耐変色性コーティング |
JP2017098539A (ja) * | 2015-10-21 | 2017-06-01 | ウルトラテック インク | 自己組織化単分子層を用いたald抑制層の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US11195714B2 (en) | 2021-12-07 |
KR102604652B1 (ko) | 2023-11-22 |
JP7226336B2 (ja) | 2023-02-21 |
WO2019139043A1 (ja) | 2019-07-18 |
KR20200105666A (ko) | 2020-09-08 |
US20200402789A1 (en) | 2020-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11195714B2 (en) | Pattern-forming method | |
JP7071661B2 (ja) | カバー膜形成方法 | |
JP7127713B2 (ja) | 組成物 | |
WO2018043729A1 (ja) | 組成物、基材表面の修飾方法及び選択的修飾方法、パターン形成方法、並びに重合体 | |
JP6889381B2 (ja) | 基材表面の選択的修飾方法及び組成物 | |
JP7298428B2 (ja) | パターン形成方法及びパターン化された基板 | |
KR102123255B1 (ko) | 고온 열 어닐링 가공법 | |
WO2021095766A1 (ja) | 組成物、基板の製造方法及び重合体 | |
JP6905200B2 (ja) | 基材表面の選択的修飾方法 | |
JP7081377B2 (ja) | 組成物及び基板表面の修飾方法 | |
JP7136182B2 (ja) | 基材表面の修飾方法、組成物及び重合体 | |
WO2020250783A1 (ja) | 組成物、基板の製造方法及び重合体 | |
WO2020179918A1 (ja) | 基板の製造方法及びブロック共重合体 | |
JP7310471B2 (ja) | パターン形成方法及び組成物 | |
JP7184092B2 (ja) | 基板の製造方法、組成物及び重合体 | |
JP2022132189A (ja) | 多層配線基板の製造方法、積層膜形成用キット及び組成物 | |
JP2022132188A (ja) | 多層配線基板の製造方法、積層膜形成用キット及び組成物 | |
JP2023074176A (ja) | 基板の製造方法及び塗工液 | |
JP2022077356A (ja) | 組成物、基材の製造方法及び基材表面の選択的修飾方法 | |
JP2021116343A (ja) | 相分離構造形成用樹脂組成物、相分離構造を含む構造体の製造方法、及びブロックコポリマー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7226336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |