JP2022184550A - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2022184550A
JP2022184550A JP2021092474A JP2021092474A JP2022184550A JP 2022184550 A JP2022184550 A JP 2022184550A JP 2021092474 A JP2021092474 A JP 2021092474A JP 2021092474 A JP2021092474 A JP 2021092474A JP 2022184550 A JP2022184550 A JP 2022184550A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon film
recess
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021092474A
Other languages
English (en)
Inventor
豊 本山
Yutaka Motoyama
篤史 遠藤
Atsushi Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021092474A priority Critical patent/JP2022184550A/ja
Priority to KR1020220061830A priority patent/KR20220162617A/ko
Priority to US17/804,170 priority patent/US20220384184A1/en
Publication of JP2022184550A publication Critical patent/JP2022184550A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Figure 2022184550000001
【課題】凹部内の側面に凹凸があり、ボイドが発生し易い形状の凹部内への埋め込みの場合であっても、ボイドを発生させることなく膜を凹部内に埋め込むことができる。
【解決手段】表面に凹部が設けられた基板にシリコン含有ガスを供給し、前記凹部内にシリコン膜を堆積させる工程と、
前記基板に、前記凹部の深さ方向における上部と下部でエッチング量が異なる第１のエッチングプロファイルを有する第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
前記第１のエッチングガスの前記第１のエッチングプロファイルと異なる第２のエッチングプロファイルを有する第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
前記第２のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を有する。
【選択図】図６

Description

本発明は、半導体装置の製造方法及び基板処理装置に関する。
従来から、表面に凹部が形成された被処理体にシリコンを含有する成膜ガスを供給して凹部内にシリコン膜を形成する工程と、シリコン膜をエッチングするためのハロゲンガスと、ハロゲンガスによるエッチング後のシリコン膜の表面の荒れを抑えるための荒れ抑制ガスとを含む処理ガスを被処理体に供給し、更に処理ガスに熱エネルギーを与えて活性化させてエッチングを行い、凹部の開口幅を広げる工程とを繰り返し、凹部内にシリコン膜を充填する半導体装置の製造方法が知られている（例えば、特許文献１参照）。かかる埋め込み方法は、成膜（Deposition）とエッチング（Etching）を繰り返すことから、ＤＥＤ（Deposition Etch Deposition）プロセスと呼ばれている。
特開２０１７－２２８５８０号公報
凹部内の側面に凹凸があり、ボイドが発生し易い形状の凹部内への埋め込みの場合であっても、ボイドを発生させることなく膜を凹部内に埋め込むことができる半導体装置の製造方法及び基板処理装置を提供する。
上記目的を達成するため、本開示の態様に係る半導体装置の製造方法は、表面に凹部が設けられた基板にシリコン含有ガスを供給し、前記凹部内にシリコン膜を堆積させる工程と、
前記基板に、前記凹部の深さ方向における上部と下部でエッチング量が異なる第１のエッチングプロファイルを有する第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
前記第１のエッチングガスの前記第１のエッチングプロファイルと異なる第２のエッチングプロファイルを有する第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
前記第２のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を有する。
本開示によれば、ボイドを発生させることなく凹部内に膜を埋め込むことができる。
本開示の実施形態に係る基板処理装置を示した図である。 ウエハＷの表面に形成された凹部の形状の一例を示した図である。 一般的な従来のＤＥＤプロセスの一例を示した図である。 凹部が平坦な側面を有している場合のＤＥＤプロセスを示した図である。 凹部の側面が平坦面となっていない場合のＤＥＤプロセスの一例を示した図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示した図である。 第１のエッチングガス及び第２のエッチングガスの深さ方向におけるエッチングプロファイルを説明するための図である。 第１の実施形態に係る半導体装置の製造方法を示した処理フロー図である。 第２の実施形態に係る半導体装置の製造方法の一例を示した処理フロー図である。 第３の実施形態に係る半導体装置の製造方法の処理フローを示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は、本開示の実施形態に係る基板処理装置を示した図である。本実施形態では、基板処理装置を縦型熱処理装置として構成した例について説明する。なお、本開示に係る基板処理装置は、縦型熱処理装置に限定されず、成膜とエッチングを交互に行うことができる種々の基板処理装置に適用することができる。適用可能な基板処理装置には、枚葉式基板処理装置や、セミバッチ式の基板処理装置も含まれる。本実施形態においては、基板処理装置を縦型熱処理装置として構成した例を挙げて説明する。
縦型熱処理装置は半導体装置の論理素子を基板であるウエハＷに形成するために、ＤＥＤプロセスを行う。つまり、成膜処理及びエッチング処理をウエハＷに対して行う。この成膜処理は、熱ＣＶＤ（Chemical Vapor Deposition）による処理であり、エッチング処理はエッチングガスに熱エネルギーを供給して行われる反応性ガスエッチングである。
なお、製造する論理素子は、従来から製造されている論理素子に加えて、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の次の世代のトランジスタであるＦｉｎＦＥＴ等を用いた論理素子が含まれる。
縦型熱処理装置は、長手方向が垂直方向に向けられた略円筒状の真空容器である反応管１１を備えている。反応管１１は、内管１２と、当該内管１２を覆うとともに内管１２と一定の間隔を有するように形成された有天井の外管１３とから構成された二重管構造を有する。内管１２及び外管１３は、耐熱材料、例えば、石英により形成されている。反応管１１は、基板を処理する閉じられた空間を形成するから、処理室と呼んでもよい。
外管１３の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド１４が配置されている。マニホールド１４は、外管１３の下端と気密に接続されている。また、内管１２は、マニホールド１４の内壁から突出するとともに、マニホールド１４と一体に形成された支持リング１５に支持されている。
マニホールド１４の下方には蓋体１６が配置され、ボートエレベータ１０により蓋体１６は上昇位置と、下降位置との間で昇降自在に構成される。図１では、上昇位置に位置する状態の蓋体１６を示しており、この上昇位置において蓋体１６は、マニホールド１４の下方側の反応管１１の開口部１７を閉鎖し、反応管１１内を気密にする。蓋体１６には、例えば、石英からなるウエハボート３が載置されている。ウエハボート３は、基板として処理される多数枚のウエハＷを、垂直方向に所定の間隔をおいて水平に保持可能に構成されている。反応管１１の周囲には、反応管１１を取り囲むように断熱体１８が設けられ、その内壁面には、例えば、加熱部である抵抗発熱体からなるヒーター１９が設けられており、反応管１１内を加熱することができる。
マニホールド１４において、上記の支持リング１５の下方側には、処理ガス導入管２１及びパージガス導入管３１が挿通され、各ガス導入管２１、３１の下流端は、内管１２内のウエハＷにガスを供給できるように配設されている。例えば処理ガス導入管２１の上流側は分岐して分岐路２２Ａ～２２Ｅを形成し、分岐路２２Ａ～２２Ｅの各上流端は、ジイソプロピルアミノシラン（ＤＩＰＡＳ）ガスの供給源２３Ａ、ジシラン（Ｓｉ２Ｈ６）ガスの供給源２３Ｂ、モノアミノシラン（ＳｉＨ４）ガスの供給源２３Ｃ、塩素（Ｃｌ２）ガスの供給源２３Ｄ、窒素（Ｎ２）ガスの供給源２３Ｅに接続されている。そして分岐路２２Ａ～２２Ｅには、各々ガス供給機構２４Ａ～２４Ｅが介設されている。ガス供給機構２４Ａ～２４Ｅは各々バルブやマスフローコントローラを備えており、ガス供給源２３Ａ～２３Ｅから処理ガス導入管２１へ供給される処理ガスの流量を各々制御できるように構成されている。
ＤＩＰＡＳガスは、ウエハＷの表面に形成された酸化シリコン膜の表面に第１のシード層を形成するためのシード層形成用のガスであり、ガス供給源２３Ａ及びガス供給機構２４ＡはＤＩＰＡＳガス供給部を構成する。
Ｓｉ２Ｈ６ガスは、第１のシード層の表面に第２のシード層を形成するためのシード層形成用のガスであり、ガス供給源２３Ｂ及びガス供給機構２４ＢはＳｉ２Ｈ６（ジシラン）ガス供給部を構成する。
ＤＩＰＡＳガス供給部及びジシランガス供給部は、シード層を形成するためのガス供給部であるので、シード層形成ガス供給部と呼んでもよい。
なお、本実施形態では、シード層形成用のガスを２種類用いる例を挙げて説明しているが、シード層形成用のガスは、いずれか１種類でもよい。また、シード層が既に形成されたウエハＷ上に成膜を行う場合には、シード層形成ガス供給部はなくてもよい。更に、シード層形成ガス供給部を用いる場合であっても、ＤＩＰＡＳガス及びＳｉ２Ｈ６ガス以外のガスを用いてもよい。このように、一例として挙げるＤＩＰＡＳガス供給部及びジシランガス供給部、更にシード層形成ガス供給部は、必要に応じて設けるようにしてよい。
ＳｉＨ４ガスは、ウエハＷにシリコン（Ｓｉ）膜を成膜するための成膜ガスであり、ガス供給源２３Ｃ及びガス供給機構２４Ｃはシリコン含有ガス供給部を構成する。なお、シリコン含有ガスは、成膜に用いられるガスであるため、シリコン含有ガス供給部を成膜ガス供給部と呼んでもよい。
Ｃｌ２ガスはＳｉ膜をエッチングするためのエッチングガスであり、ガス供給源２３Ｄ、ガス供給機構２４Ｄは塩素ガス供給部を構成する。Ｎ２ガスは、エッチングガスの凹部１４２の深さ方法におけるエッチングプロファイルを変化させるための希釈ガスであり、ガス供給源２３Ｅ及びガス供給機構２４Ｅは窒素ガス供給部を構成する。なお、塩素ガスと窒素ガスは同時にエッチングガスとして供給されるので、塩素ガス供給部及び窒素ガス供給部を一体的にエッチングガス供給部と呼んでもよい。
また、パージガス導入管３１の上流側は、パージガスである窒素（Ｎ２）ガスの供給源３２に接続されている。パージガス導入管３１には、ガス供給機構３３が介設されている。ガス供給機構３３はガス供給機構２４Ａ～２４Ｅと同様に構成され、導入管３１の下流側へのパージガスの流量を制御する。
またマニホールド１４には、支持リング１５の上方における側面に排気口２５が開口しており、内管１２で発生した排ガス等は内管１２と外管１３との間に形成された空間を通って当該排気口２５に排気される。排気口２５には排気管２６が気密に接続されている。排気管２６には、その上流側からバルブ２７と、真空ポンプ２８とがこの順に介設されている。バルブ２７の開度が調整されることによって、反応管１１内の圧力が所望の圧力に制御される。
縦型熱処理装置には、コンピュータにより構成された制御部３０が設けられており、制御部３０はプログラムを備えている。このプログラムは、ウエハＷに対して後述の一連の処理動作を行うことができるように、縦型熱処理装置１の各部に制御信号を出力して、当該各部の動作を制御することができるようにステップ群が組まれている。具体的には、ボートエレベータ１０による蓋体１６の昇降、ヒーター１９の出力（即ちウエハＷの温度）、バルブ２７の開度、ガス供給機構２４Ａ～２４Ｃ、３３による各ガスの反応管１１内への供給流量などが制御されるように、制御信号が出力される。このプログラムは例えばハードディスク、フレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク（ＭＯ）、メモリーカード等の記憶媒体に格納された状態で制御部３０に格納される。
図２は、ウエハＷの表面に形成された凹部の形状の一例を示した図である。図２に示されるように、ウエハＷの表面にはシリコン（Ｓｉ）層４１が設けられている。Ｓｉ層４１の表層は酸化されており、酸化シリコン膜４３が形成されている。また、深さＤ、開口幅Ｓの凹部４２が形成されている。凹部４２は、例えば、トレンチやスルーホールとして形成されるが、窪んだ形状であれば、形状は特に問わない。
図２において、凹部４２のアスペクト比は、Ｄ／Ｓとなる。凹部のアスペクト比は、例えば、２以上である。
まず、図２のような凹部４２に、ＤＥＤプロセスを適用して凹部４２にシリコン膜を埋め込む場合の一般的な方法について説明する。
図３は、一般的な従来のＤＥＤプロセスの一例を示した図である。
図３（ａ）は、表面に凹部４２を有するウエハＷの表面にシード層４４を形成するシード層形成工程を示した図である。シード層形成工程においては、表面の酸化シリコン膜４３の表面に、薄いシリコン膜がシード層４４として形成される。シード層４４の形成には、例えば、Ｓｉ２Ｈ６が成膜ガスとして用いられる。
図３（ｂ）は、１回目の成膜工程を示した図である。１回目の成膜工程では、例えば、ＳｉＨ４ガスが成膜ガスとして用いられ、ウエハＷの表面に形成され、凹部４２内にシリコン膜４５が堆積する。
図３（ｃ）は、エッチング工程の一例を示した図である。エッチング工程では、成膜したシリコン膜４５をエッチングし、開口幅を広げ、上端部が塞がらないようにする。そして、Ｖ字の断面をシリコン膜４５に形成する。
図３（ｄ）は、２回目の成膜工程である。２回目の成膜工程では、Ｖ字形状となったシリコン膜４５上に、新たなシリコン膜４５ａを堆積させ、凹部４２の全体にシリコン膜４５、４５ａを充填する。
かかる埋め込み方法が、ＤＥＤプロセスであり、高アスペクト比の凹部４２についても、ボイドなくシリコン膜４５、４５ａの埋め込みを行うことができる。
図４は、凹部４２が平坦な側面を有している場合のＤＥＤプロセスを示した図である。
図４（ａ）は、凹部４２の形状の一例を示した図である。図４（ａ）に示されるように、凹部４２は平坦な側面を有し、表面にはシード層４４が形成されている。
図４（ｂ）は、第１の成膜工程の一例を示した図である。シリコン含有ガスを供給し、凹部４２内にシリコン膜４５を堆積させる。これにより凹部４２の開口は狭くなる。
図４（ｃ）は、エッチング工程の一例を示した図である。エッチング工程では、凹部４２内に堆積したシリコン膜４５の断面をＶ字形状とする。これにより、開口が広くなる。
図４（ｄ）は、第２の成膜工程の一例を示した図である。開口が広くなり、ボイドを形成することなくシリコン膜４５ａでシリコン膜４５の開口部を埋め込み、凹部４２全体をボイドなくシリコン膜４５，４５ａで埋め込むことができる。
図５は、凹部４２ａの側面が凸部４２ｂを有し、平坦面となっていない場合のＤＥＤプロセスの一例を示した図である。
図５（ａ）は、凹部４２ａの形状の一例を示した図である。図５（ａ）に示されるように、凹部４２ａは、側面に凸部４２ｂを有し、側面が凹凸面となっている。
図５（ｂ）は、成膜工程の一例を示した図である。成膜工程においては、基本的にはコンフォーマルにシリコン膜が形成されるので、凹部４２ａの形状に沿い、凸部４２ｂの部分が内側に突出した形状でシリコン膜４５が形成される。
図５（ｃ）は、エッチング工程の一例を示した図である。エッチング工程においては、Ｖ字を形成するようにエッチングするため、上部が広く開口するが、その他の部分は、あまりエッチングされない。
図５（ｄ）は、第２の成膜工程の一例を示した図である。第２の成膜工程においては、凸部４２ｂの部分の開口が狭くなっているため、シリコン含有ガスが凹部４２ａの下方の窪み部４２ｃまで到達せず、凸部４２ｂの存在により窪み形状となっている窪み部４２ｃが埋め込まれず、ボイドが残ってしまう。
つまり、図３、４に示したＤＥＤプロセスを実行しても、凹凸を有する凹部４２ａの場合には、シリコン膜４５、４５ａを充填することができない。
凸部４２ｂは、加工精度の問題で形成される場合もあるし、そのような形状に形成する場合もある。いずれにせよ、実際のプロセスにおいて凹凸のある凹部４２ａが存在するので、このような凹部４２ａについても埋め込みが困難となる。
そこで、本開示では、凹凸のある凹部４２ａであっても、ボイドを発生させることなくシリコン膜を埋め込む方法を提案する。
図６は、本開示の実施形態に係る半導体装置の製造方法の一例を示した図である。図１及び図６を参照して、本実施形態に係る半導体装置の製造方法について説明する。
最初に、図２で説明したウエハＷが図示しない搬送機構によってウエハボート３に搬送されて保持される。その後、ウエハボート３が下降位置に位置する蓋体１６上に配置される。そして蓋体１６が上昇位置に向けて上昇し、ウエハボート３が反応管１１内に搬入され、蓋体１６によって反応管１１の開口部１７が閉鎖されて、当該反応管１１内が気密となる。続いて、反応管１１内にパージガスの供給が行われると共に反応管１１内が排気されて所定の圧力の真空雰囲気とされると共に、ヒーター１９によってウエハＷが所定の温度になるように加熱される。この時の温度は、ウエハＷ上にシリコン膜を堆積させるのに好適な所定の成膜温度に設定される。なお、ヒーター１９の温度制御は、制御部３０が行うようにしてよい。
例えば、ＳｉＨ４ガスを成膜ガスとして用いる場合には、４４０～５３０℃の範囲内であり、塩素のエッチングガスで制御可能な所定の温度に設定する。
図６（ａ）は、シード層形成工程の一例を示した図である。
ウエハＷを加熱後、パージガスの供給が停止し、反応管１１内にＤＩＰＡＳガスが供給される。このＤＩＰＡＳガスが、ウエハＷの酸化シリコン膜４３の表面に堆積し、酸化シリコン膜４３を被覆するようにシード層４４が形成される（図６（ａ）参照）。
然る後、ＤＩＰＡＳガスの供給が停止し、反応管１１内にパージガスが供給されて、反応管１１内からＤＩＰＡＳガスがパージされた後、反応管１１内にＳｉ２Ｈ６ガスが供給される。このＳｉ２Ｈ６ガスが第１のシード層上に堆積して、当該第１のシード層を被覆するように第２のシード層が形成される。その後、Ｓｉ２Ｈ６ガスの供給が停止し、反応管１１内にパージガスが供給されて、反応管１１内からＳｉ２Ｈ６ガスがパージされる。
図６（ｂ）は、第１の成膜工程の一例を示した図である。
シード層形成工程の後、パージガスの供給が停止し、反応管１１内にＳｉＨ４ガスが供給される。図６（ｂ）に示されるように、ＳｉＨ４ガスは第２のシード層上に堆積し、Ｓｉ膜４４が第２のシード層を被覆するようにウエハＷの表面全体に形成される。そして、ＳｉＨ４ガスの堆積が続けられ、Ｓｉ膜４５が成長する。つまり、Ｓｉ膜４５の膜厚が上昇する。そして、例えば図６（ｂ）に示すように、凹部４２ａ内の上部側がこのＳｉ膜４５によって閉塞される前に、ＳｉＨ４ガスの供給が停止する。この段階で凸部４２ｂの部分は、シリコン膜４５の対向間隔が非常に狭くなる。
上記のＳｉＨ４ガスの供給停止後に、反応管１１内にパージガスが供給され、反応管１１内からＳｉＨ４ガスがパージされる。
図６（ｃ）は、第１のエッチング工程の一例を示した図である。第１のエッチング工程においては、処理ガス導入管２１にガス供給源２３ＤからＣｌ２ガス及び、ガス供給源２３ＥからＮ２ガスが供給され、処理ガス導入管２１内で混合されて、反応管１１内のウエハＷに供給される（図１）。
Ｃｌ２ガスはＳｉ膜４５のエッチングガスであり、反応管１１内において加熱されて熱エネルギーが供給されることで、Ｃｌのラジカルなどの活性種を生じる。この活性種はＳｉに対する反応性が比較的高いため、ウエハＷの凹部４２内の下部へ達するまでに凹部４２の外側及び凹部４２内の上部側のＳｉと反応してＳｉＣｌ４（四塩化ケイ素）を生じ、Ｓｉ膜４５がエッチングされる。従って、凹部４２内の下部側のＳｉ膜４５の膜厚の減少に比べて、凹部４２内の上部側のＳｉ膜４５の膜厚の減少が大きくなるようにエッチングが行われ、凹部４２内の上部側の開口幅が拡大する。また１モルのＣｌ２から、２モルのＣｌラジカルが生成する。つまり比較的多くの活性種が生成するため、この開口幅の拡大を比較的大きな速度で進行させることができる。
この時、供給する窒素ガスの量を少なくし、Ｖ字の開口を広げるようにエッチングを行う。つまり、従来のＶ字形成に近い状態でエッチングを行う。
塩素ガスと窒素ガスの流量比は、例えば、塩素ガスの流量が窒素ガスの流量よりも多くなるように設定してもよい。例えば、塩素ガス：窒素ガスの流量比を、１０：１～９となるように設定してもよく、１０：４～８となるように設定してよく、１０：６～７となるように設定してもよい。
例えば、塩素ガスの流量が１ｓｌｍである場合に、窒素ガスの流量を０．６５ｓｌｍに設定してもよい。凹部４２ａ内の深さ方向において、上段が多く削れ、下段が少なく削れる塩素ガスの深さ方向におけるエッチングプロファイルをあまり変えずにエッチングを行うことができ、凹部４２ａ内のシリコン膜４５の開口を大きく広げることができる。
図６（ｄ）は、第２のエッチング工程の一例を示した図である。第２のエッチング工程では、Ｖ字が狭く、コンフォーマルに近いエッチングを行う。これにより、凹部４２ａ内の凸部４５ｂ、その下方の窪み部４２ｃの付近の開口を広げることができる。凸部４２ｂ及びその下方の窪み部４２ｃの開口を広げることにより、次の成膜において、窪み部４２ｃの部分までシリコン膜４５を到達させ、ボイドを発生させないように埋め込みが可能な状態となる。
第２のエッチング工程においても、処理ガス導入管２１にガス供給源２３ＤからＣｌ２ガス及び、ガス供給源２３ＥからＮ２ガスが供給され、処理ガス導入管２１内で混合されて、反応管１１内のウエハＷに供給される（図１）。
しかしながら、塩素ガスと窒素ガスとの混合比率を、第１のエッチングガスと異ならせている。第２のエッチングガスは、塩素の上部側の開口幅を大きくする効果を弱め、エッチングがコンフォーマルに近い状態となるように設定される。つまり、Ｖ字形状の中でも、開口幅が狭く、奥まで到達するようなエッチングプロファイルを有するように調整される。具体的には、窒素ガスの流量比を高めている。塩素ガスと窒素ガスとの流量比は、例えば、塩素ガス：窒素ガスが１：２～１０となるように設定してもよく、１：３～８となるように設定してもよく、１：４～７となるように設定してもよい。例えば、塩素ガスの流量が１ｓｌｍであるときに、窒素ガスの流用を５．７５ｓｌｍに設定してもよい。
このような、コンフォーマルに近いエッチングプロファイルを有する第２のエッチングガスでエッチングを行うことにより、凸部４２ｂより下方の開口幅を広げ、シリコン含有ガスが奥まで入り込める状態を作ることができる。
その後、反応管１１内へのＣｌ２ガス及びＮ２ガスの供給を停止させ、エッチング処理を終了させる。
次に、パージガスが供給されて、混合ガスが反応管１１から除去される。そして、所定時間経過後、パージガスの供給が停止する。
図６（ｅ）は、第２の成膜工程の一例を示した図である。第２の成膜工程においては、シリコン含有ガス、例えばＳｉＨ４ガスを供給し、エッチングされたシリコン膜４５上に新たなシリコン膜４５ａを堆積させる。その際、凹部４２ａ内の開口は下部まで十分な開口幅で開いているので、ボイドを発生させることなく凹部４２ａ内にシリコン膜４５ａを埋め込むことができる。
全ての凹部４２ａの埋め込みが終了したら、反応管１１内の温度を低下させる。プロセス中は、一定の成膜温度で維持されていたが、処理が終了したら、ウエハＷを取り出すために反応管１１内の温度を低下させる。これにより、ウエハＷが降温する。
続いて、蓋体１６が下降して反応管１１からウエハボート３が搬出された後、図示しない搬送機構によってウエハボート３からウエハＷが取り出され、１バッチのウエハＷの処理が終了する。処理中は、処理温度を一定とすることができるので、短時間で埋め込み処理を行うことができる。
このように、本実施形態に係る半導体装置の製造方法によれば、深さ方向において異なるエッチングプロファイルを有する２種類のエッチングガスを用いて２段階でエッチングを行うことにより、凹凸のある凹部４２ａであっても、エッチングで開口幅を広げ、ボイドを発生させることなく凹部４２ａへの埋め込みを行うことができる。
なお、図６においては、最初に強いＶ字のエッチングプロファイルを有する第１のエッチングガスで上部の開口幅を広げ、次にコンフォーマルに近く弱いＶ字のエッチングプロファイルを有する第２のエッチングガスで奥の開口幅を広げる例を挙げて説明したが、凹部４２ａの形状によっては、順序を逆にした方が良い場合も考えられる。
よって、そのような場合には、最初のエッチングで深くまで狭い開口を形成し、２段階目で上部の開口を広げるような２段階エッチングとしてもよい。更に、もっと別のエッチングプロファイルを有するエッチングガスや別のプロファイルを持つ希釈ガスを導入した２段階のエッチングプロセスを実施してもよい。
このように、本実施形態に係る半導体装置の製造方法によれば、凹部４２ａの凹凸形状に応じて、どのような手順で開口を形成したらよいかを検討し、それに応じて２段階のエッチング、必要に応じて３段階のエッチングをも行い、ボイドを発生させない開口を形成することが可能である。
次に、第１のエッチングガス及び第２のエッチングガスのエッチング特性について説明する。
図７は、第１のエッチングガス及び第２のエッチングガスの深さ方向におけるエッチングプロファイルを説明するための図である。
図７（ａ）は、図６における第１のエッチングガスの一例を示した図である。第１のエッチングガスは、窒素ガスの希釈量が低いガスである。図７（ａ）において、塩素／窒素が１ｓｌｍ／０．６５ｓｌｍである例が挙げられている。このように、第１のエッチングガスは、塩素の流量が窒素の流量よりも高くなるように混合して構成されてもよい。これにより、塩素ガス及び塩素ラジカルが有する上部の開口幅を広げるようなエッチングプロファイルがそのまま生かされ、強いＶ字の開口を形成することができる。
図７（ａ）では、３７５℃、３Ｔｏｒｒの条件下で第１のエッチングを行った場合のデータが示されている。具体的には、凹部の間のウエハの表面の箇所のシリコン膜の膜厚をｔｏｐ、凹部の側面の膜厚をｓｉｄｅ、凹部の底面上の膜厚をｂｏｔｔｏｍとすると、ｓｉｄｅ／ｔｏｐが１０６．４％に対し、ｂｏｔｔｏｍ／ｔｏｐは１４６．０％であり、Ｖ字が強く、上部の開口が大きく下部の方はあまりエッチングされないエッチングプロファイルを有する。このようなエッチングプロファイルは、凹部の上部の開口を大きく広げるのに有効である。
図７（ｂ）は、図６における第２のエッチングガスの一例を示した図である。第１のエッチングガスは、窒素ガスの希釈量が低いガスである。図７（ｂ）において、塩素／窒素が１ｓｌｍ／５．７５ｓｌｍである例が挙げられている。このように、第１のエッチングガスは、塩素の流量が窒素の流量よりも高くなるように混合して構成されてもよい。これにより、塩素ガス及び塩素ラジカルが有する上部のエッチング量が下部のエッチング量よりも著しく大きく、開口幅を広げるようなエッチングプロファイルがそのまま生かされ、強いＶ字の開口を形成することができる。
図７（ｂ）では、図７（ａ）と同様に、３７５℃、３Ｔｏｒｒの条件下で第２のエッチングを行った場合のデータが示されている。具体的には、凹部の間のウエハの表面の箇所のシリコン膜の膜厚をｔｏｐ、凹部の側面の膜厚をｓｉｄｅ、凹部の底面上の膜厚をｂｏｔｔｏｍとすると、ｓｉｄｅ／ｔｏｐが１０４．１％に対し、ｂｏｔｔｏｍ／ｔｏｐは１２５．１％であり、Ｖ字が弱く、上部のエッチング量と下部のエッチング量にあまり差がない、コンフォーマルに近いエッチングプロファイルを有する。このようなエッチングプロファイルは、凹部の上部と下部の開口を同じレベルのエッチング量で広げるのに有効である。
このように、凹部の深さ方向において異なるエッチングプロファイルを有する２種類のエッチングガスを用いて２段階エッチングを行うことにより、凹部内に凹凸があっても、適切な開口幅を有する開口を形成することができる。
次に、第１のエッチング及び第２のエッチングを用いたＤＥＤプロセスの種々の実施形態について説明する。
図８は、第１の実施形態に係る半導体装置の製造方法を示した処理フロー図である。これは、図６で説明したのと同様の最も簡素なプロセスである。
ステップＳ１０では、第１の成膜工程が行われる。図６（ｂ）で示した工程に相当する。即ち、シード層４４が表面に形成された凹部４２ａ内にシリコン膜４５が堆積される。シリコン膜４５は、コンフォーマルに凹部４２ａの形状に沿って形成される。
ステップＳ２０では、第１のエッチング工程が行われる。図６（ｃ）に相当する工程である。第１のエッチング工程では、上部の方が下部よりもエッチング量が多くなる特性を有する第１のエッチングガスが用いられ、シリコン膜４５の上部の開口を広げる。
ステップＳ３０では、第２のエッチング工程が行われる。図６（ｄ）に相当する工程である。第２のエッチング工程では、上部と下部でエッチング量にあまり差がないコンフォーマルなエッチングプロファイルを有する第２のエッチングガスが用いられ、凸部４２ｂ及びその下方の窪み部４２ｃの開口を広げるエッチングを行う。
ステップＳ４０では、第２の成膜工程が行われる。図６（ｅ）に相当する工程である。第２の成膜工程では、第２のエッチングで広げた開口及び第１エッチングで広げた開口を埋めるための成膜が行われる。
ステップＳ５０では、凹部４２ａが充填されたかの判定を行う。図６においては、２回の成膜で凹部４２ａを全て埋め込むことができる例を挙げて説明した。しかしながら、アスペクト比が高い場合や、凹部４２ａの形状が複雑な場合には、２回の成膜で凹部４２ａを完全に充填することができない場合もある。
よって、ステップＳ５０で、凹部４２ａにシリコン膜４５ａが完全に充填されたか否かの判定を行う。充填されている場合には、処理フローを終了する。一方、充填されていない場合には、ステップＳ２０に戻り、第１のエッチング工程から第２の成膜工程を繰り返す。ステップＳ５０で、凹部４２ａがシリコン膜４５、４５ａで充填されたと判定したときに、処理フローを終了する。
図８の処理フローは、第１のエッチング工程をＥ１、第２のエッチング工程をＥ２．成膜工程を全てＤとすると、ＤＥ１Ｅ２Ｄを１サイクルとして繰り返す工程である。
例えば、このような処理フローで、凹部４２ａ内にボイドを発生させることなく凹部４２ａ内を埋め込むことができる。
なお、パージガスの供給は、成膜工程とエッチング工程を切り替える際に適宜行うようにしてよい。
図９は、第２の実施形態に係る半導体装置の製造方法の一例を示した処理フロー図である。図９において、第１の実施形態に係る半導体装置の製造方法と同一の処理内容については、同一のステップ番号を付し、その個別のステップの内容の説明を省略する。
ステップＳ１０においては、第１の成膜工程が行われ、シード層４４上にシリコン膜４５が形成される。
ステップＳ２０においては、第１のエッチング工程が行われ、シリコン膜４５の上部の開口が広げられる。
ステップＳ４０においては、第２の成膜工程が行われる。この点が、第１の実施形態に係る半導体装置の製造方法と異なっている。つまり、第１のエッチング工程と第２のエッチング工程は必ずしも連続で行われる必要はなく、間に成膜工程を挟んでもよい。第１のエッチング工程で上部開口が大きくなり、成膜工程におけるシリコン膜４５はコンフォーマルに堆積するので、上部開口が大きい状態は維持されたまま成膜が行われる。
ステップＳ３０では、第２のエッチング工程が行われる。成膜が行われた後、凸部４２ｂより下方の開口が広げられる。
ステップＳ４１では、第３の成膜工程が行われる。第３の成膜工程では、第２のエッチングが施されたシリコン膜４５上に、新たなシリコン膜４５ａが堆積される。
ステップＳ５０では、凹部４２ａをシリコン膜４５、４５ａで完全に充填したか否かが判定される。凹部４２ａを完全に充填でき、図６（ｅ）に示す状態となった時には、処理フローを終了する。
しかしながら、まだ凹部４２ａが充填されていない場合には、ステップＳ２０に戻り、第１のエッチング工程を行う。ステップＳ２０の第１のエッチング工程から第３の成膜工程までを繰り返し、ステップＳ５０において、凹部４２ａがシリコン膜４５、４５ａで完全に充填された段階で、処理フローを終了する。
第２の実施形態に係る半導体装置の製造方法は、ＤＥ１ＤＥ２Ｄのプロセスであり、最初のＤ以降、Ｅ１ＤＥ２Ｄを１サイクルとしてこのサイクルを凹部４２ａが充填されるまで繰り返すフローである。・このように、第１のエッチング工程と第２のエッチング工程との間に成膜工程を挟むようにしてもよい。なお、成膜工程は、条件を変えずに同じ条件で成膜を行うので、全てＤで表している。
図１０は、第３の実施形態に係る半導体装置の製造方法の処理フローを示した図である。図９と同様に、図８の処理フローと同一の工程内容の場合には、同一のステップ番号を付してその説明を省略する。
ステップＳ１０では、第１の成膜工程を実施し、シード層４４上にシリコン膜４５を成膜する。
ステップＳ２０では、第１のエッチング工程を実施し、シリコン膜４５の上部開口を広げる。
ステップＳ６０では、第１の成膜工程で形成したシリコン膜４５の膜厚及び第１のエッチング工程で形成した上部開口が適切か否かを判定する。膜厚が足りない、又は開口の大きさが不十分である場合には、ステップＳ１０の第１の成膜工程に戻り、第１の成膜工程Ｓ１０とステップＳ２０の第１のエッチング工程を繰り返す。
ステップＳ６０において、シリコン膜４５の膜厚と上部開口が十分であると判定した場合には、ステップＳ４０の第２の成膜工程に移行する。
ステップＳ３０では、第２のエッチング工程が実施される。第２のエッチング工程では、凸部４２ｂ上及び凸部４２ｂより下方のシリコン膜４５をエッチングし、凸部４２ｂ上及び凸部４２ｂより下方のシリコン膜４５の開口を広げる。
ステップＳ４１では、第３の成膜工程を実施する。第３の成膜工程では、第２のエッチング工程でエッチングされたシリコン膜４５上に新たなシリコン膜４５ａを堆積させる。
ステップＳ５０では、凹部４２ａがシリコン膜４５、４５ａで充填されたか否かを判定する。充填されている場合には、処理フローを終了する。
一方、凹部４２ａがシリコン膜４５、４５ａで充填されていない場合には、ステップＳ３０に戻り、第２のエッチング工程を再度行う。凹部４２ａがシリコン膜４５、４５ａで充填されるまで、ステップＳ３０の第２のエッチング工程と、ステップＳ４１の第３の成膜工程を繰り返す。
そして、ステップＳ５０で凹部４２ａがシリコン膜４５、４５ａで充填されたと判定した場合には、処理フローを終了する。
このように、ＤＥ１のサイクルを繰り返し、その後にＤを行った後にＥ２Ｄのサイクルを繰り返すシーケンスであってもよい。
以上、第１～第３の実施形態で説明したように、成膜工程、第１のエッチング工程及び第２のエッチング工程は、種々の組み合わせで実施することができる。
第１～第３の実施形態では、判定箇所を設けているが、予め適切なＤＥの繰り返し回数を調べておき、予め設定した回数ＤＥサイクルを実施する構成であってもよい。
また、第１のエッチング工程と第２のエッチング工程の順序は、凹部４２ａの形状において逆にしてもよいし、更に異なるプロファイルのエッチング工程を組み合わせるようにしてもよい。
このように、ＤＥＤプロセスにおいて、種類の異なる２段階エッチングを実施することにより、凹部４２ａの側面に凹凸が形成されている場合でも、ボイドなくシリコン膜４５、４５ａの埋め込みを行うことができる。
本実施形態においては、縦型熱処理装置を基板処理装置として用いた例を挙げて説明したが、枚葉式の成膜装置や、回転テーブルを用いて５～６枚程度のウエハＷにＡＬＤ（Atomic Layer Deposition）を行うようなセミバッチ式の成膜装置として基板処理装置を構成することも可能である。
また、同じ原理を、プラズマを用いる基板処理装置に適用することも可能である。すなわち、本実施形態に係る半導体装置の製造方法及び基板処理装置は、ＤＥＤプロセスを用いて凹部にシリコン膜を埋め込むプロセス及び基板処理装置に広く適用することができる。
以上、本開示の好ましい実施形態について詳説したが、本開示は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１１ 反応管
１９ ヒーター
２１、３１ ガス導入管
２３Ａ～２３Ｅ、３２ ガス供給源
２４Ａ～２４Ｅ、３３ ガス供給機構
２７ バルブ
３０ 制御部
４２、４２ａ 凹部
４２ｂ 凸部
４２ｃ 窪み部
４３ シリコン酸化膜
４４ シード層
４５、４５ａ シリコン膜
Ｗ ウエハ

Claims (20)

  1. 表面に凹部が設けられた基板にシリコン含有ガスを供給し、前記凹部内にシリコン膜を堆積させる工程と、
    前記基板に、前記凹部の深さ方向における上部と下部でエッチング量が異なる第１のエッチングプロファイルを有する第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
    前記第１のエッチングガスの前記第１のエッチングプロファイルと異なる第２のエッチングプロファイルを有する第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
    前記第２のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を有する半導体装置の製造方法。
  2. 前記第１のエッチングガスの前記第１のエッチングプロファイルは、前記凹部の深さ方向における前記上部のエッチング量が前記下部のエッチング量よりも多く、
    前記第２のエッチングガスの前記第２のエッチングプロファイルは、前記上部のエッチング量が前記下部のエッチング量よりも多い割合が前記第１のエッチングプロファイルよりも少ないか、又は前記上部のエッチング量と前記下部のエッチング量が同じである請求項１に記載の半導体装置の製造方法。
  3. 前記第１のエッチングプロファイルは、前記上部にある前記シリコン膜の開口を広げて浅いＶ字開口を形成するプロファイルであり、
    前記第２のエッチングプロファイルは、前記下部にある前記シリコン膜に深いＶ字を形成するプロファイルである請求項２に記載の半導体装置の製造方法。
  4. 前記第１のエッチングガス及び前記第２のエッチングガスは、同一のエッチングガスに異なる流量の希釈ガスを加えて生成する請求項１～３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記同一のエッチングガスは、塩素である請求項４に記載の半導体装置の製造方法。
  6. 前記希釈ガスは、不活性ガスである請求項４又は５に記載の半導体装置の製造方法。
  7. 前記希釈ガスの流量は、前記第２のエッチングガスの方が前記第１のエッチングガスよりも多い請求項４～６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記凹部は、側面に凹凸を含む形状を有する請求項１～７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記シリコン膜上に新たに戦記シリコン膜を堆積させる工程とを繰り返す、請求項１～８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程との間に、前記第１のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程を更に有する請求項１～９のいずれか一項に記載された半導体装置の製造方法。
  11. 表面に凹部が設けられた基板にシリコン含有ガスを供給し、前記凹部内にシリコン膜を堆積させる工程と、
    前記基板に、前記凹部の深さ方向における上部と下部でエッチング量が異なる第１のエッチングプロファイルを有する第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
    前記第１のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を含むサイクルを少なくとも１回以上実行する工程と、
    前記第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を含む第１のサイクルを少なくとも１回以上実行する工程と、
    前記第１のエッチングガスの前記第１のエッチングプロファイルと異なる第２のエッチングプロファイルを有する第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、
    前記第２のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、
    前記第２のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記シリコン膜上に新たに前記シリコン膜を堆積させる工程と、を含む第２のサイクルを少なくとも１回以上実行する工程と、を有する半導体装置の製造方法。
  12. 前記第１のエッチングガスの前記第１のエッチングプロファイルは、前記凹部の深さ方向における前記上部のエッチング量が前記下部のエッチング量よりも多く、
    前記第２のエッチングガスの前記第２のエッチングプロファイルは、前記上部のエッチング量が前記下部のエッチング量よりも多い割合が前記第１のエッチングプロファイルよりも少ないか、又は前記上部のエッチング量と前記下部のエッチング量が同じである請求項１１に記載の半導体装置の製造方法。
  13. 前記第１のエッチングプロファイルは、前記上部にある前記シリコン膜の開口を広げて浅いＶ字開口を形成するプロファイルであり、
    前記第２のエッチングプロファイルは、前記下部にある前記シリコン膜に深いＶ字を形成するプロファイルである請求項１２に記載の半導体装置の製造方法。
  14. 前記第１のエッチングガス及び前記第２のエッチングガスは、同一のエッチングガスに異なる流量の希釈ガスを加えて生成する請求項１１～１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記同一のエッチングガスは、塩素である請求項１４に記載の半導体装置の製造方法。
  16. 前記希釈ガスは、不活性ガスである請求項１４又は１５に記載の半導体装置の製造方法。
  17. 前記希釈ガスの流量は、前記第２のエッチングガスの方が前記第１のエッチングガスよりも多い請求項１４～１６のいずれか一項に記載の半導体装置の製造方法。
  18. 前記凹部は、側面に凹凸を含む形状を有する請求項１１～１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記第１のエッチングガスを供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする工程と、前記シリコン膜上に新たに戦記シリコン膜を堆積させる工程とを繰り返す、請求項１１～１８のいずれか一項に記載の半導体装置の製造方法。
  20. 処理室と、
    前記処理室に設けられ、表面に凹部が形成された基板を保持可能な基板保持部材と、
    前記基板にシリコン含有ガスを供給し、前記凹部内にシリコン膜を堆積させるシリコン含有ガス供給部と、
    前記凹部の深さ方向における上部と下部でエッチング量が異なる第１のエッチングプロファイルを有する第１のエッチングガスを前記基板に供給して前記凹部内の前記シリコン膜をエッチングする第１のエッチングガス供給部と、
    前記第１のエッチングガスの前記第１のエッチングプロファイルと異なる第２のエッチングプロファイルを有する第２のエッチングガスを前記基板に供給し、前記凹部内の前記シリコン膜をエッチングする第２のエッチングガス供給部と、
    前記シリコン含有ガス供給部から前記シリコン含有ガスを供給させ、前記第２のエッチングガスでエッチングされた前記シリコン膜上に新たに前記シリコン膜を堆積させる制御部と、を有する基板処理装置。
JP2021092474A 2021-06-01 2021-06-01 半導体装置の製造方法及び基板処理装置 Pending JP2022184550A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021092474A JP2022184550A (ja) 2021-06-01 2021-06-01 半導体装置の製造方法及び基板処理装置
KR1020220061830A KR20220162617A (ko) 2021-06-01 2022-05-20 반도체 장치의 제조 방법 및 기판 처리 장치
US17/804,170 US20220384184A1 (en) 2021-06-01 2022-05-26 Method for manufacturing semiconductor device and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021092474A JP2022184550A (ja) 2021-06-01 2021-06-01 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2022184550A true JP2022184550A (ja) 2022-12-13

Family

ID=84194284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021092474A Pending JP2022184550A (ja) 2021-06-01 2021-06-01 半導体装置の製造方法及び基板処理装置

Country Status (3)

Country Link
US (1) US20220384184A1 (ja)
JP (1) JP2022184550A (ja)
KR (1) KR20220162617A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693292B2 (ja) 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
KR20220162617A (ko) 2022-12-08
US20220384184A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI780160B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
JP6693292B2 (ja) 半導体装置の製造方法及び半導体製造装置
TW201843332A (zh) 使用反應性退火的間隙填充
JP2017201653A (ja) 凹部の埋め込み方法
TW201842579A (zh) 高深寬比結構中的間隙填充的方法
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
KR20210063249A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2019212740A (ja) クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
JP6584348B2 (ja) 凹部の埋め込み方法および処理装置
JP2022184550A (ja) 半導体装置の製造方法及び基板処理装置
KR102331573B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7114763B1 (ja) 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
US20220238374A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
KR20220086484A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20230131213A1 (en) Film forming method and film forming system
WO2020189373A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2023112320A1 (ja) 成膜方法およびプラズマ処理方法
KR20220040391A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
JP2023065305A (ja) 成膜方法及び成膜システム
JP2022136221A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240304