KR102441233B1 - 반도체 막의 형성 방법 및 성막 장치 - Google Patents

반도체 막의 형성 방법 및 성막 장치 Download PDF

Info

Publication number
KR102441233B1
KR102441233B1 KR1020190050247A KR20190050247A KR102441233B1 KR 102441233 B1 KR102441233 B1 KR 102441233B1 KR 1020190050247 A KR1020190050247 A KR 1020190050247A KR 20190050247 A KR20190050247 A KR 20190050247A KR 102441233 B1 KR102441233 B1 KR 102441233B1
Authority
KR
South Korea
Prior art keywords
gas
semiconductor
film
concave portion
halogen
Prior art date
Application number
KR1020190050247A
Other languages
English (en)
Other versions
KR20190129716A (ko
Inventor
유타카 모토야마
홍영기
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190129716A publication Critical patent/KR20190129716A/ko
Application granted granted Critical
Publication of KR102441233B1 publication Critical patent/KR102441233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 매립 특성이 양호한 반도체 막을 생산성 높게 형성할 수 있는 기술을 제공한다. 본 개시의 일 형태에 의한 반도체 막의 형성 방법은, 표면에 오목부가 형성되고, 상기 오목부가 절연막으로 피복된 기판에 제1 반도체 원료 가스를 공급해서 상기 오목부에 제1 반도체 막을 성막하는 제1 공정과, 상기 기판에 할로겐 함유 에칭 가스를 공급해서 상기 오목부의 내벽 상부의 상기 절연막의 표면을 노출시키고, 상기 오목부의 저면에 상기 제1 반도체 막이 잔존하도록 상기 제1 반도체 막을 에칭하는 제2 공정과, 상기 제2 공정 후, 상기 기판에 할로겐 함유 반도체 가스와 수소화 반도체 가스를 동시에 공급해서 상기 오목부의 저면에 잔존하는 상기 제1 반도체 막 상에 제2 반도체 막을 성막하는 제3 공정을 포함한다.

Description

반도체 막의 형성 방법 및 성막 장치{semiconductor film forming method and film forming apparatus}
본 개시는, 반도체 막의 형성 방법 및 성막 장치에 관한 것이다.
홀이나 트렌치 등의 오목부에 성막과 에칭을 교대로 반복해서 오목부에 실리콘막을 매립하도록 성막하는 기술이 알려져 있다(예를 들어, 특허문헌 1, 2 참조).
일본 특허 공개 제2012-4542호 공보 일본 특허 공개 제2017-183508호 공보
본 개시는, 매립 특성이 양호한 반도체 막을 생산성 높게 형성할 수 있는 기술을 제공한다.
본 개시의 일 형태에 의한 반도체 막의 형성 방법은, 표면에 오목부가 형성되고, 상기 오목부가 절연막으로 피복된 기판에 제1 반도체 원료 가스를 공급해서 상기 오목부에 제1 반도체 막을 성막하는 제1 공정과, 상기 기판에 할로겐 함유 에칭 가스를 공급해서 상기 오목부의 내벽 상부의 상기 절연막의 표면을 노출시키고, 상기 오목부의 저면에 상기 제1 반도체 막이 잔존하도록 상기 제1 반도체 막을 에칭하는 제2 공정과, 상기 제2 공정 후, 상기 기판에 할로겐 함유 반도체 가스와 수소화 반도체 가스를 동시에 공급해서 상기 오목부의 저면에 잔존하는 상기 제1 반도체 막 상에 제2 반도체 막을 성막하는 제3 공정을 포함한다.
본 개시에 의하면, 매립 특성이 양호한 반도체 막을 생산성 높게 형성할 수 있다.
도 1은 실리콘막의 형성 방법의 일례를 도시하는 공정 단면도이다.
도 2는 종형 열처리 장치의 구성예를 도시하는 종단면도이다.
도 3은 종형 열처리 장치의 구성예를 도시하는 횡단면도이다.
도 4는 DCS 유량과 인큐베이션 타임의 관계를 도시하는 도면이다.
도 5는 DCS 유량과 헤이즈의 관계를 도시하는 도면이다.
도 6은 실리콘막의 형성 방법에서의 성막 결과의 일례를 도시하는 도면이다.
이하, 첨부의 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시 형태에 대해서 설명한다. 첨부의 전체 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.
(반도체 막의 형성 방법)
일 실시 형태에 따른 반도체 막의 형성 방법에 대해서, 실리콘막을 형성하는 경우를 예로 들어 설명한다. 일 실시 형태에 따른 실리콘막의 형성 방법은, 홀이나 트렌치 등의 오목부에 성막과 에칭을 교대로 반복해서 매립 특성이 양호한 실리콘막을 생산성 높게 형성하는 방법이다. 실리콘막은, 예를 들어 논 도프막이어도 되고, 도프막이어도 된다. 도프막의 도펀트로서는, 예를 들어 인(P), 보론(B), 비소(As), 산소(O), 탄소(C)를 들 수 있다. 도 1은, 실리콘막의 형성 방법의 일례를 도시하는 공정 단면도이다. 도 1의 (a) 내지 도 1의 (g)는, 실리콘막의 형성 방법의 각 공정의 단면을 나타낸다.
우선, 표면에 오목부(102)가 형성되고, 오목부(102)가 절연막(103)으로 피복된 기판(101)을 준비한다(도 1의 (a) 참조). 기판(101)은, 예를 들어 실리콘 기판 등의 반도체 기판이면 된다. 절연막(103)은, 예를 들어 실리콘 산화막(SiO2막), 실리콘 질화막(SiN막)이면 된다. 오목부(102)는, 예를 들어 트렌치, 홀이면 된다.
계속해서, 기판(101)에 실리콘 원료 가스를 공급해서 오목부(102)에 제1 실리콘막(104)을 성막한다(도 1의 (b) 참조). 일 실시 형태에서는, 예를 들어 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법에 의해, 기판(101)을 가열한 상태에서 실리콘 원료 가스를 공급하여 오목부(102)에 컨포멀하게 제1 실리콘막(104)을 성막한다. 제1 실리콘막(104)의 막 두께는, 예를 들어 오목부(102)의 저면(102b) 및 측벽(102s)에 제1 실리콘막(104)이 성막되고, 또한 오목부(102)의 상부의 개구(102a)가 제1 실리콘막(104)에 의해 막히지 않을 정도이면 된다. 실리콘 원료 가스는, 단차 피복성이 우수하고, 표면 조도가 작은 막을 형성할 수 있다는 관점에서, 할로겐 함유 실리콘 가스와 수소화실란 가스의 혼합 가스인 것이 바람직하다. 수소화실란 가스의 유량은, 할로겐 함유 실리콘 가스의 유량보다도 큰 것이 바람직하다. 이에 의해, 할로겐 함유 실리콘 가스에 기인하는 할로겐에 의한 실리콘막의 에칭성을 작게 하고, 오목부(102)에 형성된 절연막(103)의 표면에 제1 실리콘막(104)을 고속으로 성막할 수 있다. 할로겐 함유 실리콘 가스는, 예를 들어 SiF4, SiHF3, SiH2F2, SiH3F 등의 불소 함유 실리콘 가스, SiCl4, SiHCl3, SiH2Cl2(DCS), SiH3Cl 등의 염소 함유 실리콘 가스, SiBr4, SiHBr3, SiH2Br2, SiH3Br 등의 브롬 함유 가스이면 된다. 수소화실란 가스는, 예를 들어 SiH4, Si2H6, Si3H8이면 된다. 단, 제1 실리콘 막(104)을 성막하기 위한 실리콘 원료 가스는, 할로겐 함유 실리콘 가스와 수소화 실란 가스의 혼합 가스에 한정되지 않고, 할로겐 함유 실리콘 가스를 공급하지 않고, 수소화 실란 가스를 공급하도록 하여도 된다. 또한, 할로겐 함유 실리콘 가스와 수소화실란 가스의 혼합 가스, 또는 수소화 실란 가스를 공급하기 전에, 아미노실란계 가스를 공급해서 시드층을 형성해도 된다. 아미노실란계 가스는, 예를 들어 DIPAS(디이소프로필아미노실란), 3DMAS(트리스디메틸아미노실란), BTBAS(비스터셔리부틸아미노실란)이면 된다.
계속해서, 기판(101)에 할로겐 함유 에칭 가스를 공급해서 오목부(102)의 내벽 상부(102s1)의 절연막(103)의 표면을 노출시키고, 오목부(102)의 저면(102b)에 제1 실리콘막(104)이 잔존하도록 제1 실리콘막(104)을 에칭한다(도 1의 (c) 참조). 이에 의해, 오목부(102)의 상부의 개구(102a)가 넓어진다. 이때, 오목부(102)의 내벽 중앙부(102s2)나 내벽 하부(102s3)의 절연막(103)의 표면을 노출시켜도 되고, 노출시키지 않아도 된다. 도 1의 (c)의 예에서는, 오목부(102)의 내벽 중앙부(102s2) 및 내벽 하부(102s3)의 절연막(103)의 표면이 노출되어 있지 않은 경우를 나타내고 있다. 할로겐 함유 에칭 가스는, 예를 들어 Cl2, HCl, F2, Br2, HBr이면 되며, 이들의 혼합 가스이어도 된다.
계속해서, 기판(101)에 할로겐 함유 실리콘 가스와 수소화실란 가스를 동시에 공급해서 오목부(102)의 저면(102b)에 잔존하는 제1 실리콘막(104) 상에 제2 실리콘막(105)을 성막한다(도 1의 (d) 참조). 일 실시 형태에서는, 예를 들어 CVD법에 의해, 기판(101)을 가열한 상태에서 할로겐 함유 실리콘 가스와 수소화실리콘 가스를 동시에 공급하여 오목부(102)에 컨포멀하게 제2 실리콘막(105)을 성막한다. 이때, 제2 실리콘 막(105)의 제1 실리콘막(104)에 대한 인큐베이션 타임이 제2 실리콘 막(105)의 절연막(103)에 대한 인큐베이션 타임보다도 짧으므로, 오목부(102)의 저면(102b), 내벽 하부(102s3) 및 내벽 중앙부(102s2)부터 우선적으로 제2 실리콘막(105)이 성막된다. 바꾸어 말하면, 제2 실리콘막(105)이 오목부(102)의 저면(102b)측으로부터 개구(102a)를 향해서 보텀 업 성장한다. 제2 실리콘막(105)을 성막할 때의 가스 공급 시간, 즉, 할로겐 함유 실리콘 가스와 수소화실란 가스를 동시에 공급하는 시간은, 절연막(103)에 대한 제2 실리콘막(105)의 인큐베이션 타임 이하인 것이 바람직하다. 이에 의해, 절연막(103)의 표면에 제2 실리콘막(105)이 성막되지 않으므로, 오목부(102)의 개구(102a)가 막히는 것을 특히 억제할 수 있다. 수소화실란 가스의 유량은, 할로겐 함유 실리콘 가스의 유량보다도 큰 것이 바람직하다. 이에 의해, 할로겐 함유 실리콘 가스에 기인하는 할로겐에 의한 실리콘막의 에칭성을 작게 하고, 제1 실리콘막(104) 상에 제2 실리콘막(105)을 고속으로 성막할 수 있다. 할로겐 함유 실리콘 가스는, 예를 들어 SiF4, SiHF3, SiH2F2, SiH3F 등의 불소 함유 실리콘 가스, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl 등의 염소 함유 실리콘 가스, SiBr4, SiHBr3, SiH2Br2, SiH3Br 등의 브롬 함유 가스이면 된다. 수소화실란 가스는, 예를 들어 SiH4, Si2H6, Si3H8이면 된다.
계속해서, 기판(101)에 할로겐 함유 에칭 가스를 공급해서 오목부(102)의 내벽 상부(102s1)의 절연막(103)의 표면을 노출시키고, 오목부(102)의 저면(102b)에 제2 실리콘막(105)이 잔존하도록 제2 실리콘막(105)을 에칭한다(도 1의 (e) 참조). 이때, 노출된 절연막(103)의 표면은, 할로겐 함유 에칭 가스에 노출됨으로써, 상기 제2 실리콘막(105)을 성막하는 공정에서 짧아진 인큐베이션 타임이 리셋된다. 또한, 오목부(102)의 내벽 상부(102s1)의 절연막(103)의 표면이 이미 노출되어 있을 경우에는, 오목부(102)의 내벽 상부(102s1)의 절연막(103)의 표면의 인큐베이션 타임이 리셋될 정도로 할로겐 함유 에칭 가스를 공급하면 된다.
계속해서, 기판(101)에 할로겐 함유 실리콘 가스와 수소화실란 가스를 동시에 공급해서 오목부(102)의 저면(102b)에 잔존하는 제2 실리콘막(105) 상에 부가적인 실리콘막(106)을 성막한다(도 1의 (f) 참조). 이 부가적인 실리콘막(106)의 성막 방법은, 제2 실리콘막(105)의 성막 방법과 마찬가지이어도 된다.
계속해서, 기판(101)에 실리콘 원료 가스를 공급해서 오목부(102)를 매립하도록 제3 실리콘막(107)을 성막한다(도 1의 (g) 참조). 일 실시 형태에서는, 예를 들어 CVD법에 의해, 기판(101)을 가열한 상태에서 실리콘 원료 가스를 공급하여 오목부(102)를 매립하도록 제3 실리콘막(107)을 성막한다. 실리콘 원료 가스로서는, 할로겐 함유 실리콘 가스를 공급하지 않고, 수소화실란 가스를 공급해서 부가적인 실리콘막(106) 상에 제3 실리콘막(107)을 성막하는 것이 바람직하다. 이에 의해, 할로겐 함유 실리콘 가스에 기인하는 할로겐에 의해 실리콘막이 에칭되지 않으므로, 오목부(102) 내에 단시간에 제3 실리콘막(107)을 매립할 수 있다. 단, 할로겐 함유 실리콘 가스와 수소화 실란 가스의 혼합 가스를 이용하여도 된다. 제3 실리콘막(107)을 성막하는 공정은, 예를 들어 아미노실란계 가스를 공급해서 시드층을 형성하는 스텝과, 아미노기를 포함하지 않는 실리콘 원료 가스를 공급해서 시드층 상에 실리콘막을 성막하는 스텝을 갖는 공정이면 된다. 또한, 시드층을 형성하는 스텝과 실리콘막을 성막하는 스텝의 사이에, 실리콘막을 성막하는 스텝에서 사용되는 실란계 가스보다도 고차의 실란계 가스를 공급해서 시드층 상에 실리콘막을 성막하는 스텝을 갖고 있어도 된다. 또한, 각 스텝의 사이에, 퍼지 가스를 공급해서 가스를 치환하는 공정을 갖고 있어도 된다. 아미노실란계 가스는, 예를 들어 DIPAS, 3DMAS, BTBAS이면 된다. 실란계 가스는, 예를 들어 상술한 수소화실란 가스이면 된다.
이상에서 설명한 바와 같이 일 실시 형태에 따른 실리콘막의 형성 방법에 의하면, 표면에 오목부가 형성되고, 오목부가 절연막으로 피복된 기판에 실리콘 원료 가스를 공급해서 오목부에 실리콘막을 성막하는 공정과, 기판에 할로겐 함유 에칭 가스를 공급해서 오목부의 내벽 상부의 절연막의 표면을 노출시키고, 오목부의 저면에 실리콘막이 잔존하도록 실리콘막을 에칭하는 공정과, 기판에 할로겐 함유 실리콘 가스와 수소화실란 가스를 동시에 공급해서 오목부의 저면에 잔존하는 실리콘막 상에 다른 실리콘막을 성막하는 공정을 갖는다. 이에 의해, 오목부의 저면측으로부터 개구를 향해서 실리콘막을 보텀 업 성장시킬 수 있으므로, 매립 특성이 양호한 실리콘막을 생산성 높게 형성할 수 있다.
또한, 상기 예에서는, 제2 실리콘막(105)을 에칭하는 공정과, 부가적인 실리콘막(106)을 성막하는 공정의 사이클을 1회 행하는 경우를 설명했지만, 이것에 한정되지 않고, 예를 들어 상기 사이클을 복수회 반복해도 된다. 상기 사이클의 횟수는, 예를 들어 오목부(102)의 형상에 따라서 정할 수 있다. 예를 들어, 오목부(102)의 개구(102a)가 좁을 경우나, 오목부(102)가 통형의 단면 형상을 갖는 경우 등, 오목부(102)의 형상이 복잡할 경우에는, 상기 사이클을 복수회 반복하는 것이 바람직하다. 이에 의해, 오목부(102)에 공극(보이드)이 형성되는 것을 억제할 수 있다.
또한, 상기 예에서는, 실리콘막을 형성하는 경우를 설명했지만, 이것에 한정되지 않는다. 반도체 막의 형성 방법은, 예를 들어 게르마늄막, 실리콘 게르마늄막을 형성하는 경우이어도 된다. 게르마늄막 및 실리콘 게르마늄막은, 예를 들어 논 도프막이어도 되고, 도프막이어도 된다.
게르마늄막을 형성하는 경우, 실리콘 원료 가스 대신에, 예를 들어 게르마늄 원료 가스를 사용할 수 있다. 또한, 할로겐 함유 실리콘 가스 대신에, 예를 들어 할로겐 함유 게르마늄 가스를 사용할 수 있다. 또한, 수소화실란 가스 대신에, 예를 들어 수소화게르만 가스를 사용할 수 있다. 또한, 아미노실란계 가스 대신에, 예를 들어 아미노게르만계 가스를 사용할 수 있다.
할로겐 함유 게르마늄 가스는, 예를 들어 GeF4, GeHF3, GeH2F2, GeH3F 등의 불소 함유 게르마늄 가스, GeCl4, GeHCl3, GeH2Cl2, GeH3Cl 등의 염소 함유 게르마늄 가스, GeBr4, GeHBr3, GeH2Br2, GeH3Br 등의 브롬 함유 게르마늄 가스이면 된다. 수소화게르만 가스는, 예를 들어 GeH4, Ge2H6, Ge3H8이면 된다. 아미노게르만계 가스는, 예를 들어 DMAG(디메틸아미노게르만), DEAG(디에틸아미노게르만), BDMAG(비스디메틸아미노게르만), BDEAG(비스디에틸아미노게르만), 3DMAG(트리스디메틸아미노게르만)이면 된다.
실리콘 게르마늄막을 형성하는 경우, 실리콘 원료 가스 대신에, 예를 들어 실리콘 원료 가스 및 게르마늄 원료 가스의 양방을 사용할 수 있다. 또한, 할로겐 함유 실리콘 대신에, 예를 들어 할로겐 함유 실리콘 가스 및 할로겐 함유 게르마늄 가스의 양방을 사용할 수 있다. 또한, 수소화실란 가스 대신에, 예를 들어 수소화실란 가스 및 수소화게르만 가스의 양방을 사용할 수 있다. 또한, 아미노실란계 가스 대신에, 예를 들어 아미노실란계 가스 및 아미노게르만계 가스의 양방을 사용할 수 있다.
(종형 열처리 장치)
상기 반도체 막의 형성 방법을 실시할 수 있는 성막 장치에 대해서, 다수매의 기판에 대하여 일괄적으로 열처리를 행하는 뱃치식 종형 열처리 장치를 예로 들어 설명한다. 단, 성막 장치는, 종형 열처리 장치에 한정되는 것은 아니며, 다양한 장치이면 된다. 예를 들어, 성막 장치는, 기판을 1매씩 처리하는 매엽식 장치이어도 된다. 또한, 예를 들어 처리 용기 내의 회전 테이블 상에 배치한 복수매의 기판을 회전 테이블에 의해 공전시켜, 원료 가스가 공급되는 영역과, 원료 가스와 반응하는 반응 가스가 공급되는 영역을 차례로 통과시켜 기판 상에 성막하는 세미 뱃치식 장치이어도 된다.
도 2는, 종형 열처리 장치의 구성예를 도시하는 종단면도이다. 도 3은, 종형 열처리 장치의 구성예를 도시하는 횡단면도이다.
도 2에 도시된 바와 같이, 종형 열처리 장치(1)는, 기판인 반도체 웨이퍼(이하, 「웨이퍼(W)」라고 함)를 수용하는 처리 용기(34)와, 처리 용기(34)의 하단의 개구를 기밀하게 막는 덮개(36)와, 처리 용기(34) 내에 수용 가능하고, 다수매의 웨이퍼(W)를 소정의 간격으로 보유 지지하는 기판 보유 지지구인 웨이퍼 보트(38)와, 처리 용기(34) 내에 가스를 도입하는 가스 공급 수단(40)과, 처리 용기(34) 내의 가스를 배기하는 배기 수단(41)과, 웨이퍼(W)를 가열하는 가열 수단(42)을 갖는다.
처리 용기(34)는, 하단이 개방된 천장이 있는 원통 형상의 내부관(44)과, 하단이 개방되어 내부관(44)의 외측을 덮는 천장이 있는 원통 형상의 외부관(46)을 갖는다. 내부관(44) 및 외부관(46)은, 석영 등의 내열성 재료에 의해 형성되어 있고, 동축형으로 배치되어 이중관 구조로 되어 있다.
내부관(44)의 천장부(44A)는, 예를 들어 평탄하게 되어 있다. 내부관(44)의 일측에는, 그 길이 방향(상하 방향)을 따라 가스 공급관을 수용하는 노즐 수용부(48)가 형성되어 있다. 예를 들어 도 3에 도시된 바와 같이, 내부관(44)의 측벽의 일부를 외측을 향해서 돌출시켜 볼록부(50)를 형성하고, 볼록부(50) 내를 노즐 수용부(48)로서 형성하고 있다. 노즐 수용부(48)에 대향시켜 내부관(44)의 반대측의 측벽에는, 그 길이 방향(상하 방향)을 따라 폭 L1의 직사각 형상의 개구(52)가 형성되어 있다.
개구(52)는, 내부관(44) 내의 가스를 배기할 수 있도록 형성된 가스 배기구이다. 개구(52)의 길이는, 웨이퍼 보트(38)의 길이와 동일하거나, 또는 웨이퍼 보트(38)의 길이보다도 길게 상하 방향으로 각각 연장되도록 해서 형성되어 있다. 즉, 개구(52)의 상단은, 웨이퍼 보트(38)의 상단에 대응하는 위치 이상의 높이로 연장되어 위치되고, 개구(52)의 하단은, 웨이퍼 보트(38)의 하단에 대응하는 위치 이하의 높이로 연장되어 위치되어 있다. 구체적으로는, 도 2에 도시된 바와 같이, 웨이퍼 보트(38)의 상단과 개구(52)의 상단의 사이의 높이 방향의 거리 L2는, 0mm 내지 5mm 정도의 범위 내이다. 또한, 웨이퍼 보트(38)의 하단과 개구(52)의 하단의 사이의 높이 방향의 거리 L3은, 0mm 내지 350mm 정도의 범위 내이다.
처리 용기(34)의 하단은, 예를 들어 스테인리스강에 의해 형성되는 원통 형상의 매니폴드(54)에 의해 지지되어 있다. 매니폴드(54)의 상단에는 플랜지부(56)가 형성되어 있고, 플랜지부(56) 상에 외부관(46)의 하단을 설치해서 지지하도록 되어 있다. 플랜지부(56)의 상단과 외부관(46)의 하단의 사이에는 O링 등의 시일 부재(58)를 개재시켜 외부관(46) 내를 기밀 상태로 하고 있다.
매니폴드(54)의 상부의 내벽에는, 원환 형상의 지지부(60)가 마련되어 있고, 지지부(60) 상에 내부관(44)의 하단을 설치해서 이것을 지지하도록 되어 있다. 매니폴드(54)의 하단의 개구에는, 덮개(36)가 O링 등의 시일 부재(62)를 개재해서 기밀하게 설치되어 있고, 처리 용기(34)의 하단의 개구, 즉, 매니폴드(54)의 개구를 기밀하게 막도록 되어 있다. 덮개(36)는 예를 들어 스테인리스강에 의해 형성된다.
덮개(36)의 중앙부에는, 자성 유체 시일부(64)를 거쳐서 회전축(66)이 관통시켜져 마련되어 있다. 회전축(66)의 하부는, 보트 엘리베이터로 이루어지는 승강 수단(68)의 암(68A)에 회전 가능하게 지지되어 있다.
회전축(66)의 상단에는 회전 플레이트(70)가 마련되어 있고, 회전 플레이트(70) 상에 석영제의 보온 대(72)를 통해서 웨이퍼(W)를 보유 지지하는 웨이퍼 보트(38)가 적재되도록 되어 있다. 따라서, 승강 수단(68)을 승강시킴으로써 덮개(36)와 웨이퍼 보트(38)는 일체로서 상하 이동하여, 웨이퍼 보트(38)를 처리 용기(34) 내에 대하여 삽입 분리할 수 있게 되어 있다.
가스 공급 수단(40)은 매니폴드(54)에 마련되어 있고, 내부관(44) 내에 성막 가스, 에칭 가스, 퍼지 가스 등의 가스를 도입한다. 가스 공급 수단(40)은, 복수(예를 들어 3개)의 석영제의 가스 공급관(76, 78, 80)을 갖고 있다. 각 가스 공급관(76, 78, 80)은, 내부관(44) 내에 그 길이 방향을 따라서 마련됨과 함께, 그 기단이 L자형으로 굴곡되어 매니폴드(54)를 관통하도록 해서 지지되어 있다.
가스 공급관(76, 78, 80)은, 도 3에 도시된 바와 같이, 내부관(44)의 노즐 수용부(48) 내에 둘레 방향을 따라 일렬이 되도록 설치되어 있다. 각 가스 공급관(76, 78, 80)에는, 그 길이 방향을 따라서 소정의 간격으로 복수의 가스 구멍(76A, 78A, 80A)이 형성되어 있고, 각 가스 구멍(76A, 78A, 80A)으로부터 수평 방향을 향해서 각 가스를 방출할 수 있게 되어 있다. 소정의 간격은, 예를 들어 웨이퍼 보트(38)에 지지되는 웨이퍼(W)의 간격과 동일해지도록 설정된다. 또한, 높이 방향의 위치는, 각 가스 구멍(76A, 78A, 80A)이 상하 방향으로 인접하는 웨이퍼(W)간의 중간에 위치하도록 설정되어 있어, 각 가스를 웨이퍼(W)간의 공간부에 효율적으로 공급할 수 있게 되어 있다. 가스의 종류로서는, 성막 가스, 에칭 가스 및 퍼지 가스가 사용되고, 각 가스를 유량 제어하면서 필요에 따라 각 가스 공급관(76, 78, 80)을 통해서 공급할 수 있게 되어 있다.
매니폴드(54)의 상부의 측벽이며, 지지부(60)의 상방에는, 가스 출구(82)가 형성되어 있고, 내부관(44)과 외부관(46)의 사이의 공간부(84)를 통해서 개구(52)로부터 배출되는 내부관(44) 내의 가스를 배기할 수 있게 되어 있다. 가스 출구(82)에는, 배기 수단(41)이 마련된다. 배기 수단(41)은, 가스 출구(82)에 접속된 배기 통로(86)를 갖고 있으며, 배기 통로(86)에는, 압력 조정 밸브(88) 및 진공 펌프(90)가 순차 개재 설치되어, 처리 용기(34) 내를 진공화할 수 있게 되어 있다.
외부관(46)의 외주측에는, 외부관(46)을 덮도록 원통 형상의 가열 수단(42)이 마련되어 있다. 가열 수단(42)은, 처리 용기(34) 내에 수용되는 웨이퍼(W)를 가열한다.
종형 열처리 장치(1)의 전체 동작은, 예를 들어 컴퓨터 등의 제어 수단(95)에 의해 제어된다. 또한, 종형 열처리 장치(1)의 전체 동작을 제어하는 컴퓨터의 프로그램은, 기억 매체(96)에 기억되어 있다. 기억 매체(96)는, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, 플래시 메모리, DVD 등이면 된다.
이러한 구성을 갖는 종형 열처리 장치(1)에 의해 웨이퍼(W)에 소정의 열처리(예를 들어 성막)를 행하는 방법의 일례에 대해서 설명한다. 먼저, 승강 수단(68)에 의해 다수매의 웨이퍼(W)를 보유 지지한 웨이퍼 보트(38)를 처리 용기(34)의 내부에 반입하고, 덮개(36)에 의해 처리 용기(34)의 하단의 개구부를 기밀하게 막아 밀폐한다. 계속해서, 배기 수단(41)에 의해 처리 용기(34)의 내부의 압력이 소정의 압력으로 되도록 진공화를 행하고, 가스 공급관(76)으로부터 성막 가스를 공급한다. 또한, 가열 수단(42)에 의해 처리 용기(34) 내의 웨이퍼(W)를 가열하여, 웨이퍼 보트(38)를 회전시키면서 열처리를 행한다. 이에 의해, 웨이퍼(W)에 막이 형성된다.
(실시예)
일 실시 형태에 따른 반도체 막의 형성 방법에 의한 효과를 확인하기 위해서 행한 실시예에 대해서 설명한다. 실시예에서는, 상기 종형 열처리 장치(1)에 의해 반도체 막의 일례인 실리콘막을 형성하였다.
도 4는, DCS 유량과 인큐베이션 타임의 관계를 도시하는 도면이다. 도 4 중, DCS 유량(sccm)을 횡축에 나타내고, 실리콘 산화막에 대한 실리콘막의 인큐베이션 타임(min)을 종축에 나타내었다. 도 4에는, 이하의 프로세스 조건일 때 DCS 유량을 0sccm, 50sccm, 200sccm, 500sccm으로 제어했을 때의 인큐베이션 타임의 일례를 나타낸다. 프로세스 조건은 이하이다.
<프로세스 조건>
·웨이퍼 온도: 530℃
·압력: 0.45Torr(60Pa)
·가스: SiH4(1500sccm)와 DCS의 혼합 가스
도 4에 도시된 바와 같이, DCS 유량의 대소에 의해 인큐베이션 타임에 차이가 있는 것을 알 수 있다. 즉, SiH4 단독에 대하여 DCS를 부가함으로써 인큐베이션 타임이 길어지고, DCS 유량이 클수록 인큐베이션 타임이 보다 길어지게 되어 있다. 따라서, SiH4 유량에 대한 DCS 유량의 비율을 제어함으로써, 인큐베이션 타임을 제어할 수 있는 것을 알 수 있다. 인큐베이션 타임이 길어짐으로써, 보텀 업의 성장량을 많게 하는 것이 가능하게 되고, 도 1에서 예시한 바와 같은 에칭과 성막을 반복해서 행하여 오목부를 매립할 경우, 그 반복 횟수를 저감시키는 것이 가능하게 된다. 그 결과, 매립 특성이 양호한 실리콘막을 생산성 높게 형성할 수 있다.
도 5는, DCS 유량과 헤이즈의 관계를 도시하는 도면이다. 도 5 중, DCS 유량(sccm)을 횡축에 나타내고, 헤이즈(ppm)를 종축에 나타내었다. 또한, 헤이즈란, 전체 광선 투과율 Tt에 대한 확산 투과율 Td의 비율을 의미하며, Td/Tt로 표현되는 값이다. 도 5에는, 이하의 프로세스 조건일 때 DCS 유량을 50sccm, 200sccm, 500sccm으로 제어했을 때의 헤이즈의 일례를 나타낸다. 프로세스 조건은 이하이다.
<프로세스 조건>
·웨이퍼 온도: 530℃
·압력: 0.45Torr(60Pa)
·가스: SiH4(1500sccm)와 DCS의 혼합 가스
도 5에 도시되는 바와 같이, DCS 유량의 대소에 의해 헤이즈에 차이가 있는 것을 알 수 있다. 즉, DCS 유량이 200sccm, 500sccm인 경우에는, DCS 유량이 50sccm인 경우와 비교해서 헤이즈가 절반 정도까지 낮아지고, 표면 조도가 작아져 있는 것을 알 수 있다. 따라서, 표면 조도가 작은 실리콘막을 형성한다는 관점에서, DCS/SiH4 유량비는 0.13(200sccm/1500sccm) 이상인 것이 바람직하고, 0.33(500sccm/1500sccm) 이상인 것이 보다 바람직한 것을 알 수 있다.
도 6은, 실리콘막의 형성 방법에서의 성막 결과의 일례를 도시하는 도면이다. 도 6에는, 표면에 오목부가 형성되고, 오목부가 절연막(103)으로 피복된 기판(101)의 오목부에, 실리콘막(110)의 성막과 에칭을 교대로 7회씩 실시하고, 7회째의 에칭 후에 오목부를 완전히 매립하도록 실리콘막(110)을 성막했을 때의 단면의 관찰 결과를 나타낸다. 또한, 기판(101)으로서 실리콘 기판을 사용하고, 절연막(103)으로서 실리콘 산화막을 사용하여, 이하에 나타내는 프로세스 조건에서 오목부의 일례인 트렌치에 실리콘막(110)을 매립하도록 성막하였다.
<1회째의 실리콘막의 성막(2 스텝)>
제1 스텝
·가스: DIPAS(160 내지 240sccm)
·기판 온도: 300 내지 460℃
·압력: 0.8 내지 1.2Torr(107 내지 160Pa)
제 2스텝
·가스: SiH4/SiH2Cl2
(SiH4: 1200 내지 1800sccm, SiH2Cl2: 400 내지 600sccm)
·기판 온도: 380 내지 560℃
·압력: 2.4 내지 3.6Torr(320 내지 480Pa)
<1회째의 에칭>
·가스: Cl2(1600 내지 2400sccm)
·기판 온도: 300 내지 450℃
·압력: 0.16 내지 0.24Torr(21 내지 32Pa)
<2회째의 실리콘막의 성막>
·가스: SiH4/SiH2Cl2
(SiH4: 1200 내지 1800sccm, SiH2Cl2: 400 내지 600sccm)
·기판 온도: 380 내지 560℃
·압력: 2.4 내지 3.6Torr(320 내지 480Pa)
<2회째의 에칭>
·가스: Cl2(1600 내지 2400sccm)
·기판 온도: 300 내지 450℃
·압력: 0.16 내지 0.24Torr(21 내지 32Pa)
<N회째(N은 3 이상의 정수)의 실리콘막의 성막>
·2회째의 실리콘막의 성막과 마찬가지의 조건
<N회째(N은 3 이상의 정수)의 에칭>
·2회째의 에칭과 마찬가지의 조건
<실리콘막의 매립(3 스텝)>
제1 스텝
·가스: DIPAS(160 내지 240sccm)
·기판 온도: 300 내지 460℃
·압력: 0.8 내지 1.2Torr(107 내지 160Pa)
제2 스텝
·가스: Si2H6(280 내지 420sccm)
·기판 온도: 300 내지 460℃
·압력: 0.8 내지 1.2Torr(107 내지 160Pa)
제3 스텝
·가스: SiH4(1200 내지 1800sccm)
·기판 온도: 420 내지 640℃
·압력: 0.36 내지 0.54Torr(48 내지 72Pa)
도 6의 (a)는, 오목부가 절연막(103)으로 피복된 기판(101)의 단면의 관찰 결과를 나타낸다. 도 6의 (b)는, 1회째의 실리콘막(110)의 성막을 실시한 후의 단면의 관찰 결과를 나타낸다. 도 6의 (c)는 1회째에 성막된 실리콘막(110)을 에칭한 후의 단면의 관찰 결과를 나타낸다. 도 6의 (d), 도 6의 (e), 도 6의 (f) 및 도 6의 (g)는, 각각 2회째, 3회째, 5회째 및 7회째의 실리콘막(110)의 성막을 실시한 후의 단면의 관찰 결과를 나타낸다. 도 6의 (h)는, 오목부를 완전히 실리콘막(110)으로 매립한 후의 단면의 관찰 결과를 나타낸다.
도 6의 (a)에 도시된 바와 같이, 기판(101)에는 단면 형상이 통형인 오목부가 형성되어 있고, 오목부를 포함하는 기판(101)의 표면에는 절연막(103)이 컨포멀하게 형성되어 있는 것을 알 수 있다.
도 6의 (b)에 도시된 바와 같이, 1회째의 실리콘막의 성막을 실시함으로써, 오목부의 형상을 따라서 단차 피복성이 좋고 컨포멀하게 실리콘막(110)이 형성되어 있는 것을 알 수 있다. 또한, 오목부의 개구가 막히지 않을 정도로 실리콘막(110)이 형성되어 있는 것을 알 수 있다.
도 6의 (c)에 도시된 바와 같이, 1회째의 실리콘막의 에칭을 실시함으로써, 오목부의 내벽 상부의 절연막(103)의 표면이 노출되고, 오목부의 저면에 실리콘막(110)이 잔존하고 있는 것을 알 수 있다.
도 6의 (d)에 도시된 바와 같이, 2회째의 실리콘막의 성막을 실시함으로써, 오목부의 저면, 내벽 하부 및 내벽 중앙부부터 우선적으로 실리콘막(110)이 성막되어 있는 것을 알 수 있다.
도 6의 (e) 내지 도 6의 (g)에 도시된 바와 같이, 3회째, 5회째 및 7회째의 실리콘막의 성막을 실시함으로써, 오목부의 저면, 내벽 하부 및 내벽 중앙부부터 우선적으로 실리콘막(110)이 성막되고, 실리콘막(110)이 오목부의 저면측으로부터 개구를 향해서 보텀 업 성장하고 있는 것을 알 수 있다.
도 6의 (h)에 도시된 바와 같이, 오목부에 실리콘막을 매립함으로써, 보이드를 발생하지 않고, 오목부에 실리콘막(110)이 완전히 매립되어 있는 것을 알 수 있다. 즉, 매립 특성이 양호한 실리콘막이 형성되어 있는 것을 알 수 있다.
또한, 상기 실시 형태에서, 실리콘막, 게르마늄막 및 실리콘 게르마늄막은 반도체 막의 일례이다. 실리콘 원료 가스 및 게르마늄 원료 가스는, 반도체 원료 가스의 일례이다. 할로겐 함유 실리콘 가스 및 할로겐 함유 게르마늄 가스는, 할로겐 함유 반도체 가스의 일례이다. 수소화실란 가스 및 수소화게르만 가스는, 수소화 반도체 가스의 일례이다. 아미노실란계 가스 및 아미노계 게르만 가스는, 아미노기를 갖는 반도체 원료 가스의 일례이다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.
34 : 처리 용기 40 : 가스 공급 수단
41 : 배기 수단 95 : 제어 수단
101 : 기판 102 : 오목부
102s1 : 내벽 상부 102b : 저면
103 : 절연막 104 : 제1 실리콘막
105 : 제2 실리콘막 106 : 부가적인 실리콘막
107 : 제3 실리콘막 110 : 실리콘막

Claims (14)

  1. 표면에 오목부가 형성되고, 상기 오목부가 절연막으로 피복된 기판에 제1 반도체 원료 가스를 공급해서 상기 오목부에 제1 반도체 막을 성막하는 제1 공정과,
    상기 기판에 할로겐 함유 에칭 가스를 공급해서 상기 오목부의 내벽 상부의 상기 절연막의 표면을 노출시키고, 상기 오목부의 저면에 상기 제1 반도체 막이 잔존하도록 상기 제1 반도체 막을 에칭하는 제2 공정과,
    상기 제2 공정 후, 상기 기판에 할로겐 함유 반도체 가스와 수소화 반도체 가스를 동시에 공급해서 상기 오목부의 저면에 잔존하는 상기 제1 반도체 막 상에 제2 반도체 막을 성막하는 제3 공정을 포함하고,
    상기 제3 공정에서의 상기 할로겐 함유 반도체 가스와 상기 수소화 반도체 가스의 공급 시간은, 상기 절연막에 대한 상기 제2 반도체 막의 인큐베이션 타임 이하인
    반도체 막의 형성 방법.
  2. 제1항에 있어서,
    상기 제1 공정은, 상기 기판에 상기 제1 반도체 원료 가스로서 할로겐 함유 반도체 가스와 수소화 반도체 가스를 동시에 공급하는 스텝을 포함하는 반도체 막의 형성 방법.
  3. 제1항에 있어서,
    상기 기판에 상기 제1 반도체 원료 가스를 공급하는 스텝 전에, 상기 기판에 아미노기를 갖는 제3 반도체 원료 가스를 공급해서 시드층을 형성하는 스텝을 포함하는 반도체 막의 형성 방법.
  4. 제1항에 있어서,
    상기 제2 공정 및 상기 제3 공정을 복수회 반복하는 반도체 막의 형성 방법.
  5. 제1항에 있어서,
    상기 제3 공정에서의 상기 수소화 반도체 가스의 유량은, 상기 할로겐 함유 반도체 가스의 유량보다도 큰 반도체 막의 형성 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제3 공정 후에, 상기 기판에 제2 반도체 원료 가스를 공급해서 상기 오목부를 매립하도록 제3 반도체 막을 성막하는 제4 공정을 포함하는 반도체 막의 형성 방법.
  8. 제7항에 있어서,
    상기 제4 공정은, 상기 기판에 상기 할로겐 함유 반도체 가스를 공급하지 않고, 상기 수소화 반도체 가스를 공급해서 상기 제3 반도체 막을 성막하는 스텝을 포함하는 반도체 막의 형성 방법.
  9. 제7항에 있어서,
    상기 제4 공정은, 상기 제2 반도체 원료 가스를 공급하는 스텝 전에, 상기 기판에 아미노기를 갖는 제4 반도체 원료 가스를 공급해서 시드층을 형성하는 스텝을 포함하는 반도체 막의 형성 방법.
  10. 제1항에 있어서,
    상기 제1 반도체 원료 가스는, 실리콘 원료 가스이며,
    상기 할로겐 함유 반도체 가스는, 할로겐 함유 실리콘 가스이며,
    상기 수소화 반도체 가스는, 수소화실란 가스인 반도체 막의 형성 방법.
  11. 제10항에 있어서,
    상기 할로겐 함유 실리콘 가스는 SiH2Cl2이며, 상기 수소화실란 가스는 SiH4인 반도체 막의 형성 방법.
  12. 제1항에 있어서,
    상기 할로겐 함유 에칭 가스는, Cl2, HCl, F2, Br2 및 HBr의 적어도 어느 것의 가스인 반도체 막의 형성 방법.
  13. 제1항 내지 제5항 및 제7항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연막은, SiO2막 또는 SiN막인 반도체 막의 형성 방법.
  14. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 가스를 공급하는 가스 공급 수단과,
    상기 처리 용기 내의 가스를 배기하는 배기 수단과,
    상기 가스 공급 수단 및 상기 배기 수단을 제어하는 제어 수단
    을 포함하고,
    상기 제어 수단은,
    상기 처리 용기 내에, 표면에 오목부가 형성되고, 상기 오목부가 절연막으로 피복된 기판을 수용하고, 상기 기판에 반도체 원료 가스를 공급해서 상기 오목부에 제1 반도체 막을 성막하는 제1 공정과, 상기 기판에 할로겐 함유 에칭 가스를 공급해서 상기 오목부의 내벽 상부의 상기 절연막의 표면을 노출시키고, 상기 오목부의 저면에 상기 제1 반도체 막이 잔존하도록 상기 제1 반도체 막을 에칭하는 제2 공정과,
    상기 제2 공정 후, 상기 기판에 할로겐 함유 반도체 가스와 수소화 반도체 가스를 동시에 공급해서 상기 오목부의 저면에 잔존하는 상기 제1 반도체 막 상에 제2 반도체 막을 성막하는 제3 공정
    을 실시하도록 상기 가스 공급 수단 및 상기 배기 수단을 제어하고,
    상기 제3 공정에서의 상기 할로겐 함유 반도체 가스와 상기 수소화 반도체 가스의 공급 시간은, 상기 절연막에 대한 상기 제2 반도체 막의 인큐베이션 타임 이하인
    성막 장치.
KR1020190050247A 2018-05-11 2019-04-30 반도체 막의 형성 방법 및 성막 장치 KR102441233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018092516A JP7004608B2 (ja) 2018-05-11 2018-05-11 半導体膜の形成方法及び成膜装置
JPJP-P-2018-092516 2018-05-11

Publications (2)

Publication Number Publication Date
KR20190129716A KR20190129716A (ko) 2019-11-20
KR102441233B1 true KR102441233B1 (ko) 2022-09-08

Family

ID=68464093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190050247A KR102441233B1 (ko) 2018-05-11 2019-04-30 반도체 막의 형성 방법 및 성막 장치

Country Status (3)

Country Link
US (1) US10957535B2 (ko)
JP (1) JP7004608B2 (ko)
KR (1) KR102441233B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7308774B2 (ja) * 2020-02-06 2023-07-14 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152426A (ja) * 2016-02-22 2017-08-31 東京エレクトロン株式会社 成膜方法
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076119B2 (ja) * 2006-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6494411B2 (ja) * 2014-06-24 2019-04-03 東京エレクトロン株式会社 成膜方法および成膜装置
US10453925B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth methods and structures thereof
JP6583081B2 (ja) * 2016-03-22 2019-10-02 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152426A (ja) * 2016-02-22 2017-08-31 東京エレクトロン株式会社 成膜方法
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Also Published As

Publication number Publication date
US10957535B2 (en) 2021-03-23
JP7004608B2 (ja) 2022-01-21
US20190348278A1 (en) 2019-11-14
JP2019197872A (ja) 2019-11-14
KR20190129716A (ko) 2019-11-20

Similar Documents

Publication Publication Date Title
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
JP6640596B2 (ja) 成膜方法
US9540728B2 (en) Substrate processing apparatus, apparatus for manufacturing semiconductor device, and gas supply system
CN106920737B (zh) 半导体器件的制造方法及衬底处理装置
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
CN111197179A (zh) 多晶硅膜的形成方法和成膜装置
US10840094B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
KR102582447B1 (ko) 성막 방법 및 성막 장치
US11239076B2 (en) Film forming method and heat treatment apparatus
JP7199286B2 (ja) 基板処理装置
KR20200115247A (ko) 성막 방법 및 성막 장치
KR20210083191A (ko) 막 형성 방법 및 막 형성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant