JP2017183508A - シリコン膜の形成方法および形成装置 - Google Patents

シリコン膜の形成方法および形成装置 Download PDF

Info

Publication number
JP2017183508A
JP2017183508A JP2016068449A JP2016068449A JP2017183508A JP 2017183508 A JP2017183508 A JP 2017183508A JP 2016068449 A JP2016068449 A JP 2016068449A JP 2016068449 A JP2016068449 A JP 2016068449A JP 2017183508 A JP2017183508 A JP 2017183508A
Authority
JP
Japan
Prior art keywords
silicon film
forming
silicon
recess
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016068449A
Other languages
English (en)
Other versions
JP6554438B2 (ja
Inventor
岡田　充弘
Mitsuhiro Okada
充弘 岡田
高木　聡
Satoshi Takagi
聡 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016068449A priority Critical patent/JP6554438B2/ja
Priority to TW106109625A priority patent/TWI686505B/zh
Priority to KR1020170038354A priority patent/KR102158406B1/ko
Priority to US15/473,489 priority patent/US10283405B2/en
Publication of JP2017183508A publication Critical patent/JP2017183508A/ja
Application granted granted Critical
Publication of JP6554438B2 publication Critical patent/JP6554438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

【課題】極めて微細な凹部にボイドフリーでシリコン膜を埋め込むことができるシリコン膜の形成方法および形成装置を提供する。【解決手段】被処理基板２００にシリコン原料ガスを供給して凹部２０２を埋め込むように第１シリコン膜２０３を成膜し、次いで、被処理基板２００にハロゲン含有エッチングガスを供給して、第１シリコン膜２０３をエッチングし、被処理基板２００の表面および凹部２０２の内壁上部の絶縁膜２０１表面を露出させ、凹部２０２内の底部に第１のシリコン膜２０３を残存させ、次いで、エッチング後の被処理基板２００にシリコン原料ガスを供給して、凹部２０２内の底部に残存する第１シリコン膜２０３上に第２シリコン膜２０４をボトムアップ成長させる。【選択図】図２

Description

本発明は、凹部内にシリコン膜を形成するシリコン膜の形成方法および形成装置に関する。
半導体デバイスの製造プロセスにおいては、絶縁膜にホールやトレンチ等の凹部を形成し、その中にアモルファスシリコン膜等のシリコン膜を埋め込んで電極を形成する工程が存在する。シリコン膜の成膜処理には、一般的に化学蒸着法（ＣＶＤ法）が用いられてきたが、ＣＶＤ法によりシリコン膜を深いホールやトレンチを埋め込む場合には、ステップカバレッジが悪く、ボイドが発生してしまう。電極として用いられるシリコン膜にボイドが発生すると、抵抗値を増大させてしまうため、極力ボイドのないシリコン膜が求められている。
これに対して、特許文献１には、ホールやトレンチ等の凹部にシリコン膜を形成した後、断面Ｖ字状にエッチングを行い、その後再びシリコン膜を埋め込む技術が提案されている。これにより、ボイドフリーの埋め込みを達成できるとしている。
特開２０１２−４５４２号公報
しかしながら、近時、半導体デバイスのさらなる微細化が進み、シリコン膜を埋め込むべき凹部の幅が一層狭いものとなり、特許文献１に記載されたようなＶ字状にエッチングを利用した技術ではボイドフリーの埋め込みが困難になりつつある。
したがって、本発明は、極めて微細な凹部にボイドフリーでシリコン膜を埋め込むことができるシリコン膜の形成方法および形成装置を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部内にシリコン膜を形成するシリコン膜の形成方法であって、（ａ）被処理基板にシリコン原料ガスを供給して前記凹部を埋め込むように第１シリコン膜を成膜する工程と、（ｂ）次いで、前記被処理基板にハロゲン含有エッチングガスを供給して、前記第１シリコン膜をエッチングし、前記被処理基板の表面および前記凹部の内壁上部の前記絶縁膜表面を露出させ、前記凹部内の底部に前記第１のシリコン膜を残存させる工程と、（ｃ）次いで、エッチング後の被処理基板にシリコン原料ガスを供給して、前記凹部内の底部に残存する前記第１シリコン膜上に第２シリコン膜をボトムアップ成長させる工程とを有することを特徴とするシリコン膜の形成方法を提供する。
上記第１の観点において、前記（ｂ）工程により、露出した前記絶縁膜表面に、ハロゲン元素を含む吸着層が形成されるようにすることができる。
前記（ａ）工程および前記（ｃ）工程に用いる前記シリコン原料ガスとして、シラン系化合物またはアミノシラン系化合物を用いることができる。
前記（ａ）工程に先立って行われる、（ｄ）前記被処理基板にシリコン原料を供給して前記絶縁膜表面にシード層を形成する工程をさらに有してもよい。前記（ｄ）工程は、前記シリコン原料ガスとして、高次シラン系化合物またはアミノシラン化合物を用いることができる。
前記第１シリコン膜はノンドープシリコン膜またはドープトシリコン膜であってよく、前記第２シリコン膜はノンドープシリコン膜またはドープトシリコン膜であってよい。前記ドープトシリコン膜として、ボロンドープトシリコン膜を用いることができる。具体例として、前記第１シリコン膜は、前記ノンドープシリコン膜であり、前記第２シリコン膜はボロンドープトシリコン膜である組み合わせ、前記第１シリコン膜および前記第２シリコン膜はいずれもボロンドープトシリコン膜である組み合わせを挙げることができる。
前記ハロゲン含有エッチングガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒから選択されたガスを用いることができる。前記絶縁膜はＳｉＯ２膜であり、前記ハロゲン含有エッチングガスはＣｌ２ガスである組み合わせが好適である。
上記第１の観点において、前記（ｂ）工程および前記（ｃ）工程を複数回繰り返してもよい。
前記（ａ）工程および前記（ｃ）工程は、３００〜６００℃の範囲の温度で行うことができる。前記（ｂ）工程は、２５０〜５００℃の範囲の温度で行うことができる。
本発明の第２の観点は、凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部内にシリコン膜を形成するシリコン膜の形成装置であって、前記被処理基板を収容する処理容器と、前記処理容器内に所定のガスを供給するガス供給部と、前記処理容器内を加熱する加熱機構と、前記処理容器内を排気して減圧状態とする排気機構と、前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部とを具備し、前記制御部は、前記排気機構により前記処理容器内を所定の減圧状態に制御し、前記加熱機構により前記処理容器内を所定温度に制御し、前記ガス供給部から前記処理容器内にシリコン原料ガスを供給させて、前記凹部を埋め込むように第１シリコン膜を成膜させ、次いで、前記ガス供給部から前記処理容器内にハロゲン含有エッチングガスを供給させ、前記第１シリコン膜をエッチングして、前記被処理基板の表面および前記凹部の内壁上部の前記絶縁膜表面を露出させ、前記凹部内の底部に前記第１のシリコン膜を残存させ、次いで、エッチング後の被処理基板にシリコン原料ガスを供給して、前記凹部内の底部に残存する前記第１シリコン膜上に第２シリコン膜をボトムアップ成長させることを特徴とするシリコン膜の形成装置を提供する。
上記第２の観点において、前記処理容器は、前記被処理基板が複数保持された基板保持具が収容され、複数の基板に対して処理が行われるようにすることができる。
本発明の第３の観点は、コンピュータ上で動作し、シリコン膜の形成装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のシリコン膜の形成方法が行われるように、コンピュータに前記シリコン膜の形成装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、凹部が形成された絶縁膜を表面に有する被処理基板に対し、凹部内にシリコン膜を形成するにあたり、被処理基板にシリコン原料ガスを供給して凹部を埋め込むように第１シリコン膜を成膜し、次いで被処理基板にハロゲン含有エッチングガスを供給して、第１シリコン膜をエッチングし、被処理基板の表面および凹部の内壁上部の前記絶縁膜表面を露出させ、前記凹部内の底部に前記第１のシリコン膜を残存させることにより、被処理基板の表面および凹部の内壁上部にハロゲン元素が吸着して不活性化され、その部分のインキュベーションタイムが長くなる。このため、次の第２シリコン膜の成膜の際に、第１シリコン膜上からボトムアップ成長させることができる。これにより、凹部が微細であってもボイドレスでシリコン膜を形成することができる。
本発明に係るシリコン膜の形成方法の第１の実施形態を示すフロー図である。 本発明に係るシリコン膜の形成方法の第１の実施形態を示す工程断面図である。 ハロゲン含有エッチングガスでエッチングを行った際の凹部の状態を説明するための図である。 ＳｉＯ２膜上およびシリコン膜上にハロゲン元素が吸着した場合の、シリコン膜成膜の際のインキュベーションタイムの変化を示す図である。 凹部に第２シリコン膜を成膜する際のボトムアップ成長の状態を示す模式図である。 特許文献１におけるシリコン膜の形成方法を説明するための図である。 本発明に係るシリコン膜の形成方法の第２の実施形態を示すフロー図である。 本発明に係るシリコン膜の形成方法の第２の実施形態を示す工程断面図である。 本発明のシリコン膜の形成方法の実施に用いることができるシリコン膜の形成装置の一例を示す縦断面図である。 実験例におけるサンプルウエハの各工程の断面を示すＳＥＭ写真である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜シリコン膜の形成方法＞
［第１の実施形態］
最初に、本発明に係るシリコン膜の形成方法の第１の実施形態について、図１のフロー図および図２の工程断面図に基づいて説明する。
まず、トレンチやホール等の凹部２０２が所定パターンで形成された、ＳｉＯ２膜やＳｉＮ膜等からなる絶縁膜２０１を半導体基体２００上に有する半導体ウエハ（以下単にウエハと記す）を準備する（ステップ１、図２（ａ））。
凹部２０２は、例えば、開口径または開口幅が５〜４０ｎｍ、深さが５０〜３００ｎｍ程度である。
次に、ウエハにＳｉ原料ガスを供給して、凹部２０２を埋め込むように第１シリコン膜２０３を成膜する第１成膜工程を行う（ステップ２、図２（ｂ））。このとき、凹部２０２の埋め込みは、凹部２０２内がほぼ完全に埋め込まれるまで行うことが好ましい。第１シリコン膜２０３は成膜された状態では典型的にはアモルファスシリコンである。第１シリコン膜２０３は、ノンドープシリコンであってもよいし、不純物をドープしたシリコンであってもよい。不純物としては、ボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）が例示される。
Ｓｉ原料ガスとしては、ＣＶＤ法に適用可能なＳｉ含有化合物全般を用いることができ特に限定されないが、シラン系化合物、アミノシラン系化合物を好適に用いることができる。シラン系化合物としては、例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等を挙げることができ、アミノシラン系化合物としては、例えば、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）等を挙げることができる。もちろん他のシラン系化合物、アミノシラン系化合物であってもよい。
不純物含有ガスとしては、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）等を用いることができる。
具体的なプロセス条件としては、処理温度（ウエハの温度）が３００〜６００℃、圧力が０．０５〜５Ｔｏｒｒ（６．７〜６６７Ｐａ）の範囲を用いることができる。
次に、ウエハにハロゲン含有エッチングガスを供給して、第１成膜工程で形成された第１シリコン膜２０３エッチングし、凹部２０２内の底部にのみ第１シリコン膜２０３を残存させる（ステップ３、図２（ｃ））。
エッチングガスは、上方から供給されるため、第１シリコン膜２０３は表面側からエッチングされる。このため、第１シリコン膜２０３をエッチングすることにより、凹部２０２の底部のみに第１シリコン膜２０３を残存させ、表面および凹部２０２の上部において絶縁膜２０１が露出した状態とすることができる。
ハロゲン含有エッチングガスとしては、ハロゲン元素を含み、シリコンをエッチングすることができるものを用いることができ、例えば、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒ等を用いることができる。これらの中では、エッチング制御性が良好なＣｌ２ガスが好ましい。この際のエッチング温度は２５０〜５００℃の範囲、圧力は０．０５〜５Ｔｏｒｒ（６．７〜６６７Ｐａ）程度が好ましい。このとき、ハロゲン含有エッチングガスは、ウエハの表面に吸着し、図２（ｃ）に示すように、吸着層２０５を形成する。
次に、ウエハにＳｉ原料ガスを供給して、第１シリコン膜２０３が底部に残存した凹部２０２内に第２シリコン膜２０４を成膜する第２成膜工程を行う（ステップ４、図２（ｄ））。第２シリコン膜２０４は、第１シリコン膜２０３と同様、成膜された状態では典型的にはアモルファスシリコンである。また、第２シリコン膜２０４は、ノンドープシリコンであってもよいし、不純物をドープしたシリコンであってもよい。不純物としては、ヒ素（Ａｓ）、ボロン（Ｂ）、リン（Ｐ）が例示される。Ｓｉ原料ガスおよび不純物含有ガスとしては、第１シリコン膜２０３と同じであっても異なっていてもよい。このとき、第２シリコン膜２０４の成膜の際に用いられるシリコン原料ガスは、第１シリコン膜２０３用いられるシリコン原料ガスと同一であっても異なっていてもよい。
具体的なプロセス条件としては、ステップ２と同様、処理温度（ウエハの温度）が３００〜６００℃、圧力が０．０５〜５Ｔｏｒｒ（６．７〜６６７Ｐａ）の範囲を用いることができる。
ステップ４の第２シリコン膜２０４の成膜の際には、その前のステップ３のエッチングの際に、図３に示すように、ハロゲン含有エッチングガス、例えばＣｌ２ガスが、露出した絶縁膜２０１の表面および第１シリコン膜２０３の上面に吸着されて吸着層２０５を形成した状態となっている。
このとき、ＳｉＯ２等からなる絶縁膜は、Ｃｌ等のハロゲン元素を含有する吸着層２０５が形成されることにより表面が不活性化される。一方、シリコン膜は、不純物ドープの有無にかかわらず、ハロゲン元素を含有する吸着層２０６が形成されてもほとんど不活性化されない。
すなわち、エッチングガスに含有されるＣｌ等のハロゲン元素は、ＳｉＯ２等からなる絶縁膜２０１上に吸着されることにより、シリコン膜の成膜を生じ難くする作用があるのに対し、シリコン膜上にＣｌ等のハロゲン元素が吸着しても、シリコン膜の成膜はほとんど阻害されない。
このことをインキュベーションタイムの点から考察すると、図４に示すようになる。
一般的に、シリコン膜上へシリコン膜を成膜する際にはインキュベーションタイムはほとんど存在しない。一方、絶縁膜であるＳｉＯ２膜上へシリコン膜を成膜する際には所定のインキュベーションタイムが存在する。この状態で表面にハロゲン元素を含有する吸着層２０５が形成されると、シリコン膜上ではインキュベーションタイムがほとんど増加しないのに対し、ＳｉＯ２膜上ではさらにインキュベーションタイムが増加する。
したがって、凹部２０２内において、第１シリコン膜２０３上に第２シリコン膜２０４が成膜されている間、ハロゲン元素を含有する吸着層２０５により絶縁膜２０１上には成膜されない状態を作り出すことができる。すなわち、図５に示すように、ハロゲン元素を含有する吸着層２０５により、第２シリコン膜２０４を、凹部２０２の底部に存在する第１シリコン膜２０３からボトムアップ成長させることができる。このため、凹部２０２が微細であっても、ボイドのないシリコン膜を形成することができる。
上記特許文献１の技術でも、図６（ａ）のように、凹部２０２内に第１シリコン膜２０３を形成した後、エッチングを行うが、その際のエッチングは、図６（ｂ）のように、Ｖ字形状のエッチング部位２１０を形成するために行うものであるから、ウエハ表面およびエッチング部位２１０の内壁部には第１シリコン膜２０３が残存している。このため、ウエハ表面およびエッチング部位２１０の内壁部にエッチングガスであるＣｌ２ガスが吸着しても、次の第２シリコン膜２０４の成膜の際に、ウエハ表面およびエッチング部位２１０の内壁部に第２シリコン膜２０４が成膜され、凹部２０２が微細化されると、エッチング部位２１０がＶ字状であっても、図６（ｃ）のように、エッチング部位２１０の間口が狭まることがあり、ボイドフリーの埋め込みが困難になるおそれがある。
これに対して、本実施形態では、上述したように第２シリコン膜２０４をボトムアップ成長させるので、特許文献１に示すような事態は生じない。
ステップ３のエッチングとステップ４の第２成膜工程とは１回のみであってもよいが、所定の埋め込み高さになるまでこれらを複数回繰り返してもよい。
また、ステップ２の第１成膜工程、ステップ３のエッチング工程、ステップ４の第２成膜工程は、工程が許容すれば、極力近い温度で行うことが好ましく、同じ温度で行うことがより好ましい。
第１の例においては、第１シリコン膜２０３および第２シリコン膜２０４ともノンドープシリコンであってもよいし、第１シリコン膜２０３および第２シリコン膜２０４ともボロン等をドープしたドープトシリコンであってもよいし、第１シリコン膜２０３がノンドープシリコンで第２シリコン膜２０４がドープトシリコンであっても、第１シリコン膜がドープトシリコンで第２シリコン膜２０４がノンドープシリコンであってもよい。
［第２の実施形態］
次に、本発明に係るシリコン膜の形成方法の第２の実施形態について、図７のフロー図および図８の工程断面図に基づいて説明する。
まず、第１の例と同様、トレンチやホール等の凹部２０２が所定パターンで形成された、ＳｉＯ２膜やＳｉＮ膜等からなる絶縁膜２０１を半導体基体２００上に有するウエハを準備する（ステップ１１、図８（ａ））。
次に、ウエハにシード層用のＳｉ原料ガスを供給して全面にシード層２０６を形成する（ステップ１２、図７（ｂ））。シード層用のＳｉ原料ガスとしては、一分子中に２つ以上のＳｉを含む高次シラン系化合物や、アミノシラン系化合物を用いることができる。シード層２０６を形成することにより、その上に形成されるシリコン膜のラフネスを低減することができる。シード層用のＳｉ原料ガスに用いる高次シラン系化合物としては、例えば、ジシラン（ＳｉＨ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）等を用いることができる。また、シード層用のＳｉ原料ガスに用いるアミノシラン系化合物としては、例えばＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）等を挙げることができる。もちろん他の高次シラン系化合物、アミノシラン系化合物であってもよい。シード層２０５の厚さは１〜２ｎｍ程度が好ましい。また、この際の処理温度は、３００〜４００℃が好ましい。アミノシラン系化合物を用いる場合には、熱分解が起こらない温度とすることが好ましい。
次に、凹部２０２を埋め込むように第１シリコン膜２０３を成膜する第１成膜工程を行う（ステップ１３、図８（ｃ））。このとき、Ｓｉ原料ガスとしては、アミノシラン系化合物以外のシリコン化合物を用いることが好ましい。それ以外は、第１の例のステップ２と同様の条件で行うことができる。
次に、ウエハにハロゲン含有エッチングガスを供給して、第１成膜工程で形成された第１シリコン膜２０３エッチングし、凹部２０２の底部にのみ第１アモルファスシリコン膜２０３を残存させる（ステップ１４、図８（ｄ））。このエッチング工程は、第１の例のステップ３と全く同様に行うことができる。
次に、第１シリコン膜２０３が底部に残存した凹部２０２を埋め込むように第２シリコン膜２０４を成膜する第２成膜工程を行う（ステップ１５、図８（ｅ））。この第２成膜工程は、第１の例のステップ４と全く同様に行うことができる。
ステップ１４のエッチングとステップ１５の第２成膜工程とは１回のみであってもよいが、所定の埋め込み高さになるまでこれらを複数回繰り返してもよい。
＜シリコン膜の形成装置の一例＞
次に、本発明のシリコン膜の形成方法の実施に用いることができるシリコン膜の形成装置の一例について説明する。図９は、そのようなシリコン膜の形成装置の一例である成膜装置を示す縦断面図である。
成膜装置１は、天井部を備えた筒状の断熱体３と、断熱体３の内周面に設けられたヒータ４とを有する加熱炉２を備えている。加熱炉２は、ベースプレート５上に設置されている。
加熱炉２内には、例えば石英からなる、上端が閉じている外管１１と、この外管１１内に同心状に設置された例えば石英からなる内管１２とを有する２重管構造をなす処理容器１０が挿入されている。そして、上記ヒータ４は処理容器１０の外側を囲繞するように設けられている。
上記外管１１および内管１２は、各々その下端にてステンレス等からなる筒状のマニホールド１３に保持されており、このマニホールド１３の下端開口部には、当該開口を気密に封止するためのキャップ部１４が開閉自在に設けられている。
キャップ部１４の中心部には、例えば磁気シールにより気密な状態で回転可能な回転軸１５が挿通されており、回転軸１５の下端は昇降台１６の回転機構１７に接続され、上端はターンテーブル１８に固定されている。ターンテーブル１８には、保温筒１９を介して被処理基板である半導体ウエハ（以下単にウエハと記す）を保持する基板保持具である石英製のウエハボート２０が載せられる。このウエハボート２０は、例えば５０〜１５０枚のウエハＷを所定間隔のピッチで積み重ねて収容できるように構成されている。
そして、昇降機構（図示せず）により昇降台１６を昇降させることにより、ウエハボート２０を処理容器１０内へ搬入搬出可能となっている。ウエハボート２０を処理容器１０内に搬入した際に、上記キャップ部１４がマニホールド１３に密接し、その間が気密にシールされる。
また、成膜装置１は、処理容器１０内へＳｉ原料ガスを導入するＳｉ原料ガス供給機構２１と、処理容器１０内へ不純物含有ガスを導入する不純物含有ガス導入供給機構２２と、処理容器１０内へエッチングガスを導入するハロゲン含有エッチングガス供給機構２３と、処理容器１０内へパージガス等として用いられる不活性ガスを導入する不活性ガス供給機構２４とを有している。これらＳｉ原料ガス供給機構２１と、不純物含有ガス導入機構２２と、ハロゲン含有エッチングガス供給機構２３と、不活性ガス導入機構２４とはガス供給部を構成する。
Ｓｉ原料ガス供給機構２１は、Ｓｉ原料ガス供給源２５と、Ｓｉガス供給源２５から成膜ガスを導くＳｉ原料ガス配管２６と、Ｓｉ原料ガス配管２６に接続され、マニホールド１３の側壁下部を貫通して設けられた石英製のＳｉ原料ガスノズル２６ａとを有している。Ｓｉ原料ガス配管２６には、開閉バルブ２７およびマスフローコントローラのような流量制御器２８が設けられており、Ｓｉ原料ガスを流量制御しつつ供給することができるようになっている。
不純物含有ガス導入供給機構２２は、不純物含有ガス供給源２９と、不純物含有ガス供給源２９から不純物含有ガスを導く不純物含有ガス配管３０と、不純物含有ガス配管３０に接続され、マニホールド１３の側壁下部を貫通して設けられた石英製の不純物含有ガスノズル３０ａとを有している。不純物含有ガス配管３０には、開閉バルブ３１およびマスフローコントローラのような流量制御器３２が設けられており、不純物含有ガスを流量制御しつつ供給することができるようになっている。
ハロゲン含有エッチングガス供給機構２３は、ハロゲン含有エッチングガスを供給するエッチングガス供給源３３と、エッチングガス供給源３３からエッチングガスを導くエッチングガス配管３４と、エッチングガス配管３４に接続され、マニホールド１３の側壁下部を貫通して設けられた石英製のエッチングガスノズル３４ａとを有している。エッチングガス配管３４には、開閉バルブ３５およびマスフローコントローラのような流量制御器３６が設けられており、Ｇｅ原料ガスを流量制御しつつ供給することができるようになっている。
不活性ガス供給機構２４は、不活性ガス供給源３７と、不活性ガス供給源３７から不活性ガスを導く不活性ガス配管３８と、不活性ガス配管３８に接続され、マニホールド１３の側壁下部を貫通して設けられた不活性ガスノズル３８ａとを有している。不活性ガス配管３８には、開閉バルブ３９およびマスフローコントローラのような流量制御器４０が設けられている。
Ｓｉ原料ガス供給機構２１から供給されるＳｉ原料ガスは、上述したように、ＣＶＤ法に適用可能なＳｉ含有化合物であれば限定されないが、シラン系化合物、アミノシラン系化合物を好適に用いることができる。
不純物含有ガス供給機構２２から供給される不純物含有ガスも、上述したように、Ａｓ、Ｂ、Ｐが例示され、不純物含有ガスとしては、ＡｓＨ３、Ｂ２Ｈ６、ＢＣｌ３、ＰＨ３を用いることができる。
エッチングガス供給機構２３から供給されるエッチングガスも、上述したように、シリコンを除去することができるものであり、好適なものとしてＣｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒ等が例示される。
不活性ガス供給機構２３から供給される不活性ガスとしては、Ｎ２ガスや、Ａｒガスのような希ガスを用いることができる。
なお、第１シリコン膜と第２シリコン膜とを別個のＳｉ原料ガスにより成膜する場合には、Ｓｉ原料ガス供給機構２１としてこれら２種類のＳｉ原料ガスを供給する２つのＳｉ原料ガス供給源２５を有するものを用いればよい。また、上記シリコン膜の形成方法の第２の例のようにシード層を形成する場合には、Ｓｉ原料ガス供給機構２１と全く同様の構成を有するシード層用Ｓｉ原料ガス供給機構を別途設けて、処理容器１０内にシード層用Ｓｉ原料ガスを供給すればよい。
マニホールド１３の側壁上部には、外管１１と内管１２との間隙から処理ガスを排出するための排気管４５が接続されている。この排気管４５には処理容器１０内を排気するための真空ポンプ４６が接続されており、また排気管４５には圧力調整バルブ等を含む圧力調整機構４７が設けられている。そして、真空ポンプ４６で処理容器１０内を排気しつつ圧力調整機構４７で処理容器１０内を所定の圧力に調整するようになっている。
また、成膜装置１は制御部５０を有している。制御部５０は、成膜装置１の各構成部、例えばバルブ類、流量制御器であるマスフローコントローラ、昇降機構等の駆動機構、ヒータ電源等を制御する、ＣＰＵ（コンピュータ）を有する主制御部と、キーボードやマウス等の入力装置、出力装置、表示装置、記憶装置を有している。制御部５０の主制御部は、記憶装置に処理レシピが記憶された記憶媒体をセットすることにより、記憶媒体から呼び出された処理レシピに基づいて成膜装置１に所定の動作を実行させる。これにより、コンピュータの制御下で、成膜装置１により上述したようなシリコン膜の形成方法が実施される。
次に、以上のように構成される成膜装置により上述したようなシリコン膜の形成方法を実施する際の処理動作について説明する。以下の処理動作は制御部５０における記憶部の記憶媒体に記憶された処理レシピに基づいて実行される。
最初に、上述したような所定パターンのトレンチやホール等の凹部が形成された絶縁膜を有する半導体ウエハＷをウエハボート２０に例えば５０〜１５０枚搭載し、ターンテーブル１８に保温筒１９を介してウエハＷを搭載したウエハボート２０を載置し、昇降台１６を上昇させることにより、下方開口部から処理容器１０内へウエハボート２０を搬入する。
このとき、ヒータ４によりウエハボート２０のセンター部（上下方向の中央部）の温度を第１シリコン膜の成膜に適した温度、例えば、３００〜７００℃の範囲の所定温度になるように処理容器１０内を予め加熱しておく。そして、処理容器１０内を０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の圧力に調整した後、開閉バルブ２７を開にし、Ｓｉ原料ガス供給源２５からＳｉ原料ガス配管２６を介して処理容器１０（内管１２）内にＳｉ原料ガスとして例えばＳｉＨ４ガスを供給し、ウエハボート２０を回転させつつ、第１シリコン膜の成膜を実施する。このときのガス流量は、流量制御器２８により５０〜５０００ｓｃｃｍの範囲内の所定流量に制御される。このとき、開閉バルブ３１を開けてＳｉ原料ガスの供給と同時に、不純物含有ガス供給源２９から所定の不純物含有ガスを所定量で導入してもよい。これにより、絶縁膜の凹部内に第１シリコン膜が埋め込まれる。処理容器１０内への第１シリコン膜の成膜は、所定の膜厚になる時間が経過した時点で、開閉バルブ２７を閉じて終了する。
次に、真空ポンプ４６により排気管４５を介して処理容器１０内を排気するとともに、開閉バルブ３９を開放して、不活性ガス供給源３７からＮ２ガス等の不活性ガスを処理容器１０内に供給して処理容器１０内をパージし、ヒータ４により処理容器１０内の温度を２００〜５００℃の範囲の所定温度にする。次いで開閉バルブ３９を閉じ、開閉バルブ３５を開放して、ハロゲン含有エッチングガス供給源３３からエッチングガス配管３４を介して所定のエッチングガス、例えばＣｌ２ガスを処理容器１０内に供給し、第１シリコン膜をエッチングする。このとき、エッチングはウエハの上部から進行していき、ウエハの表面および凹部内の側壁上部の絶縁膜が露出するまでエッチングされ、底部にのみ第１シリコン膜が残存する状態にされる。このような状態となる所定時間経過後、開閉バルブ３５を閉じてエッチングを終了する。
次に、真空ポンプ４６により排気管４５を介して処理容器１０内を排気するとともに、開閉バルブ３９を開放して、不活性ガス供給源３７からＮ２ガス等の不活性ガスを処理容器１０内に供給して処理容器１０内をパージし、ヒータ４により処理容器１０内の温度を３００〜７００℃の範囲の所定温度にする。
次いで、処理容器１０内を０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の圧力に調整した後、開閉バルブ２７を開にし、Ｓｉ原料ガス供給源２５からＳｉ原料ガス配管２６を介して処理容器１０内にＳｉ原料ガスとして例えばＳｉＨ４ガスを供給し、ウエハに第２シリコン膜を成膜する。このときのガス流量は、流量制御器２８により５０〜５０００ｓｃｃｍの範囲内の所定流量に制御される。このとき、開閉バルブ３１を開けてＳｉ原料ガスの供給と同時に、不純物含有ガス供給源２９から所定の不純物含有ガスを所定量で導入してもよい。この第２シリコン膜の成膜にあたっては、ウエハの表面および凹部内の側壁上部において露出した絶縁膜の表面には、エッチングガス中のハロゲン元素、例えばＣｌが吸着して表面が不活性化されているため第２シリコン膜は成膜されず、凹部の底に残存する第１シリコン膜上にのみ第２シリコン膜が成膜される。このため、凹部内で第２シリコン膜をボトムアップ成長させることができ、微細な凹部内にボイドのないシリコン膜を形成することができる。第２シリコン膜の成膜は、所定の膜厚に対応する時間経過後、開閉バルブ２７、または開閉バルブ２７，３１を閉じて終了する。
以上のようなハロゲン含有ガスを供給することによる第１シリコン膜のエッチングと、第２シリコン膜の成膜は、複数回繰り返し行ってもよい。
第１シリコン膜の成膜が終了後、真空ポンプ４６により排気管４５を介して処理容器１０内を排気しつつ、不活性ガスにより処理容器１０内のパージを行う。そして、処理容器１０内を常圧に戻した後、昇降台１６を下降させてウエハボート２０を搬出する。
上記第２の実施形態のように、第１シリコン膜の成膜に先立って、シード層を形成する場合には、処理容器１０内へウエハボート２０を搬入した後、ヒータ４によりウエハボート２０のセンター部（上下方向の中央部）の温度をシード層の形成に適した温度、例えば、２５０〜４５０℃の範囲の所定温度になるように処理容器１０を予め加熱しておき、処理容器１０内を０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の圧力に調整した後、Ｓｉ原料ガス供給機構２１と全く同様の構成を有するシード層用Ｓｉ原料ガス供給機構（図示せず）の開閉バルブを開けて、シード層用Ｓｉ原料ガスとして、例えば高次シラン系化合物ガス、アミノシラン系化合物ガスを処理容器１０内に供給する。このときのガス流量は、１０〜１０００ｓｃｃｍの範囲内の所定流量に制御される。これにより、１〜２ｎｍ程度の厚さのシード層がウエハの全面に形成される。この状態で、上述したように第１シリコン膜の成膜、エッチング、第２シリコン膜の成膜を順次行う。これにより、シリコン膜のラフネスが低減される。
具体的な成膜条件等としては、以下のものが例示される。
（具体例１）
・絶縁膜：ＳｉＯ２膜
・第１シリコン膜２０３（アモルファスシリコン）
ノンドープシリコン
シリコン原料ガス：ＳｉＨ４
成膜温度：５３０℃
圧力：０．４５Ｔｏｒｒ（６０Ｐａ）
・エッチング
エッチングガス：Ｃｌ２ガス
温度：３５０℃
圧力：０．１５Ｔｏｒｒ（２０Ｐａ）
・第２シリコン膜２０４（アモルファスシリコン）
ボロンドープトシリコン
シリコン原料ガス：ＳｉＨ４
ドープガス：ＢＣｌ３
成膜温度：３５０℃
圧力：４．５Ｔｏｒｒ（６００Ｐａ）
（具体例２）
・絶縁膜：ＳｉＯ２膜
・第１シリコン膜２０３（アモルファスシリコン）
ボロンドープトシリコン
シリコン原料ガス：ＳｉＨ４
ドープガス：ＢＣｌ３
成膜温度：３５０℃
圧力：４．５Ｔｏｒｒ（６００Ｐａ）
・エッチング
エッチングガス：Ｃｌ２ガス
温度：３５０℃
圧力：０．１５Ｔｏｒｒ（２０Ｐａ）
・第２シリコン膜２０４（アモルファスシリコン）
ボロンドープトシリコン
シリコン原料ガス：ＳｉＨ４
ドープガス：ＢＣｌ３
成膜温度：３５０℃
圧力：４．５Ｔｏｒｒ（６００Ｐａ）
なお、上記具体例１，２において、シード層を形成する場合の条件は以下のものが例示される。
・シード層
シリコン原料ガス：Ｓｉ２Ｈ６
形成温度：３５０℃
圧力：１Ｔｏｒｒ（１３３Ｐａ）
＜実験例＞
次に実験例について説明する。
図１０は実験例におけるサンプルウエハの各工程の断面を示すＳＥＭ写真である。
図１０（ａ）は、Ｓｉ基体上に形成されたＳｉＯ２膜に間口の幅が６０ｎｍ、深さが２３０ｎｍのトレンチが所定パターンで形成されたサンプルウエハに、シリコン原料としてＳｉＨ４ガスを用いて５３０℃でノンドープのアモルファスシリコン膜（ａ−Ｓｉ膜）を６０ｎｍの厚さで埋め込んだ状態である。その後、Ｃｌ２ガスを用いて、３５０℃で１５０ｎｍの深さでａ−Ｓｉ膜をエッチングした。そのときの状態が図１０（ｂ）である。ウエハの表面およびトレンチ上部の内壁面ではＳｉＯ２膜が露出している。その後、シリコン原料としてＳｉＨ４ガスを用い、不純物原料としてＢＣｌ３を用いて、３５０℃で３０〜３５ｎｍの厚さのボロンドープトシリコン膜（Ｂ−Ｓｉ膜）を成膜した。そのときの状態が図１０（ｃ）である。Ｂ−Ｓｉ膜がａ−Ｓｉ膜の上にボトムアップ成長しており、ボイドのない健全な膜となっていることがわかる。このことから、本発明の手法は、微細凹部にボイドフリーでシリコン膜を埋め込む上で有効な手法であることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、この発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施形態では、本発明の方法を縦型のバッチ式装置により実施した例を示したが、これに限らず、横型のバッチ式装置や枚葉式装置等の他の種々の成膜装置により実施することもできる。また、全ての工程を一つの装置で実施する例を示したが、一部の工程（例えばエッチング）を他の装置で行ってもよい。
さらに、被処理基板として半導体ウエハを用いた場合について示したが、これに限らず、フラットパネルディスプレイ用のガラス基板やセラミックス基板等、他の基板にも適用できることはいうまでもない。
１；成膜装置
２；加熱炉
４；ヒータ
１０；処理容器
２０；ウエハボート
２１；Ｓｉ原料ガス供給機構
２２；不純物含有ガス供給機構
２３；ハロゲン含有エッチングガス供給機構
４５；排気管
４６；真空ポンプ
５０；制御部
２００；Ｓｉ基体
２０１；絶縁膜
２０２；凹部（トレンチまたはホール）
２０３；第１シリコン膜
２０４；第２シリコン膜
２０５；吸着層
２０６；シード層
Ｗ；半導体ウエハ（被処理基板）

Claims (17)

  1. 凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部内にシリコン膜を形成するシリコン膜の形成方法であって、
    （ａ）被処理基板にシリコン原料ガスを供給して前記凹部を埋め込むように第１シリコン膜を成膜する工程と、
    （ｂ）次いで、前記被処理基板にハロゲン含有エッチングガスを供給して、前記第１シリコン膜をエッチングし、前記被処理基板の表面および前記凹部の内壁上部の前記絶縁膜表面を露出させ、前記凹部内の底部に前記第１のシリコン膜を残存させる工程と、
    （ｃ）次いで、エッチング後の被処理基板にシリコン原料ガスを供給して、前記凹部内の底部に残存する前記第１シリコン膜上に第２シリコン膜をボトムアップ成長させる工程と
    を有することを特徴とするシリコン膜の形成方法。
  2. 前記（ｂ）工程により、露出した前記絶縁膜表面に、ハロゲン元素を含む吸着層が形成されることを特徴とする請求項１に記載のシリコン膜の形成方法。
  3. 前記（ａ）工程および前記（ｃ）工程に用いる前記シリコン原料ガスは、シラン系化合物またはアミノシラン系化合物であることを特徴とする請求項１または請求項２に記載のシリコン膜の形成方法。
  4. 前記（ａ）工程に先立って行われる、（ｄ）前記被処理基板にシリコン原料を供給して前記絶縁膜表面にシード層を形成する工程をさらに有することを特徴とする請求項１から請求項３のいずれか１項に記載のシリコン膜の形成方法。
  5. 前記（ｄ）工程に用いる前記シリコン原料ガスは、高次シラン系化合物またはアミノシラン化合物であることを特徴とする請求項４に記載のシリコン膜の形成方法。
  6. 前記第１シリコン膜はノンドープシリコン膜またはドープトシリコン膜であり、前記第２シリコン膜はノンドープシリコン膜またはドープトシリコン膜であることを特徴とする請求項１から請求項５のいずれか１項に記載のシリコン膜の形成方法。
  7. 前記ドープトシリコン膜は、ボロンドープトシリコン膜であることを特徴とする請求項６に記載のシリコン膜の形成方法。
  8. 前記第１シリコン膜は、前記ノンドープシリコン膜であり、前記第２シリコン膜はボロンドープトシリコン膜であることを特徴とする請求項７に記載のシリコン膜の形成方法。
  9. 前記第１シリコン膜および前記第２シリコン膜はいずれもボロンドープトシリコン膜であることを特徴とする請求項７に記載のシリコン膜の形成方法。
  10. 前記ハロゲン含有エッチングガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒから選択されたガスであることを特徴とする請求項１から請求項９のいずれか１項に記載のシリコン膜の形成方法。
  11. 前記絶縁膜はＳｉＯ２膜であり、前記ハロゲン含有エッチングガスはＣｌ２ガスであることを特徴とする請求項１０に記載のシリコン膜の形成方法。
  12. 前記（ｂ）工程および前記（ｃ）工程を複数回繰り返すことを特徴とする請求項１から請求項１１のいずれか１項に記載のシリコン膜の形成方法。
  13. 前記（ａ）工程および前記（ｃ）工程は、３００〜６００℃の範囲の温度で行われることを特徴とする請求項１から請求項１２のいずれか１項に記載のシリコン膜の形成方法。
  14. 前記（ｂ）工程は、２５０〜５００℃の範囲の温度で行われることを特徴とする請求項１から請求項１３のいずれか１項に記載のシリコン膜の形成方法。
  15. 凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部内にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理基板を収容する処理容器と、
    前記処理容器内に所定のガスを供給するガス供給部と、
    前記処理容器内を加熱する加熱機構と、
    前記処理容器内を排気して減圧状態とする排気機構と、
    前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部と
    を具備し、
    前記制御部は、
    前記排気機構により前記処理容器内を所定の減圧状態に制御し、前記加熱機構により前記処理容器内を所定温度に制御し、
    前記ガス供給部から前記処理容器内にシリコン原料ガスを供給させて、前記凹部を埋め込むように第１シリコン膜を成膜させ、
    次いで、前記ガス供給部から前記処理容器内にハロゲン含有エッチングガスを供給させ、前記第１シリコン膜をエッチングして、前記被処理基板の表面および前記凹部の内壁上部の前記絶縁膜表面を露出させ、前記凹部内の底部に前記第１のシリコン膜を残存させ、
    次いで、エッチング後の被処理基板にシリコン原料ガスを供給して、前記凹部内の底部に残存する前記第１シリコン膜上に第２シリコン膜をボトムアップ成長させることを特徴とするシリコン膜の形成装置。
  16. 前記処理容器は、前記被処理基板が複数保持された基板保持具が収容され、複数の基板に対して処理が行われることを特徴とする請求項１５に記載のシリコン膜の形成装置。
  17. コンピュータ上で動作し、シリコン膜の形成装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１４のいずれかのシリコン膜の形成方法が行われるように、コンピュータに前記シリコン膜の形成装置を制御させることを特徴とする記憶媒体。
JP2016068449A 2016-03-30 2016-03-30 シリコン膜の形成方法および形成装置 Active JP6554438B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016068449A JP6554438B2 (ja) 2016-03-30 2016-03-30 シリコン膜の形成方法および形成装置
TW106109625A TWI686505B (zh) 2016-03-30 2017-03-23 矽膜之形成方法與形成裝置及記錄媒體
KR1020170038354A KR102158406B1 (ko) 2016-03-30 2017-03-27 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
US15/473,489 US10283405B2 (en) 2016-03-30 2017-03-29 Method and apparatus for forming silicon film and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016068449A JP6554438B2 (ja) 2016-03-30 2016-03-30 シリコン膜の形成方法および形成装置

Publications (2)

Publication Number Publication Date
JP2017183508A true JP2017183508A (ja) 2017-10-05
JP6554438B2 JP6554438B2 (ja) 2019-07-31

Family

ID=59961175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016068449A Active JP6554438B2 (ja) 2016-03-30 2016-03-30 シリコン膜の形成方法および形成装置

Country Status (4)

Country Link
US (1) US10283405B2 (ja)
JP (1) JP6554438B2 (ja)
KR (1) KR102158406B1 (ja)
TW (1) TWI686505B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160516A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2019197872A (ja) * 2018-05-11 2019-11-14 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
KR20200060261A (ko) * 2018-11-21 2020-05-29 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
CN111627806A (zh) * 2019-02-28 2020-09-04 东京毅力科创株式会社 基片处理方法和基片处理装置
WO2021193010A1 (ja) * 2020-03-23 2021-09-30 東京エレクトロン株式会社 成膜方法及び半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
WO2019013891A1 (en) * 2017-07-12 2019-01-17 Applied Materials, Inc. CYCLIC CONFORMAL DEPOSITION / REINFORCEMENT / ETCHING FOR FILLING INS
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219395A (ja) * 1990-12-18 1992-08-10 Canon Inc 結晶の形成方法
JPH06232277A (ja) * 1993-01-29 1994-08-19 Toshiba Corp 半導体装置の製造方法
JP2000277432A (ja) * 1999-03-25 2000-10-06 Ulvac Japan Ltd 選択成長方法
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2008198996A (ja) * 2007-01-11 2008-08-28 Tokyo Electron Ltd 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2015041707A (ja) * 2013-08-22 2015-03-02 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715888B2 (ja) * 1990-10-01 1995-02-22 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及びその装置
JPH0521357A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
US5888876A (en) 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
KR100543455B1 (ko) * 2003-05-30 2006-01-23 삼성전자주식회사 반도체 소자의 소자분리막 형성방법
JP4366183B2 (ja) * 2003-12-17 2009-11-18 株式会社日立国際電気 半導体装置の製造方法
JP5311791B2 (ja) 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
JP2013197551A (ja) 2012-03-22 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP6541591B2 (ja) 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219395A (ja) * 1990-12-18 1992-08-10 Canon Inc 結晶の形成方法
JPH06232277A (ja) * 1993-01-29 1994-08-19 Toshiba Corp 半導体装置の製造方法
JP2000277432A (ja) * 1999-03-25 2000-10-06 Ulvac Japan Ltd 選択成長方法
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2008198996A (ja) * 2007-01-11 2008-08-28 Tokyo Electron Ltd 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2015041707A (ja) * 2013-08-22 2015-03-02 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160516A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2019197872A (ja) * 2018-05-11 2019-11-14 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
KR20190129716A (ko) 2018-05-11 2019-11-20 도쿄엘렉트론가부시키가이샤 반도체 막의 형성 방법 및 성막 장치
US10957535B2 (en) 2018-05-11 2021-03-23 Tokyo Electron Limited Semiconductor film forming method and film forming apparatus
JP7004608B2 (ja) 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
KR102441233B1 (ko) * 2018-05-11 2022-09-08 도쿄엘렉트론가부시키가이샤 반도체 막의 형성 방법 및 성막 장치
KR20200060261A (ko) * 2018-11-21 2020-05-29 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
JP2020088106A (ja) * 2018-11-21 2020-06-04 東京エレクトロン株式会社 凹部の埋め込み方法
JP7262210B2 (ja) 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
KR102547550B1 (ko) * 2018-11-21 2023-06-26 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
CN111627806A (zh) * 2019-02-28 2020-09-04 东京毅力科创株式会社 基片处理方法和基片处理装置
WO2021193010A1 (ja) * 2020-03-23 2021-09-30 東京エレクトロン株式会社 成膜方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20170113273A (ko) 2017-10-12
TWI686505B (zh) 2020-03-01
TW201802290A (zh) 2018-01-16
US10283405B2 (en) 2019-05-07
JP6554438B2 (ja) 2019-07-31
KR102158406B1 (ko) 2020-09-22
US20170287778A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP6640596B2 (ja) 成膜方法
US10134584B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016105457A (ja) 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
TW201818454A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US9824919B2 (en) Recess filling method and processing apparatus
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
JP7213726B2 (ja) 成膜方法及び熱処理装置
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6554438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250