JP6560991B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6560991B2
JP6560991B2 JP2016016418A JP2016016418A JP6560991B2 JP 6560991 B2 JP6560991 B2 JP 6560991B2 JP 2016016418 A JP2016016418 A JP 2016016418A JP 2016016418 A JP2016016418 A JP 2016016418A JP 6560991 B2 JP6560991 B2 JP 6560991B2
Authority
JP
Japan
Prior art keywords
gas
film
supplying
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016016418A
Other languages
English (en)
Other versions
JP2017135344A (ja
Inventor
由悟 渡橋
由悟 渡橋
森谷　敦
敦 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2016016418A priority Critical patent/JP6560991B2/ja
Priority to CN201710060001.9A priority patent/CN107026077B/zh
Priority to US15/415,032 priority patent/US10090152B2/en
Priority to KR1020170012943A priority patent/KR101952493B1/ko
Publication of JP2017135344A publication Critical patent/JP2017135344A/ja
Application granted granted Critical
Publication of JP6560991B2 publication Critical patent/JP6560991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラムに関する。
半導体装置（デバイス）の製造工程の一工程として、ハロゲン系の処理ガスや非ハロゲン系の処理ガスを用い、基板上に、シリコン（Ｓｉ）等の所定元素を主元素として含む膜を形成する成膜処理が行われることがある（例えば特許文献１〜３参照）。
国際公開第２０１２／０２９６６１号パンフレット 特開２０１３−１９７３０７号公報 特開２０１４−０６７７９６号公報
本発明の目的は、基板上に形成する膜の膜質を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
基板に対してハロゲン系の第１の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第２の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
前記基板に対して第３の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有する技術が提供される。
本発明によれば、基板上に形成する膜の膜質を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の成膜シーケンスを示す図である。 本発明の一実施形態の成膜シーケンスの変形例を示す図である。 （ａ）はシードステップ開始前のウエハ表面の断面構造を、（ｂ）はシードステップ進行中であってＤＣＳガス供給後のウエハ表面の断面構造を、（ｃ）はシードステップ進行中であってＤＳガス供給後のウエハ表面の断面構造を、（ｄ）はシードステップ終了後のウエハ表面の断面構造を、（ｅ）はＣＶＤ成膜ステップ進行中のウエハ表面の断面構造を、（ｆ）はＣＶＤ成膜ステップ終了後のウエハ表面の断面構造を、（ｇ）はアニールステップ終了後のウエハ表面の断面構造を示す図である。 本発明の他の実施形態で好適に用いられる基板処理装置の処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の他の実施形態で好適に用いられる基板処理装置の処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 ＤＲＡＭの主要部の断面構造を示す図である。 ３ＤＮＡＮＤの主要部の断面構造を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図３を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱手段（加熱機構）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応容器（処理容器）を構成する反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成されている。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂは、例えば石英またはＳｉＣ等の耐熱性材料からなる。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。ガス供給管２３２ｂには、ガス供給管２３２ｃが接続されている。
ガス供給管２３２ａ〜２３２ｃには、上流方向から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ〜２４１ｃおよび開閉弁であるバルブ２４３ａ〜２４３ｃがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、不活性ガスを供給するガス供給管２３２ｄ，２３２ｅがそれぞれ接続されている。ガス供給管２３２ｄ，２３２ｅには、上流方向から順に、ＭＦＣ２４１ｄ，２４１ｅおよびバルブ２４３ｄ，２４３ｅがそれぞれ設けられている。
ガス供給管２３２ａ，２３２ｂの先端部には、ノズル２４９ａ，２４９ｂがそれぞれ接続されている。ノズル２４９ａ，２４９ｂは、図２に示すように、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂは、Ｌ字型のロングノズルとしてそれぞれ構成されている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられ、それぞれが同一の開口面積を有し、更に同じ開口ピッチで設けられている。
このように、本実施形態では、反応管２０３の側壁の内壁と、反応管２０３内に配列された複数枚のウエハ２００の端部（周縁部）と、で定義される平面視において円環状の縦長の空間内、すなわち、円筒状の空間内に配置したノズル２４９ａ，２４９ｂを経由してガスを搬送している。そして、ノズル２４９ａ，２４９ｂにそれぞれ開口されたガス供給孔２５０ａ，２５０ｂから、ウエハ２００の近傍で初めて反応管２０３内にガスを噴出させている。そして、反応管２０３内におけるガスの主たる流れを、ウエハ２００の表面と平行な方向、すなわち、水平方向としている。このような構成とすることで、各ウエハ２００に均一にガスを供給することが可能となる。ウエハ２００の表面上を流れたガスは、排気口、すなわち、後述する排気管２３１の方向に向かって流れる。但し、このガスの流れの方向は、排気口の位置によって適宜特定され、垂直方向に限ったものではない。
ガス供給管２３２ａからは、ハロゲン系の第１の処理ガスとして、所定元素（主元素）としてのシリコン（Ｓｉ）と、ハロゲン元素と、を含むガス、すなわち、ハロシラン原料ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。
原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。ハロシラン原料とは、ハロゲン基を有する原料のことである。ハロゲン基には、クロロ基、フルオロ基、ブロモ基、ヨード基等が含まれる。すなわち、ハロゲン基には、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン元素が含まれる。本明細書において「原料」という言葉を用いた場合は、「液体状態である原料」を意味する場合、「気体状態である原料（原料ガス）」を意味する場合、または、それらの両方を意味する場合がある。
第１の処理ガスとしては、例えば、ＳｉおよびＣｌを含むハロシラン原料ガス、すなわち、塩化シラン（Ｓｉの塩素化合物）を含むクロロシラン原料ガスを用いることができる。クロロシラン原料ガスとしては、例えば、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガスを用いることができる。
また、ガス供給管２３２ａからは、ドーパントガスとして、形成される層や膜中に添加（ドープ）される不純物（ドーパント）を含むガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。ドーパントガスとしては、ＩＩＩ族元素およびＶ族元素のうちいずれかの元素を含むガスを用いることができ、例えば、ホスフィン（ＰＨ３、略称：ＰＨ）ガスを用いることができる。
ガス供給管２３２ｂからは、非ハロゲン系の第２の処理ガスとして、所定元素（主元素）としてのＳｉを含みハロゲン元素非含有のシラン原料ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。第２の処理ガスとしては、水素化ケイ素（Ｓｉの水素化合物）を含む水素化ケイ素原料ガスを用いることができ、例えば、ジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガスを用いることができる。
ガス供給管２３２ｃからは、第３の処理ガスとして、所定元素（主元素）としてのＳｉを含みハロゲン元素非含有のシラン原料ガスが、ＭＦＣ２４１ｃ、バルブ２４３ｃ、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。第３の処理ガスとしては、水素化ケイ素を含む水素化ケイ素原料ガスを用いることができ、例えば、モノシラン（ＳｉＨ４、略称：ＭＳ）ガスを用いることができる。
ガス供給管２３２ｄ，２３２ｅからは、不活性ガスとして、例えば、窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１の処理ガスを供給する第１供給系が構成される。第１供給系を、第１原料（ガス）供給系とも称する。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２の処理ガスを供給する第２供給系が構成される。第２供給系を、第２原料（ガス）供給系とも称する。主に、ガス供給管２３２ｃ、ＭＦＣ２４１ｃ、バルブ２４３ｃにより、第３の処理ガスを供給する第３供給系が構成される。第３供給系を、第３原料（ガス）供給系とも称する。主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、ドーパントガスを供給する第４供給系が構成される。第４供給系を、ドーパント（ガス）供給系とも称する。
第１〜第３供給系のうち、いずれか、或いは、全ての供給系を、処理ガス供給系、或いは、成膜ガス供給系と称することもできる。第４供給系を、成膜ガス供給系に含めて考えることもできる。
また、主に、ガス供給管２３２ｄ，２３２ｅ、ＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅにより、不活性ガス供給系が構成される。不活性ガス供給系を、パージガス供給系、希釈ガス供給系、或いは、キャリアガス供給系と称することもできる。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｅやＭＦＣ２４１ａ〜２４１ｅ等が集積されてなる集積型ガス供給システム２４８として構成されていてもよい。集積型ガス供給システム２４８は、ガス供給管２３２ａ〜２３２ｅのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｅ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｅの開閉動作やＭＦＣ２４１ａ〜２４１ｅによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型ガス供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｅ等に対して集積ユニット単位で着脱を行うことができ、ガス供給システムのメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することにより、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することにより、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系（排気システム）が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内外に搬入および搬出することが可能なように構成されている。すなわち、ボートエレベータ１１５は、ボート２１７すなわちウエハ２００を、処理室２０１内外に搬送する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が水平姿勢で多段に支持されている。この構成により、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなっている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、ノズル２４９ａ，２４９ｂと同様にＬ字型に構成されており、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｅ、バルブ２４３ａ〜２４３ｅ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｅによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｅの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板上にＳｉ膜を形成するシーケンス例について、図４、図６（ａ）〜図６（ｇ）を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示す成膜シーケンスでは、
基板としてのウエハ２００に対して第１の処理ガスとしてＤＣＳガスを供給するステップと、ウエハ２００に対して第２の処理ガスとしてＤＳガスを供給するステップと、ウエハ２００に対してドーパントガスとしてＰＨガスを供給するステップと、を含むサイクルを所定回数（ｎ回）行うことで、ウエハ２００上にドーパントとしてのＰがドープされたシード層（ドープトシード層）を形成するステップ（シードステップ）と、
ウエハ２００に対して第３の処理ガスとしてＭＳガスを供給してシード層上にＳｉを含む膜、すなわち、Ｓｉ膜を形成するステップ（ＣＶＤ成膜ステップ）と、
を実施する。
なお、図４に示す成膜シーケンスは、シードステップが、ＤＳガスを供給するステップとＰＨガスを供給するステップとを同時に行う期間を含む例を示している。また、本成膜シーケンスは、ＣＶＤ成膜ステップが、ウエハ２００に対してＰＨガスを供給するステップを含む例を示している。ＣＶＤ成膜ステップでは、シード層上に、ドーパントとしてのＰがドープされたＳｉ膜が形成されることとなる。以下の説明では、Ｐがドープされたシード層を、単に、シード層とも称する。また、ＰがドープされたＳｉ膜を、単に、Ｓｉ膜とも称する。
また、図４に示す成膜シーケンスでは、上述のシードステップとＣＶＤ成膜ステップとを、表面に単結晶Ｓｉと絶縁膜とが露出したウエハ２００に対して実施する。これにより、単結晶Ｓｉ上に第１のＳｉ膜をホモエピタキシャル成長させるとともに、絶縁膜上に第１のＳｉ膜とは結晶構造が異なる第２のＳｉ膜を成長させる。すなわち、図４に示す成膜シーケンスでは、３種類のシラン原料ガス（トリプルＳｉソース）を用いることで、単結晶Ｓｉ上に、第１のＳｉ膜上に第２のＳｉ膜が形成されてなる積層構造（積層膜）を形成する。本実施形態では、この積層構造を有する膜を、単に、Ｓｉ膜と称する場合もある。
その後、本実施形態では、上述の積層構造を有するＳｉ膜を熱処理（アニール）することで、第２のＳｉ膜のうち第１のＳｉ膜（ホモエピタキシャルＳｉ膜）に接触する部分をホモエピタキシャル化させるステップ（アニールステップ）を行う。
本明細書では、これら一連のシーケンスを、便宜上、以下のように示すこともある。また、本明細書では、上述のシードステップを「パラレルシードステップ」と称することもあり、上述のアニールステップを「ＡＮＬ」と称することもある。
〔（ＤＣＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体（集合体）」を意味する場合、すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面（露出面）」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。
従って、本明細書において「ウエハに対して所定のガスを供給する」と記載した場合は、「ウエハそのものの表面（露出面）に対して所定のガスを直接供給する」ことを意味する場合や、「ウエハ上に形成されている層や膜等に対して、すなわち、積層体としてのウエハの最表面に対して所定のガスを供給する」ことを意味する場合がある。また、本明細書において「ウエハ上に所定の層（または膜）を形成する」と記載した場合は、「ウエハそのものの表面（露出面）上に所定の層（または膜）を直接形成する」ことを意味する場合や、「ウエハ上に形成されている層や膜等の上、すなわち、積層体としてのウエハの最表面の上に所定の層（または膜）を形成する」ことを意味する場合がある。
また、本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
ウエハ２００としては、例えば、単結晶Ｓｉにより構成されたＳｉ基板、或いは、表面に単結晶Ｓｉ膜が形成された基板を用いることができる。ウエハ２００の表面の一部には、例えば、シリコン酸化膜（ＳｉＯ２膜、以下、ＳｉＯ膜ともいう）等の絶縁膜２００ａが予め形成されている。すなわち、ウエハ２００の表面は、単結晶Ｓｉと絶縁膜２００ａとがそれぞれ露出した状態となっている。絶縁膜２００ａは、ＳｉＯ膜の他、シリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（ＳｉＯＮ膜）等であってもよい。
図６（ａ）〜図６（ｇ）は、表面に凹部が設けられており、凹部の底部が単結晶Ｓｉにより構成され、凹部の側部および上部が絶縁膜（ＳｉＯ膜）２００ａにより構成されているウエハ２００を処理する場合を示している。図６（ａ）〜図６（ｇ）は、便宜上、ウエハ２００表面の断面構造を部分的に拡大した図である。ウエハ２００を処理室２０１内に搬入する前、ウエハ２００の表面はフッ化水素（ＨＦ）等により予め洗浄される。但し、洗浄処理の後、処理室２０１内へ搬入するまでの間に、ウエハ２００の表面は一時的に大気に晒されることとなる。そのため、図６（ａ）に示すように、処理室２０１内へ搬入されるウエハ２００の表面の少なくとも一部には、自然酸化膜（ＳｉＯ膜）２００ｂが形成されることとなる。自然酸化膜２００ｂは、凹部の底部、すなわち、露出した単結晶Ｓｉの一部を疎らに（アイランド状に）覆うように形成されることもあり、また、露出した単結晶Ｓｉの全域を連続的に（非アイランド状に）覆うように形成されることもある。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。真空ポンプ２４６は、少なくともウエハ２００に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室２０１内のウエハ２００が所望の温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。ヒータ２０７による処理室２０１内の加熱は、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。また、回転機構２６７によるボート２１７およびウエハ２００の回転を開始する。回転機構２６７によるボート２１７およびウエハ２００の回転は、少なくとも、ウエハ２００に対する処理が終了するまでの間は継続して行われる。
（シードステップ）
その後、次の２つのステップ、すなわち、ステップ１，２を順次実行する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＤＣＳガスを供給する。
バルブ２４３ａを開き、ガス供給管２３２ａ内にＤＣＳガスを流す。ＤＣＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＤＣＳガスが供給されることとなる。このとき同時にバルブ２４３ｄを開き、ガス供給管２３２ｄ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｄにより流量調整され、ＤＣＳガスと一緒に処理室２０１内へ供給され、排気管２３１から排気される。また、ノズル２４９ｂ内へのＤＣＳガスの侵入を防止するため、バルブ２４３ｅを開き、ガス供給管２３２ｅ内へＮ２ガスを流す。Ｎ２ガスは、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。
ウエハ２００に対してＤＣＳガスを供給することで、ＤＣＳによるトリートメント効果を生じさせ、以下の処理を進行させることができる。これにより、ウエハ２００の表面状態を、図６（ｂ）に示す状態へと変化させることができる。
まず、凹部の底部、すなわち、単結晶Ｓｉ上においては、電気陰性度の大きなハロゲン（Ｃｌ）を含むＤＣＳを供給することで、単結晶Ｓｉの表面に形成された自然酸化膜２００ｂにおける酸素（Ｏ）と、ＤＣＳにおけるＣｌと、を引き合わせ、自然酸化膜２００ｂに含まれるＳｉ−Ｏ結合を切断することができる。すなわち、ＤＣＳが有する極性により、単結晶Ｓｉの表面を終端しているＳｉ−Ｏ結合を切断することができる。また、ＤＣＳから分離することで生成された微量のＣｌ−（Ｃｌイオン）により、単結晶Ｓｉの表面を終端しているＳｉ−Ｏ結合を切断することもできる。これらにより、単結晶Ｓｉの表面におけるＳｉの結合手は、フリーとなる。すなわち、単結晶Ｓｉの表面において、Ｓｉの共有結合のダングリングボンド（未結合手）を生じさせることができる。これにより、後述するホモエピタキシャル成長が進行しやすい環境が整うこととなる。なお、凹部の底部においては、上述の反応が進行することにより、表面に形成された自然酸化膜２００ｂが除去され、単結晶Ｓｉの表面が露出することとなる。すなわち、ＤＣＳガスは、単結晶Ｓｉの表面から自然酸化膜２００ｂを除去するクリーニングガス（洗浄ガス）として作用することとなる。
また、凹部の側部および上部、すなわち、絶縁膜（ＳｉＯ膜）２００ａ上においては、電気陰性度の大きなハロゲン（Ｃｌ）を含むＤＣＳを供給することで、絶縁膜２００ａの表面におけるＯと、ＤＣＳにおけるＣｌと、が引き合い、絶縁膜２００ａに含まれるＳｉ−Ｏ結合を切断することができる。すなわち、ＤＣＳが有する極性により、絶縁膜２００ａの表面に含まれるＳｉ−Ｏ結合を切断することができる。また、ＤＣＳから分離することで生成された微量のＣｌ−により、絶縁膜２００ａの表面に含まれるＳｉ−Ｏ結合を切断することもできる。これらにより、絶縁膜２００ａの表面に、Ｓｉの未結合手、すなわち、Ｓｉの吸着サイトを形成することができる。なお、ＳｉＯ膜等の絶縁膜２００ａ上には、本来、Ｓｉの未結合手は存在しないか、存在したとしても僅かである。そのため、この状態で、ウエハ２００に対してＤＳガスを供給する後述のステップ２を行っても、絶縁膜２００ａの表面では、Ｓｉの核は成長しないか、たとえ成長したとしてもランダムな成長（アイランド状の成長）となる。
上述のトリートメント効果により、凹部の底部においてホモエピタキシャル成長が進行しやすい環境が整い、また、凹部の側部および上部においてＳｉの吸着サイトが形成されたら、バルブ２４３ａを閉じ、ＤＣＳガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室２０１内から排除する。このとき、バルブ２４３ｄ，２４３ｅは開いたままとして、Ｎ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用し、これにより、処理室２０１内に残留するガスを処理室２０１内から排除する効果を高めることができる。
このとき、処理室２０１内に残留するガスを完全に排除しなくてもよい。処理室２０１内に残留するガスが微量であれば、その後に行われるステップ２において悪影響が生じることはない。処理室２０１内へ供給するＮ２ガスの流量も大流量とする必要はなく、例えば、反応管２０３（処理室２０１）の容積と同程度の量のＮ２ガスを供給することで、ステップ２において悪影響が生じない程度のパージを行うことができる。このように、処理室２０１内を完全にパージしないことで、パージ時間を短縮し、スループットを向上させることができる。Ｎ２ガスの消費も必要最小限に抑えることが可能となる。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００に対してＤＳガスおよびＰＨガスを供給する。
このステップでは、バルブ２４３ｂ，２４３ｄ，２４３ｅの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｄ，２４３ｅの開閉制御と同様の手順で行う。ガス供給管２３２ｂ内を流れたＤＳガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。またこのとき、バルブ２４３ａを開き、ガス供給管２３２ａ内にＰＨガスを流す。ＰＨガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＤＳガスとＰＨガスとが一緒、かつ同時に供給されることとなる。
ウエハ２００に対してＤＳガス、ＰＨガスを供給することで、以下の処理を進行させ、ウエハ２００の表面状態を、図６（ｃ）に示す状態、すなわち、２種類のシードがパラレルに形成された状態へと移行させることができる。
まず、凹部の底部、すなわち、単結晶Ｓｉ上においては、ステップ１を行うことで形成されたＳｉの未結合手にＤＳに含まれるＳｉを結合させ、単結晶Ｓｉ上に、Ｓｉ結晶をエピタキシャル成長（気相エピタキシャル成長）させることができる。下地となる結晶と、この結晶上に成長する結晶と、が同じ材質（Ｓｉ）であることから、この成長は、ホモエピタキシャル成長となる。ホモエピタキシャル成長では、下地となる結晶の上に、この結晶と同じ格子定数を持ち、同じ材料からなる結晶が、同一の結晶方位で成長する。そのため、ホモエピタキシャル成長では、下地となる結晶と、この結晶上に成長する結晶と、が異なる材質からなるヘテロエピタキシャル成長に比べ、欠陥の少ない、良質な結晶を得ることができる。このとき形成される核（或いは膜）が、後述する第１のＳｉ膜（エピタキシャルＳｉ膜）２００ｈのシード（第１のシード）２００ｃとなる。ＤＳガスと一緒にＰＨガスを供給することで、シード２００ｃ中に、ドーパントとしてのＰ成分をドープすることができる。
また、凹部の側部および上部、すなわち、絶縁膜２００ａ上においては、ステップ１を行うことで形成された吸着サイトに、ＤＳに含まれるＳｉを吸着させることができる。吸着サイトにＳｉが吸着することで形成される核の結晶構造は、アモルファス（非晶質）、ポリ（多結晶）、または、アモルファスとポリとの混晶となる。このとき形成される核が、後述する第２のＳｉ膜２００ｇのシード（第２のシード）２００ｄとなる。ＤＳガスと一緒にＰＨガスを供給することで、シード２００ｄ中に、ドーパントとしてのＰ成分をドープすることができる。
第１のシード２００ｃ、第２のシード２００ｄの形成、すなわち、２種類のシードの形成（パラレルシード処理）が完了したら、バルブ２４３ｂ，２４３ａを閉じ、ＤＳガスおよびＰＨガスの供給をそれぞれ停止する。そして、ステップ１と同様の処理手順により、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室２０１内から排除する。このとき、処理室２０１内に残留するガス等を完全に排除しなくてもよい点は、ステップ１と同様である。
なお、ステップ２を行うと、ウエハ２００の表面の少なくとも一部、すなわち、シード２００ｃ，２００ｄの表面の少なくとも一部が、ＤＳガスに含まれるＳｉ−Ｈ結合によって終端された状態となる場合がある。ウエハ２００の表面を終端するＳｉ−Ｈ結合は、次のステップ１においてウエハ２００に対してＤＣＳガスを供給することで切断することができる。すなわち、ＤＣＳから分離することで生成された微量のＣｌ−により、シード２００ｃ，２００ｄの表面を終端しているＳｉ−Ｈ結合を切断することができる。これにより、シード２００ｃ，２００ｄの表面にＳｉの未結合手を形成することができる。すなわち、凹部の底部においてホモエピタキシャル成長が進行しやすい環境を再び整え、また、凹部の側部および上部においてＳｉの吸着サイトを再び形成することが可能となる。これにより、次のステップ２において、上述した２種類のシードの形成が遅滞なく開始されることとなる。
また、ステップ２を行うと、ウエハ２００の表面においてＳｉが異常成長する場合がある。例えば、ステップ２を行うと、ウエハ２００の表面に吸着したＳｉが局所的に凝集する等し、シード２００ｃ，２００ｄの表面に凹凸構造が形成される場合がある。但し、この異常成長したＳｉ（凝集したＳｉからなる凸部分）は、次のステップ１でウエハ２００に対してＤＣＳガスを供給することで除去することができる。すなわち、ＤＣＳから分離することで生成された微量のＣｌ−により、異常成長したＳｉに含まれるＳｉ−Ｓｉ結合を切断し、この異常成長したＳｉをエッチングすることが可能となる。これにより、シード２００ｃ，２００ｄの表面を平滑化させ、結果として、最終的に形成されるＳｉ膜の表面ラフネス等を向上させることが可能となる。ここで表面ラフネスとは、ウエハ面内における膜の高低差を意味しており（表面粗さと同義であり）、その値が小さいほど表面が平滑であることを示しており、逆にその値が大きいほど表面が粗いことを示している。すなわち、表面ラフネスが向上するとは、膜の高低差が小さくなり、表面の平滑度が向上することを意味する。
ここで示した各効果は、上述したＤＣＳによるトリートメント効果に含めて考えることができる。
［所定回数実施］
シードステップでは、上述したステップ１，２を、交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数（１回以上）行う。シードステップを行うことで、以下の処理を進行させ、ウエハ２００の表面状態を、図６（ｄ）に示す状態へと移行させることができる。なお、ステップ１，２を非同時に行うことで、処理室２０１内で発生するパーティクルの量を低減させることが可能となる。
まず、凹部の底部、すなわち、単結晶Ｓｉ上においては、シード層（第１のシード層）２００ｅを形成することができる。シード層２００ｅは、単結晶Ｓｉ上に形成された第１のシード２００ｃを核として、Ｓｉ結晶がホモエピタキシャル成長することで形成される。シード層２００ｅの結晶構造は、下地の結晶性を継承した単結晶となる。すなわち、シード層２００ｅは、下地の単結晶Ｓｉと同一の材料により構成され、同一の格子定数、同一の結晶方位を有する単結晶Ｓｉ層（エピタキシャルＳｉ層）となる。
また、凹部の側部および上部、すなわち、絶縁膜２００ａ上においては、シード層（第２のシード層）２００ｆを形成することができる。シード層２００ｆは、絶縁膜２００ａ上に第２のシード２００ｄが高密度に成長することで形成され、絶縁膜２００ａの表面を緻密に覆う層となる。シード層２００ｆの結晶構造は、アモルファス、ポリ、または、アモルファスとポリとの混晶となる。
このように、シードステップでは、単結晶Ｓｉ上および絶縁膜２００ａ上に、第１のシード層（エピタキシャルＳｉ層）および第２のシード層（アモルファスＳｉ層、ポリＳｉ層、または、アモルファスとポリとの混晶Ｓｉ層）が、それぞれパラレルに形成されることとなる。つまり、このステップでは、結晶構造が異なる２種類のＳｉシード層がパラレルに形成されることとなる。これが、このステップをパラレルシードステップと称する所以である。このステップでは、上述のトリートメント効果を適正に発揮させることで、第１のシード層２００ｅおよび第２のシード層２００ｆのそれぞれを、緻密な層とすることが可能となる。結果として、最終的に形成されるＳｉ膜を、ピンホールや膜破れ（以下、これらを総称して膜破れ等とも呼ぶ）の少ない緻密な膜とすることができ、フッ化水素（ＨＦ）に対する耐性の高い膜とすることが可能となる。なお、ピンホールとは、膜に対してエッチングガスやエッチング液等のエッチャントを供給した際に、この膜の下地側に向けてエッチャントが侵入していく経路のことをいう。また、膜破れとは、例えば、ピンホールよりも大きなスケールで生じる欠陥のことをいう。膜破れ等は、Ｓｉ膜の膜厚を薄くする場合に特に生じやすくなる。そのため、トリートメント効果を生じさせる技術的意義は、Ｓｉ膜の膜厚を薄くする場合に特に大きくなるといえる。
上述したように、シード２００ｃ，２００ｄは、それぞれＰを含むことから、シード層２００ｅ，２００ｆも、それぞれドーパントとしてのＰを含むこととなる。これにより、シード層２００ｅ，２００ｆは、それぞれ導電性を有することとなる。
なお、シード層２００ｅ中におけるＰ濃度は、後述する第１のＳｉ膜２００ｈ中におけるＰ濃度と異ならせるのが好ましい。例えば、シード層２００ｅ中におけるＰ濃度を、第１のＳｉ膜２００ｈ中におけるＰ濃度よりも小さく（低く）するのが好ましい。
また同様に、シード層２００ｆ中におけるＰ濃度についても、後述する第２のＳｉ膜２００ｇ中におけるＰ濃度と異ならせるのが好ましい。例えば、シード層２００ｆ中におけるＰ濃度を、第２のＳｉ膜２００ｇ中におけるＰ濃度よりも小さく（低く）するのが好ましい。
後述する処理条件下では、シード層２００ｅ，２００ｆ中におけるＰ濃度を、例えば１×１０１０〜１×１０１９ａｔｏｍｓ／ｃｍ３とすることができる。また、第１のＳｉ膜２００ｈ、第２のＳｉ膜２００ｇにおけるＰ濃度を、例えば１×１０１９〜１×１０２３ａｔｏｍｓ／ｃｍ３とすることができる。
以下、シードステップの処理条件について説明する。ここに示す条件は、上述のトリートメント効果を適正に発揮させることが可能な条件でもある。また、ここに示す条件は、後述するコンタクト抵抗の低減効果や、表面ラフネスの向上効果を適正に発揮させることが可能な条件でもある。
ステップ１におけるＤＣＳガスの供給流量は、例えば１〜２０００ｓｃｃｍの範囲内の流量とする。ＤＣＳガスの供給時間は、例えば２〜１０分の範囲内の時間とする。
ステップ２におけるＤＳガスの供給流量は、例えば１〜２０００ｓｃｃｍの範囲内の流量とする。また、ステップ２におけるＰＨガスの供給流量は、例えば１〜２０００ｓｃｃｍの範囲内の流量とする。ステップ２におけるＰＨガスの供給流量は、後述するＣＶＤ成膜ステップにおけるＰＨガスの供給流量よりも小さく（低く）するのが好ましい。これにより、シード層２００ｅ，２００ｆ中におけるＰ濃度を、第１のＳｉ膜２００ｈ，第２のＳｉ膜２００ｇ中におけるＰ濃度よりもそれぞれ小さくすることができる。なお、ステップ２におけるＰＨガスの分圧（濃度）を、後述するＣＶＤ成膜ステップにおけるＰＨガスの分圧（濃度）よりも小さくすることでも同様な効果が得られる。ＤＳガスおよびＰＨガスの供給時間は、例えば０．５〜１０分、好ましくは１〜５分の範囲内の時間とする。後述する処理条件下では、シード層２００ｅ，２００ｆ中におけるＰ濃度を、例えば１×１０１０〜１×１０１９ａｔｏｍｓ／ｃｍ３とすることができる。また、第１のＳｉ膜２００ｈ、第２のＳｉ膜２００ｇにおけるＰ濃度を、例えば１×１０１９〜１×１０２３ａｔｏｍｓ／ｃｍ３とすることができる。
ステップ１，２において、各ガス供給管より供給するＮ２ガスの供給流量は、それぞれ例えば０〜１００００ｓｃｃｍの範囲内の流量とする。なお、Ｎ２ガスを非供給とすることにより、各処理ガスの分圧を高め、層質を向上させることが可能となる。
ステップ１における処理室２０１内の圧力Ｐ１は、ステップ２における処理室２０１内の圧力Ｐ２よりも大きくする（Ｐ１＞Ｐ２とする）のが好ましい。このようにすることで、Ｐ１≦Ｐ２とする場合よりも、上述のトリートメント効果を高めることが可能となる。
というのも、Ｐ１＞Ｐ２とすることで、Ｐ１≦Ｐ２とする場合よりも、処理室２０１内に供給されたＤＣＳガスの流速は低下することとなる。これにより、ウエハ２００の表面とＤＣＳとの接触時間を長くすることができ、加熱されたウエハ２００からＤＣＳへと伝わる熱エネルギーの量を増加させることが可能となる。これにより、ＤＣＳからのＣｌの分離を促進させ、ウエハ２００に対して供給されるＣｌ−の量を増加させることが可能となる。結果として、トリートメント効果を高めることが可能となる。
また、Ｐ１＞Ｐ２とすることで、Ｐ１≦Ｐ２とする場合よりも、ウエハ２００に対して供給されるＤＣＳの量が増加することとなる。また、Ｐ１＞Ｐ２とする場合、上述したように、ウエハ２００の表面とＤＣＳとが接触する時間が長く確保されることとなる。これらにより、ＤＣＳの極性による作用、すなわち、Ｓｉ−Ｏ結合やＳｉ−Ｈ結合の切断が促進され、結果として、トリートメント効果を高めることが可能となる。
なお、Ｐ１は、後述する第１の温度下では、例えば４００Ｐａ以上１０００Ｐａ以下の範囲内の圧力（第１の圧力）とするのがよい。
Ｐ１が４００Ｐａ未満となると、ＤＣＳから分離するＣｌの量、すなわち、ウエハ２００に対して供給されるＣｌ−の量が不足したり、ウエハ２００に対して供給されるＤＣＳの量等が不足したりして、上述のトリートメント効果が得られなくなる場合がある。Ｐ１を４００Ｐａ以上とすることで、ウエハ２００に対して供給されるＣｌ−の量やＤＣＳの量をそれぞれ充分に増やすことができ、上述のトリートメント効果が得られるようになる。
Ｐ１が１０００Ｐａを超えると、ステップ１で供給するＤＣＳに含まれるＳｉがウエハ２００上へ堆積する場合がある。この場合、単結晶Ｓｉの表面から自然酸化膜が除去される前にＳｉが堆積することとなる。そのため、単結晶Ｓｉ上（自然酸化膜上）では、ホモエピタキシャル成長は進行せず、アモルファスＳｉ膜やポリＳｉ膜が成長することとなる。また、Ｐ１が１０００Ｐａを超えると、ＤＣＳの極性等を利用した上述のトリートメント効果が得られなくなる場合もある。Ｐ１を１０００Ｐａ以下とすることで、これらの課題を解消することが可能となる。
また、Ｐ２は、後述する第１の温度下では、例えば２５０Ｐａ以上３５０Ｐａ以下の範囲内の圧力（第２の圧力）とするのがよい。
Ｐ２が２５０Ｐａ未満となると、ステップ２で供給するＤＳが分解しにくくなり、ウエハ２００上への第１のシード２００ｃや第２のシード２００ｄの形成が困難となる場合がある。Ｐ２を２５０Ｐａ以上とすることで、この課題を解消することが可能となる。
Ｐ２が３５０Ｐａを超えると、過剰な気相反応が生じることで、第１のシード２００ｃや第２のシード２００ｄの厚さの均一性や段差被覆性が悪化しやすくなり、その制御が困難となる場合がある。また、処理室２０１内においてパーティクルが発生してしまう懸念がある。Ｐ２を３５０Ｐａ以下とすることで、これらの課題を解消することが可能となる。
これらのことから、Ｐ１＞Ｐ２とするのがよく、Ｐ１は例えば４００Ｐａ以上１０００Ｐａ以下の範囲内の圧力とするのがよく、Ｐ２は例えば２５０Ｐａ以上３５０Ｐａ以下の範囲内の圧力とするのがよい。なお、Ｐ２は、後述するＣＶＤ成膜ステップにおける処理室２０１内の圧力（Ｐ３）よりも大きくするのがよい。すなわち、Ｐ１＞Ｐ２＞Ｐ３とするのがよい。Ｐ１，Ｐ２，Ｐ３の関係をこのように設定し、このような圧力バランスを維持することで、上述のトリートメント効果をより高めることができるとともに、最終的に形成されるＳｉ膜の膜厚均一性や段差被覆性を高めることができるようになる。
ステップ１，２におけるヒータ２０７の温度は、ウエハ２００の温度が、例えば３００〜４５０℃、好ましくは３７０〜３９０℃の範囲内の温度（第１の温度）となるような温度に設定する。
ウエハ２００の温度が３００℃未満となると、ステップ１において上述のトリートメント効果が得られなくなる場合があり、また、ステップ２においてＤＳが分解（熱分解）しにくくなる場合がある。ウエハ２００の温度を３００℃以上とすることで、これらの課題を解消することが可能となる。ウエハ２００の温度を３７０℃以上とすることで、ステップ１において上述のトリートメント効果をより高め、また、ステップ２においてＤＳの分解をより促進させることが可能となる。
ウエハ２００の温度が４５０℃を超えると、ステップ１で供給するＤＣＳに含まれるＳｉがウエハ２００上へ堆積する場合がある。この場合、単結晶Ｓｉ上（自然酸化膜上）では、ホモエピタキシャル成長は進行せず、アモルファスＳｉ膜やポリＳｉ膜が成長することとなるのは上述した通りである。また、ウエハ２００の温度が４５０℃を超えると、ＤＣＳの極性等を利用した上述のトリートメント効果が得られなくなる場合もある。ウエハ２００の温度を４５０℃以下とすることで、これらの課題を解消することが可能となる。ウエハ２００の温度を３９０℃以下とすることで、ＤＣＳに含まれるＳｉのウエハ２００上への堆積を確実に抑制しつつ、上述のトリートメント効果をより高めることが可能となる。
よって、ウエハ２００の温度は、例えば３００〜４５０℃、好ましくは３７０〜３９０℃の範囲内の温度とするのがよい。
ステップ１，２を交互に行うサイクルの実施回数は、例えば１〜１００回、好ましくは１０〜５０回、より好ましくは１０〜３０回の範囲内とする。これにより形成するシード層２００ｅ，２００ｆの厚さは、それぞれ、例えば０．１〜１０ｎｍ、好ましくは１〜５ｎｍ、より好ましくは１〜３ｎｍの範囲内の厚さとする。なお、サイクルを複数回行うことで、第１のシード２００ｃおよび第２のシード２００ｄの密度をそれぞれ高め、シード層２００ｅ，２００ｆがアイランド状に成長することを回避することが可能となる。これにより、ウエハ２００上に形成する積層膜を、表面ラフネスが良好で、膜破れ等の少ない緻密な膜とすることができる。
第１の処理ガスとしては、ＤＣＳガスの他、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス等のクロロシラン原料ガスを用いることができる。なお、ステップ１において、ウエハ２００上へのＳｉの堆積を抑制しつつ、上述のＳｉ−Ｏ結合の切断反応を促進させるには、第１の処理ガスとして、１分子中に含まれるＳｉの数が少なく、１分子中に含まれるハロゲン元素（Ｃｌ等）の数が多いハロシラン原料ガスを用いることが好ましい。また、ステップ１において、上述のＳｉ−Ｏ結合の切断反応を適正に抑制するには、１分子中に含まれるハロゲン元素（Ｃｌ等）の数が少ないハロシラン原料ガスを用いることが好ましい。
第２の処理ガスとしては、ＤＳガスの他、ＭＳガス、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガス、ペンタシラン（Ｓｉ５Ｈ１２）ガス、ヘキサシラン（Ｓｉ６Ｈ１４）ガス等のハロゲン元素非含有のシラン原料ガスを用いることができる。
ドーパントガスとしては、ＰＨガスのようにＰを含むガスの他、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のＶ族元素を含むガス、例えば、アルシン（ＡｓＨ３）ガス、スチビン（ＳｂＨ３）ガス等を用いることができる。また、ドーパントガスとしては、Ｖ族元素を含むガスの他、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のＩＩＩ族元素を含むガス、例えば、ジボラン（Ｂ２Ｈ６）ガス、トリクロロボラン（ＢＣｌ３）ガス、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）ガス、トリメチルガリウム（Ｇａ（ＣＨ３）３）ガス等を用いることができる。
不活性ガスとしては、Ｎ２ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。
（ＣＶＤ成膜ステップ）
シード層２００ｅ，２００ｆを形成した後、処理室２０１内のウエハ２００に対し、ＭＳガスおよびＰＨガスを供給する。
このステップでは、バルブ２４３ｃ，２４３ａ，２４３ｄ，２４３ｅの開閉制御を、ステップ２におけるバルブ２４３ｂ，２４３ａ，２４３ｄ，２４３ｅの開閉制御と同様の手順で行う。ガス供給管２３２ｃを流れたＭＳガスは、ＭＦＣ２４１ｃにより流量調整され、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。ガス供給管２３２ａ内を流れたＰＨガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＭＳガスとＰＨガスとが一緒、かつ同時に供給されることとなる。
ウエハ２００に対してＭＳガス、ＰＨガスを供給することで、以下の処理を進行させ、ウエハ２００の表面を、図６（ｅ）、図６（ｆ）に示す状態へと順に移行させることができる。
まず、図６（ｅ）に示すように、凹部の底部、すなわち、単結晶Ｓｉ上においては、シードステップを行うことで形成された第１のシード層２００ｅ上に、第１のＳｉ膜２００ｈを形成することができる。すなわち、シード層（エピタキシャルＳｉ層）２００ｅ上に、シード層２００ｅと同一の結晶構造を有する第１のＳｉ膜（エピタキシャルＳｉ膜）２００ｈを、さらにホモエピタキシャル成長（気相エピタキシャル成長）させることができる。第１のＳｉ膜２００ｈの結晶構造は、下地の結晶性を継承した単結晶となる。ＭＳガスと一緒にＰＨガスを供給することで、シード層２００ｅと同様に、第１のＳｉ膜２００ｈ中にもドーパントとしてのＰ成分をドープすることができる。シード層２００ｅは非常に薄く、また、第１のＳｉ膜２００ｈと結晶構造および材料が互いに同一であることから、シード層２００ｅを、第１のＳｉ膜２００ｈに含めて考えることもできる。
また、図６（ｅ）に示すように、凹部の側部および上部、すなわち、絶縁膜２００ａ上においては、シードステップを行うことで形成された第２のシード層２００ｆ上に、第２のＳｉ膜２００ｇを形成することができる。第２のＳｉ膜２００ｇの結晶構造は、アモルファス、ポリ、または、アモルファスとポリとの混晶となる。すなわち、第２のＳｉ膜２００ｇは、アモルファスＳｉ膜、ポリＳｉ膜、または、アモルファスとポリとの混晶Ｓｉ膜となる。ＭＳガスと一緒にＰＨガスを供給することで、シード層２００ｆと同様に、第２のＳｉ膜２００ｇ中にも、ドーパントとしてのＰ成分をドープすることができる。シード層２００ｆは非常に薄く、また、第２のＳｉ膜２００ｇと結晶構造および材料が同一であることから、シード層２００ｆを、第２のＳｉ膜２００ｇに含めて考えることもできる。
上述の処理を継続することで、第２のＳｉ膜２００ｇの成長により、第１のＳｉ膜２００ｈの成長を停止させることができる。すなわち、図６（ｆ）に示すように、凹部の側部から成長させた第２のＳｉ膜２００ｇにより、第１のＳｉ膜２００ｈの上部を覆うことで、第１のＳｉ膜２００ｈのホモエピタキシャル成長を停止させることができる。この状態で、凹部内、すなわち、ウエハ２００上には、第１のＳｉ膜２００ｈの上に第２のＳｉ膜２００ｇが積層されてなる積層構造（積層膜）が形成されることとなる。すなわち、ウエハ２００の表面との界面にエピタキシャルＳｉ膜を有するＳｉ膜が形成されることとなる。凹部内は、この積層膜によって塞がれた状態、すなわち、埋め込まれた状態となる。この構造により、積層膜のコンタクト抵抗を低下させることが可能となる。上述したように、本明細書では、この積層構造を有する膜をＳｉ膜とも称する。
積層膜が形成された後、バルブ２４３ｃ，２４３ａを閉じ、処理室２０１内へのＭＳガス、ＰＨガスの供給を停止する。そして、上述のステップ１と同様の処理手順により、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室２０１内から排除する。
以下、ＣＶＤ成膜ステップの処理条件について説明する。
ＭＳガスの供給流量は、例えば１〜１００００ｓｃｃｍの範囲内の流量とする。ＭＳガスの供給時間は、ウエハ２００上に形成するＳｉ膜の膜厚等によって適宜決定することができるが、例えば１〜２０００分の範囲内の時間とすることができる。
ＰＨガスの供給流量は、ウエハ２００上に形成するデバイスの仕様などによって適宜決定されるが、例えば１〜１００００ｓｃｃｍの範囲内の流量とする。ＰＨガスの供給時間は、ウエハ２００上に形成するデバイスの仕様などによって適宜決定することができるが、例えば１〜２０００分の範囲内の時間とすることができる。
各ラインより供給するＮ２ガスの供給流量は、それぞれ例えば０〜１００００ｓｃｃｍの範囲内の流量とする。なお、Ｎ２ガスを非供給とすることにより、各処理ガスの分圧を高め、膜質を向上させることが可能となる。
処理室２０１内の圧力（Ｐ３）は、例えば１〜２０００Ｐａの範囲内の圧力とすることができる。但し、上述したように、Ｐ３は、シードステップのステップ２における処理室２０１内の圧力（Ｐ２）よりも小さくするのがよい。すなわち、Ｐ１＞Ｐ２＞Ｐ３とするのがよい。Ｐ３は、後述する第２の温度下では、例えば３０Ｐａ以上２００Ｐａ以下、好ましくは３０Ｐａ以上１５０Ｐａ以下の範囲内の圧力（第３の圧力）とするのがよい。
Ｐ３が３０Ｐａ未満となると、第３の処理ガスの種類によってはガスが分解しにくくなり、結果として、第１のＳｉ膜２００ｈのホモエピタキシャル成長や、第２のＳｉ膜２００ｇの形成処理（以下、これらの処理をＣＶＤ成膜処理ともいう）を進行させることが困難となる場合がある。例えば、第３の処理ガスとしてＤＳガスやＭＳガスを用いる場合には、Ｐ３が３０Ｐａ未満となると、これらのガスが分解しにくくなり、上述のＣＶＤ成膜処理を進行させることが困難となることがある。Ｐ３を３０Ｐａ以上とすることで、これらの課題を解消することが可能となる。
Ｐ３が２００Ｐａを超え、例えば３００Ｐａ程度となると、過剰な気相反応が生じることで、膜厚均一性や段差被覆性が悪化しやすくなり、その制御が困難となってしまう。また、処理室２０１内においてパーティクルが発生してしまう懸念があり、ウエハ２００上に形成される積層膜の膜質を低下させてしまう場合がある。Ｐ３を２００Ｐａ以下とすることで、これらの課題を解消することが可能となる。Ｐ３を１５０Ｐａ以下とすることで、これらの課題をより確実に解消することが可能となる。
よって、Ｐ３は、例えば３０Ｐａ以上２００Ｐａ以下、好ましくは３０Ｐａ以上１５０Ｐａ以下の範囲内の圧力とするのがよい。
ヒータ２０７の温度は、ウエハ２００の温度が、上述の第１の温度と同等もしくはそれよりも高い温度（第２の温度）となるような温度に設定する。具体的には、ウエハ２００の温度が、例えば３５０〜６５０℃、好ましくは４００〜５５０℃の範囲内の温度（第２の温度）となるような温度に、ヒータ２０７の温度を設定する。
ウエハ２００の温度が３５０℃未満となると、第３の処理ガスの種類によってはガスが分解しにくくなり、結果として、上述のＣＶＤ成膜処理を進行させることが困難となる場合がある。例えば、第３の処理ガスとしてＤＳガスを用いる場合には、ウエハ２００の温度が３５０℃未満となると、ＤＳが分解（熱分解）しにくくなり、上述のＣＶＤ成膜処理を進行させることが困難となる。ウエハ２００の温度を３５０℃以上とすることで、これを解消することが可能となる。また、ウエハ２００の温度を４００℃以上とすることで、上述のＣＶＤ成膜処理を進行させることが容易となる。例えば、第３の処理ガスとしてＤＳガスを用いる場合には、ウエハ２００の温度を４００℃以上とすることで、ＤＳを分解させやすくなり、上述のＣＶＤ成膜処理を確実に進行させることが可能となる。また、第３の処理ガスとしてＭＳガスを用いる場合には、ウエハ２００の温度を４５０℃以上とすることで、ＭＳを分解させやすくなり、上述のＣＶＤ成膜処理を確実に進行させることが可能となる。
ウエハ２００の温度が６５０℃を超えると、過剰な気相反応が生じることで、膜厚均一性や段差被覆性が悪化しやすくなり、その制御が困難となってしまう。また、処理室２０１内においてパーティクルが発生してしまう懸念があり、ウエハ２００上に形成される積層膜の膜質を低下させてしまう場合がある。ウエハ２００の温度を６５０℃以下とすることで、これらの課題を解消することが可能となる。特に、ウエハ２００の温度を５５０℃以下とすることで、膜厚均一性や段差被覆性をより確保しやすくなり、その制御性を高めることが可能となる。
よって、ウエハ２００の温度は、例えば３５０〜６５０℃、好ましくは４００〜５５０℃の範囲内の温度（第２の温度）とするのがよい。なお、ウエハ２００の温度を３５０〜５２０℃の範囲内の温度とした場合、第２のＳｉ膜２００ｇは、アモルファスＳｉ膜となる傾向が強くなる。また、ウエハ２００の温度を５２０〜５３０℃の範囲内の温度とした場合、第２のＳｉ膜２００ｇは、アモルファスとポリとの混晶Ｓｉ膜となる傾向が強くなる。また、ウエハ２００の温度を５３０〜６５０℃の範囲内の温度とした場合、第２のＳｉ膜２００ｇは、ポリＳｉ膜となる傾向が強くなる。いずれの場合も、第１のＳｉ膜２００ｈはエピタキシャル成長することでエピタキシャルＳｉ膜となる。
ＣＶＤ成膜ステップで成長させる第１のＳｉ膜２００ｈの厚さ、および、第２のＳｉ膜２００ｇの厚さは、ウエハ２００上に形成するデバイスの仕様などによって適宜決定されるが、例えば、それぞれ０．１〜５００ｎｍの範囲内の厚さとすることができる。なお、それぞれのＳｉ膜の厚さを０．１〜１０ｎｍ、例えば、０．１〜５ｎｍの範囲内の厚さとすることもできる。
第３の処理ガスとしては、ＭＳガスの他、上述のハロゲン元素非含有の水素化ケイ素原料ガスや、上述のハロシラン原料ガスを好適に用いることができる。それぞれのＳｉ膜中へのハロゲン元素の残留をそれぞれ抑制させる観点からは、第３の処理ガスとして、ハロゲン元素非含有の水素化ケイ素原料ガスを用いることが好ましい。また、それぞれのＳｉ膜の成膜レートを向上させる観点からは、第３の処理ガスとして、反応性の高いハロシラン原料ガスを用いることが好ましい。なお、それぞれのＳｉ膜の膜厚均一性を向上させる観点からは、第３の処理ガスとして、第２の処理ガスよりも低次の水素化ケイ素原料ガスを用いることが好ましい。すなわち、第２の処理ガスとして、第３の処理ガスよりも高次の水素化ケイ素を含むガスを用い、第３の処理ガスとして、第２の処理ガスよりも低次の水素化ケイ素を含むガスを用いるのが好ましい。このように、シードステップとＣＶＤ成膜ステップとで、異なる分子構造（化学構造）を有するシラン原料ガスを用いることで、最終的に形成する積層膜の成膜効率と膜厚均一性等の特性とを両立させることが可能となる。
ドーパントガスとしては、ＰＨガスの他、上述したＶ族元素を含む各種ガスや、ＩＩＩ族元素を含む各種ガスを用いることができる。不活性ガスとしては、Ｎ２ガスの他、上述の各種希ガスを用いることができる。
（アニールステップ）
第１のＳｉ膜２００ｈ、第２のＳｉ膜２００ｇの形成が完了した後、ヒータ２０７の温度を適正に調整し、ウエハ２００上に形成されたそれぞれのＳｉ膜を熱処理する。
このステップは、バルブ２４３ｄ，２４３ｅを開き、処理室２０１内へＮ２ガスを供給しながら行ってもよく、また、バルブ２４３ｄ，２４３ｅを閉じ、処理室２０１へのＮ２ガスの供給を停止した状態で行ってもよい。いずれの場合も、このステップは、バルブ２４３ａ〜２４３ｃを閉じ、処理室２０１内へのシラン原料ガスの供給を停止した状態で行う。
アニールステップを行うことで、ウエハ２００上に形成された第１のＳｉ膜２００ｈと第２のＳｉ膜２００ｇとの積層膜を、図６（ｇ）に示す状態へと変化させることができる。すなわち、第２のＳｉ膜２００ｇ（アモルファスＳｉ膜、ポリＳｉ膜、アモルファスとポリとの混晶Ｓｉ膜）のうち第１のＳｉ膜２００ｈに接触する部分を、ホモエピタキシャル化（固相エピタキシャル成長）させ、ホモエピタキシャルＳｉ膜に変質（改質）させることができる。つまり、第２のＳｉ膜２００ｇの一部の結晶状態を、第１のＳｉ膜２００ｈの結晶状態と同一の結晶状態に変化させることができる。このホモエピタキシャル化された領域を、第１のＳｉ膜２００ｈの一部と考えることができる。すなわち、アニールステップを行うことで、積層膜中における第１のＳｉ膜２００ｈが占める領域を拡大させることができる。これにより、積層膜のコンタクト抵抗をさらに低減させることが可能となる。また、積層膜をさらに緻密化させ、ＨＦ耐性のさらに高い膜とすることも可能となる。
各ラインより供給するＮ２ガスの供給流量は、それぞれ例えば０〜１００００ｓｃｃｍの範囲内の流量とする。
処理室２０１内の圧力は、大気圧未満の圧力とすることが好ましく、１〜２０００Ｐａ、好ましくは１〜１０００Ｐａの範囲内の圧力とする。
ヒータ２０７の温度は、ウエハ２００の温度が、上述の第２の温度と同等もしくはそれよりも高い温度（第３の温度）となるような温度に設定する。具体的には、ウエハ２００の温度が、例えば５００〜７００℃、好ましくは５５０〜６００℃の範囲内の温度（第３の温度）となるような温度に、ヒータ２０７の温度を設定する。
ウエハ２００の温度が５００℃未満となると、固相エピタキシャル成長が進行しにくくなり、第２のＳｉ膜２００ｇのうち第１のＳｉ膜２００ｈに接触する部分をホモエピタキシャル化させることが困難となる場合がある。ウエハ２００の温度を５００℃以上とすることで、これを解消することが可能となる。ウエハ２００の温度を５５０℃以上とすることで、固相エピタキシャル成長の成長効率を高めることができ、第２のＳｉ膜２００ｇのうち第１のＳｉ膜２００ｈに接触する部分を、効率よくホモエピタキシャル化させることが可能となる。
ウエハ２００の温度が７００℃を超えると、第２のＳｉ膜２００ｇのうち第１のＳｉ膜２００ｈに接触する部分が、ホモエピタキシャル化することなくポリ化してしまう場合がある。ウエハ２００の温度を７００℃以下とすることで、これを解消することが可能となる。ウエハ２００の温度を６００℃以下とすることで、第２のＳｉ膜２００ｇのうち第１のＳｉ膜２００ｈに接触する部分を固相エピタキシャル成長させ、ホモエピタキシャル化させることが容易となる。
よって、ウエハ２００の温度は、例えば５００〜７００℃、好ましくは５５０〜６００℃の範囲内の温度（第３の温度）とするのがよい。なお、上述の温度帯では、ウエハ２００の温度を低温寄りの温度とする方が、すなわち、低温寄りの温度でゆっくりと熱処理する方が、固相エピタキシャル成長をより適正に進行させることが可能となる。
不活性ガスとしては、Ｎ２ガスの他、上述の各種希ガスを用いることができる。
（パージ及び大気圧復帰）
熱処理が終了したら、ガス供給管２３２ｄ，２３２ｅのそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ２ガスはパージガスとして作用する。これにより、処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロード及びウエハディスチャージ）
ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出される（ボートアンロード）。処理済のウエハ２００は、ボート２１７より取出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）シードステップでは、ＤＣＳガスを供給するステップ１を行うことで、ＤＣＳによるトリートメント効果により、単結晶Ｓｉの表面に形成された自然酸化膜２００ｂを除去すると共に、単結晶Ｓｉの表面にＳｉの未結合手を生じさせることが可能となる。これにより、単結晶Ｓｉ上へ、エピタキシャルＳｉ層であるシード層２００ｅを成長させることが可能となる。また、シード層２００ｅをこのようにエピタキシャルＳｉ層とすることで、ＣＶＤ成膜ステップでは、シード層２００ｅ上でのＳｉのエピタキシャル成長を継続させることができ、シード層２００ｅ上にエピタキシャルＳｉ膜である第１のＳｉ膜２００ｈを形成することが可能となる。
結果として、ウエハ２００の表面（単結晶Ｓｉ）上に、第１のＳｉ膜２００ｈと第２のＳｉ膜２００ｇとが積層されてなる膜、すなわち、下層側（ウエハ２００の表面との界面）にエピタキシャルＳｉ膜を含む積層膜を形成することが可能となる。この積層膜は、アモルファスＳｉ、ポリＳｉ、または、アモルファスとポリとの混晶Ｓｉのみから構成されるＳｉ単膜よりも、ウエハ２００等とのコンタクト抵抗が低く、電気的特性に優れた良質な膜となる。なお、ＤＣＳガスの代わりに、水素化ケイ素原料ガスやアミノシラン原料ガス等のハロゲン元素非含有のシラン原料ガスを用いた場合には、単結晶Ｓｉ上にエピタキシャルＳｉ膜が成長しにくくなり、上述の効果を得ることは困難となる。
（ｂ）シードステップでは、シード層２００ｅ，２００ｆ中にドーパントとしてのＰをそれぞれドープし、シード層２００ｅ，２００ｆに導電性を付与することが可能となる。結果として、シード層２００ｅ，２００ｆを構成要素として含む積層膜のコンタクト抵抗を、さらに低下させることが可能となる。すなわち、シード層２００ｅ，２００ｆ中にＰをドープすることで、下層側にエピタキシャルＳｉ膜を含む積層膜の優れた電気的特性を、さらに向上させることが可能となる。本実施形態によれば、積層膜の下層をエピタキシャルＳｉ膜で構成することと、積層膜の一部であるシード層へＰをドープすることと、の２つの手法を組み合わせることで、積層膜の電気的特性を著しく向上させることが可能となる。これにより、積層膜を備える半導体装置の起動電圧を低下させたり、消費電力を低減させたりすることが可能となる。
なお、シード層２００ｅ，２００ｆ中にＰをドープする場合、シード層２００ｅ，２００ｆの厚さをそれぞれ１ｎｍ以上、例えば、１０ｎｍを超える厚さとしても、ウエハ２００上に形成される積層膜を、コンタクト抵抗が低く、電気的特性に優れた膜とすることが可能であることを確認した。また、シード層２００ｅ，２００ｆの厚さを１ｎｍ以上の厚さ、例えば２ｎｍ〜３ｎｍ程度の厚さとする場合、ウエハ２００上に形成する積層膜を、電気的特性が良好であることに加え、表面ラフネスが良好で、膜破れ等の少ない緻密な膜とすることが可能であることを確認した。これは、シード層２００ｅ，２００ｆの厚さを１ｎｍ以上の厚さとすることで、シード層２００ｅ，２００ｆが連続的な状態（非アイランド状態）となり、第１のＳｉ膜２００ｈや第２のＳｉ膜２００ｇが、ウエハ２００面内にわたり均一のタイミングや速度で成長しやすくなるためと考えられる。
これに対し、シード層２００ｅ，２００ｆ中にＰをドープしない場合、ウエハ２００上に形成される積層膜のコンタクト抵抗を実用的なレベルにまで低下させるには、シード層２００ｅ，２００ｆの厚さを例えば１ｎｍ未満の厚さとする必要がある。また、シード層２００ｅ，２００ｆの厚さを１ｎｍ未満の厚さとすると、たとえコンタクト抵抗を実用的なレベルにまで低下させることができたとしても、ウエハ２００上に形成される積層膜の表面ラフネス等が低下する場合がある。これは、シード層２００ｅ，２００ｆの厚さが１ｎｍ未満の厚さとなると、シード層２００ｅ，２００ｆが不連続な状態（アイランド状態）となり、第１のＳｉ膜２００ｈや第２のＳｉ膜２００ｇを成長させる際に、ウエハ２００面内において局所的な成膜遅れ（インキュベーションタイム）等が生じやすくなるためと考えられる。
（ｃ）シード層２００ｅ，２００ｆのそれぞれにＰをドープすることで、第１のＳｉ膜２００ｈからシード層２００ｅに向けたＰの拡散や、第２のＳｉ膜２００ｇからシード層２００ｆに向けたＰの拡散を、それぞれ抑制することが可能となる。結果として、第１のＳｉ膜２００ｈおよび第２のＳｉ膜２００ｇを、それぞれ、厚さ方向においてＰの濃度変化の少ない（濃度バランスの良好な）膜とし、成膜後もその状態を維持することが可能となる。これにより、コンタクト抵抗の上昇やチャネル抵抗の上昇を抑制することができる。また、閾値電圧の変動を抑制することができ、消費電力の増大を抑制することができる。
（ｄ）シード層２００ｅ，２００ｆにおけるＰ濃度は、上述したコンタクト抵抗低減等の効果が得られる濃度であって、かつ、第１のＳｉ膜２００ｈおよび第２のＳｉ膜２００ｇにおけるＰ濃度よりもそれぞれ小さな濃度とするのが好ましい。シード層２００ｅ中におけるＰ濃度をこのように小さく設定することで、エピタキシャル成長がより進行しやすい状態を作ることができ、ウエハ２００上に形成されるシード層２００ｅを、より適正にエピタキシャルＳｉ層とすることが可能となる。結果として、積層膜の下層側をエピタキシャルＳｉ層とすることによる上述のコンタクト抵抗の低減効果を、より確実に得ることが可能となる。また、シード層２００ｅ，２００ｆにおけるＰ濃度を上述のように小さく設定することにより、形成される層や膜の表面ラフネスの悪化も回避することが可能となる。なお、シード層２００ｅ，２００ｆ形成時におけるＰＨガスの供給流量、分圧、濃度を、第１のＳｉ膜２００ｈ，第２のＳｉ膜２００ｇ形成時におけるＰＨガスの供給流量、分圧、濃度よりも小さくすることで、シード層２００ｅのエピタキシャル成長がより進行しやすい環境を作ることができ、また、形成される層や膜の表面ラフネスの悪化を抑制しやすい環境を作ることができる。例えば、シード層２００ｅ，２００ｆ形成時におけるＰＨガスの供給流量を１〜２０００ｓｃｃｍとし、第１のＳｉ膜２００ｈ，第２のＳｉ膜２００ｇ形成時におけるＰＨガスの供給流量を２５００〜１００００ｓｃｃｍとすることで、これらを実現することができる。
（ｅ）シードステップでは、ステップ１における処理室２０１内の圧力（Ｐ１）を、ステップ２における処理室２０１内の圧力（Ｐ２）よりも大きくする（Ｐ１＞Ｐ２）ことで、Ｐ１≦Ｐ２とする場合よりも、上述のトリートメント効果を高めることが可能となる。これにより、第１のシード層および第２のシード層のそれぞれを、緻密な層とすることが可能となり、結果として、積層膜を、膜破れ等の少ない緻密な膜とすることが可能となる。また、これにより、積層膜のコンタクト抵抗を低減させることも可能となる。
（ｆ）シードステップでは、ステップ２における処理室２０１内の圧力（Ｐ２）を、ＣＶＤ成膜ステップにおける処理室２０１内の圧力（Ｐ３）よりも大きくする（Ｐ２＞Ｐ３）ことで、上述のトリートメント効果を高め、また、最終的に形成されるＳｉ膜の膜厚均一性や段差被覆性を高めることが可能となる。すなわち、各ステップにおける処理室２０１内の圧力Ｐ１，Ｐ２，Ｐ３を、Ｐ１＞Ｐ２＞Ｐ３の関係を満たすように設定し、この圧力バランスを保つことで、Ｐ２をＰ３よりも小さくする（Ｐ１＞Ｐ３＞Ｐ２）場合や、Ｐ２とＰ３とを等しくする（Ｐ１＞Ｐ２＝Ｐ３）場合よりも、上述のトリートメント効果を高め、また、最終的に形成されるＳｉ膜の膜厚均一性や段差被覆性を高めることが可能となる。これにより、最終的に形成されるＳｉ膜を、高い膜厚均一性および高い段差被覆性を有し、膜破れ等のより少ない、より緻密な膜とすることが可能となる。また、これにより、積層膜のコンタクト抵抗を低減させることも可能となる。
（ｇ）上述の効果は、第１の処理ガスとしてＤＣＳガス以外のハロシラン原料ガスを用いる場合や、第２の処理ガスとしてＤＳガス以外の水素化ケイ素原料ガスを用いる場合や、第３の処理ガスとしてＭＳガス以外の水素化ケイ素原料ガスを用いる場合や、ドーパントガスとしてＰＨガス以外のドーパントガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態における成膜シーケンスは、上述の態様に限定されず、以下に示す変形例のように変更することができる。
（変形例１）
シードステップは、ＤＣＳガスを供給するステップとＰＨガスを供給するステップとを同時に行う期間を含んでいてもよい。例えば、以下に示す成膜シーケンスにように、シードステップにおいて、ＤＣＳガスを供給するステップとＰＨガスを供給するステップとを同時に行うステップと、ＤＳガスを供給するステップと、を交互に行うようにしてもよい。
〔（ＤＣＳ＋ＰＨ→ＤＳ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
本変形例では、シードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度を、図４に示す成膜シーケンスのシードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度よりも、それぞれ小さくすることが可能となる。すなわち、それぞれのシード層におけるＰ濃度を、低濃度側に調整することが可能となる。
（変形例２）
シードステップは、ＤＣＳガスを供給するステップとＰＨガスを供給するステップとを同時に行う期間と、ＤＳガスを供給するステップとＰＨガスを供給するステップとを同時に行う期間と、を含んでいてもよい。例えば、以下に示す成膜シーケンスのように、シードステップにおいて、ＤＣＳガスを供給するステップとＰＨガスを供給するステップとを同時に行うステップと、ＤＳガスを供給するステップとＰＨガスを供給するステップとを同時に行うステップと、を交互に行うようにしてもよい。
〔（ＤＣＳ＋ＰＨ→ＤＳ＋ＰＨ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
本変形例では、シードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度を、図４に示す成膜シーケンスのシードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度よりも、それぞれ大きくすることが可能となる。すなわち、それぞれのシード層におけるＰ濃度を、高濃度側に微調整することが可能となる。なお、シードステップでは、ＰＨガスを供給するステップを連続的に実施した状態で、ＤＣＳガスを供給するステップとＤＳガスを供給するステップとを交互に行うようにしてもよい。この場合も、本変形例と同様の効果が得られる。
（変形例３）
シードステップでは、その初期段階においてはＰＨガスの供給流量を比較的少なく設定しておき、サイクルを所定回数行う毎にＰＨガスの供給流量を徐々に増加させるようにしてもよい。すなわち、シード層２００ｅ，２００ｆにおけるＰ濃度を、ウエハ２００、絶縁膜２００ａ側に向かうほど小さく、第１のＳｉ膜２００ｈ、第２のＳｉ膜２００ｇ側に向かうほど大きくするように設定してもよい。
また、図５や以下に示す成膜シーケンスのように、シードステップでは、
ＤＣＳガスを供給するステップと、ＤＳガスを供給するステップと、を含む第１セットを所定回数（ｍ回）行うことで、ウエハ２００上に、Ｐがドープされていない第１シード層（ノンドープシード層）を形成するステップと、
ＤＣＳガスを供給するステップと、ＤＳガスを供給するステップと、ＰＨガスを供給するステップと、を含む第２セットを所定回数（ｎ回）行うことで、第１シード層上に、Ｐがドープされた第２シード層（ドープトシード層）を形成するステップと、
を行うようにしてもよい。
〔（ＤＣＳ→ＤＳ）×ｍ→（ＤＣＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
なお、図５は、第１セットの実施回数を２回（ｍ＝２）とし、第２セットでは、ＤＣＳガスを供給するステップと、ＤＳガスを供給するステップとＰＨガスを供給するステップとを同時に行うステップと、を交互に行う例について示している。
本変形例では、シード層２００ｅ，２００ｆの形成初期におけるＰＨガスの供給流量、すなわち、Ｐのドープ量を少なくすることで、シード層２００ｅのエピタキシャル成長がより成長しやすい環境、状態を作ることができ、これにより、第１のＳｉ膜２００ｈのエピタキシャル成長がより成長しやすい環境、状態を作ることが可能となる。結果として、積層膜のウエハ２００との界面をエピタキシャルＳｉ膜とすることによる上述のコンタクト抵抗の低減効果が得やすくなる。また、本変形例では、シード層２００ｅ，２００ｆの形成初期以降におけるＰＨガスの供給流量、すなわち、Ｐのドープ量を大きくすることで、シード層２００ｅ，２００ｆの導電性を高めることが容易となる。結果として、積層膜の一部であるシード層へＰをドープすることによる上述のコンタクト抵抗の低減効果が得やすくなる。
（変形例４）
シードステップは、ＤＣＳガスを供給するステップ、ＤＳガスを供給するステップ、およびＰＨガスを供給する工程を非同時に行う期間を含んでいてもよい。
例えば、以下に示す成膜シーケンスのように、シードステップでは、ＤＣＳガスを供給するステップ、ＤＳガスを供給するステップ、ＰＨガスを供給するステップをこの順に行うサイクルを所定回数（ｎ回）行うようにしてもよい。
〔（ＤＣＳ→ＤＳ→ＰＨ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
また例えば、以下に示す成膜シーケンスのように、シードステップでは、ＤＣＳガスを供給するステップ、ＰＨガスを供給するステップ、ＤＳガスを供給するステップをこの順に行うサイクルを所定回数（ｎ回）行うようにしてもよい。
〔（ＤＣＳ→ＰＨ→ＤＳ）×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
また例えば、以下に示す成膜シーケンスのように、シードステップでは、ＤＣＳガスを供給するステップと、ＤＳガスを供給するステップ、ＰＨガスを供給するステップを交互に所定回数（ｍ回）行うステップと、を含むサイクルを所定回数（ｎ回）行うようにしてもよい。
〔［ＤＣＳ→（ＤＳ→ＰＨ）×ｍ］×ｎ→ＭＳ＋ＰＨ〕→ＡＮＬ ⇒ Ｓｉ
これらの変形例によれば、シードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度を、図４に示す成膜シーケンスのシードステップで形成されるシード層２００ｅ，２００ｆにおけるＰ濃度よりも、それぞれ小さくすることが可能となる。すなわち、それぞれのシード層におけるＰ濃度を、低濃度側に調整することが可能となる。また、シード層２００ｅのエピタキシャル成長が比較的進行しやすい環境、状態を作ることができ、積層膜のウエハ２００との界面をエピタキシャルＳｉ膜とすることによる上述のコンタクト抵抗の低減効果が得やすくなる。なお、本変形例は、図４に示す成膜シーケンスや他の変形例と任意に組み合わせて用いることもできる。
（変形例５）
図４に示す成膜シーケンスのシードステップでは、ステップ１，２のそれぞれにおいて処理室２０１内から残留ガス等を除去する残留ガス除去ステップを実施していたが、この残留ガス除去ステップは不実施としてもよい。すなわち、シードステップでは、ＤＣＳガスを供給するステップと、ＤＳガス、ＰＨガスを同時に供給するステップとを、それらの間に残留ガス除去ステップを挟むことなく交互に行うようにしてもよい。本変形例によれば、シードステップの所要時間を短縮させ、成膜処理の生産性を向上させることが可能となる。
（変形例６）
以下に示す成膜シーケンスのように、ＣＶＤ成膜ステップでは、ＰＨガスを非供給としてもよい。
〔（ＤＣＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
本変形例によれば、ＣＶＤ成膜ステップで形成されたＳｉ膜中に、シード層２００ｅ，２００ｆに含まれるＰの一部を拡散させることができ、ＣＶＤ成膜ステップで形成されたＳｉ膜中に、Ｐをごく微量にドープすることが可能となる。すなわち、ウエハ２００上に形成される積層膜を、図４に示す成膜シーケンスや上述の各種変形例では実現困難な極めて微量な濃度でＰが添加されたＳｉ膜とすることが可能となる。
（変形例７）
第１の処理ガスとして、ＤＣＳガス以外のクロロシラン原料ガスを用いてもよい。以下、第１の処理ガスとして、ＨＣＤＳガス、ＭＣＳガスを用いる成膜シーケンスを例示する。
〔（ＨＣＤＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
〔（ＭＣＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。なお、第１の処理ガスとして、ＤＣＳガスよりも１分子中に含まれるＣｌ原子の数が多いＨＣＤＳガスを用いることで、図４に示す成膜シーケンスよりも、上述のトリートメント効果をさらに高めることが可能となる。また、第１の処理ガスとして、ＤＣＳガスよりも１分子中に含まれるＣｌ原子の数が少ないＭＣＳガスを用いることで、図４に示す成膜シーケンスよりも、上述のトリートメント効果を適正に抑制することが可能となる。また、膜中Ｃｌ濃度を低減することも可能となる。
（変形例８）
第１の処理ガスとして、炭素（Ｃ）非含有のシラン原料ガスではなく、Ｃを含むシラン原料ガス、例えば、Ｓｉ−Ｃ結合を有するシラン原料ガスを用いるようにしてもよい。以下、第１の処理ガスとして、１，１，２，２−テトラクロロ−１，２−ジメチルジシラン（（ＣＨ３）２Ｓｉ２Ｃｌ４、略称：ＴＣＤＭＤＳ）ガス、ビス（トリクロロシリル）メタン（（ＳｉＣｌ３）２ＣＨ２、略称：ＢＴＣＳＭ）ガスを用いる成膜シーケンスを例示する。
〔（ＴＣＤＭＤＳ→ＤＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
〔（ＢＴＣＳＭ→ＤＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、シードステップで形成するシード層２００ｅ，２００ｆ中に、Ｃを微量にドープすることが可能となる。シード層２００ｅ中にＣをドープすることにより、シード層２００ｅのポリ化を抑制し、この層をエピタキシャルＳｉ層とすることが容易となる。また、シード層２００ｆ中にＣをドープすることにより、シード層２００ｆを構成する結晶粒のグレインサイズを小さくすることができ、シード層２００ｆを緻密な層とすることが容易となる。但し、デバイスの仕様によっては、シード層２００ｅ，２００ｆ中へのＣのドープを回避したい場合もある。この場合には、図４に示す成膜シーケンス等のように、第１の処理ガスとして、Ｃ非含有のシラン原料ガスを用いることが好ましい。
（変形例９）
第１の処理ガスとして、Ｃｌ以外のハロゲン基を含むハロシラン原料ガス、例えば、Ｆ、Ｂｒ、Ｉ等を含むハロシラン原料ガスを用いてもよい。例えば、第１の処理ガスとして、テトラフルオロシラン（ＳｉＦ４）ガス等のフルオロシラン原料ガスや、テトラブロモシラン（ＳｉＢｒ４）ガス等のブロモシラン原料ガスや、テトラヨードシラン（ＳｉＩ４）ガス等のヨードシラン原料ガスを用いてもよい。
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。但し、第１の処理ガスとしてＦを含むガスを用いる場合、成膜の下地（単結晶Ｓｉの表面や絶縁膜２００ａの表面）がプリエッチングされてしまう場合がある。プリエッチングを抑制するには、第１の処理ガスとして、Ｆ以外のハロゲン基を含むハロシラン原料ガスを用いるのが好ましい。
（変形例１０）
第１の処理ガスとして、Ｓｉ非含有のクロロ基を含むクロロ系ガスを用いてもよい。また、Ｓｉ非含有のＣｌ以外のハロゲン基を含むハロゲン系ガスを用いてもよい。例えば、第１の処理ガスとして、塩化水素（ＨＣｌ）ガス、塩素（Ｃｌ２）ガス、ＢＣｌ３ガス、フッ化塩素（ＣｌＦ３）ガスを用いてもよい。
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。但し、第１の処理ガスとしてＳｉ非含有のハロゲン系ガスを用いる場合、成膜の下地がプリエッチングされてしまう場合がある。プリエッチングを抑制するには、第１の処理ガスとして、Ｓｉを含むハロゲン系ガス、例えば、クロロシラン原料ガス等を用いるのが好ましい。
（変形例１１）
第２の処理ガスとして、Ｃおよび窒素（Ｎ）非含有のシラン原料ガスだけでなく、ＣおよびＮを含むシラン原料ガスを用いてもよい。例えば、第２の処理ガスとして、アミノシラン原料ガスを用いてもよい。アミノシラン原料ガスとしては、例えば、ブチルアミノシラン（ＢＡＳ）ガス、ビスターシャリブチルアミノシラン（ＢＴＢＡＳ）ガス、ジメチルアミノシラン（ＤＭＡＳ）ガス、ビスジメチルアミノシラン（ＢＤＭＡＳ）ガス、トリスジメチルアミノシラン（３ＤＭＡＳ）ガス、ジエチルアミノシラン（ＤＥＡＳ）ガス、ビスジエチルアミノシラン（ＢＤＥＡＳ）ガス、ジプロピルアミノシラン（ＤＰＡＳ）ガス、ジイソプロピルアミノシラン（ＤＩＰＡＳ）ガス等を用いることができる。以下、第２の処理ガスとして、ＢＤＥＡＳガス、ＤＩＰＡＳガスを用いる成膜シーケンスを例示する。
〔（ＨＣＤＳ→ＢＤＥＡＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
〔（ＨＣＤＳ→ＤＩＰＡＳ＋ＰＨ）×ｎ→ＭＳ〕→ＡＮＬ ⇒ Ｓｉ
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、変形例８と同様に、シードステップで形成するシード層２００ｅ，２００ｆ中に、Ｃ等を微量にドープすることが可能となる。これにより、変形例８と同様な効果が得られる。
（変形例１２）
シードステップを実施する際は、ウエハ２００に対して第１の処理ガスや第２の処理ガスと一緒に水素（Ｈ２）ガスを供給するようにしてもよい。例えば、ステップ１においてウエハ２００に対してＤＣＳガスと一緒にＨ２ガスを供給するようにしてもよい。また、ステップ２においてウエハ２００に対してＤＳガスおよびＰＨガスと一緒にＨ２ガスを供給するようにしてもよい。Ｈ２ガスは、例えばガス供給管２３２ａ〜２３２ｃのいずれかから供給することができる。Ｈ２ガスの供給流量は、例えば１〜１００００ｓｃｃｍの範囲内の流量とすることができる。
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、処理ガスと一緒にＨ２ガスを流すことで、シードステップにおいてウエハ２００上へのＳｉの吸着を適正に抑制することが可能となり、第１のシード層および第２のシード層の面内における厚さ均一性をそれぞれ向上させることが可能となる。結果として、最終的に形成されるＳｉ膜を、膜破れ等のより少ない緻密な膜とすることが可能となる。
（変形例１３）
ＣＶＤ成膜ステップを実施する際は、ウエハ２００に対して第３の処理ガスと一緒にＨ２ガスを供給するようにしてもよい。Ｈ２ガスは、例えばガス供給管２３２ａ〜２３２ｃのいずれかから供給することができる。Ｈ２ガスの供給流量は、例えば１〜１００００ｓｃｃｍの範囲内の流量とすることができる。
本変形例においても、各種処理条件を図４に示す成膜シーケンスの処理条件と同様に設定することで、図４に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、処理ガスと一緒にＨ２ガスを流すことで、ＣＶＤ成膜ステップにおいてウエハ２００上へのＳｉの吸着を適正に抑制することが可能となり、最終的に形成されるＳｉ膜の面内膜厚均一性を向上させることが可能となる。なお、本変形例は、変形例１２と組み合わせて行うこともできる。すなわち、シードステップおよびＣＶＤ成膜ステップのそれぞれにおいて、各種処理ガスと一緒にＨ２ガスを供給するようにしてもよい。なお、少なくともシードステップの開始からＣＶＤ成膜ステップが終了するまでの間、常時Ｈ２ガスを供給するようにしてもよい。常時Ｈ２ガスを供給することで、上述のＨ２ガス添加による効果をより高めることが可能となる。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、シードステップ〜アニールステップを同一の処理室内にて（ｉｎ−ｓｉｔｕで）行う場合について説明したが、本発明はこのような態様に限定されない。例えば、シードステップおよびＣＶＤ成膜ステップと、アニールステップと、をそれぞれ異なる処理室内にて（ｅｘ−ｓｉｔｕで）行うこともできる。一連のステップをｉｎ−ｓｉｔｕで行えば、途中、ウエハ２００が大気曝露されることなく、ウエハ２００を真空下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことができる。一部のステップをｅｘ−ｓｉｔｕで行えば、それぞれの処理室内の温度を例えば各ステップでの処理温度又はそれに近い温度に予め設定しておくことができ、温度調整に要する時間を短縮させ、生産効率を高めることができる。
また例えば、上述の実施形態や変形例等では、第１のＳｉ膜および第２のＳｉ膜を形成した後、アニールステップを行う例について説明したが、アニールステップの実施は省略することができる。すなわち、上述の実施形態や変形例の手法によれば、アニールステップを行うことなく、すなわち、アズデポ（ａｓ−ｄｅｐｏ.）の状態で、単結晶Ｓｉと第２のＳｉ膜との界面にエピタキシャルＳｉ膜（第１のＳｉ膜）を形成することができ、この構成（構造）を得るのにアニールステップを必ずしも行う必要はない。ただし、その場合であっても、アニールステップを行うことでエピタキシャル膜の領域を拡大することができ、コンタクト抵抗をさらに低減させることが可能となる。
上述の実施形態や変形例の手法は、揮発性半導体記憶装置（揮発性メモリ）であるダイナミックランダムアクセスメモリ（以下、ＤＲＡＭとも称する）の製造工程の一工程として行われるＳｉ膜の形成工程に適用することができる。以下、上述の実施形態や変形例の手法を適用して製造したＤＲＡＭの主要部の構造について、図９を参照しつつ説明する。
なお、ここでは、便宜上、ＤＲＡＭを構成する膜や構造の一部について説明することとし、それ以外の膜や構造については説明を省略することとする。
図９に示すように、単結晶Ｓｉ製のウエハの表面にはトレンチが形成されている。トレンチの表面上には、ＳｉＯ膜等のライナー膜が形成されている。ＳｉＯ膜は、例えばＣＶＤ法や熱酸化法により形成することができる。表面にライナー膜が形成されたトレンチ内には、ワードライン用のタングステン（Ｗ）膜とＳｉＮ膜とが積層された状態で埋め込まれている。Ｗ膜は、例えばＣＶＤ法により形成することができる。ＳｉＮ膜は、例えばＣＶＤ法により形成することができる。トレンチ内に形成されたＳｉＮ膜上には、ＳｉＯ膜等の絶縁膜が形成されている。ＳｉＯ膜は、例えばＣＶＤ法により形成することができる。
ウエハの表面が露出した部分、すなわち単結晶Ｓｉ上には、ＰがドープされたホモエピタキシャルＳｉ層で構成される第１のシード層が形成されており、ＳｉＯ膜上には、ＰがドープされたアモルファスＳｉ層、ポリＳｉ層、または、アモルファスとポリとの混晶Ｓｉ層で構成される第２のシード層が形成されている。第１のシード層および第２のシード層は、上述の実施形態や変形例の手法により形成することができる。
単結晶Ｓｉ上の第１のシード層上には、ＰがドープされたホモエピタキシャルＳｉ膜で構成される第１のＳｉ膜が形成されており、ＳｉＯ膜上の第２のシード層上には、ＰがドープされたアモルファスＳｉ膜、ポリＳｉ膜、または、アモルファスとポリとの混晶Ｓｉ膜で構成される第２のＳｉ膜が形成されている。すなわち、隣接するＳｉＯ膜と単結晶Ｓｉとで構成される凹部内はＳｉ膜で埋め込まれている。なお、単結晶Ｓｉ上には、第１のＳｉ膜上に第２のＳｉ膜が積層されてなる積層構造が形成されている。すなわち、単結晶Ｓｉと第２のＳｉ膜との界面にエピタキシャルＳｉ膜（第１のＳｉ膜）が形成されている。第１のＳｉ膜および第２のＳｉ膜は、上述の実施形態や変形例の手法により形成することができる。第１のＳｉ膜および第２のＳｉ膜はコンタクトプラグとして作用することとなる。第１のシード層および第２のシード層をコンタクトプラグの一部に含めて考えてもよい。
ＳｉＯ膜、第２のＳｉ膜上には、コンタクト部が形成されており、その上には、キャパシタ部が形成されている。図９の下部には、キャパシタ部やコンタクト部を含む積層構造を縦断面図で示しており、図９の上部には、キャパシタ部のうち破線で示す部分の横断面図を示している。このような構造のＤＲＡＭのコンタクトプラグ、すなわち、第１のシード層、第２のシード層、第１のＳｉ膜、第２のＳｉ膜を形成する際に、上述の実施形態や変形例の手法を用いることで、上述の実施形態や変形例と同様の効果が得られる。すなわち、上述の実施形態や変形例の手法をＤＲＡＭの製造工程に適用する場合においてもコンタクト抵抗を大幅に低減させることが可能となり、電気的特性を大幅に改善することが可能となる。
上述の実施形態や変形例は、不揮発性半導体記憶装置（不揮発性メモリ）であるフラッシュメモリの製造工程の一工程として行われるＳｉ膜の形成工程に適用することができる。以下、上述の実施形態や変形例の手法を適用して製造したフラッシュメモリの一種であるＮＡＮＤ型フラッシュメモリ、中でも、三次元ＮＡＮＤ型フラッシュメモリ（以下、３ＤＮＡＮＤとも称する）の主要部の構造について、図１０を参照しつつ説明する。なお、三次元ＮＡＮＤ型フラッシュメモリを、単に、三次元フラッシュメモリ（三次元不揮発性半導体記憶装置）と称することもできる。
なお、ここでは、便宜上、３ＤＮＡＮＤを構成する膜や構造の一部について説明することとし、それ以外の膜や構造については説明を省略することとする。
図１０に示すように、単結晶Ｓｉ製のウエハの表面上には、ＳｉＯ膜と、ＴｉＮ膜、Ｗ膜等の金属膜等と、が交互に複数層積層されてなる多層積層膜（以下、単に積層膜とも称する）が形成されている。ここでは、最下層および最上層をＳｉＯ膜とする例を示している。ＴｉＮ膜、Ｗ膜等の金属膜等はコントロールゲートとして作用する。すなわち、上下に隣接するＳｉＯ膜の間に、コントロールゲートとして作用するＴｉＮ膜、Ｗ膜等の金属膜等が形成されている。これらの膜は、例えばＣＶＤ法により形成することができる。図１０では、便宜上、積層数が９層である例を示しているが、本発明はこのような構成に限定されるものではない。例えば、積層数は２０層以上であってもよく、３０層以上、さらには４０層以上であってもよい。
積層膜には、チャネルホールが形成されており、チャネルホール内にはＯＮＯ膜、すなわち、ＳｉＯ膜／ＳｉＮ膜／ＳｉＯ膜の３層で構成される絶縁膜が形成されている。これらの膜は、例えばＣＶＤ法により形成することができる。
ＯＮＯ膜のウエハとの接触部分の一部は除去された状態となっている。チャネルホール内のウエハの表面が露出した部分、すなわち単結晶Ｓｉ上には、ＰがドープされたホモエピタキシャルＳｉ層で構成される第１のシード層が形成されており、ＯＮＯ膜上（正確にはＯＮＯ膜を構成するＳｉＯ膜上）には、ＰがドープされたアモルファスＳｉ層、ポリＳｉ層、または、アモルファスとポリとの混晶Ｓｉ層で構成される第２のシード層が形成されている。第１のシード層および第２のシード層は、上述の実施形態や変形例の手法により形成することができる。
単結晶Ｓｉ上の第１のシード層上には、ＰがドープされたホモエピタキシャルＳｉ膜で構成される第１のＳｉ膜が形成されており、ＯＮＯ膜上の第２のシード層上には、ＰがドープされたアモルファスＳｉ膜、ポリＳｉ膜、または、アモルファスとポリとの混晶Ｓｉ膜で構成される第２のＳｉ膜が形成されている。第１のＳｉ膜および第２のＳｉ膜は、上述の実施形態や変形例の手法により形成することができる。第１のＳｉ膜および第２のＳｉ膜の膜厚は、１０ｎｍ以下、例えば３〜１０ｎｍとすることができ、さらには、５ｎｍ以下、例えば３〜５ｎｍとすることもできる。第１のＳｉ膜および第２のＳｉ膜はチャネルとして作用することとなる。このチャネルとして機能するＳｉ膜（第１のＳｉ膜、第２のＳｉ膜）をチャネルＳｉとも称する。なお、第１のシード層および第２のシード層をチャネルの一部に含めて考えてもよい。
チャネルホール内の残りの部分、すなわち、第１のＳｉ膜と第２のＳｉ膜とで構成される凹部内は、ＳｉＯ膜で埋め込まれている。ＳｉＯ膜は、例えばＣＶＤ法により形成することができる。チャネル部はこのようにして構成されている。
ＳｉＯ膜と、ＴｉＮ膜、Ｗ膜等の金属膜等と、が交互に複数層積層されてなる多層積層膜にはトレンチが形成されている。トレンチ内には、ＳｉＯ膜が埋め込まれている。
ＳｉＯ膜は、コントロールゲート部の上部やチャネル部の上部にも形成されている。ＳｉＯ膜は、例えばＣＶＤ法により形成することができる。ＳｉＯ膜のチャネル部の上部には、コンタクトホールが形成されており、コンタクトホール内には、コンタクトとして作用する金属膜が形成されている。
このような構造の３ＤＮＡＮＤのチャネルＳｉ、すなわち、第１のシード層、第２のシード層、第１のＳｉ膜、第２のＳｉ膜を形成する際に、上述の実施形態や変形例の手法を用いることで、上述の実施形態や変形例の手法と同様な効果が得られる。すなわち、
上述の実施形態や変形例の手法を３ＤＮＡＮＤの製造工程に適用する場合においてもＳｉウエハとチャネルＳｉとのコンタクト抵抗を大幅に低減させることが可能となり、電気的特性を大幅に改善することが可能となる。
また、上述の実施形態や変形例の手法を３ＤＮＡＮＤの製造工程に適用することにより、平坦で緻密なシード層（第１のシード層、第２のシード層）を形成することができ、薄くても平坦で緻密なＳｉ膜（第１のＳｉ膜、第２のＳｉ膜）を形成することができることから、Ｓｉ膜をピンホールの存在しない膜（ピンホールフリーの膜）とすることができる。これにより、Ｓｉ膜形成後に行われるＨＦ等を用いたウエット処理でＳｉ膜の下地膜がエッチングされてしまうことを防止することが可能となる。また、薄くても平坦で緻密なＳｉ膜を形成することができることから、第２のＳｉ膜の薄膜化が可能となり、それにより、結晶粒界での電荷のトラップ密度を低減させることができ、３ＤＮＡＮＤのチャネルにて電子の移動度を上げることが可能となる。
基板処理に用いられるレシピ（処理手順や処理条件等が記載されたプログラム）は、処理内容（形成する膜の膜種、組成比、膜質、膜厚、処理手順、処理条件等）に応じて、それぞれ個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担（処理手順や処理条件等の入力負担等）を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
例えば、図７に示す処理炉３０２を備えた基板処理装置を用いて膜を形成する場合にも、本発明は好適に適用できる。処理炉３０２は、処理室３０１を形成する処理容器３０３と、処理室３０１内にガスをシャワー状に供給するガス供給部としてのシャワーヘッド３０３ｓと、１枚または数枚のウエハ２００を水平姿勢で支持する支持台３１７と、支持台３１７を下方から支持する回転軸３５５と、支持台３１７に設けられたヒータ３０７と、を備えている。シャワーヘッド３０３ｓのインレット（ガス導入口）には、ガス供給ポート３３２ａ，３３２ｂが接続されている。ガス供給ポート３３２ａには、上述の実施形態の第１供給系、第４供給系と同様の供給系が接続されている。ガス供給ポート３３２ｂには、上述の実施形態の第２供給系、第３供給系と同様の供給系が接続されている。シャワーヘッド３０３ｓのアウトレット（ガス排出口）には、処理室３０１内にガスをシャワー状に供給するガス分散板が設けられている。シャワーヘッド３０３ｓは、処理室３０１内に搬入されたウエハ２００の表面と対向（対面）する位置に設けられている。処理容器３０３には、処理室３０１内を排気する排気ポート３３１が設けられている。排気ポート３３１には、上述の実施形態の排気系と同様の排気系が接続されている。
また例えば、図８に示す処理炉４０２を備えた基板処理装置を用いて膜を形成する場合にも、本発明は好適に適用できる。処理炉４０２は、処理室４０１を形成する処理容器４０３と、１枚または数枚のウエハ２００を水平姿勢で支持する支持台４１７と、支持台４１７を下方から支持する回転軸４５５と、処理容器４０３内のウエハ２００に向けて光照射を行うランプヒータ４０７と、ランプヒータ４０７の光を透過させる石英窓４０３ｗと、を備えている。処理容器４０３には、ガス供給ポート４３２ａ，４３２ｂが接続されている。ガス供給ポート４３２ａには、上述の実施形態の第１供給系、第４供給系と同様の供給系が接続されている。ガス供給ポート４３２ｂには、上述の実施形態の第２供給系、第３供給系と同様の供給系が接続されている。ガス供給ポート４３２ａ，４３２ｂは、処理室４０１内に搬入されたウエハ２００の端部の側方、すなわち、処理室４０１内に搬入されたウエハ２００の表面と対向しない位置にそれぞれ設けられている。処理容器４０３には、処理室４０１内を排気する排気ポート４３１が設けられている。排気ポート４３１には、上述の実施形態の排気系と同様の排気系が接続されている。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、上述の実施形態や変形例と同様の効果が得られる。
上述の実施形態や変形例では、基板上に主元素としてＳｉを含む膜を形成する例について説明したが、本発明はこのような態様に限定されない。すなわち、本発明は、Ｓｉの他、ゲルマニウム（Ｇｅ）、Ｂ等の半金属元素を主元素として含む膜を基板上に形成する場合にも、好適に適用することができる。また、本発明は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、イットリウム（Ｙ）、Ｌａ（ランタン）、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）等の金属元素を主元素として含む膜を基板上に形成する場合にも、好適に適用することができる。
上述の実施形態や変形例等は、適宜組み合わせて用いることができる。また、このときの処理条件は、例えば上述の実施形態と同様な処理条件とすることができる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
基板に対してハロゲン系の第１の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第２の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
前記基板に対して第３の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第１の処理ガスを供給する工程および前記第２の処理ガスを供給する工程のうち少なくともいずれか１つの工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
（付記３）
付記１または２に記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第２の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
（付記４）
付記１乃至３のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第１の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
（付記５）
付記１乃至４のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第１の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、前記第２の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、を含む。
（付記６）
付記１乃至５のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、
前記第１の処理ガスを供給する工程と、前記第２の処理ガスを供給する工程と、を含む第１セットを所定回数行うことで、前記基板上に、ドーパントがドープされていない第１シード層（ノンドープシード層）を形成する工程と、
前記第１の処理ガスを供給する工程と、前記第２の処理ガスを供給する工程と、前記ドーパントガスを供給する工程と、を含む第２セットを所定回数行うことで、前記第１シード層上に、ドーパントがドープされた第２シード層（ドープトシード層）を形成する工程と、
を有する。
（付記７）
付記１乃至６のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第１の処理ガスを供給する工程、前記第２の処理ガスを供給する工程、および前記ドーパントガスを供給する工程を非同時に行う期間を含む。
（付記８）
付記１乃至７のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程は、前記基板に対してドーパントガスを供給する工程を含み、
前記膜はドーパントがドープされた膜である。
（付記９）
付記８に記載の方法であって、好ましくは、
前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度と異ならせる。
（付記１０）
付記８または９に記載の方法であって、好ましくは、
前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度よりも小さく（低く）する。
（付記１１）
付記８乃至１０のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程におけるドーパントガスの供給流量を、前記膜を形成する工程におけるドーパントガスの供給流量よりも小さく（低く）する。
（付記１２）
付記１乃至１１のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする。
（付記１３）
付記１乃至１２のいずれかに記載の方法であって、好ましくは、
前記第１の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第２の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力よりも大きくし、前記第２の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする。
（付記１４）
付記１乃至１３のいずれかに記載の方法であって、好ましくは、
前記ドーパントガスは、ＩＩＩ族元素またはＶ族元素を含む。
ＩＩＩ族元素は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）を含む。
Ｖ族元素は、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）を含む。
（付記１５）
付記１乃至１４のいずれかに記載の方法であって、好ましくは、
前記第１の処理ガス、前記第２の処理ガス、および前記第３の処理ガスは、それぞれ、前記膜を構成する同一の元素（所定元素、主元素）を含む。
（付記１６）
本発明の他の態様によれば、
基板を収容する処理室と、
前記処理室内の基板に対してハロゲン系の第１の処理ガスを供給する第１供給系と、
前記処理室内の基板に対して非ハロゲン系の第２の処理ガスを供給する第２供給系と、
前記処理室内の基板に対して第３の処理ガスを供給する第３供給系と、
前記処理室内の基板に対してドーパントガスを供給する第４供給系と、
前記処理室内において、基板に対して前記第１の処理ガスを供給する処理と、前記基板に対して前記第２の処理ガスを供給する処理と、前記基板に対して前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第３の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせるように、前記第１供給系、前記第２供給系、前記第３供給系、および前記第４供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記１７）
本発明のさらに他の態様によれば、
基板に対してハロゲン系の第１の処理ガスを供給する第１供給系と、
基板に対して非ハロゲン系の第２の処理ガスを供給する第２供給系と、
基板に対して第３の処理ガスを供給する第３供給系と、
基板に対してドーパントガスを供給する第４供給系と、
を有し、
基板に対して前記第１供給系より前記第１の処理ガスを供給する処理と、前記基板に対して前記第２供給系より前記第２の処理ガスを供給する処理と、前記基板に対して前記第４供給系より前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第３供給系より前記第３の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせるように制御されるガス供給システムが提供される。
（付記１８）
本発明のさらに他の態様によれば、
基板に対してハロゲン系の第１の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第２の処理ガスを供給する手順と、前記基板に対してドーパントガスを供給する手順と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する手順と、
前記基板に対して第３の処理ガスを供給して前記シード層上に膜を形成する手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）
２００ａ 絶縁膜
２００ｅ，２００ｆ シード層
２００ｇ 第２のＳｉ膜
２００ｈ 第１のＳｉ膜

Claims (17)

  1. 基板に対してハロゲン系の第１の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第２の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
    前記基板に対して第３の処理ガスを供給して前記シード層上に膜を形成する工程と、
    を有し、
    前記第１の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第２の処理ガスを供給する工程における前記基板が存在する空間の圧力よりも大きくする半導体装置の製造方法。
  2. 前記シード層を形成する工程は、前記第２の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む請求項１に記載の半導体装置の製造方法。
  3. 前記シード層を形成する工程は、前記第１の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む請求項１に記載の半導体装置の製造方法。
  4. 前記シード層を形成する工程は、前記第１の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、前記第２の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、を含む請求項１に記載の半導体装置の製造方法。
  5. 前記シード層を形成する工程は、
    前記第１の処理ガスを供給する工程と、前記第２の処理ガスを供給する工程と、を含む第１セットを所定回数行うことで、前記基板上に、ドーパントがドープされていない第１シード層を形成する工程と、
    前記第１の処理ガスを供給する工程と、前記第２の処理ガスを供給する工程と、前記ドーパントガスを供給する工程と、を含む第２セットを所定回数行うことで、前記第１シード層上に、ドーパントがドープされた第２シード層を形成する工程と、
    を有する請求項１に記載の半導体装置の製造方法。
  6. 前記シード層を形成する工程は、前記第１の処理ガスを供給する工程、前記第２の処理ガスを供給する工程、および前記ドーパントガスを供給する工程を非同時に行う期間を含む請求項１に記載の半導体装置の製造方法。
  7. 前記膜を形成する工程は、前記基板に対してドーパントガスを供給する工程を含み、
    前記膜はドーパントがドープされた膜である請求項１に記載の半導体装置の製造方法。
  8. 前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度と異ならせる請求項７に記載の半導体装置の製造方法。
  9. 前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度よりも小さくする請求項７に記載の半導体装置の製造方法。
  10. 前記シード層を形成する工程におけるドーパントガスの供給流量を、前記膜を形成する工程におけるドーパントガスの供給流量よりも小さくする請求項７に記載の半導体装置の製造方法。
  11. 前記シード層を形成する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする請求項１に記載の半導体装置の製造方法。
  12. 前記第１の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第２の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力よりも大きくし、前記第２の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする請求項１に記載の半導体装置の製造方法。
  13. 前記ドーパントガスは、ホウ素、アルミニウム、ガリウム、リン、ヒ素、またはアンチモンを含む請求項１に記載の半導体装置の製造方法。
  14. 前記第１の処理ガス、前記第２の処理ガス、および前記第３の処理ガスは、それぞれ、前記膜を構成する同一の元素を含む請求項１に記載の半導体装置の製造方法。
  15. 前記第１の処理ガスを供給する工程における前記基板が存在する空間の圧力を４００Ｐａ以上１０００Ｐａ以下の範囲内の圧力とし、前記第２の処理ガスを供給する工程における前記基板が存在する空間の圧力を２５０Ｐａ以上３５０Ｐａ以下の範囲内の圧力とする請求項１に記載の半導体装置の製造方法。
  16. 基板を収容する処理室と、
    前記処理室内の基板に対してハロゲン系の第１の処理ガスを供給する第１供給系と、
    前記処理室内の基板に対して非ハロゲン系の第２の処理ガスを供給する第２供給系と、
    前記処理室内の基板に対して第３の処理ガスを供給する第３供給系と、
    前記処理室内の基板に対してドーパントガスを供給する第４供給系と、
    前記処理室内の圧力を調整する圧力調整部と、
    前記処理室内において、基板に対して前記第１の処理ガスを供給する処理と、前記基板に対して前記第２の処理ガスを供給する処理と、前記基板に対して前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第３の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせ、前記第１の処理ガスを供給する処理における前記基板が存在する空間の圧力を、前記第２の処理ガスを供給する処理における前記基板が存在する空間の圧力よりも大きくするように、前記第１供給系、前記第２供給系、前記第３供給系、前記第４供給系、および前記圧力調整部を制御するよう構成される制御部と、
    を有する基板処理装置。
  17. 基板処理装置の処理室内において、
    基板に対してハロゲン系の第１の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第２の処理ガスを供給する手順と、前記基板に対してドーパントガスを供給する手順と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する手順と、
    前記基板に対して第３の処理ガスを供給して前記シード層上に膜を形成する手順と、
    前記第１の処理ガスを供給する手順における前記基板が存在する空間の圧力を、前記第２の処理ガスを供給する手順における前記基板が存在する空間の圧力よりも大きくする手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2016016418A 2016-01-29 2016-01-29 半導体装置の製造方法、基板処理装置およびプログラム Active JP6560991B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016016418A JP6560991B2 (ja) 2016-01-29 2016-01-29 半導体装置の製造方法、基板処理装置およびプログラム
CN201710060001.9A CN107026077B (zh) 2016-01-29 2017-01-24 半导体器件的制造方法及衬底处理装置
US15/415,032 US10090152B2 (en) 2016-01-29 2017-01-25 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR1020170012943A KR101952493B1 (ko) 2016-01-29 2017-01-26 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016016418A JP6560991B2 (ja) 2016-01-29 2016-01-29 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2017135344A JP2017135344A (ja) 2017-08-03
JP6560991B2 true JP6560991B2 (ja) 2019-08-14

Family

ID=59387042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016016418A Active JP6560991B2 (ja) 2016-01-29 2016-01-29 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US10090152B2 (ja)
JP (1) JP6560991B2 (ja)
KR (1) KR101952493B1 (ja)
CN (1) CN107026077B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6653308B2 (ja) 2017-11-15 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019207864A1 (ja) 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6960953B2 (ja) 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7549556B2 (ja) 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置
JP7391064B2 (ja) 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
CN113658890B (zh) * 2021-08-17 2023-09-29 长鑫存储技术有限公司 提高半导体设备产能的方法和系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116163B2 (ja) * 1989-08-11 2000-12-11 セイコーインスツルメンツ株式会社 絶縁ゲート電界効果トランジスタの製造方法
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
JP4640800B2 (ja) * 2005-06-22 2011-03-02 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2012029661A1 (ja) * 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5689398B2 (ja) * 2010-12-21 2015-03-25 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
US9196473B2 (en) * 2010-12-27 2015-11-24 Hitachi Kokusai Electric Inc. Method of manufacturing an oxynitride film for a semiconductor device
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5951443B2 (ja) * 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5959907B2 (ja) * 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) * 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347544B2 (ja) 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6561001B2 (ja) * 2016-03-09 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム

Also Published As

Publication number Publication date
JP2017135344A (ja) 2017-08-03
KR101952493B1 (ko) 2019-02-26
US10090152B2 (en) 2018-10-02
CN107026077A (zh) 2017-08-08
CN107026077B (zh) 2020-10-02
US20170221699A1 (en) 2017-08-03
KR20170091049A (ko) 2017-08-08

Similar Documents

Publication Publication Date Title
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101968817B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6560991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250