JP6640596B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP6640596B2
JP6640596B2 JP2016030837A JP2016030837A JP6640596B2 JP 6640596 B2 JP6640596 B2 JP 6640596B2 JP 2016030837 A JP2016030837 A JP 2016030837A JP 2016030837 A JP2016030837 A JP 2016030837A JP 6640596 B2 JP6640596 B2 JP 6640596B2
Authority
JP
Japan
Prior art keywords
gas
film
sih
chlorine
containing compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016030837A
Other languages
English (en)
Other versions
JP2017152426A (ja
Inventor
和也 ▲高▼橋
和也 ▲高▼橋
岡田　充弘
充弘 岡田
克彦 小森
克彦 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016030837A priority Critical patent/JP6640596B2/ja
Priority to KR1020170021400A priority patent/KR102069943B1/ko
Priority to US15/436,991 priority patent/US9984875B2/en
Priority to TW106105661A priority patent/TWI689617B/zh
Publication of JP2017152426A publication Critical patent/JP2017152426A/ja
Application granted granted Critical
Publication of JP6640596B2 publication Critical patent/JP6640596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01017—Chlorine [Cl]

Description

本発明は、シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する成膜方法に関する。
半導体デバイスの製造プロセスにおいては、絶縁膜にホールやトレンチ等の凹部を形成し、その中にアモルファスシリコン膜等のシリコン膜を埋め込んで電極を形成する工程が存在する。シリコン膜の成膜処理には、一般的に化学蒸着法（ＣＶＤ法）が用いられている（例えば、特許文献１、２）。
しかしながら、近時、デバイスの微細化が進んでおり、ＣＶＤ法によりシリコン膜を深いホールやトレンチを埋め込む場合には、ステップカバレッジが悪く、ボイドが発生してしまう。電極として用いられるシリコン膜にボイドが発生すると、抵抗値を増大させてしまうため、極力ボイドのないシリコン膜が求められている。シリコン膜に限らず、ゲルマニウム膜やシリコンゲルマニウム膜も同様である。
これに対して、特許文献３には、ホールやトレンチ等の凹部にシリコン膜を形成した後、断面Ｖ字状にエッチングを行い、その後再びシリコンで埋め込む技術が提案されている。これにより、ボイドフリーの埋め込みを達成することができる。
特開昭６３−２９９５４号公報 特開平１−２１７９５６号公報 特開２０１５−４５０８２号公報
しかしながら、上述のような、凹部にシリコン膜を形成した後、断面Ｖ字状にエッチングを行い、その後再びシリコンで埋め込む技術は、生産性が低く、プロセスが複雑で管理が難しいという問題がある。
したがって、本発明は、生産性の低下やプロセスの複雑化をもたらさずに、微細な凹部にボイドフリーでシリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜することができる成膜方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、表面に微細凹部が形成された被処理基板に、ＣＶＤ法により、シリコン膜、ゲルマニウム膜、またはシリコンゲルマニウム膜を成膜する成膜方法であって、処理容器内に微細凹部を有する被処理基板を配置する工程と、前記処理容器内に、成膜しようとする膜を構成する元素を含有する成膜ガス、および塩素含有化合物ガスを供給する工程とを有し、前記塩素含有化合物ガスは、シリコン系塩素含有化合物ガスまたはゲルマニウム系塩素含有化合物ガスであり、前記成膜ガスおよび前記塩素含有化合物ガスの合計に対する前記塩素含有化合物ガスの分圧比率は、０．０１〜０．２（０．２は除く）であり、前記塩素含有化合物ガスにより、前記微細凹部の上部において前記成膜ガスの吸着を選択的に阻害し、前記微細凹部の底部で厚く、上部で薄い膜を成膜することを特徴とする成膜方法を提供する。
上記第１の観点において、前記成膜ガスとしては、シラン系ガスおよび／またはゲルマン系ガスを用いることができる。前記シラン系ガスとして、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを好適に用いることができ、前記ゲルマン系ガスは、ＧｅＨ４ガスまたはＧｅ２Ｈ６ガスを好適に用いることができる。
前記シリコン系塩素含有化合物ガスとしては、ＳｉＨ３Ｃｌガス、ＳｉＨ２Ｃｌ２ガス、ＳｉＨＣｌ３ガス、ＳｉＣｌ４ガス、Ｓｉ２Ｃｌ６ガスのいずれかを用いることができ、前記ゲルマニウム系塩素含有化合物ガスとしては、ＧｅＨ３Ｃｌガス、ＧｅＨ２Ｃｌ２ガス、ＧｅＨＣｌ３ガス、ＧｅＣｌ４ガス、Ｇｅ２Ｃｌ６ガスのいずれかを用いることができる。
本発明の第２の観点は、表面に微細凹部が形成された被処理基板に、ＣＶＤ法により、シリコン膜を成膜する成膜方法であって、処理容器内に微細凹部を有する被処理基板を配置する工程と、前記処理容器内に、成膜ガスであるＳｉＨ４ガス、およびＳｉＨ４ガスの吸着を阻害するＳｉＨ２Ｃｌ２ガスを供給する工程とを有し、前記ＳｉＨ ４ ガスおよび前記ＳｉＨ ２ Ｃｌ ２ ガスの合計に対する前記ＳｉＨ ２ Ｃｌ ２ ガスの分圧比率は、０．０１〜０．２であり、前記ＳｉＨ２Ｃｌ２ガスにより、前記微細凹部の上部において前記ＳｉＨ４ガスの吸着を選択的に阻害し、前記微細凹部の底部で厚く、上部で薄い膜を成膜することを特徴とする成膜方法を提供する。
本発明によれば、表面に微細凹部が形成された被処理基板に、ＣＶＤ法により、シリコン膜、ゲルマニウム膜、またはシリコンゲルマニウム膜を成膜するにあたり、処理容器内に、成膜しようとする膜を構成する元素を含有する成膜ガス、および塩素含有化合物ガスを供給し、塩素含有化合物ガスにより、微細凹部の上部において成膜ガスの吸着を選択的に阻害する。これにより、微細凹部の底部で厚く、上部で薄い、Ｖ字形状で膜形成を進行させることができ、凹部内にボイドやシームが存在しない状態の膜を埋め込むことが可能となる。
本発明の成膜方法を実施するための成膜装置の一例を示す縦断面図である。 本発明の成膜方法に用いられる半導体ウエハの構造の一例を示す断面図である。 従来のＳｉＨ４ガスのみを用いたＣＶＤ法によりアモルファスシリコン膜を成膜する際の微細凹部の成膜状況を説明するための図である。 成膜ガスであるＳｉＨ４ガスに塩素含有化合物ガスであるＤＣＳガスを添加してアモルファスシリコン膜を成膜した場合の、ＤＣＳの分圧比率と堆積速度との関係を示す図である。 本発明の成膜方法の一例における成膜過程の状態を説明するための断面図である。 本発明の成膜方法の一例における成膜過程の状態を説明するための断面図であり、図５の状態からさらに成膜を進行させた状態を示す図である。 本発明の成膜方法の一例における成膜過程の状態を説明するための断面図であり、凹部の埋め込みを完了した状態を示す図である。
以下、添付図面を参照して本発明の実施形態について説明する。
本実施形態においては、凹部を有する被処理基板にアモルファスシリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜を成膜する。
＜成膜装置の一例＞
図１は本発明の成膜方法を実施するための成膜装置の一例を示す縦断面図である。
成膜装置１は、天井部を備えた筒状の断熱体３と、断熱体３の内周面に設けられたヒータ４とを有する加熱炉２を備えている。加熱炉２は、ベースプレート５上に設置されている。
加熱炉２内には、例えば石英からなる、上端が閉じている外管１１と、この外管１１内に同心状に設置された例えば石英からなる内管１２とを有する２重管構造をなす処理容器１０が挿入されている。そして、上記ヒータ４は処理容器１０の外側を囲繞するように設けられている。
上記外管１１および内管１２は、各々その下端にてステンレス等からなる筒状のマニホールド１３に保持されており、このマニホールド１３の下端開口部には、当該開口を気密に封止するためのキャップ部１４が開閉自在に設けられている。
キャップ部１４の中心部には、例えば磁気シールにより気密な状態で回転可能な回転軸１５が挿通されており、回転軸１５の下端は昇降台１６の回転機構１７に接続され、上端はターンテーブル１８に固定されている。ターンテーブル１８には、保温筒１９を介して被処理基板である半導体ウエハ（以下単にウエハと記す）を保持する石英製のウエハボート２０が載せられる。このウエハボート２０は、例えば５０〜１５０枚のウエハＷを所定間隔のピッチで積み重ねて収容できるように構成されている。
そして、昇降機構（図示せず）により昇降台１６を昇降させることにより、ウエハボート２０を処理容器１０内へ搬入搬出可能となっている。ウエハボート２０を処理容器１０内に搬入した際に、上記キャップ部１４がマニホールド１３に密接し、その間が気密にシールされる。
また、成膜装置１は、処理容器１０内へ成膜ガスを導入する成膜ガス供給機構２１と、処理容器１０内へ成膜ガスの吸着を阻害するための塩素含有化合物ガスを導入する塩素含有化合物ガス供給機構２２と、処理容器１０内へパージガス等として用いられる不活性ガスを導入する不活性ガス供給機構２３とを有している。
成膜ガス供給機構２１は、成膜ガス供給源２５と、成膜ガス供給源２５から成膜ガスを導く成膜ガス配管２６と、成膜ガス配管２６に接続され、マニホールド１３の側壁下部を貫通して設けられた石英製の成膜ガスノズル２６ａとを有している。成膜ガス配管２６には、開閉弁２７およびマスフローコントローラのような流量制御器２８が設けられており、成膜ガスを流量制御しつつ供給することができるようになっている。成膜ガスとしては、アモルファスシリコン膜を成膜する場合には、モノシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス等のシラン系ガスを用いることができ、ゲルマニウム膜を成膜する場合には、モノゲルマン（ＧｅＨ４）ガス、ジゲルマン（Ｇｅ２Ｈ６）ガス等のゲルマン系ガスを用いることができ、シリコンゲルマニウム膜を成膜する場合には、シラン系ガスとゲルマン系ガスとを用いることができる。
塩素含有化合物ガス供給機構２２は、塩素含有化合物ガス供給源２９と、塩素含有化合物ガス供給源２９から塩素含有化合物ガスを導く塩素含有化合物ガス配管３０と、塩素含有化合物ガス配管３０に接続され、マニホールド１３の側壁下部を貫通して設けられた塩素含有化合物ガスノズル３０ａとを有している。塩素含有化合物ガス配管３０には、開閉弁３１およびマスフローコントローラのような流量制御器３２が設けられており、塩素化合物ガスを流量制御しつつ供給することができるようになっている。塩素含有化合物ガスとしては、モノクロロシラン（ＭＣＳ；ＳｉＨ３Ｃｌ）ガス、ジクロロシラン（ＤＣＳ；ＳｉＨ２Ｃｌ２）ガス、トリクロロシラン（ＴＣＳ；ＳｉＨＣｌ３）ガス、シリコンテトラクロライド（ＳＴＣ；ＳｉＣｌ４）ガス、ヘキサクロロジシラン（ＨＣＤ；Ｓｉ２Ｃｌ６）ガス等のシリコン系塩素含有化合物ガスや、モノクロロゲルマン（ＧｅＨ３Ｃｌ）ガス、ジクロロゲルマン（ＧｅＨ２Ｃｌ２）ガス、トリクロロゲルマン（ＧｅＨＣｌ３）ガス、ゲルマニウムテトラクロライド（ＧｅＣｌ４）ガス、ヘキサクロロジゲルマン（Ｇｅ２Ｃｌ６）ガス等のゲルマニウム系塩素含有化合物ガスを挙げることができる
不活性ガス供給機構２３は、不活性ガス供給源３３と、不活性ガス供給源３３から不活性ガスを導く不活性ガス配管３４と、不活性ガス配管３４に接続され、マニホールド１３の側壁下部を貫通して設けられた不活性ガスノズル３４ａとを有している。不活性ガス配管３４には、開閉弁３５およびマスフローコントローラのような流量制御器３６が設けられている。不活性ガスとしては、Ｎ２ガスや、Ａｒガスのような希ガスを用いることができる。
またマニホールド１３の側壁上部には、外管１１と内管１２との間隙から処理ガスを排出するための排気管３８が接続されている。この排気管３８は処理容器１０内を排気するための真空ポンプ３９に連結されており、また排気管３８には圧力調整バルブ等を含む圧力調整機構４０が設けられている。そして、真空ポンプ３９で処理容器１０内を排気しつつ圧力調整機構４０で処理容器１０内を所定の圧力に調整するようになっている。
この成膜装置１は制御部５０を有している。制御部５０は、成膜装置１の各構成部、例えばバルブ類、マスフローコントローラ、ヒータ電源、昇降機構等の駆動機構を制御するコンピュータ（ＣＰＵ）と、オペレータが成膜装置１を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェースと、成膜装置１で実行される各種処理のパラメータや、処理条件に応じて成膜装置１の各構成部に処理を実行させるためのプログラムすなわち処理レシピ等が格納された記憶部とを有しており、必要に応じて、ユーザーインターフェースからの指示等にて任意の処理レシピを記憶部から呼び出してコンピュータに実行させる。これにより、コンピュータの制御下で、成膜装置１での所望の処理が行われる。
＜成膜方法＞
次に、以上の成膜装置を用いて行われる成膜方法について説明する。ここでは、原料ガスとしてＳｉＨ４ガスを用い、塩素含有化合物ガスとしてＤＣＳ（ＳｉＨ２Ｃｌ２）ガスを用いてアモルファスシリコンを成膜する場合を例にとって説明する。
本実施形態においては、被処理基板であるウエハＷとして、図２に示すような、Ｓｉ基体２００上に絶縁膜（ＳｉＯ２膜）２０１が形成され、絶縁膜２０１に微細凹部２０２が所定パターンで形成された構造のものを準備する。微細凹部２０２はコンタクトホール等のホールまたはトレンチであり、その幅（径）は５〜１００ｎｍ、高さは２０〜１００００ｎｍであり、アスペクト比が４〜１００程度の深いものである。例えば、幅または径：１００ｎｍ、高さ：４０００ｎｍ、アスペクト比：４０である。
以上のようなウエハＷをウエハボート２０に例えば５０〜１５０枚搭載しておくとともに、成膜装置１においては、ヒータ４によりウエハボート２０のセンター部（上下方向の中央部）の温度を成膜に適した温度、例えば、４７０〜５５０℃になるように処理容器１０内を加熱しておく。そして、ターンテーブル１８に保温筒１９を介してウエハＷを搭載したウエハボート２０を載置し、昇降台１６を上昇させることにより、下方開口部から処理容器１０内へウエハボート２０を搬入する。
次いで、処理容器１０内を０．１〜５Ｔｏｒｒ（１３．３〜６６５Ｐａ）の圧力に調整した後、成膜ガス供給源２５から成膜ガス配管２６を介して処理容器１０（内管１２）内に成膜ガスとして所定流量のＳｉＨ４ガスを供給し、塩素含有化合物ガス供給源２９から塩素含有化合物ガス配管３０を介して処理容器１０（内管１２）内に塩素含有化合物ガスとしてＤＣＳ（ＳｉＨ２Ｃｌ２）ガスを供給し、ウエハボート２０を回転させつつ、４７０〜５５０℃でアモルファスシリコン膜の成膜を実施する。
従来は、ＳｉＨ４ガスのみを用いたＣＶＤ法によりアモルファスシリコン膜を成膜していたが、ホールやトレンチ等の凹部の埋め込みの際には、一般的に凹部の表面から底部に向かってガス圧が低くなる傾向にあり、このような傾向は深いホールやトレンチを埋め込む場合に顕著となる。このため、深い凹部にアモルファスシリコン膜を成膜する場合には、ガス圧の高い表面付近では反応確率が高いため堆積速度が高いのに対し、ガス圧の低い底部では反応確率が低いため堆積速度が低くなる。このため、図３に示すように、微細で深い凹部２０２に成膜されるアモルファスシリコン膜２０３は、表面で厚く底部で薄くなり、ステップカバレッジが悪いものとなる。したがって、成膜が進行すると凹部２０２に埋め込んだアモルファスシリコン膜の内部にボイドが生成されてしまう。
これに対して、本例のように、成膜ガスであるＳｉＨ４ガスに塩素含有化合物ガスであるＤＣＳガスを添加することにより、凹部２０２の上部において、成膜ガスであるＳｉＨ４ガスの吸着を選択的に阻害することができ、微細凹部２０２の底部では成膜が進行して、微細凹部２０２の底部で厚く、上部で薄い、Ｖ字形状のアモルファスシリコン膜を成膜することができる。このため、膜の内部のボイドの生成を極めて効果的に抑制することができる。
以下、この点について図４を参照して詳細に説明する。
図４は、ＳｉＨ４ガスおよびＤＣＳガスの分圧（流量）の合計に対するＤＣＳガスの分圧比（流量比）と膜の堆積速度との関係を示す図である。なお、このときの成膜温度は５１０℃、ガスの圧力（ＳｉＨ４ガスおよびＤＣＳガスの合計圧力）は０．４Ｔｏｒｒとした。
この図に示すように、ＤＣＳガスの分圧比が０、すなわち全てＳｉＨ４ガスの場合は、膜の堆積速度が０．４ｎｍ／ｍｉｎであるのに対し、ＤＣＳガスを添加することにより、膜の堆積速度が低くなり、ＤＣＳガスがＳｉＨ４ガスに対する吸着阻害効果を有することがわかる。塩素は、ＩＶ族元素との結合エネルギーが高いため、塩素含有化合物としてＤＣＳガスを添加することにより、その分子中でＣｌとＩＶ族元素であるＳｉとが強固に結合し、ＳｉＨ４ガスの吸着（ＳｉとＳｉの結合）を阻害することができる。
また、この図から、膜の堆積速度は、ＤＣＳガスの分圧が低いところで急激に上昇していることがわかる。すなわち、ＤＣＳガスの分圧が低い領域では、ＳｉＨ４ガスに対する吸着阻害効果が小さい。したがって、ガス分圧が低くなる微細凹部２０２の底部では、ＤＣＳガスの吸着阻害効果は急激に低下し、微細凹部２０２の上部で選択的にＤＣＳガスの吸着阻害効果が得られるのである。
図４に示すように、ＤＣＳガスの分圧比（流量比）は、微細凹部２０２の上部で吸着阻害効果を得ることができる０．０１以上が好ましいが、微細凹部２０２の底部では、吸着阻害効果が低下する範囲である必要がある。ＳｉＨ４ガスとＤＣＳガスを供給する際に、ＤＣＳガスの分圧比（流量比）が高すぎると微細凹部２０２の底部でもＳｉＨ４ガスの吸着が阻害されてしまう可能性があるため、ＳｉＨ４ガスとＤＣＳガスを供給する際のＤＣＳガスの分圧比（流量比）は、０．０１〜０．２の範囲が好ましい。
実際の成膜条件としては、以下のようなものを例示することができる。
ウエハ枚数：１５０枚
成膜温度：５１０℃
圧力：０．４Ｔｏｒｒ（５３．２Ｐａ）
ＳｉＨ４ガス流量：５００ｓｃｃｍ
ＤＣＳガス流量：１０ｓｃｃｍ
ＤＣＳガスの分圧比（流量比）：０．０２
このように、本例においては、成膜ガスであるＳｉＨ４ガスと、ＳｉＨ４の吸着を阻害する塩素含有化合物ガスであるＤＣＳガスを処理容器１０内に供給して、ウエハＷの微細凹部２０２の上部において選択的にＳｉＨ４ガスの吸着を阻害しつつアモルファスシリコン膜を成膜することができるので、成膜途中では、図５に示すように、微細凹部２０２の底部で厚く、上部で薄い、Ｖ字形状のアモルファスシリコン膜２０３となる。
このようなＶ字形状の膜形成が可能になることから、さらに成膜を継続するとアモルファスシリコン膜２０３は微細凹部２０２内でボトムアップ成長し、図６に示すように、側壁上部にも微細凹部２０２の間口が狭まらない程度にアモルファスシリコン膜２０３が成膜されていき、最終的に、図７に示すように、凹部２０２内にボイドが存在しない状態のアモルファスシリコン膜２０３を埋め込むことが可能となる。
このように、ＤＣＳガスのような塩素含有化合物ガスを添加するだけの簡易な手法により、生産性の低下やプロセスの複雑化をもたらさずに、微細でアスペクト比が高い凹部にボイドが存在しない状態でアモルファスシリコン膜を成膜することができる。
成膜終了後は、成膜ガスであるＳｉＨ４ガス、塩素含有化合物ガスであるＤＣＳガスの供給を停止し、真空ポンプ３９により排気管３８を介して処理容器１０内を排気するとともに、不活性ガス供給源３３から不活性ガス配管３４を介して処理容器１０（内管１２）内に不活性ガスを供給して処理容器１０内をパージする。そして、処理容器１０内を常圧に戻した後、昇降台１６を下降させてウエハボート２０を搬出する。
以上は、成膜ガスとしてＳｉＨ４ガスを用いて、アモルファスシリコン膜を成膜した例を示したが、アモルファスシリコン膜の成膜ガスとしては、上述したように、ジシラン（Ｓｉ２Ｈ６）ガス等、他のシラン系ガスを用いることもできる。Ｓｉ２Ｈ６ガスを用いてアモルファスシリコン膜を成膜する場合の成膜温度は３９０〜４１０℃の範囲が好ましい。
また、上述したような塩素含有化合物の吸着阻害効果を利用した成膜は、アモルファスシリコン膜のようなシリコン膜の他に、ゲルマニウム膜やシリコンゲルマニウム膜を成膜にも適用することができる。ゲルマニウム膜を成膜する場合には、ＧｅＨ４ガス、Ｇｅ２Ｈ６ガス等のゲルマン系ガスを用いることができ、成膜温度は、２５０〜３００℃の範囲が好ましい。シリコンゲルマニウム膜を成膜する場合には、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス等のシラン系ガスと、ＧｅＨ４ガス、Ｇｅ２Ｈ６ガス等のゲルマン系ガスとを用いることができ、成膜温度は、２５０〜４５０℃の範囲が好ましい。
上記いずれの場合にも成膜ガスの吸着を阻害するための塩素含有化合物ガスとしてはＤＣＳガスが好ましいが、上述したように、ＭＣＳ（ＳｉＨ３Ｃｌ）ガス、ＴＣＳ（ＳｉＨＣｌ３）ガス、ＳＴＣ（ＳｉＣｌ４）ガス、ＨＣＤ（Ｓｉ２Ｃｌ６）ガス等の他のシリコン系塩素含有化合物ガスや、ＧｅＨ３Ｃｌガス、ＧｅＨ２Ｃｌ２ガス、ＧｅＨＣｌ３ガス、ＧｅＣｌ４ガス、Ｇｅ２Ｃｌ６ガス等のゲルマニウム系塩素含有化合物ガスを用いることができる。これらは、分子中にＣｌとＩＶ族元素との結合が存在しているため、成膜ガスの吸着を阻害する効果が高い。
＜他の適用＞
以上、本発明の実施形態について説明したが、この発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施形態では、本発明の方法を縦型のバッチ式装置により実施した例を示したが、これに限らず、横型のバッチ式装置や枚葉式装置等の他の種々の成膜装置により実施することもできる。
また、成膜ガスの吸着を抑制する塩素含有化合物ガスとして、シリコン系塩素含有化合物ガスおよびゲルマニウム系塩素含有化合物を例示したが、これら以外の塩素含有化合物ガスを適用することもできる。
１；成膜装置
２；加熱炉
４；ヒータ
１０；処理容器
２０；ウエハボート
２１；成膜ガス供給機構
２２；塩素含有化合物ガス供給機構
３８；排気管
３９；真空ポンプ
５０；制御部
２００；Ｓｉ基体
２０１；絶縁膜
２０２；凹部（トレンチまたはホール）
２０３；アモルファスシリコン膜
Ｗ；半導体ウエハ（被処理基板）

Claims (5)

  1. 表面に微細凹部が形成された被処理基板に、ＣＶＤ法により、シリコン膜、ゲルマニウム膜、またはシリコンゲルマニウム膜を成膜する成膜方法であって、
    処理容器内に微細凹部を有する被処理基板を配置する工程と、
    前記処理容器内に、成膜しようとする膜を構成する元素を含有する成膜ガス、および塩素含有化合物ガスを供給する工程と
    を有し、
    前記塩素含有化合物ガスは、シリコン系塩素含有化合物ガスまたはゲルマニウム系塩素含有化合物ガスであり、
    前記成膜ガスおよび前記塩素含有化合物ガスの合計に対する前記塩素含有化合物ガスの分圧比率は、０．０１〜０．２（０．２は除く）であり、
    前記塩素含有化合物ガスにより、前記微細凹部の上部において前記成膜ガスの吸着を選択的に阻害し、前記微細凹部の底部で厚く、上部で薄い膜を成膜することを特徴とする成膜方法。
  2. 前記成膜ガスは、シラン系ガスおよび／またはゲルマン系ガスであることを特徴とする請求項１に記載の成膜方法。
  3. 前記シラン系ガスは、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスであり、前記ゲルマン系ガスは、ＧｅＨ４ガスまたはＧｅ２Ｈ６ガスであることを特徴とする請求項２に記載の成膜方法。
  4. 前記シリコン系塩素含有化合物ガスは、ＳｉＨ３Ｃｌガス、ＳｉＨ２Ｃｌ２ガス、ＳｉＨＣｌ３ガス、ＳｉＣｌ４ガス、Ｓｉ２Ｃｌ６ガスのいずれかであり、前記ゲルマニウム系塩素含有化合物ガスは、ＧｅＨ３Ｃｌガス、ＧｅＨ２Ｃｌ２ガス、ＧｅＨＣｌ３ガス、ＧｅＣｌ４ガス、Ｇｅ２Ｃｌ６ガスのいずれかであることを特徴とする請求項１から請求項３のいずれか１項に記載の成膜方法。
  5. 表面に微細凹部が形成された被処理基板に、ＣＶＤ法により、シリコン膜を成膜する成膜方法であって、
    処理容器内に微細凹部を有する被処理基板を配置する工程と、
    前記処理容器内に、成膜ガスであるＳｉＨ４ガス、およびＳｉＨ４ガスの吸着を阻害するＳｉＨ２Ｃｌ２ガスを供給する工程と
    を有し、
    前記ＳｉＨ ４ ガスおよび前記ＳｉＨ ２ Ｃｌ ２ ガスの合計に対する前記ＳｉＨ ２ Ｃｌ ２ ガスの分圧比率は、０．０１〜０．２であり、
    前記ＳｉＨ２Ｃｌ２ガスにより、前記微細凹部の上部において前記ＳｉＨ４ガスの吸着を選択的に阻害し、前記微細凹部の底部で厚く、上部で薄い膜を成膜することを特徴とする成膜方法。
JP2016030837A 2016-02-22 2016-02-22 成膜方法 Active JP6640596B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016030837A JP6640596B2 (ja) 2016-02-22 2016-02-22 成膜方法
KR1020170021400A KR102069943B1 (ko) 2016-02-22 2017-02-17 성막 방법
US15/436,991 US9984875B2 (en) 2016-02-22 2017-02-20 Film forming method
TW106105661A TWI689617B (zh) 2016-02-22 2017-02-21 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016030837A JP6640596B2 (ja) 2016-02-22 2016-02-22 成膜方法

Publications (2)

Publication Number Publication Date
JP2017152426A JP2017152426A (ja) 2017-08-31
JP6640596B2 true JP6640596B2 (ja) 2020-02-05

Family

ID=59630126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016030837A Active JP6640596B2 (ja) 2016-02-22 2016-02-22 成膜方法

Country Status (4)

Country Link
US (1) US9984875B2 (ja)
JP (1) JP6640596B2 (ja)
KR (1) KR102069943B1 (ja)
TW (1) TWI689617B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3413334B1 (de) * 2017-06-01 2020-09-09 Evonik Operations GmbH Neue chlorsilylarylgermane, verfahren zu deren herstellung und deren verwendung
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7004608B2 (ja) * 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP7065728B2 (ja) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7149890B2 (ja) 2019-03-28 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7199286B2 (ja) * 2019-03-29 2023-01-05 東京エレクトロン株式会社 基板処理装置
JP7203670B2 (ja) 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2021147634A (ja) * 2020-03-17 2021-09-27 東京エレクトロン株式会社 成膜装置及び基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JP2835723B2 (ja) 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
JP2746167B2 (ja) * 1995-01-25 1998-04-28 日本電気株式会社 半導体装置の製造方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004241687A (ja) * 2003-02-07 2004-08-26 Toshiba Corp トレンチキャパシタの形成方法及び半導体装置
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US7205187B2 (en) * 2005-01-18 2007-04-17 Tokyo Electron Limited Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
JP5175285B2 (ja) * 2006-07-31 2013-04-03 アプライド マテリアルズ インコーポレイテッド エピタキシャル層形成中の形態制御方法
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014112594A (ja) * 2012-12-05 2014-06-19 Denso Corp スーパージャンクション構造を有する半導体装置の製造方法
JP6082712B2 (ja) 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法

Also Published As

Publication number Publication date
US9984875B2 (en) 2018-05-29
US20170243742A1 (en) 2017-08-24
TW201800603A (zh) 2018-01-01
TWI689617B (zh) 2020-04-01
KR20170098706A (ko) 2017-08-30
KR102069943B1 (ko) 2020-01-23
JP2017152426A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6640596B2 (ja) 成膜方法
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
JP6509095B2 (ja) 窒化膜の形成方法
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
JP6573575B2 (ja) 凹部の埋め込み方法
JP5696530B2 (ja) 薄膜の形成方法及び成膜装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
US10262872B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20190206679A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102116165B1 (ko) 오목부의 매립 방법 및 처리 장치
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
CN112582254A (zh) 成膜方法和成膜装置
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191226

R150 Certificate of patent or registration of utility model

Ref document number: 6640596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250