JP2000294626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000294626A JP2000294626A JP11099592A JP9959299A JP2000294626A JP 2000294626 A JP2000294626 A JP 2000294626A JP 11099592 A JP11099592 A JP 11099592A JP 9959299 A JP9959299 A JP 9959299A JP 2000294626 A JP2000294626 A JP 2000294626A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- pattern
- trench
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 マスクの種類に依存することなく、所定のエ
ッチング条件で所定形状のトレンチを形成することが可
能な半導体装置の製造方法を提供する。 【解決手段】 単結晶シリコンからなる半導体基板３１
上に、パッド酸化膜３２及びストッパ層３３を介してシ
リコンを主材料とするパターン３４ａを形成する。パタ
ーン３４ａの膜厚は、次のエッチングによって半導体基
板３１上から除去される程度の膜厚ｈに設定する。パタ
ーン３４ａをマスクにして半導体基板３１をエッチング
し、半導体基板３１の表面側にトレンチを形成すると共
に、半導体基板３１上からパターン３４ａを除去する。
ッチング条件で所定形状のトレンチを形成することが可
能な半導体装置の製造方法を提供する。 【解決手段】 単結晶シリコンからなる半導体基板３１
上に、パッド酸化膜３２及びストッパ層３３を介してシ
リコンを主材料とするパターン３４ａを形成する。パタ
ーン３４ａの膜厚は、次のエッチングによって半導体基
板３１上から除去される程度の膜厚ｈに設定する。パタ
ーン３４ａをマスクにして半導体基板３１をエッチング
し、半導体基板３１の表面側にトレンチを形成すると共
に、半導体基板３１上からパターン３４ａを除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特には半導体基板の表面層にトレンチを設
けてなる半導体装置の製造方法に関する。
方法に関し、特には半導体基板の表面層にトレンチを設
けてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化及び高機能
化が進展するに伴い、素子構造及び素子分離の微細化に
対する要求がますます厳しくなっている。半導体装置の
素子分離としては、熱酸化によるＬＯＣＯＳ(LOCal Oxi
dation of Silocon)素子分離が用いられてきた。しか
し、ＬＯＣＯＳ素子分離は、設計寸法からのズレ、平坦
性及び結晶欠陥の発生等の観点から、今後のさらなる微
細化が困難になっている。そこで、ＬＯＣＯＳ素子分離
に替わる新たな素子分離技術として、トレンチ素子分離
（Shallow Trench Isolation) が注目されている。
化が進展するに伴い、素子構造及び素子分離の微細化に
対する要求がますます厳しくなっている。半導体装置の
素子分離としては、熱酸化によるＬＯＣＯＳ(LOCal Oxi
dation of Silocon)素子分離が用いられてきた。しか
し、ＬＯＣＯＳ素子分離は、設計寸法からのズレ、平坦
性及び結晶欠陥の発生等の観点から、今後のさらなる微
細化が困難になっている。そこで、ＬＯＣＯＳ素子分離
に替わる新たな素子分離技術として、トレンチ素子分離
（Shallow Trench Isolation) が注目されている。
【０００３】図５には、半導体装置の製造工程における
トレンチ形成を説明する断面図を示した。先ず、シリコ
ンからなる半導体基板１上にパッド酸化膜２を形成し、
この上面に窒化シリコン膜３を形成する。その後、ここ
では図示を省略したレジストパターンをマスクに用いた
エッチングによって、窒化シリコン膜３及びパッド酸化
膜２をパターニングする。そして、パターニングされた
窒化シリコン膜３をマスク３ａにして半導体基板１をエ
ッチングし、これによって半導体基板１の表面側にトレ
ンチ４を形成する。この際、エッチング条件を選択する
ことで、エッチング側壁のテーパ角度θが所定角度θ1
＝８０°程度になるようにする。また、トレンチ４の深
さｄは、エッチング時間によって所定深さｄ1 になるよ
うに制御する。
トレンチ形成を説明する断面図を示した。先ず、シリコ
ンからなる半導体基板１上にパッド酸化膜２を形成し、
この上面に窒化シリコン膜３を形成する。その後、ここ
では図示を省略したレジストパターンをマスクに用いた
エッチングによって、窒化シリコン膜３及びパッド酸化
膜２をパターニングする。そして、パターニングされた
窒化シリコン膜３をマスク３ａにして半導体基板１をエ
ッチングし、これによって半導体基板１の表面側にトレ
ンチ４を形成する。この際、エッチング条件を選択する
ことで、エッチング側壁のテーパ角度θが所定角度θ1
＝８０°程度になるようにする。また、トレンチ４の深
さｄは、エッチング時間によって所定深さｄ1 になるよ
うに制御する。
【０００４】
【発明が解決しようとする課題】ところが、通常、図５
に示したようなマスク３ａ上からのパターンエッチング
においては、マスク３ａの開口面積によってエッチング
状態が変化する。すなわち、図６に示すように、ウエハ
表面全体におけるマスク３ａの開口面積が狭くなると、
被エッチング面積が狭くなり、反応生成物の発生量が相
対的に減少する。このため、トレンチ４形成のように、
エッチング側壁のテーパ角度θが所定角度θ1 （例えば
８０°程度）に設定されるようなエッチングでは、エッ
チング条件が一定である場合、マスクの開口面積が狭く
なると、エッチング側壁に付着する反応生成物量が減少
し、テーパ角度θが垂直に近くなってくる。
に示したようなマスク３ａ上からのパターンエッチング
においては、マスク３ａの開口面積によってエッチング
状態が変化する。すなわち、図６に示すように、ウエハ
表面全体におけるマスク３ａの開口面積が狭くなると、
被エッチング面積が狭くなり、反応生成物の発生量が相
対的に減少する。このため、トレンチ４形成のように、
エッチング側壁のテーパ角度θが所定角度θ1 （例えば
８０°程度）に設定されるようなエッチングでは、エッ
チング条件が一定である場合、マスクの開口面積が狭く
なると、エッチング側壁に付着する反応生成物量が減少
し、テーパ角度θが垂直に近くなってくる。
【０００５】また、エッチング条件が一定である場合、
マスク３ａの開口面積が狭くなると、単位面積当たりの
被エッチング面に供給されるエッチング種の量が増加す
るため、エッチング速度が速められる。このため、エッ
チングストッパ層が無いトレンチ形成のためのエッチン
グでは、エッチング時間が一定の場合、エッチング深さ
（すなわちトレンチの深さｄ）が所定深さｄ1 よりも深
くなる。
マスク３ａの開口面積が狭くなると、単位面積当たりの
被エッチング面に供給されるエッチング種の量が増加す
るため、エッチング速度が速められる。このため、エッ
チングストッパ層が無いトレンチ形成のためのエッチン
グでは、エッチング時間が一定の場合、エッチング深さ
（すなわちトレンチの深さｄ）が所定深さｄ1 よりも深
くなる。
【０００６】以上のように、トレンチ形成のための半導
体基板のエッチングにおいては、マスクの開口面積によ
ってエッチングの進行状態が変化する。このため、マス
ク３ａの種類毎に、トレンチ４側壁のテーパ角度θが所
定角度θ1 ＝８０°になるようなエッチング条件を捜し
出す必要があり、手間が斯かる。しかも、エッチング条
件によってエッチング速度が変化するため、各エッチン
グ条件毎にトレンチ４の深さｄが所定深さｄ1 となるよ
うなエッチング時間を求める必要もある。
体基板のエッチングにおいては、マスクの開口面積によ
ってエッチングの進行状態が変化する。このため、マス
ク３ａの種類毎に、トレンチ４側壁のテーパ角度θが所
定角度θ1 ＝８０°になるようなエッチング条件を捜し
出す必要があり、手間が斯かる。しかも、エッチング条
件によってエッチング速度が変化するため、各エッチン
グ条件毎にトレンチ４の深さｄが所定深さｄ1 となるよ
うなエッチング時間を求める必要もある。
【０００７】そこで本発明は、マスクの種類に依存する
ことなく、所定のエッチング条件で所定形状のトレンチ
を形成することが可能な半導体装置の製造方法を提供す
ることを目的とする。
ことなく、所定のエッチング条件で所定形状のトレンチ
を形成することが可能な半導体装置の製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
るための本発明の半導体装置の製造方法は、半導体基板
上に、当該半導体基板を構成する材料を主材料とするパ
ターンを形成する工程と、前記パターンをマスクにして
前記半導体基板をエッチングし、当該半導体基板の表面
側にトレンチを形成する工程とを行うことを特徴として
いる。例えば、前記半導体基板がシリコンからなる場
合、前記パターンはポリシリコンまたは非晶質シリコン
からなる。
るための本発明の半導体装置の製造方法は、半導体基板
上に、当該半導体基板を構成する材料を主材料とするパ
ターンを形成する工程と、前記パターンをマスクにして
前記半導体基板をエッチングし、当該半導体基板の表面
側にトレンチを形成する工程とを行うことを特徴として
いる。例えば、前記半導体基板がシリコンからなる場
合、前記パターンはポリシリコンまたは非晶質シリコン
からなる。
【０００９】このような方法によれば、半導体基板を構
成する材料を主材料とするパターンをマスクにして半導
体基板のエッチングが行われるため、このエッチングで
はパターンのエッチングも進んで露出上面の全面が被エ
ッチング面になると共に、半導体基板のみのエッチング
と同じ反応生成物が生成される。このため、エッチング
条件が同じであれば、マスクの開口面積に依存すること
なく、エッチングによる反応生成物の生成量が一定に保
たれてエッチング側壁のテーパ角度が一定に保たれる。
さらに、エッチング条件が同じであれば、単位面積当た
りのマスク開口面へのエッチング種の供給量も一定に保
たれるため、エッチング速度が一定に保たれる。
成する材料を主材料とするパターンをマスクにして半導
体基板のエッチングが行われるため、このエッチングで
はパターンのエッチングも進んで露出上面の全面が被エ
ッチング面になると共に、半導体基板のみのエッチング
と同じ反応生成物が生成される。このため、エッチング
条件が同じであれば、マスクの開口面積に依存すること
なく、エッチングによる反応生成物の生成量が一定に保
たれてエッチング側壁のテーパ角度が一定に保たれる。
さらに、エッチング条件が同じであれば、単位面積当た
りのマスク開口面へのエッチング種の供給量も一定に保
たれるため、エッチング速度が一定に保たれる。
【００１０】また、前記パターンは、前記トレンチを形
成するためのエッチングによって前記半導体基板上から
除去される程度の膜厚で形成されることとする。そし
て、前記パターンを形成する前には、前記半導体基板上
に前記エッチングのストッパ層を形成することとする。
成するためのエッチングによって前記半導体基板上から
除去される程度の膜厚で形成されることとする。そし
て、前記パターンを形成する前には、前記半導体基板上
に前記エッチングのストッパ層を形成することとする。
【００１１】このような方法によれば、トレンチを形成
するためのエッチングが終了した時点では、半導体基板
上のパターンはエッチングによって除去された状態にな
る。そして、パターン下のストッパ層が露出するため、
このストッパ層が露出した時点が、エッチングの終点と
見なされる。
するためのエッチングが終了した時点では、半導体基板
上のパターンはエッチングによって除去された状態にな
る。そして、パターン下のストッパ層が露出するため、
このストッパ層が露出した時点が、エッチングの終点と
見なされる。
【００１２】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を適用した実施の形態を説明する。この実施形態に
おけるエッチングには、面内均一でかつ高密度にエッチ
ング種（イオンやラジカル）を供給可能なエッチング装
置を好適に用いることとする。このようなエッチング装
置としては、図２に示すＥＣＲ（electron cyclotron r
esonance）プラズマエッチング装置、図３に示すＭＣＲ
（magnetically coffined reactor ）プラズマエッチン
グ装置、さらには図４に示すＩＣＰ（inductivecoupled
plasma) プラズマエッチング装置等がある。
方法を適用した実施の形態を説明する。この実施形態に
おけるエッチングには、面内均一でかつ高密度にエッチ
ング種（イオンやラジカル）を供給可能なエッチング装
置を好適に用いることとする。このようなエッチング装
置としては、図２に示すＥＣＲ（electron cyclotron r
esonance）プラズマエッチング装置、図３に示すＭＣＲ
（magnetically coffined reactor ）プラズマエッチン
グ装置、さらには図４に示すＩＣＰ（inductivecoupled
plasma) プラズマエッチング装置等がある。
【００１３】図２に示したＥＣＲプラズマエッチング装
置は、マグネトロン２１で発生したマイクロ（μ）波
が、導波管２２、石英ベルジャー２３を介してウエハス
テージ２４上のウエハＷに到達する構成になっている。
置は、マグネトロン２１で発生したマイクロ（μ）波
が、導波管２２、石英ベルジャー２３を介してウエハス
テージ２４上のウエハＷに到達する構成になっている。
【００１４】また、図３に示したＭＣＲプラズマエッチ
ング装置は、ウエハステージ２４の側周に設けられた石
英製の側壁電極２５に高周波電源２６より１３．５６Ｍ
ＨｚのＲＦ（radio frequency)を印加し、ウエハステー
ジ２４の上方に設けられた上部電極２７をアノードとし
て放電した後、上部電極２７またはチェンバー側壁に巻
いたマルチポール磁石（図示省略）で磁場封じ込めを行
って比較的高密度のプラズマを発生させる構成になって
いる。また、ウエハステージ２４に基板バイアス４５０
ｋＨｚを印加することで、入射イオンエネルギーの独立
制御が可能である。
ング装置は、ウエハステージ２４の側周に設けられた石
英製の側壁電極２５に高周波電源２６より１３．５６Ｍ
ＨｚのＲＦ（radio frequency)を印加し、ウエハステー
ジ２４の上方に設けられた上部電極２７をアノードとし
て放電した後、上部電極２７またはチェンバー側壁に巻
いたマルチポール磁石（図示省略）で磁場封じ込めを行
って比較的高密度のプラズマを発生させる構成になって
いる。また、ウエハステージ２４に基板バイアス４５０
ｋＨｚを印加することで、入射イオンエネルギーの独立
制御が可能である。
【００１５】図４に示したＩＣＰプラズマエンチグ装置
では、ウエハステージ２４と対向して配置された石英板
２８上に、渦巻き状に成形された誘導結合コイル２９を
設け、この誘導結合コイル２９に１３．５６ＭＨｚのＲ
Ｆを印加することによって、ウエハＷ上に高密度プラズ
マを発生させる構成になっている。
では、ウエハステージ２４と対向して配置された石英板
２８上に、渦巻き状に成形された誘導結合コイル２９を
設け、この誘導結合コイル２９に１３．５６ＭＨｚのＲ
Ｆを印加することによって、ウエハＷ上に高密度プラズ
マを発生させる構成になっている。
【００１６】以上の図２〜図４に示したエッチング装置
のウエハステージ２４には、高周波電源２４ａが接続さ
れており、また温度制御用の冷媒（例えば商品名フロリ
ナート）を循環させる冷媒管や静電チャック機構が内設
されていることとする。以下、これらのエッチング装置
を用いた半導体装置の製造方法を説明する。
のウエハステージ２４には、高周波電源２４ａが接続さ
れており、また温度制御用の冷媒（例えば商品名フロリ
ナート）を循環させる冷媒管や静電チャック機構が内設
されていることとする。以下、これらのエッチング装置
を用いた半導体装置の製造方法を説明する。
【００１７】（第１実施形態）本実施形態では、本発明
をシャロートレンチ素子分離の形成工程に適用した実施
の形態を説明する。先ず、図１（１）に示すように、単
結晶シリコンからなる半導体基板３１の表面に、熱酸化
法によって膜厚１５ｎｍのパッド酸化膜３２を形成す
る。次に、減圧ＣＶＤ(Chemical Mechanical Deposirio
n)法によって、パッド酸化膜３２上に、膜厚２００ｎｍ
の窒化シリコン膜をストッパ層３３として形成する。こ
のストッパ層３３は、請求項４に示すストッパ層である
と共に、後の工程においてＣＭＰ（Chemical Mechamica
l Polishing ）のストッパ層にもなる。
をシャロートレンチ素子分離の形成工程に適用した実施
の形態を説明する。先ず、図１（１）に示すように、単
結晶シリコンからなる半導体基板３１の表面に、熱酸化
法によって膜厚１５ｎｍのパッド酸化膜３２を形成す
る。次に、減圧ＣＶＤ(Chemical Mechanical Deposirio
n)法によって、パッド酸化膜３２上に、膜厚２００ｎｍ
の窒化シリコン膜をストッパ層３３として形成する。こ
のストッパ層３３は、請求項４に示すストッパ層である
と共に、後の工程においてＣＭＰ（Chemical Mechamica
l Polishing ）のストッパ層にもなる。
【００１８】その後、このストッパ層３３上に、半導体
基板３１を構成する材料（すなわちシリコン）を主材料
とするＳｉ系膜３４を形成する。このようなＳｉ系膜３
４として、ポリシリコンからなるＳｉ系膜３４を形成す
る。このＳｉ系膜３４は、後の工程で行われるトレンチ
形成のための半導体基板３１のエッチングにおいて、こ
のＳｉ系膜３４からなるパターンが半導体基板３１上か
ら除去される程度の膜厚ｈを有することとし、特にＳｉ
系膜３４からなるパターンが除去された直後が、トレン
チ形成のためのエッチングの終点となるように膜厚ｈを
設定する。
基板３１を構成する材料（すなわちシリコン）を主材料
とするＳｉ系膜３４を形成する。このようなＳｉ系膜３
４として、ポリシリコンからなるＳｉ系膜３４を形成す
る。このＳｉ系膜３４は、後の工程で行われるトレンチ
形成のための半導体基板３１のエッチングにおいて、こ
のＳｉ系膜３４からなるパターンが半導体基板３１上か
ら除去される程度の膜厚ｈを有することとし、特にＳｉ
系膜３４からなるパターンが除去された直後が、トレン
チ形成のためのエッチングの終点となるように膜厚ｈを
設定する。
【００１９】ここで、ポリシリコンからなるＳｉ系膜３
４のエッチング速度は、単結晶シリコンからなる半導体
基板３１と同程度である。このことから、Ｓｉ系膜３４
の膜厚ｈは、半導体基板３１に形成するトレンチの深さ
と同程度かそれよりやや少なめに設定する。そこで、後
の工程においては、半導体基板３１に深さ４００ｎｍの
トレンチを形成することとし、ポリシリコンからなるＳ
ｉ系膜３４を４００ｎｍの膜厚ｈで形成する。
４のエッチング速度は、単結晶シリコンからなる半導体
基板３１と同程度である。このことから、Ｓｉ系膜３４
の膜厚ｈは、半導体基板３１に形成するトレンチの深さ
と同程度かそれよりやや少なめに設定する。そこで、後
の工程においては、半導体基板３１に深さ４００ｎｍの
トレンチを形成することとし、ポリシリコンからなるＳ
ｉ系膜３４を４００ｎｍの膜厚ｈで形成する。
【００２０】次いで、Ｓｉ系膜３４の上部に、ＫｒＦエ
キシマレーザリソグラフィーによって、レジストパター
ン３５を形成する。このレジストパターン３５は、最小
０．３μｍ幅のスペースパターンを有している。
キシマレーザリソグラフィーによって、レジストパター
ン３５を形成する。このレジストパターン３５は、最小
０．３μｍ幅のスペースパターンを有している。
【００２１】次に、図１（２）に示すように、このレジ
ストパターン３５をマスクに用いてＳｉ系膜３４をエッ
チングする。ここでは、図２，図３または図４を用いて
説明したエッチング装置を用い、エッチング側壁が垂直
になるような条件でエッチングを行う。以下に、図２に
示したＥＣＲプラズマエッチング装置を用いたポリシリ
コンからなるＳｉ系膜３４のエッチング条件の一例を示
す。 エッチングガス及び流量：塩素(Cl2) ＝８０ｓｃｃｍ、 酸素(O2 ) ＝１０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．３Ｐａ、 μ波出力 ：１２００Ｗ、 ＲＦバイアス(800kHz) ： ５０Ｗ、 基板温度 ： ２０℃
ストパターン３５をマスクに用いてＳｉ系膜３４をエッ
チングする。ここでは、図２，図３または図４を用いて
説明したエッチング装置を用い、エッチング側壁が垂直
になるような条件でエッチングを行う。以下に、図２に
示したＥＣＲプラズマエッチング装置を用いたポリシリ
コンからなるＳｉ系膜３４のエッチング条件の一例を示
す。 エッチングガス及び流量：塩素(Cl2) ＝８０ｓｃｃｍ、 酸素(O2 ) ＝１０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．３Ｐａ、 μ波出力 ：１２００Ｗ、 ＲＦバイアス(800kHz) ： ５０Ｗ、 基板温度 ： ２０℃
【００２２】以上によって、ポリシリコンからなるＳｉ
系膜３４を略垂直にエッチングしてなるパターン３４ａ
を得る。このパターン３４ａが、請求項１に記載された
半導体基板３１を構成する材料を主材料とするパターン
となる。
系膜３４を略垂直にエッチングしてなるパターン３４ａ
を得る。このパターン３４ａが、請求項１に記載された
半導体基板３１を構成する材料を主材料とするパターン
となる。
【００２３】その後、レジストパターン３５をマスクに
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図２に示したＥＣＲプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２のエッチング条
件の一例を示す。 エッチングガス及び流量：３フッ化メタン(CHF3)＝５０
ｓｃｃｍ、 エッチング雰囲気内圧力：０．２Ｐａ、 μ波出力 ：９００Ｗ、 ＲＦバイアス(800kHz) ：２５０Ｗ、 基板温度 ： ２０℃
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図２に示したＥＣＲプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２のエッチング条
件の一例を示す。 エッチングガス及び流量：３フッ化メタン(CHF3)＝５０
ｓｃｃｍ、 エッチング雰囲気内圧力：０．２Ｐａ、 μ波出力 ：９００Ｗ、 ＲＦバイアス(800kHz) ：２５０Ｗ、 基板温度 ： ２０℃
【００２４】次に、図１（３）に示すように、通常のア
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
【００２５】その後、図１（４）に示すように、ポリシ
リコンからなるパターン（３４ａ）をマスクに用いて半
導体基板３１をエッチングする。ここでは、図２，図３
または図４を用いて説明したエッチング装置を用い、エ
ッチング側壁のテーパ角度θが所定角度θ1 （例えばθ
1 ＝８０°）になるような条件でエッチングを行い、所
定深さｄ1 （例えばｄ1 ＝４００ｎｍ）のトレンチを形
成する。以下に、図２に示したＥＣＲプラズマエッチン
グ装置を用いた半導体基板３１のエッチング条件の一例
を示す。 エッチングガス及び流量：塩素(Cl2) ＝５０ｓｃｃｍ、 酸素(O2 ) ＝１０ｓｃｃｍ、 エッチング雰囲気内圧力：１．０Ｐａ、 μ波出力 ：９００Ｗ、 ＲＦバイアス(800kHz) ：１００Ｗ、 基板温度 ： ２０℃
リコンからなるパターン（３４ａ）をマスクに用いて半
導体基板３１をエッチングする。ここでは、図２，図３
または図４を用いて説明したエッチング装置を用い、エ
ッチング側壁のテーパ角度θが所定角度θ1 （例えばθ
1 ＝８０°）になるような条件でエッチングを行い、所
定深さｄ1 （例えばｄ1 ＝４００ｎｍ）のトレンチを形
成する。以下に、図２に示したＥＣＲプラズマエッチン
グ装置を用いた半導体基板３１のエッチング条件の一例
を示す。 エッチングガス及び流量：塩素(Cl2) ＝５０ｓｃｃｍ、 酸素(O2 ) ＝１０ｓｃｃｍ、 エッチング雰囲気内圧力：１．０Ｐａ、 μ波出力 ：９００Ｗ、 ＲＦバイアス(800kHz) ：１００Ｗ、 基板温度 ： ２０℃
【００２６】このエッチングにおいては、半導体基板３
１の上方からパターン（３４ａ）が除去されて窒化シリ
コン膜からなるストッパ層３３が露出した時点をエッチ
ングの終点とする。
１の上方からパターン（３４ａ）が除去されて窒化シリ
コン膜からなるストッパ層３３が露出した時点をエッチ
ングの終点とする。
【００２７】以上のようにして半導体基板３１の表面側
にトレンチ３６を形成した後、ここでの図示は省略した
が、トレンチ３６の内壁酸化処理、ＣＶＤ法による酸化
シリコン膜の形成、アニール処理、及び酸化シリコン膜
のＣＭＰを順次行い、さらに加熱したリン酸及びフッ酸
系溶液を用いてストッパ層３３及びパッド酸化膜３２を
除去してトレンチ素子分離を完成させる。
にトレンチ３６を形成した後、ここでの図示は省略した
が、トレンチ３６の内壁酸化処理、ＣＶＤ法による酸化
シリコン膜の形成、アニール処理、及び酸化シリコン膜
のＣＭＰを順次行い、さらに加熱したリン酸及びフッ酸
系溶液を用いてストッパ層３３及びパッド酸化膜３２を
除去してトレンチ素子分離を完成させる。
【００２８】このようなトレンチ素子分離の形成方法に
よれば、ポリシリコンからなるパターン（すなわち半導
体基板３１を構成する材料を主材料とするパターン）３
４ａをマスクにして、半導体基板３１にトレンチ３６を
形成するためのエッチングが行われる。このことから、
このエッチングでは、半導体基板３１のエッチングと同
時にパターン３４ａのエッチングも進んで露出上面の全
面が被エッチング面になると共に、半導体基板３１のみ
のエッチングと同じ反応生成物が生成される。このた
め、エッチング条件が同じであれば、マスクの開口面積
（すなわち半導体基板３１の露出面積）に依存すること
なく、エッチングによる反応生成物の生成量が一定に保
たれることになる。したがって、マスクの種類によら
ず、エッチング側壁に対する反応生成物の付着量を一定
に保つことができ、エッチング側壁のテーパ角度θを一
定に保つことが可能になる。すなわち、マスクが替わっ
ても、所定のエッチング条件で所定のテーパ角度θ＝θ
1 （例えばθ1 ＝８０°）を有するトレンチを形成する
ことが可能になるのである。
よれば、ポリシリコンからなるパターン（すなわち半導
体基板３１を構成する材料を主材料とするパターン）３
４ａをマスクにして、半導体基板３１にトレンチ３６を
形成するためのエッチングが行われる。このことから、
このエッチングでは、半導体基板３１のエッチングと同
時にパターン３４ａのエッチングも進んで露出上面の全
面が被エッチング面になると共に、半導体基板３１のみ
のエッチングと同じ反応生成物が生成される。このた
め、エッチング条件が同じであれば、マスクの開口面積
（すなわち半導体基板３１の露出面積）に依存すること
なく、エッチングによる反応生成物の生成量が一定に保
たれることになる。したがって、マスクの種類によら
ず、エッチング側壁に対する反応生成物の付着量を一定
に保つことができ、エッチング側壁のテーパ角度θを一
定に保つことが可能になる。すなわち、マスクが替わっ
ても、所定のエッチング条件で所定のテーパ角度θ＝θ
1 （例えばθ1 ＝８０°）を有するトレンチを形成する
ことが可能になるのである。
【００２９】さらに、このエッチングでは、上述のよう
に露出上面の全面が被エッチング面になっている。この
ため、エッチング条件が同じであれば、マスクの開口面
積（すなわち半導体基板３１の露出面積）に依存するこ
となく、単位面積当たりのマスク開口面（すなわち半導
体基板３１の露出面）へのエッチング種の供給量も一定
に保たれることになる。したがって、マスクの種類によ
らず、半導体基板３１のエッチング速度を一定に保つこ
とができる。すなわち、マスクが替わっても、同一のエ
ッチング条件であれば、所定のエッチング時間で所定の
深さｄ＝ｄ1 （例えばｄ1 ＝４００ｎｍ）を有するトレ
ンチを形成することが可能になるのである。
に露出上面の全面が被エッチング面になっている。この
ため、エッチング条件が同じであれば、マスクの開口面
積（すなわち半導体基板３１の露出面積）に依存するこ
となく、単位面積当たりのマスク開口面（すなわち半導
体基板３１の露出面）へのエッチング種の供給量も一定
に保たれることになる。したがって、マスクの種類によ
らず、半導体基板３１のエッチング速度を一定に保つこ
とができる。すなわち、マスクが替わっても、同一のエ
ッチング条件であれば、所定のエッチング時間で所定の
深さｄ＝ｄ1 （例えばｄ1 ＝４００ｎｍ）を有するトレ
ンチを形成することが可能になるのである。
【００３０】以上のことから、使用するマスクの種類に
よらず、所定のエッチング条件で同一形状のトレンチ３
６を形成することができるため、各マスクに対応する適
切なエッチング条件を探す手間を省くことが可能にな
る。
よらず、所定のエッチング条件で同一形状のトレンチ３
６を形成することができるため、各マスクに対応する適
切なエッチング条件を探す手間を省くことが可能にな
る。
【００３１】さらに、パターン３４ａの膜厚（すなわち
Ｓｉ系膜の膜厚ｈ）は、このエッチングにおいて除去さ
れるように設定されており、エッチングが終了した時点
では、窒化シリコンからなるストッパ層３３が露出した
状態になる。このため、このストッパ層３３が露出して
被エッチング面積が減少したことを検知することで、エ
ッチングの終点を検出することが可能になる。
Ｓｉ系膜の膜厚ｈ）は、このエッチングにおいて除去さ
れるように設定されており、エッチングが終了した時点
では、窒化シリコンからなるストッパ層３３が露出した
状態になる。このため、このストッパ層３３が露出して
被エッチング面積が減少したことを検知することで、エ
ッチングの終点を検出することが可能になる。
【００３２】（第２実施形態）本実施形態では、第１実
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態との異なるところは、図１（１）に示す
Ｓｉ系膜３４を、非晶質シリコンで構成するところにあ
る。
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態との異なるところは、図１（１）に示す
Ｓｉ系膜３４を、非晶質シリコンで構成するところにあ
る。
【００３３】すなわち、第２実施形態では、第１実施形
態と同様にして単結晶シリコンからなる半導体基板３１
上にパッド酸化膜３２を介して窒化シリコンからなるス
トッパ層３３を形成した後、非晶質シリコンからなるＳ
ｉ系膜３４を形成する。このＳｉ系膜３４は、第１実施
形態のＳｉ系膜３４と同様に、後の工程で行われるトレ
ンチ形成のための半導体基板３１のエッチングにおい
て、このＳｉ系膜３４からなるパターンが半導体基板３
１上から除去される程度の膜厚ｈを有することとする。
態と同様にして単結晶シリコンからなる半導体基板３１
上にパッド酸化膜３２を介して窒化シリコンからなるス
トッパ層３３を形成した後、非晶質シリコンからなるＳ
ｉ系膜３４を形成する。このＳｉ系膜３４は、第１実施
形態のＳｉ系膜３４と同様に、後の工程で行われるトレ
ンチ形成のための半導体基板３１のエッチングにおい
て、このＳｉ系膜３４からなるパターンが半導体基板３
１上から除去される程度の膜厚ｈを有することとする。
【００３４】ここで、非晶質シリコンからなるＳｉ系膜
３４のエッチング速度は、単結晶シリコンからなる半導
体基板３１と同程度である。このことから、Ｓｉ系膜３
４の膜厚ｈは、半導体基板３１に形成するトレンチの深
さと同程度かそれより少なめに設定する。そこで、後の
工程においては、半導体基板３１に深さ４００ｎｍのト
レンチを形成することとし、非晶質シリコンからなるＳ
ｉ系膜３４を４００ｎｍの膜厚ｈで形成する。
３４のエッチング速度は、単結晶シリコンからなる半導
体基板３１と同程度である。このことから、Ｓｉ系膜３
４の膜厚ｈは、半導体基板３１に形成するトレンチの深
さと同程度かそれより少なめに設定する。そこで、後の
工程においては、半導体基板３１に深さ４００ｎｍのト
レンチを形成することとし、非晶質シリコンからなるＳ
ｉ系膜３４を４００ｎｍの膜厚ｈで形成する。
【００３５】次に、第１実施形態と同様に、このＳｉ系
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。これによって、Ｓｉ
系膜３４（非晶質シリコン）からなるパターン３４ａを
形成する。このパターン３４ａは、半導体基板３１を構
成する材料（Ｓｉ）を主材料とするパターンとなる。次
いで、第１実施形態と同様に、ストッパ層３３とパッド
酸化膜３２とをエッチングする。
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。これによって、Ｓｉ
系膜３４（非晶質シリコン）からなるパターン３４ａを
形成する。このパターン３４ａは、半導体基板３１を構
成する材料（Ｓｉ）を主材料とするパターンとなる。次
いで、第１実施形態と同様に、ストッパ層３３とパッド
酸化膜３２とをエッチングする。
【００３６】これらのエッチングでは、第１実施形態と
同様に、図２，図３または図４を用いて説明したエッチ
ング装置を用い、エッチング側壁が垂直になるような条
件でエッチングを行う。一例として図２に示したＥＣＲ
プラズマエッチング装置を用いた場合のエッチング条件
は、第１実施形態と同様であることとする。
同様に、図２，図３または図４を用いて説明したエッチ
ング装置を用い、エッチング側壁が垂直になるような条
件でエッチングを行う。一例として図２に示したＥＣＲ
プラズマエッチング装置を用いた場合のエッチング条件
は、第１実施形態と同様であることとする。
【００３７】次に、図１（３）に示すように、通常のア
ッシング装置を用いてパターン３４ａのレジストパター
ン（３５）を除去する。
ッシング装置を用いてパターン３４ａのレジストパター
ン（３５）を除去する。
【００３８】その後、図１（４）に示すように、非晶質
シリコンからなるパターン３４ａをマスクに用いて半導
体基板３１をエッチングする。このエッチングは、第１
実施形態と同様に、図２，図３または図４を用いて説明
したエッチング装置を用い、エッチング側壁のテーパ角
度θが所定角度θ1 （例えばθ1 ＝８０°）になるよう
な条件でエッチングを行い、所定深さｄ1 （例えばｄ1
＝４００ｎｍ）のトレンチを形成する。一例として図２
に示したＥＣＲプラズマエッチング装置を用いた場合の
エッチング条件は、第１実施形態と同様であることとす
る。
シリコンからなるパターン３４ａをマスクに用いて半導
体基板３１をエッチングする。このエッチングは、第１
実施形態と同様に、図２，図３または図４を用いて説明
したエッチング装置を用い、エッチング側壁のテーパ角
度θが所定角度θ1 （例えばθ1 ＝８０°）になるよう
な条件でエッチングを行い、所定深さｄ1 （例えばｄ1
＝４００ｎｍ）のトレンチを形成する。一例として図２
に示したＥＣＲプラズマエッチング装置を用いた場合の
エッチング条件は、第１実施形態と同様であることとす
る。
【００３９】以上のようにして半導体基板３１の表面側
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
【００４０】このようなトレンチ素子分離の形成方法に
よれば、非晶質シリコンからなるパターン（すなわち半
導体基板３１を構成する材料を主材料とするパターン）
３４ａをマスクにして、半導体基板３１にトレンチを形
成するためのエッチングが行われる。このことから、こ
のエッチングでは、半導体基板３１のエッチングと同時
にパターン３４ａのエッチングも進んで露出上面の全面
が被エッチング面になると共に、半導体基板３１のみの
エッチングとほぼ同じ反応生成物が生成される。このた
め、第１実施形態と同様に、マスクの種類に依存するこ
となく、所定のエッチング条件で、所定のテーパ角度θ
＝θ1 （例えばθ1 ＝８０°）を有するトレンチを、所
定のエッチング速度で形成することが可能になる。
よれば、非晶質シリコンからなるパターン（すなわち半
導体基板３１を構成する材料を主材料とするパターン）
３４ａをマスクにして、半導体基板３１にトレンチを形
成するためのエッチングが行われる。このことから、こ
のエッチングでは、半導体基板３１のエッチングと同時
にパターン３４ａのエッチングも進んで露出上面の全面
が被エッチング面になると共に、半導体基板３１のみの
エッチングとほぼ同じ反応生成物が生成される。このた
め、第１実施形態と同様に、マスクの種類に依存するこ
となく、所定のエッチング条件で、所定のテーパ角度θ
＝θ1 （例えばθ1 ＝８０°）を有するトレンチを、所
定のエッチング速度で形成することが可能になる。
【００４１】この結果、第１実施形態と同様に、使用す
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
【００４２】さらに、パターン３４ａの膜厚（すなわち
Ｓｉ系膜の膜厚ｈ）は、このエッチングにおいて除去さ
れるように設定されており、この下層には窒化シリコン
からなるストッパ層３３が設けられているため、第１実
施形態と同様に、ストッパ層３３が露出して被エッチン
グ面積が減少したことを検知することで、エッチングの
終点を検出することが可能になる。
Ｓｉ系膜の膜厚ｈ）は、このエッチングにおいて除去さ
れるように設定されており、この下層には窒化シリコン
からなるストッパ層３３が設けられているため、第１実
施形態と同様に、ストッパ層３３が露出して被エッチン
グ面積が減少したことを検知することで、エッチングの
終点を検出することが可能になる。
【００４３】（第３実施形態）本実施形態では、第１実
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態及び第２実施形態との異なるところは、
図１（１）に示すＳｉ系膜３４を、リン（Ｐ）をドープ
した非晶質シリコンで構成するところにある。
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態及び第２実施形態との異なるところは、
図１（１）に示すＳｉ系膜３４を、リン（Ｐ）をドープ
した非晶質シリコンで構成するところにある。
【００４４】すなわち、第３実施形態では、第１実施形
態と同様にして単結晶シリコンからなる半導体基板３１
上にパッド酸化膜３２を介して窒化シリコンからなるス
トッパ層３３を形成した後、リンをドープした非晶質シ
リコンからなるＳｉ系膜３４を形成する。このＳｉ系膜
３４は、例えばリン（Ｐ）を１．０ｗｔ％程度含有する
ものとし、第１実施形態のＳｉ系膜３４と同様に、後の
工程で行われるトレンチを形成するための半導体基板３
１のエッチングにおいて、このＳｉ系膜３４からなるパ
ターンが半導体基板３１上から除去される程度の膜厚を
有することとする。
態と同様にして単結晶シリコンからなる半導体基板３１
上にパッド酸化膜３２を介して窒化シリコンからなるス
トッパ層３３を形成した後、リンをドープした非晶質シ
リコンからなるＳｉ系膜３４を形成する。このＳｉ系膜
３４は、例えばリン（Ｐ）を１．０ｗｔ％程度含有する
ものとし、第１実施形態のＳｉ系膜３４と同様に、後の
工程で行われるトレンチを形成するための半導体基板３
１のエッチングにおいて、このＳｉ系膜３４からなるパ
ターンが半導体基板３１上から除去される程度の膜厚を
有することとする。
【００４５】ここで、このようなＳｉ系膜３４のエッチ
ング速度は、単結晶シリコンからなる半導体基板３１よ
りも１割程度高い。このことから、Ｓｉ系膜３４の膜厚
ｈは、半導体基板３１に形成するトレンチの深さの１割
増し程度かそれより少なめに設定する。そこで、後の工
程においては、半導体基板３１に深さ４００ｎｍのトレ
ンチを形成することとし、リンをドープした非晶質シリ
コンからなるＳｉ系膜３４を４４０ｎｍの膜厚ｈで形成
する。
ング速度は、単結晶シリコンからなる半導体基板３１よ
りも１割程度高い。このことから、Ｓｉ系膜３４の膜厚
ｈは、半導体基板３１に形成するトレンチの深さの１割
増し程度かそれより少なめに設定する。そこで、後の工
程においては、半導体基板３１に深さ４００ｎｍのトレ
ンチを形成することとし、リンをドープした非晶質シリ
コンからなるＳｉ系膜３４を４４０ｎｍの膜厚ｈで形成
する。
【００４６】次に、第１実施形態と同様に、このＳｉ系
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。ここでは、図２，図
３または図４を用いて説明したエッチング装置を用い、
エッチング側壁が垂直になるような条件でエッチングを
行う。以下に、図３に示したＭＣＲプラズマエッチング
装置を用いた場合のＳｉ系膜３４のエッチング条件の一
例を示す。 エッチングガス及び流量：塩素 (Cl2) ＝４０ｓｃｃｍ、 臭化水素(HBr) ＝２０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．３Ｐａ、 ソース出力 (13.56MHz)：１０００Ｗ、 ＲＦバイアス(450kHz) ： ５０Ｗ、 基板温度 ： ７０℃
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。ここでは、図２，図
３または図４を用いて説明したエッチング装置を用い、
エッチング側壁が垂直になるような条件でエッチングを
行う。以下に、図３に示したＭＣＲプラズマエッチング
装置を用いた場合のＳｉ系膜３４のエッチング条件の一
例を示す。 エッチングガス及び流量：塩素 (Cl2) ＝４０ｓｃｃｍ、 臭化水素(HBr) ＝２０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．３Ｐａ、 ソース出力 (13.56MHz)：１０００Ｗ、 ＲＦバイアス(450kHz) ： ５０Ｗ、 基板温度 ： ７０℃
【００４７】以上によって、Ｓｉ系膜３４を略垂直にエ
ッチングしてなるパターン３４ａを得る。このパターン
３４ａが、請求項１に記載された半導体基板３１を構成
する材料を主材料とするパターンとなる。
ッチングしてなるパターン３４ａを得る。このパターン
３４ａが、請求項１に記載された半導体基板３１を構成
する材料を主材料とするパターンとなる。
【００４８】その後、レジストパターン３５をマスクに
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図３に示したＭＣＲプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２エッチング条件
の一例を示す。 エッチングガス及び流量：アルゴン (Ar) ＝１００ｓｃｃｍ、 ４フッ化メタン(CF4) ＝ ４０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．２Ｐａ、 ソース出力 (13.56MHz)： ８００Ｗ、 ＲＦバイアス(450kHz) ： １００Ｗ、 基板温度 ： ７０℃
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図３に示したＭＣＲプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２エッチング条件
の一例を示す。 エッチングガス及び流量：アルゴン (Ar) ＝１００ｓｃｃｍ、 ４フッ化メタン(CF4) ＝ ４０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．２Ｐａ、 ソース出力 (13.56MHz)： ８００Ｗ、 ＲＦバイアス(450kHz) ： １００Ｗ、 基板温度 ： ７０℃
【００４９】次に、図１（３）に示すように、通常のア
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
【００５０】その後、図１（４）に示すように、リンを
ドープした非晶質シリコンからなるパターン３４ａをマ
スクに用いて半導体基板３１をエッチングする。ここで
は、図２，図３または図４を用いて説明したエッチング
装置を用い、エッチング側壁のテーパ角度θが所定角度
θ1 （例えばθ1 ＝８０°）になるような条件でエッチ
ングを行い、所定深さｄ1 （例えばｄ1 ＝４００ｎｍ）
のトレンチを形成する。以下に、図３に示したＭＣＲプ
ラズマエッチング装置を用いた半導体基板３１のエッチ
ング条件の一例を示す。 エッチングガス及び流量：塩素 (Cl2) ＝２０ｓｃｃｍ、 臭化水素(HBr) ＝３０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．８Ｐａ、 ソース出力 (13.56MHz)：１２００Ｗ、 ＲＦバイアス(450kHz) ： １００Ｗ、 基板温度 ： ７０℃
ドープした非晶質シリコンからなるパターン３４ａをマ
スクに用いて半導体基板３１をエッチングする。ここで
は、図２，図３または図４を用いて説明したエッチング
装置を用い、エッチング側壁のテーパ角度θが所定角度
θ1 （例えばθ1 ＝８０°）になるような条件でエッチ
ングを行い、所定深さｄ1 （例えばｄ1 ＝４００ｎｍ）
のトレンチを形成する。以下に、図３に示したＭＣＲプ
ラズマエッチング装置を用いた半導体基板３１のエッチ
ング条件の一例を示す。 エッチングガス及び流量：塩素 (Cl2) ＝２０ｓｃｃｍ、 臭化水素(HBr) ＝３０ｓｃｃｍ、 エッチング雰囲気内圧力： ０．８Ｐａ、 ソース出力 (13.56MHz)：１２００Ｗ、 ＲＦバイアス(450kHz) ： １００Ｗ、 基板温度 ： ７０℃
【００５１】このエッチングにおいては、パターン３４
ａが除去されて窒化シリコン膜からなるストッパ層３３
が露出した時点をエッチングの終点とする。
ａが除去されて窒化シリコン膜からなるストッパ層３３
が露出した時点をエッチングの終点とする。
【００５２】以上のようにして半導体基板３１の表面側
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
【００５３】このようなトレンチ素子分離の形成方法に
よれば、リンをドープした非晶質シリコンからなるパタ
ーン（すなわち半導体基板３１を構成する材料を主材料
とするパターン）３４ａをマスクにして、半導体基板３
１にトレンチを形成するためのエッチングが行われる。
このことから、このエッチングでは、半導体基板３１の
エッチングと同時にパターン３４ａのエッチングも進ん
で露出上面の全面が被エッチング面になると共に、半導
体基板３１のみのエッチングとほぼ同じ反応生成物が生
成される。このため、第１実施形態と同様に、マスクの
種類に依存することなく、所定のエッチング条件で、所
定のテーパ角度θ＝θ1 （例えばθ1 ＝８０°）を有す
るトレンチを、所定のエッチング速度で形成することが
可能になる。
よれば、リンをドープした非晶質シリコンからなるパタ
ーン（すなわち半導体基板３１を構成する材料を主材料
とするパターン）３４ａをマスクにして、半導体基板３
１にトレンチを形成するためのエッチングが行われる。
このことから、このエッチングでは、半導体基板３１の
エッチングと同時にパターン３４ａのエッチングも進ん
で露出上面の全面が被エッチング面になると共に、半導
体基板３１のみのエッチングとほぼ同じ反応生成物が生
成される。このため、第１実施形態と同様に、マスクの
種類に依存することなく、所定のエッチング条件で、所
定のテーパ角度θ＝θ1 （例えばθ1 ＝８０°）を有す
るトレンチを、所定のエッチング速度で形成することが
可能になる。
【００５４】この結果、第１実施形態と同様に、使用す
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
【００５５】さらに、パターン３４ａの膜厚（すなわち
Ｓｉ系膜の膜厚ｈ）は、このエッチングでちょうど除去
されるように予め設定されており、この下層には窒化シ
リコンからなるストッパ層３３が設けられているため、
第１実施形態と同様に、ストッパ層３３が露出して被エ
ッチング面積が減少したことを検知することで、エッチ
ングの終点を検出することが可能になる。
Ｓｉ系膜の膜厚ｈ）は、このエッチングでちょうど除去
されるように予め設定されており、この下層には窒化シ
リコンからなるストッパ層３３が設けられているため、
第１実施形態と同様に、ストッパ層３３が露出して被エ
ッチング面積が減少したことを検知することで、エッチ
ングの終点を検出することが可能になる。
【００５６】（第４実施形態）本実施形態では、第１実
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態、第２実施形態及び第３実施形態との異
なるところは、図１（１）に示すＳｉ系膜３４を、酸化
窒化シリコン（ＳｉＯｘＮｙ）で構成するところにあ
る。この酸化窒化シリコンは、少なくとも５０ａｔｍｓ
％のシリコンを含有量するもので、例えば反射防止膜と
して用いられる組成のもので、５０ａｔｍｓ％程度のシ
リコンを含有するものであることとする。
施形態と同様に本発明をシャロートレンチ素子分離の形
成工程に適用した実施の形態を説明する。この実施形態
と第１実施形態、第２実施形態及び第３実施形態との異
なるところは、図１（１）に示すＳｉ系膜３４を、酸化
窒化シリコン（ＳｉＯｘＮｙ）で構成するところにあ
る。この酸化窒化シリコンは、少なくとも５０ａｔｍｓ
％のシリコンを含有量するもので、例えば反射防止膜と
して用いられる組成のもので、５０ａｔｍｓ％程度のシ
リコンを含有するものであることとする。
【００５７】すなわち、第４実施形態では、第１実施形
態と同様にしてシリコンからなる半導体基板３１上にパ
ッド酸化膜３２を介して窒化シリコンからなるストッパ
層３３を形成した後、酸化窒化シリコンからなるＳｉ系
膜３４を形成する。このＳｉ系膜３４は、第１実施形態
のＳｉ系膜３４と同様に、後の工程で行われるトレンチ
を形成するための半導体基板３１のエッチングにおい
て、このＳｉ系膜３４からなるパターンが除去される程
度の膜厚を有することとする。
態と同様にしてシリコンからなる半導体基板３１上にパ
ッド酸化膜３２を介して窒化シリコンからなるストッパ
層３３を形成した後、酸化窒化シリコンからなるＳｉ系
膜３４を形成する。このＳｉ系膜３４は、第１実施形態
のＳｉ系膜３４と同様に、後の工程で行われるトレンチ
を形成するための半導体基板３１のエッチングにおい
て、このＳｉ系膜３４からなるパターンが除去される程
度の膜厚を有することとする。
【００５８】ここで、５０ａｔｍｓ％程度のシリコンを
含有する酸化窒化シリコンからなるＳｉ系膜３４のエッ
チング速度は、単結晶シリコンからなる半導体基板３１
のエッチング速度よりも５割程度低い。このことから、
Ｓｉ系膜３４の膜厚ｈは、半導体基板３１に形成するト
レンチの深さの１／２程度かそれより少なめに設定す
る。そこで、後の工程においては、半導体基板３１に深
さ４００ｎｍのトレンチを形成することとし、酸化窒化
シリコンからなるＳｉ系膜３４を２００ｎｍの膜厚ｈで
形成する。
含有する酸化窒化シリコンからなるＳｉ系膜３４のエッ
チング速度は、単結晶シリコンからなる半導体基板３１
のエッチング速度よりも５割程度低い。このことから、
Ｓｉ系膜３４の膜厚ｈは、半導体基板３１に形成するト
レンチの深さの１／２程度かそれより少なめに設定す
る。そこで、後の工程においては、半導体基板３１に深
さ４００ｎｍのトレンチを形成することとし、酸化窒化
シリコンからなるＳｉ系膜３４を２００ｎｍの膜厚ｈで
形成する。
【００５９】次に、第１実施形態と同様に、このＳｉ系
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。ここでは、図２，図
３または図４を用いて説明したエッチング装置を用い、
エッチング側壁が垂直になるような条件でエッチングを
行う。以下に、図４に示したＩＣＰプラズマエッチング
装置を用いたＳｉ系膜３４のエッチング条件の一例を示
す。 エッチングガス及び流量：塩素(Cl2) ＝４０ｓｃｃｍ、 エッチング雰囲気内圧力：０．３Ｐａ、 ソース出力 (13.56MHz)：４００Ｗ、 ＲＦバイアス(13.56MHz)：２５０Ｗ、 基板温度 ： ７５℃
膜３４上にレジストパターン３５を形成し、図１（２）
に示すようにこのレジストパターン３５をマスクに用い
てＳｉ系膜３４をエッチングする。ここでは、図２，図
３または図４を用いて説明したエッチング装置を用い、
エッチング側壁が垂直になるような条件でエッチングを
行う。以下に、図４に示したＩＣＰプラズマエッチング
装置を用いたＳｉ系膜３４のエッチング条件の一例を示
す。 エッチングガス及び流量：塩素(Cl2) ＝４０ｓｃｃｍ、 エッチング雰囲気内圧力：０．３Ｐａ、 ソース出力 (13.56MHz)：４００Ｗ、 ＲＦバイアス(13.56MHz)：２５０Ｗ、 基板温度 ： ７５℃
【００６０】以上によって、Ｓｉ系膜３４を略垂直にエ
ッチングしてなるパターン３４ａを得る。このパターン
３４ａが、請求項１に記載された半導体基板３１を構成
する材料を主材料とするパターンとなる。
ッチングしてなるパターン３４ａを得る。このパターン
３４ａが、請求項１に記載された半導体基板３１を構成
する材料を主材料とするパターンとなる。
【００６１】その後、レジストパターン３５をマスクに
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図４に示したＩＣＰプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２エッチング条件
の一例を示す。 エッチングガス及び流量：アルゴン (Ar) ＝１００ｓｃｃｍ、 ４フッ化メタン(CF4) ＝ ２０ｓｃｃｍ、 エッチング雰囲気内圧力：０．２Ｐａ、 ソース出力 (13.56MHz)：４００Ｗ、 ＲＦバイアス(13.56MHz)：１５０Ｗ、 基板温度 ： ７５℃
用いてストッパ層３３及びパッド酸化膜３２を続けてエ
ッチングする。このエッチングにおいても、エッチング
側壁が垂直になるような条件でエッチングを行う。以下
に、図４に示したＩＣＰプラズマエッチング装置を用い
たストッパ層３３及びパッド酸化膜３２エッチング条件
の一例を示す。 エッチングガス及び流量：アルゴン (Ar) ＝１００ｓｃｃｍ、 ４フッ化メタン(CF4) ＝ ２０ｓｃｃｍ、 エッチング雰囲気内圧力：０．２Ｐａ、 ソース出力 (13.56MHz)：４００Ｗ、 ＲＦバイアス(13.56MHz)：１５０Ｗ、 基板温度 ： ７５℃
【００６２】次に、図１（３）に示すように、通常のア
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
ッシング装置を用いてパターン３４ａ上のレジストパタ
ーン（３５）を除去する。
【００６３】その後、図１（４）に示すように、酸化窒
化シリコンからなるパターン３４ａをマスクに用いて半
導体基板３１をエッチングする。ここでは、図２，図３
または図４を用いて説明したエッチング装置を用い、エ
ッチング側壁のテーパ角度θが所定角度θ1 （例えばθ
1 ＝８０°）になるような条件でエッチングを行い、所
定深さｄ1 （例えばｄ1 ＝４００ｎｍ）のトレンチを形
成する。以下に、図４に示したＩＣＰプラズマエッチン
グ装置を用いた半導体基板３１のエッチング条件の一例
を示す。 エッチングガス及び流量：塩素(Cl2) ＝１００ｓｃｃｍ、 酸素(O2 ) ＝ １０ｓｃｃｍ、 エッチング雰囲気内圧力： １．５Ｐａ、 ソース出力 (13.56MHz)：１０００Ｗ、 ＲＦバイアス(13.56MHz)： ２５０Ｗ、 基板温度 ： ７５℃
化シリコンからなるパターン３４ａをマスクに用いて半
導体基板３１をエッチングする。ここでは、図２，図３
または図４を用いて説明したエッチング装置を用い、エ
ッチング側壁のテーパ角度θが所定角度θ1 （例えばθ
1 ＝８０°）になるような条件でエッチングを行い、所
定深さｄ1 （例えばｄ1 ＝４００ｎｍ）のトレンチを形
成する。以下に、図４に示したＩＣＰプラズマエッチン
グ装置を用いた半導体基板３１のエッチング条件の一例
を示す。 エッチングガス及び流量：塩素(Cl2) ＝１００ｓｃｃｍ、 酸素(O2 ) ＝ １０ｓｃｃｍ、 エッチング雰囲気内圧力： １．５Ｐａ、 ソース出力 (13.56MHz)：１０００Ｗ、 ＲＦバイアス(13.56MHz)： ２５０Ｗ、 基板温度 ： ７５℃
【００６４】このエッチングにおいては、パターン３４
ａが除去されて窒化シリコン膜からなるストッパ層３３
が露出した時点をエッチングの終点とする。
ａが除去されて窒化シリコン膜からなるストッパ層３３
が露出した時点をエッチングの終点とする。
【００６５】以上のようにして半導体基板３１の表面側
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
にトレンチ３６を形成した後、第１実施形態と同様にし
てトレンチ素子分離を完成させる。
【００６６】このようなトレンチ素子分離の形成方法に
よれば、シリコンを５０ａｔｍｓ％含有する酸化窒化シ
リコンからなるパターン（すなわち半導体基板３１を構
成する材料を主材料とするパターン）３４ａをマスクに
して、半導体基板３１にトレンチを形成するためのエッ
チングが行われる。このことから、このエッチングで
は、半導体基板３１のエッチングと同時にパターン３４
ａのエッチングも進んで露出上面の全面が被エッチング
面になると共に、半導体基板３１のみのエッチングとほ
ぼ同じ反応生成物が生成される。このため、第１実施形
態と同様に、マスクの種類に依存することなく、所定の
エッチング条件で、所定のテーパ角度θ＝θ1 （例えば
θ1 ＝８０°）を有するトレンチを、所定のエッチング
速度で形成することが可能になる。
よれば、シリコンを５０ａｔｍｓ％含有する酸化窒化シ
リコンからなるパターン（すなわち半導体基板３１を構
成する材料を主材料とするパターン）３４ａをマスクに
して、半導体基板３１にトレンチを形成するためのエッ
チングが行われる。このことから、このエッチングで
は、半導体基板３１のエッチングと同時にパターン３４
ａのエッチングも進んで露出上面の全面が被エッチング
面になると共に、半導体基板３１のみのエッチングとほ
ぼ同じ反応生成物が生成される。このため、第１実施形
態と同様に、マスクの種類に依存することなく、所定の
エッチング条件で、所定のテーパ角度θ＝θ1 （例えば
θ1 ＝８０°）を有するトレンチを、所定のエッチング
速度で形成することが可能になる。
【００６７】この結果、第１実施形態と同様に、使用す
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
るマスクの種類によらず、所定のエッチング条件で同一
形状のトレンチ３６を形成することができるため、各マ
スクに対応する適切なエッチング条件を探す手間を省く
ことが可能になる。
【００６８】さらに、パターン３４ａの膜厚（すなわち
Ｓｉ系膜の膜厚ｈ）は、このエッチングでちょうど除去
されるように予め設定されており、この下層には窒化シ
リコンからなるストッパ層３３が設けられているため、
第１実施形態と同様に、ストッパ層３３が露出して被エ
ッチング面積が減少したことを検知することで、エッチ
ングの終点を検出することが可能になる。
Ｓｉ系膜の膜厚ｈ）は、このエッチングでちょうど除去
されるように予め設定されており、この下層には窒化シ
リコンからなるストッパ層３３が設けられているため、
第１実施形態と同様に、ストッパ層３３が露出して被エ
ッチング面積が減少したことを検知することで、エッチ
ングの終点を検出することが可能になる。
【００６９】尚、Ｓｉ系膜３４として、Ｓｉ以外の物質
を含有するものを用いる場合、Ｓｉ系膜には少なくとも
５０ａｔｍｓ％のシリコンを含有量させることとする。
これによって、トレンチ形成のためのエッチングにおい
て、半導体基板３１のみのエッチングとほぼ同じ反応生
成物が生成されるようにする。
を含有するものを用いる場合、Ｓｉ系膜には少なくとも
５０ａｔｍｓ％のシリコンを含有量させることとする。
これによって、トレンチ形成のためのエッチングにおい
て、半導体基板３１のみのエッチングとほぼ同じ反応生
成物が生成されるようにする。
【００７０】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基板を構成する材料を主
材料とするパターンをマスクにして半導体基板にトレン
チを形成するためのエッチングを行う構成にしたこと
で、半導体基板のみのエッチングと同様の反応生成物が
生成しながら、露出上面の全面を被エッチング面にした
エッチングを行うことができる。このため、半導体基板
面へのエッチング種の供給量及び反応生成物の生成量
を、マスクの開口面積に依存させることなくエッチング
条件にのみ依存させることが可能になる。したがって、
マスクの種類によらず、所定のエッチング条件によっ
て、所定のテーパ角度を有するトレンチを形成すること
が可能になると共に、所定のエッチング速度でエッチン
グを行うことが可能になる。この結果、半導体基板に所
定形状のトレンチを形成する際、マスクの種類毎に適切
なエッチング条件を捜し出す必要はなく、所定のエッチ
ング条件で所定形状のトレンチを得ることが可能にな
る。
置の製造方法によれば、半導体基板を構成する材料を主
材料とするパターンをマスクにして半導体基板にトレン
チを形成するためのエッチングを行う構成にしたこと
で、半導体基板のみのエッチングと同様の反応生成物が
生成しながら、露出上面の全面を被エッチング面にした
エッチングを行うことができる。このため、半導体基板
面へのエッチング種の供給量及び反応生成物の生成量
を、マスクの開口面積に依存させることなくエッチング
条件にのみ依存させることが可能になる。したがって、
マスクの種類によらず、所定のエッチング条件によっ
て、所定のテーパ角度を有するトレンチを形成すること
が可能になると共に、所定のエッチング速度でエッチン
グを行うことが可能になる。この結果、半導体基板に所
定形状のトレンチを形成する際、マスクの種類毎に適切
なエッチング条件を捜し出す必要はなく、所定のエッチ
ング条件で所定形状のトレンチを得ることが可能にな
る。
【図１】本発明の各実施形態を説明するための断面工程
図である。
図である。
【図２】実施形態で用いるＥＣＲプラズマエッチング装
置の構成図である。
置の構成図である。
【図３】実施形態で用いるＭＣＲプラズマエッチング装
置の構成図である。
置の構成図である。
【図４】実施形態で用いるＩＣＰプラズマエッチング装
置の構成図である。
置の構成図である。
【図５】従来の半導体装置の製造方法を説明するための
断面工程図である。
断面工程図である。
【図６】従来の半導体装置の製造方法における課題を説
明するための断面工程図である。
明するための断面工程図である。
３１…半導体基板、３３…ストッパ層、３４ａ…パター
ン、３６…トレンチ、ｈ…パターンの膜厚
ン、３６…トレンチ、ｈ…パターンの膜厚
フロントページの続き Ｆターム(参考） 5F004 AA01 BA14 BA20 CA04 CB02 CB15 DA00 DA01 DA04 DA16 DA23 DA26 DB02 DB03 DB30 EA03 EA23 EA32 EB04 5F032 AA34 AA35 AA39 AA44 AA45 BA02 DA02 DA03 DA23 DA24 DA28 DA33 DA53 DA74
Claims (6)
- 【請求項１】 半導体基板上に、当該半導体基板を構成
する材料を主材料とするパターンを形成する工程と、 前記パターンをマスクにして前記半導体基板をエッチン
グし、当該半導体基板の表面側にトレンチを形成する工
程とを行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記半導体基板はシリコンからなり、前記パターンはポ
リシリコンまたは非晶質シリコンからなることを特徴と
する半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記パターンは、前記トレンチを形成するためのエッチ
ングによって前記半導体基板上から除去される程度の膜
厚で形成されることを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項２記載の半導体装置の製造方法に
おいて、 前記パターンは、前記トレンチを形成するためのエッチ
ングによって前記半導体基板上から除去される程度の膜
厚で形成されることを特徴とする半導体装置の製造方
法。 - 【請求項５】 請求項３記載の半導体装置の製造方法に
おいて、 前記パターンを形成する前には、前記半導体基板上に前
記エッチングのストッパ層を形成することを特徴とする
半導体装置の製造方法。 - 【請求項６】 請求項４記載の半導体装置の製造方法に
おいて、 前記パターンを形成する前には、前記半導体基板上に前
記エッチングのストッパ層を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099592A JP2000294626A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099592A JP2000294626A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294626A true JP2000294626A (ja) | 2000-10-20 |
Family
ID=14251377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099592A Pending JP2000294626A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294626A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001577A1 (en) * | 2001-06-22 | 2003-01-03 | Tokyo Electron Limited | Dry-etching method |
| JP2003007679A (ja) * | 2001-06-22 | 2003-01-10 | Tokyo Electron Ltd | ドライエッチング方法 |
| WO2003050862A1 (fr) * | 2001-12-11 | 2003-06-19 | Tokyo Electron Limited | Procede de gravure au plasma |
| KR100533381B1 (ko) * | 2001-06-29 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
| KR100801308B1 (ko) * | 2005-11-12 | 2008-02-11 | 주식회사 하이닉스반도체 | 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법 |
| JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2017228580A (ja) * | 2016-06-20 | 2017-12-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体製造装置 |
-
1999
- 1999-04-07 JP JP11099592A patent/JP2000294626A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336180C (zh) * | 2001-06-22 | 2007-09-05 | 东京毅力科创株式会社 | 干蚀刻方法 |
| JP2003007679A (ja) * | 2001-06-22 | 2003-01-10 | Tokyo Electron Ltd | ドライエッチング方法 |
| US7531460B2 (en) | 2001-06-22 | 2009-05-12 | Tokyo Electron Limited | Dry-etching method |
| WO2003001577A1 (en) * | 2001-06-22 | 2003-01-03 | Tokyo Electron Limited | Dry-etching method |
| US7183217B2 (en) | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| KR100702723B1 (ko) * | 2001-06-22 | 2007-04-03 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| KR100533381B1 (ko) * | 2001-06-29 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
| US7141178B2 (en) | 2001-12-11 | 2006-11-28 | Tokyo Electron Limited | Plasma etching method |
| US7344652B2 (en) | 2001-12-11 | 2008-03-18 | Tokyo Electron Limited | Plasma etching method |
| CN100395873C (zh) * | 2001-12-11 | 2008-06-18 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| WO2003050862A1 (fr) * | 2001-12-11 | 2003-06-19 | Tokyo Electron Limited | Procede de gravure au plasma |
| KR100801308B1 (ko) * | 2005-11-12 | 2008-02-11 | 주식회사 하이닉스반도체 | 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법 |
| JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2017228580A (ja) * | 2016-06-20 | 2017-12-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| KR20170142926A (ko) * | 2016-06-20 | 2017-12-28 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
| CN107527791A (zh) * | 2016-06-20 | 2017-12-29 | 东京毅力科创株式会社 | 半导体装置的制造方法和半导体制造装置 |
| US10529559B2 (en) | 2016-06-20 | 2020-01-07 | Tokyo Electron Limited | Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus |
| KR102199233B1 (ko) * | 2016-06-20 | 2021-01-06 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
| CN107527791B (zh) * | 2016-06-20 | 2021-10-26 | 东京毅力科创株式会社 | 半导体装置的制造方法和半导体制造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391788B1 (en) | Two etchant etch method | |
| US5597438A (en) | Etch chamber having three independently controlled electrodes | |
| US7226868B2 (en) | Method of etching high aspect ratio features | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| US8932947B1 (en) | Methods for forming a round bottom silicon trench recess for semiconductor applications | |
| US7098141B1 (en) | Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures | |
| US7470628B2 (en) | Etching methods | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| KR101414307B1 (ko) | 반도체 처리에 있어서 마스크를 제공하는 방법 및 장치 | |
| US20060021704A1 (en) | Method and apparatus for etching Si | |
| JP2000294626A (ja) | 半導体装置の製造方法 | |
| JPH1041508A (ja) | 半導体装置およびその製造方法 | |
| JP7190988B2 (ja) | エッチング方法及び基板処理装置 | |
| US10229838B2 (en) | Plasma etching method | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| KR100402142B1 (ko) | 독립적으로제어된3전극을가진에칭챔버 | |
| TWI812575B (zh) | 電漿處理方法 | |
| US20220392772A1 (en) | Plasma processing method | |
| EP0840348B1 (en) | Etch chamber having three independently controlled electrodes | |
| JP2000164576A (ja) | 半導体装置の製造方法 | |
| JP2000021827A (ja) | 半導体装置の製造方法 | |
| JPH06132253A (ja) | 窒化珪素膜の反応性イオンエッチング方法 | |
| JP2001060620A (ja) | 半導体装置の製造方法 |