JP2017162999A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2017162999A
JP2017162999A JP2016046344A JP2016046344A JP2017162999A JP 2017162999 A JP2017162999 A JP 2017162999A JP 2016046344 A JP2016046344 A JP 2016046344A JP 2016046344 A JP2016046344 A JP 2016046344A JP 2017162999 A JP2017162999 A JP 2017162999A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
main surface
plasma
holding sheet
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016046344A
Other languages
English (en)
Other versions
JP6575874B2 (ja
Inventor
尚吾 置田
Shogo Okita
尚吾 置田
篤史 針貝
Atsushi Harigai
篤史 針貝
伊藤　彰宏
Akihiro Ito
彰宏 伊藤
功幸 松原
Isayuki Matsubara
功幸 松原
水野　文二
Bunji Mizuno
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016046344A priority Critical patent/JP6575874B2/ja
Priority to US15/428,477 priority patent/US20170263502A1/en
Priority to CN201710082554.4A priority patent/CN107180788A/zh
Publication of JP2017162999A publication Critical patent/JP2017162999A/ja
Application granted granted Critical
Publication of JP6575874B2 publication Critical patent/JP6575874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ピックアップする際の素子チップの割れが抑制される素子チップの製造方法を提供する。
【解決手段】素子チップの製造方法は、第１主面および第２主面を備え、複数の素子領域および素子領域を画定する分割領域を備え、第１主面を素子領域において覆い、分割領域において露出させるマスクが形成された可撓性を有する半導体基板をステージに載置する載置工程と、ステージ上で半導体基板の第１主面側をプラズマに晒して、分割領域に溝を形成しながらエッチングすることにより、半導体基板を、素子領域を備える複数の素子チップに個片化するプラズマダイシング工程とを備える。半導体基板の厚みは、保持シートの厚みよりも小さく、プラズマダイシング工程において、エッチングを溝の底部を常に露出させた状態で行うことにより、素子チップの側面にスキャロップを形成することなく半導体基板を個片化する。
【選択図】図３

Description

本発明は、エッチングと保護膜の堆積とを繰り返すことで形成されるスキャロップ（段差）を側面に有さない素子チップの製造方法に関する。
従来、プラズマ処理において、半導体基板をプラズマエッチングにより個片化して素子チップを製造する際には、深掘り加工が可能ないわゆるＢｏｓｃｈ工法（ＴＤＭ法とも呼ばれる）が採用されている（例えば、特許文献１）。このプロセスでは、ダイシングテープなどの保持シートに保持された半導体基板の表面に保護膜を堆積させる工程と、保護膜の一部を除去する工程と、保護膜を除去した領域において半導体基板をプラズマエッチングする工程とが、この順序で複数回繰り返される。
図５に、Ｂｏｓｃｈ工法によるダイシングの手順を模式的に示す概略断面図である。Ｂｏｓｃｈ工程では、まず、保持シート３０２の基材層３０２ｂ上の粘着剤層３０２ａに一方の主面（第２主面）が保持された半導体基板３０３の他方の主面（第１主面）にマスク３０１を形成する（ａ）。マスク３０１は、半導体基板３０３の第１主面が備える複数の素子領域を覆い、かつ複数の素子領域を分割する分割領域を露出するように形成される。第１主面側から分割領域を等方性のプラズマエッチングによりエッチングして、溝３０４を形成する（ｂ）。プラズマＣＶＤにより第１主面側に保護膜３０５を形成し（ｃ）、異方性のプラズマエッチングにより、主に溝３０４の底部から保護膜３０５を除去する（ｄ）。さらに等方性のプラズマエッチングを行うことにより、溝３０４を深さ方向に掘り進める（ｅ）。そして、（ｃ）（ｄ）および（ｅ）を順次繰り返すことにより、溝３０４を、第１主面側から第２主面まで掘り進めることで、分割領域を除去して、半導体基板を個片化（ダイシング）する。このようにして、素子領域を備える素子チップが得られる。
このように、Ｂｏｓｃｈ工法では、半導体基板の表面（溝の表面も含む）への保護膜３０５の形成と、溝３０４の底部の保護膜３０５の除去と、等方性のプラズマエッチングとを繰り返すことで、深さ方向の深掘りを行っている。しかし、等方性のプラズマエッチングによって深さ方向に掘り進む際に、水平方向にもエッチングが進むため、保護膜３０５の形成、保護膜３０５の除去およびプラズマエッチングを繰り返すと、図５に示すように、溝３０４の側壁（つまり、素子チップ３０６の側面）には、必然的に横筋状の凹凸（スキャロップＳ）が形成される。
特開２０１４−５１３８６８号公報
図６（ａ）および図７（ａ）に、スキャロップＳを有する個片化された素子チップ３０６（３０６Ａ、３０６Ｂ）の斜視図をそれぞれ示す。素子チップ３０６は、保持シート３０２に保持された状態でプラズマ処理装置から取り出され、ピックアップ工程に搬送される。保持シート３０２は可撓性を備えるため、搬送時に撓むことがある。素子チップ３０６が厚い場合、保持シート３０２が撓んでも素子チップ３０６に撓みが生じにくい。素子チップ３０６が薄くなると、保持シート３０２が撓むと素子チップ３０６にも撓みが生じやすくなる。
図６（ｂ）は、側面にスキャロップＳを有する比較的厚い素子チップ３０６Ａを保持シート３０２からピックアップする際の素子チップ３０６の状態を模式的に示す概略断面図である。図７（ｂ）は、側面にスキャロップＳを有する比較的薄い素子チップ３０６Ｂを保持シート３０２からピックアップする際の素子チップ３０６の状態を模式的に示す概略断面図である。
素子チップ３０６Ａ，３０６Ｂをピックアップする場合、まず、粘着剤層３０２ａと基材層３０２ｂとを有する保持シート３０２の粘着剤層３０２ａに紫外線を照射することにより、粘着剤層３０２ａを硬化させ、保持シート３０２と素子チップ３０６Ａ，３０６Ｂの間の接着力を低下させる。そして、保持シート３０２に張力を加えて伸ばすことにより、隣接する素子チップ同士の間隔を拡げ、保持シート３０２の素子チップ３０６Ａ，３０６Ｂを保持する領域を突き上げ治具３０７により突き上げる（図６（ｃ）、図７（ｃ））。突き上げられた素子チップ３０６Ａ，３０６Ｂの上面を吸着ヘッドで吸着し、保持シート３０２の粘着剤層３０２ａから素子チップ３０６Ａ，３０６Ｂを剥離する。
素子チップ３０６Ａ，３０６Ｂを突き上げる際、可撓性を備える保持シート３０２は撓む。その際、保持シート３０２と素子チップ３０６Ａ，３０６Ｂの間に残存する接着力により、素子チップ３０６Ａ，３０６Ｂにも応力が加わる。
比較的厚い素子チップ３０６Ａの場合、素子チップ３０６を保持シート３０２越しに突き上げると、図６（ｃ）に示されるように保持シート３０２が撓んでも、素子チップ３０６Ａは剛性を有するため、あまり撓まない。よって、素子チップ３０６Ａは、その外縁部分から内側に向かって順次保持シート３０２から剥離される。
一方、図７（ａ）に示されるように、比較的薄い素子チップ３０６Ｂの場合、素子チップ３０６Ｂの剛性が乏しいため、素子チップ３０６Ｂを保持シート３０２越しに突き上げた際に、図７（ｃ）に示されるように素子チップ３０６Ｂにも大きな撓みが生じ、図７（ｄ）に示されるように側面のスキャロップＳを起点とした割れや欠けＤｓが発生し易くなる。
Ｂｏｓｃｈ工法では、ダイシングの条件を制御することでスキャロップＳのサイズを小さくすることはできるが、スキャロップＳをなくすことは困難である。素子チップが薄い場合、搬送やピックアップ時に素子チップが撓むと、スキャロップを起点として素子チップに割れが生じる場合がある。
本発明の目的は、搬送時やピックアップ時に割れにくい素子チップの製造方法を提供することである。
本発明の一局面は、第１主面および前記第１主面の反対側の第２主面を備えるとともに、複数の素子領域および前記素子領域を画定する分割領域を備え、前記素子領域において前記第１主面を覆い、かつ前記分割領域において前記第１主面を露出させるマスクが形成された可撓性を有する半導体基板を、前記第２主面が保持シートに保持された状態で、プラズマ処理装置が備えるステージに載置する載置工程と、
前記ステージ上で、前記半導体基板の前記第１主面側をプラズマに晒して、前記分割領域に溝を形成しながら前記第１主面側から前記第２主面までエッチングすることにより、前記半導体基板を、前記素子領域を備える複数の素子チップに個片化するプラズマダイシング工程と、を備え、
前記半導体基板の厚みは、前記保持シートの厚みよりも小さく、
前記プラズマダイシング工程において、前記第１主面側から前記第２主面までのエッチングを、前記溝の底部を常に露出させた状態で行うことにより、前記素子チップの側面にスキャロップを形成することなく前記半導体基板を個片化する、素子チップの製造方法に関する。
本発明の素子チップの製造方法によれば、保持シートに保持された素子チップを搬送したり、保持シートから素子チップをピックアップしたりする際に、素子チップが割れにくい。
本発明の実施形態において使用される保持シートに保持された状態の半導体基板を示す上面図（Ａ）、およびそのＩＢ−ＩＢ線による矢示断面図（Ｂ）である。 本発明の実施形態に係る素子チップの製造方法を模式的に示す概略断面図である。 プラズマダイシング工程でダイシングが進行する状態を模式的に示す概略断面図である。 本発明の実施形態に係る素子チップの製造方法に用いられるプラズマ処理装置の構造を模式的に示す概略断面図である。 従来のＢｏｓｃｈ工法によるダイシングの手順を模式的に示す概略断面図である。 側面にスキャロップを有する厚い素子チップを保持シートからピックアップする際の素子チップの状態を模式的に示す概略断面図である。 側面にスキャロップを有する薄い素子チップを保持シートからピックアップする際の素子チップの状態を模式的に示す概略断面図である。 本発明の実施形態に係る薄い素子チップを保持シートからピックアップする際の素子チップの状態を模式的に示す概略断面図である。
本発明の一実施形態に係る素子チップの製造方法は、（１）第１主面および第１主面の反対側の第２主面を備えるとともに、複数の素子領域および素子領域を画定する分割領域を備え、素子領域において第１主面を覆い、かつ分割領域において第１主面を露出させるマスクが形成された可撓性を有する半導体基板を、第２主面が保持シートに保持された状態で、プラズマ処理装置が備えるステージに載置する載置工程と、（２）ステージ上で、半導体基板の第１主面側をプラズマに晒して、分割領域に溝を形成しながら第１主面側から第２主面までエッチングすることにより、半導体基板を、素子領域を備える複数の素子チップに個片化するプラズマダイシング工程と、を備える。半導体基板の厚みは、保持シートの厚みよりも小さく、プラズマダイシング工程（２）において、第１主面側から第２主面までのエッチングを、溝の底部を常に露出させた状態で行うことにより、素子チップの側面にスキャロップを形成することなく半導体基板を個片化する。プラズマダイシング工程では、例えば、六フッ化硫黄および酸素を含むプロセスガスを原料としてプラズマを発生させればよい。
本実施形態では、プラズマダイシング工程（２）において、プラズマエッチングを、溝の底部を常に露出させた状態で行うため、素子チップの側面にスキャロップが形成されない。したがって、半導体基板の厚みが保持シートの厚みよりも小さく、保持シートから素子チップをピックアップする際に、素子チップが撓む場合においても、素子チップ側面の凹凸を起点とする割れや欠けを抑制することができる。
なお、プラズマエッチングを、溝の底部を常に露出させた状態で行うとは、Ｂｏｓｃｈ工法によりプラズマエッチング（プラズマダイシング）を行うのではないことを意味する。つまり、本実施形態では、プラズマエッチング工程（具体的には、半導体基板の第１主面から第２主面まで分割領域をエッチングする間）において、溝の底部に保護膜を形成することなく、エッチングを進行させる。
本発明に係る製造方法を、図１〜図４を参照しながら以下により詳細に説明する。
プラズマ処理装置が備えるステージに載置される半導体基板は、プラズマ処理装置が備えるステージに載置されるが、図１は、保持シートに保持された状態の半導体基板を示す上面図（Ａ）、およびそのＩＢ−ＩＢ線による矢示断面図（Ｂ）である。保持シート２２は、粘着剤層２２ａと、粘着剤層２２ａを支持する基材層２２ｂとを備えている。保持シート２２は、粘着剤層２２ａの基材層２２ｂとは反対側の表面（粘着面）により、半導体基板１０を保持し、半導体基板１０の周囲に配置される環状のフレーム２１とは固定されている。このフレーム２１と、フレーム２１に固定された保持シート２２とを併せて、搬送キャリア２０と称する。フレーム２１は剛性を有し、保持シート２２は可撓性を有しており、弾性的に伸展可能である。
半導体基板１０は、保持シート２２に保持される第２主面と第２主面とは反対側の第１主面とを有している。半導体基板１０の第１主面にはマスクが形成されるが、図１ではマスクを省略している。なお、図１では、フレーム２１および基板１０が共に略円形である場合について図示するが、本発明はこの場合に限定されるものではない。
図２は、本発明の実施形態に係る素子チップの製造方法を模式的に示す概略断面図である。図２の製造方法は、マスクが形成された半導体基板をステージに載置する載置工程（１）と、分割領域において半導体基板をエッチングして素子チップに個片化（または分割）するプラズマダイシング工程（２）とを、備えている。図２の製造方法は、さらに、プラズマダイシング工程（２）の後、マスクを除去するアッシング工程（３）および保持シートから素子チップを分離する分離（ピックアップ）工程（４）を含む。また、通常、載置工程（１）に先立って、マスクが形成された半導体基板を準備する準備工程、半導体基板を研削する研削工程、および半導体基板を保持シートに保持させる保持工程などが行われる。
以下、各工程についてより詳細に説明する。
（半導体基板の準備工程）
半導体基板の準備工程では、マスクＭが形成された半導体基板１０を準備する。
（半導体基板）
半導体基板１０は、複数の素子領域Ｒ２と、複数の素子領域Ｒ２を画定する分割領域Ｒ１とを備えている。半導体基板１０の第１主面には、素子領域Ｒ２において第１主面を覆い、分割領域Ｒ１において第１主面を露出させるマスクＭが形成されている。
半導体基板１０は、プラズマ処理の対象物であり、分割領域Ｒ１と、分割領域Ｒ１によって画定される複数の素子領域Ｒ２とに区画されている。素子領域Ｒ２の表面には、半導体回路、電子部品素子、ＭＥＭＳ等の回路層（いずれも図示せず）が形成されていてもよい。すなわち、半導体基板１０は、半導体からなる本体層（または半導体層）と、回路層とを備えていてもよい。後述のプラズマダイシング工程（２）で半導体基板１０の分割領域Ｒ１をエッチングすることにより、素子領域Ｒ２を含む素子チップ１１０が得られる。
半導体基板（の半導体層）を構成する半導体としては、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等が挙げられる。回路層は、少なくとも絶縁膜を含んでおり、その他、金属材料、樹脂保護層、レジスト層、電極パッド、バンプ等を含んでいてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層）として含まれてもよい。絶縁膜は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、低誘電率膜（Ｌｏｗ−ｋ膜）、ポリイミドなどの樹脂膜、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等を含む。
半導体基板１０の大きさは特に限定されず、例えば、最大径５０ｍｍ〜３００ｍｍ程度である。半導体基板１０の形状も特に限定されず、例えば、円形、角型である。
絶縁膜または多層配線層の厚みは特に限定されず、例えば、２〜１０μｍである。レジスト層の厚みも特に限定されず、例えば、５〜２０μｍである。
また、半導体基板１０には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠き（いずれも図示せず）が設けられていてもよい。
さらに、半導体層の回路層とは反対側に、バックメタル層が配置されていてもよい。バックメタル層は、得られる素子チップ１１０がパワーデバイスである場合等に配置される。バックメタル層は、例えば、金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を含む。これらは、単独で用いてもよく、二種以上を組み合わせて用いてもよい。バックメタル層は、例えば、上記の金属を単独で含む単層であってもよいし、上記の金属を単独で含む層の積層体であってもよい。バックメタル層の厚みは特に限定されず、例えば、０．５〜１．５μｍである。
（マスク）
半導体基板１０の素子領域Ｒ２を覆うマスクＭとしては、レジスト、ＳｉＯ2膜、窒化シリコン膜、金属薄膜などを用いることもできる。マスクＭは、その構成材料の種類に応じて公知の方法で半導体基板１０の第１主面に形成される。
例えば、レジストマスクの場合、半導体基板１０の表面にスピンコート法などによりレジスト膜を形成後、露光、現像することにより、マスクＭを形成することができる。また、通常のレジストの代わりに、フィラーを含有させた感光性ポリイミドや感光性ポリシロキサンをスピンコート法により塗布し、露光、現像することにより、マスクＭを形成してもよい。この場合、ＳｉＯ2などの無機成分を含有させたレジストマスクを形成することができる。
また、ＳｉＯ2マスクの場合、まず、半導体基板１０の表面にＣＶＤ法などの気相法により、ＳｉＯ2薄膜を形成する。次いで、フォトリソグラフィーにより、ＳｉＯ2薄膜上に、溝に対応する部分に開口部を有するレジスト膜を形成する。そして、レジスト膜の開口部のＳｉＯ2膜をエッチングすることで、溝に対応する位置に開口部を有するＳｉＯ2マスクが形成される。ＳｉＯ2膜のエッチングは、ドライエッチングにより行うことができる。ＳｉＯ2膜のエッチング後に、ＳｉＯ2マスクの上に残存するレジスト膜は、酸素プラズマなどによるアッシングや、アセトンなどの有機溶剤に溶解させることにより、除去する。
（研削工程）
半導体基板１０は、必要に応じて研削工程により薄化してもよい。研削工程では、マスクＭが形成された半導体基板１０の第２主面側から研削することにより、半導体基板１０の半導体層を薄化する。この半導体層の研削は、一般に、バックグラインド（ＢＧ）加工と呼ばれるものである。
なお、研削工程に先立って、必要に応じて、保護テープによりマスクＭ側の表面を保護しておき、研削工程後に保護テープを剥離してもよい。
研削は、例えば、砥粒などを用いて半導体基板１０の第２主面を研磨することにより行うことができる。研削には、一般的な半導体基板のＢＧ加工の条件が特に制限なく採用できる。研削の程度は、素子チップの用途に応じて適宜決定できる。
また、研削工程の後に、必要に応じて半導体基板１０の第２主面を研磨するポリッシング工程を行ってもよい。
（保持工程）
保持工程では、半導体基板１０の第２主面側を保持シート２２に保持させる。このとき、保持シート２２は、フレーム２１と一体化されて搬送キャリア２０を構成していることが好ましい。ハンドリング性の観点から、保持シート２２はフレーム２１に固定される。
（保持シート）
保持シート２２の材質は特に限定されない。なかでも、半導体基板１０が貼着され易い点で、保持シート２２は、粘着剤層２２ａと基材層２２ｂとして柔軟性のある樹脂フィルムを含むことが好ましい。樹脂フィルムを含む保持シート２２は、可撓性を有している。
保持シート２２の厚み（ｔ）は、例えば、５０〜４００μｍであり、好ましくは５０〜３００μｍまたは５０〜１５０μｍである。保持シート２２の厚みｔとは、粘着剤層２２ａおよび基材層２２ｂの合計厚みであり、電子顕微鏡写真などに基づいて任意の複数箇所（例えば、１０箇所）について測定した厚みの平均値であってもよい。
樹脂フィルムの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていても良い。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。
粘着剤層２２ａの外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。粘着剤層２２ａのフレーム２１の開口から露出した部分に、半導体基板１０の第２主面が貼着されて支持される。プラズマ処理の際、保持シート２２は、プラズマ処理装置内に設置されるステージと基材層２２ｂとが接するように、ステージに載置される。すなわち、プラズマエッチングは、第２主面とは反対の第１主面側から行われる。
粘着剤層２２ａを構成する粘着剤としては、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分を用いることが好ましい。これにより、プラズマダイシング後に素子チップ１１０をピックアップする際、ＵＶ照射を行うことにより、素子チップ１１０が粘着剤層２２ａから容易に剥離されて、ピックアップし易くなる。例えば、粘着剤層２２ａは、基材層２２ｂの片面に、ＵＶ硬化型アクリル粘着剤を塗布することにより得られる。
なお、粘着剤層２２ａの厚みは、例えば、５〜１００μｍであり、５〜１５μｍであることが好ましい。
（フレーム）
保持シート２２に固定化されるフレーム２１は、半導体基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、保持シート２２および半導体基板１０を保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチやコーナーカットが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
（半導体基板の載置工程（１））
載置工程（１）では、半導体基板１０は、図１に示すような搬送キャリア２０の保持シート２２に保持された状態で、プラズマ処理装置が備える真空チャンバの処理室（反応室）に供給され、処理室内のステージ２１１上に載置される（図２（１））。このとき、搬送キャリア２０は、保持シート２２の半導体基板１０を保持している面（粘着剤層２２ａの粘着面）が上方を向くように、ステージ２１１に載置される。
ステージに載置される半導体基板１０の厚みは、分割領域Ｒ１の幅よりも小さいことが好ましい。この場合、保持シート２２に保持された素子チップ１１０を搬送したり、保持シートに保持された素子チップ１１０をピックアップしたりする際に、隣接する素子チップ１１０の対向する側面同士がさらに衝突しにくくなる。
分割領域Ｒ１の幅が小さいと、ピックアップ時に、隣接する素子チップ１１０の対向する側面同士が衝突し易くなる。本実施形態では、半導体基板１０の厚みを、保持シート２２の厚みよりも小さくすることで、分割領域Ｒ１の幅が小さい場合であっても、素子チップ１１０の側面同士の衝突を低減することができる。
半導体基板１０（特に、半導体層）の厚み（Ｔ）は、１００μｍ未満であることが好ましく、５０μｍ以下または３０μｍ以下であることが好ましい。半導体基板１０（特に、半導体層）の厚みＴは、例えば、約２０μｍである。このような厚みＴを有する半導体基板１０を用いると、半導体基板１０の可撓性が増した場合であっても、ピックアップ時の素子チップ側面を起点として発生する割れや欠けを抑制することができる。
半導体基板１０の厚みＴは、半導体層の厚みであり、電子顕微鏡写真などに基づいて測定することができる。半導体基板１０の厚みＴは、任意の複数箇所（例えば、１０箇所）について測定した厚みの平均値であってもよい。分割領域Ｒ１の幅は、電子顕微鏡写真などに基づいて測定することができ、任意の複数箇所（例えば、１０箇所）について測定した幅の平均値であってもよい。
（プラズマダイシング工程（２））
プラズマダイシング工程（２）では、半導体基板１０を保持シート２２に保持させた状態で、第１主面側をプラズマに晒すことにより、分割領域Ｒ１を第１主面側から第２主面までプラズマエッチングする。このプラズマエッチングにより、半導体基板１０は、素子領域Ｒ２を備える複数の素子チップ１１０に分割される（図２（２））。
図３は、プラズマダイシング工程（２）でダイシングが進行する状態を模式的に示す概略断面図である。プラズマダイシング工程（２）では、まず、マスクＭが第１主面に形成された半導体基板１０がプラズマダイシング工程（２）に供される（図３の（２ａ））。半導体基板１０の分割領域Ｒ１がプラズマに晒されると、分割領域Ｒ１がエッチングされ、溝５が形成される（図３の（２ｂ））。分割領域Ｒ１に溝５を形成しながら第１主面側から第２主面までエッチングを進行させる（図３の（２ｃ））。このとき、第１主面側から第２主面までのエッチングを、溝５の底部を保護膜で覆うことなく常に露出させた状態で行う。これにより、素子チップの側面にスキャロップを形成することなく、半導体基板１０を素子チップ１１０に個片化することができる。
次に、図４を参照しながら、プラズマダイシング工程（２）に使用されるプラズマ処理装置２００を具体的に説明するが、プラズマ処理装置はこれに限定されるものではない。図４は、本実施形態に用いられるプラズマ処理装置２００の構造を模式的に示す概略断面図である。
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア２０は、保持シート２２の基板１０を保持している面（粘着面２２ａ）が上方を向くように、ステージ２１１に搭載される。ステージ２１１の上方には、フレーム２１および保持シート２２の少なくとも一部を覆うとともに、基板１０の少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
ステージ２１１およびカバー２２４は、反応室（真空チャンバ２０３）内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プロセスガスの供給原であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台１１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
電極層２１５の内部には、静電吸着機構を構成する電極部（以下、ＥＳＣ電極と称する）２１９と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。なお、プラズマエッチングは、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかけながら行ってもよい。
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された保持シート２２が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。これにより、基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア２０のフレーム２１を支持する。保持シート２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１の所定の位置に搭載される。
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
プラズマは、分割領域Ｒ１がエッチングされる条件で発生させる。上記エッチング条件は、半導体基板１０の材質に応じて適宜選択することができる。ここでは、半導体基板１０がシリコンからなる場合のエッチング条件について例示する。
マスクＭがレジストマスクである場合、例えば、原料ガスとして六フッ化硫黄（ＳＦ6）を９０ｓｃｃｍ、Ｏ2を６０ｓｃｃｍ、Ｈｅを８５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を３５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を３６００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を２００Ｗとし、ステージ温度を−２０℃とする条件でエッチングすることができる。上記条件によれば、マスク選択比３０程度で、半導体基板１０を５〜１０μｍ／分の速度で深さ方向にほぼ垂直にエッチングすることができる。この時エッチングにより形成される側壁は、スキャロップの無い平滑な側壁となる。
マスクＭがＳｉＯ2マスクである場合、例えば、原料ガスとしてＳＦ6を６７ｓｃｃｍ、Ｏ2を３３ｓｃｃｍ、Ｈｅを６００ｓｃｃｍ、ＳｉＦ4を１５ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１１Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を２４００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を２８０Ｗ、ステージ温度を−２０℃とすることができる。上記のような条件によれば、マスク選択比７０程度で、半導体基板１０を５〜１０μｍ／分の速度で深さ方向にほぼ垂直にエッチングすることができる。この時エッチングにより形成される側壁は、スキャロップの無い平滑な側壁となる。
このエッチング条件はマスク選択比が７０程度と比較的高いため、半導体基板１０の分割領域Ｒ１の表面に酸化膜が残存していると、エッチングが阻害される場合がある。この場合、上記エッチングに先立って、半導体基板１０の分割領域Ｒ１の表面に残存している可能性のある薄いＳｉＯ2層を除去するためのエッチング（ブレークスルー）を行ってもよい。ブレークスルーは、例えば、原料ガスとしてＳＦ6を６７ｓｃｃｍ、Ｏ2を３３ｓｃｃｍ、Ｈｅを６００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１１Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を２４００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を２８０Ｗとし、ステージ温度を−２０℃とする条件で行なうことができる。
レジストマスクおよびＳｉＯ2マスクのどちらの場合でも、希釈ガスとしてＨｅを用いたエッチング条件を例示したが、Ｈｅの代わりにＡｒを用いることもできる。ただし、希釈ガスとしてＨｅを用いる方が、エッチング速度が速く、選択比が大きく、エッチング形状の垂直性も良好になりやすい。
（アッシング工程（３））
マスクＭがレジストマスクの場合、アッシング工程（図２（３））をプラズマダイシング工程（２）の後に行ってもよい。アッシング工程（３）では、マスクＭを除去できればよい。アッシング工程（３）は、例えば、プラズマダイシング工程が行われる反応室内で行うことができる。アッシング工程（３）では、反応室内に、アッシング用のプロセスガス（例えば、酸素ガス）を導入しつつ、反応室内を所定圧力に維持し、高周波電力を供給して反応室内にプラズマを発生させて、半導体基板１０に照射する。酸素プラズマの照射により、半導体基板１０の表面からマスクＭが除去される。
（分離（ピックアップ）工程（４））
ピックアップ工程（４）は、プラズマダイシング工程（２）の後に行なわれ、あるいは、プラズマダイシング工程（２）の後でアッシング工程（３）が行われる場合には、アッシング工程（３）の後に行われる。プラズマダイシング工程（２）で個片化された半導体基板１０は、素子領域Ｒ２を備える素子チップ１１０の状態に分離された状態となっている。素子チップ１１０は、保持シート２２の粘着剤層２２ａの粘着面に保持されている。
図８は、素子チップ１１０を保持シート２２からピックアップする際の素子チップ１１０の状態を模式的に示す概略断面図である。図８（ａ）に示される素子チップ１１０をピックアップする場合、まず、保持シート２２に紫外線を照射することにより、保持シート２２の粘着剤層２２ａを硬化させ、保持シート２２と素子チップ１１０の間の接着力を低下させる。そして、保持シート２２に張力を加えて伸ばすことにより、隣接する素子チップ１１０同士の間隔を拡げ、保持シート２２の素子チップ１１０を保持する領域を突き上げ治具３０７により突き上げる。素子チップ１１０は薄いため、剛性が乏しい。したがって、保持シート２２と素子チップ１１０の間に接着力が残存していると、図８（ｃ）に示されるように素子チップ１１０にも大きな撓みが生じる。しかしながら、素子チップ１１０の側面は平滑であるため、側面の凹凸を起点とした割れや欠けが発生しにくい。すなわち、素子チップ１１０の側面にはＢｏｓｃｈ工法で形成されるようなスキャロップが形成されていないため、ピックアップ工程（４）において素子チップ１１０が撓んでも素子チップが割れにくい。
突き上げ治具３０７によりさらに突き上げを行い、撓みを大きくすると、図８（ｄ）に示されるように、撓んだ素子チップ１１０の復元力が、保持シート２２と素子チップ１１０の間の接着力を上回り、素子チップ１１０の外縁部分から内側に向かって順次保持シート２２から剥離される。その後、素子チップ１１０の上面を吸着ヘッドで吸着することにより、保持シート２２から素子チップ１１０をピックアップすることができる。
本発明の一実施形態によれば、保持シートに保持された素子チップを搬送したり、保持シートから素子チップをピックアップしたりする際の、素子チップの割れや欠けを抑制することができる。特に、本発明に係る製造方法は、厚みが小さな半導体基板からプラズマダイシングより素子チップを製造するための方法として有用である。
１０：基板、Ｒ１：分割領域、Ｒ２：素子領域、Ｍ：マスク、２０：搬送キャリア、２１：フレーム、２２：保持シート、２２ａ：粘着剤層、２２ｂ：基材層、５：溝、１１０：素子チップ、（１）：載置工程、（２）：プラズマエッチング工程、（３）：アッシング工程、（４）：分離（ピックアップ）工程、２００：プラズマ処理装置、２０３：真空チャンバ、２０３ａ：ガス導入口、２０３ｂ排気口、２０８：誘電体部材、２０９：アンテナ、２１０Ａ：第１高周波電源、２１０Ｂ：第２高周波電源、２１１：ステージ、２１２：プロセスガス源、２１３：アッシングガス源、２１４：減圧機構、２１５：電極層、２１６：金属層、２１７：基台、２１８：外周部、２１９：ＥＳＣ電極、２２０：高周波電極部、２２１：昇降ロッド、２２２：支持部、２２３Ａ，２２３Ｂ：昇降機構、２２４：カバー、２２４Ｗ：窓部、２２５：冷媒循環装置、２２６：直流電源、２２７：冷媒流路、２２８：制御装置、２２９：外周リング、３０１：マスク、３０２：保持シート、３０２ａ：粘着剤層、３０２ｂ：基材層、３０３：半導体基板、３０４：溝、３０５：保護膜、３０６，３０６Ａ，３０６Ｂ：素子チップ、Ｓ：スキャロップ

Claims (3)

  1. 第１主面および前記第１主面の反対側の第２主面を備えるとともに、複数の素子領域および前記素子領域を画定する分割領域を備え、前記素子領域において前記第１主面を覆い、かつ前記分割領域において前記第１主面を露出させるマスクが形成された可撓性を有する半導体基板を、前記第２主面が保持シートに保持された状態で、プラズマ処理装置が備えるステージに載置する載置工程と、
    前記ステージ上で、前記半導体基板の前記第１主面側をプラズマに晒して、前記分割領域に溝を形成しながら前記第１主面側から前記第２主面までエッチングすることにより、前記半導体基板を、前記素子領域を備える複数の素子チップに個片化するプラズマダイシング工程と、を備え、
    前記半導体基板の厚みは、前記保持シートの厚みよりも小さく、
    前記プラズマダイシング工程において、前記第１主面側から前記第２主面までのエッチングを、前記溝の底部を常に露出させた状態で行うことにより、前記素子チップの側面にスキャロップを形成することなく前記半導体基板を個片化する、素子チップの製造方法。
  2. 前記半導体基板の厚みは５０μｍ以下である、請求項１に記載の素子チップの製造方法。
  3. 前記プラズマダイシング工程において、六フッ化硫黄および酸素を含むプロセスガスを原料として前記プラズマを発生させる、請求項１または２に記載の素子チップの製造方法。
JP2016046344A 2016-03-09 2016-03-09 素子チップの製造方法 Active JP6575874B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016046344A JP6575874B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法
US15/428,477 US20170263502A1 (en) 2016-03-09 2017-02-09 Method for manufacturing element chip
CN201710082554.4A CN107180788A (zh) 2016-03-09 2017-02-15 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046344A JP6575874B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017162999A true JP2017162999A (ja) 2017-09-14
JP6575874B2 JP6575874B2 (ja) 2019-09-18

Family

ID=59787048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046344A Active JP6575874B2 (ja) 2016-03-09 2016-03-09 素子チップの製造方法

Country Status (3)

Country Link
US (1) US20170263502A1 (ja)
JP (1) JP6575874B2 (ja)
CN (1) CN107180788A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015924A (ja) * 2019-07-16 2021-02-12 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および素子チップの製造方法
JP2021509227A (ja) * 2018-06-20 2021-03-18 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984968B2 (en) * 2016-06-30 2018-05-29 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
CN110098218A (zh) * 2018-01-31 2019-08-06 松下知识产权经营株式会社 摄像装置
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法
JP2022089007A (ja) * 2020-12-03 2022-06-15 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135489A (ja) * 1997-08-29 1999-05-21 Denso Corp 半導体のエッチング方法
WO2003071591A1 (fr) * 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2009114393A (ja) * 2007-11-08 2009-05-28 Nitto Denko Corp 検査用粘着シート
JP2012146991A (ja) * 2003-07-11 2012-08-02 Infineon Technologies Ag シリコン基板に凹部を異方性エッチングにより形成する方法およびプラズマエッチングシステムの使用方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2014216517A (ja) * 2013-04-26 2014-11-17 古河電気工業株式会社 半導体ウェハ保護用粘着テープ
JP2015220366A (ja) * 2014-05-19 2015-12-07 株式会社ディスコ ウェーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
JP2006030230A (ja) * 2004-07-12 2006-02-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008111491A (ja) * 2006-10-31 2008-05-15 Denso Corp 自動変速機の制御装置
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
JP5575217B2 (ja) * 2012-12-10 2014-08-20 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135489A (ja) * 1997-08-29 1999-05-21 Denso Corp 半導体のエッチング方法
WO2003071591A1 (fr) * 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2012146991A (ja) * 2003-07-11 2012-08-02 Infineon Technologies Ag シリコン基板に凹部を異方性エッチングにより形成する方法およびプラズマエッチングシステムの使用方法
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2009114393A (ja) * 2007-11-08 2009-05-28 Nitto Denko Corp 検査用粘着シート
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2014216517A (ja) * 2013-04-26 2014-11-17 古河電気工業株式会社 半導体ウェハ保護用粘着テープ
JP2015220366A (ja) * 2014-05-19 2015-12-07 株式会社ディスコ ウェーハの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021509227A (ja) * 2018-06-20 2021-03-18 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法
JP7305246B2 (ja) 2018-06-20 2023-07-10 エルジー・ケム・リミテッド 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法
JP2021015924A (ja) * 2019-07-16 2021-02-12 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および素子チップの製造方法
JP7304557B2 (ja) 2019-07-16 2023-07-07 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および素子チップの製造方法

Also Published As

Publication number Publication date
JP6575874B2 (ja) 2019-09-18
CN107180788A (zh) 2017-09-19
US20170263502A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6575874B2 (ja) 素子チップの製造方法
JP6994646B2 (ja) 素子チップの製造方法
JP6524534B2 (ja) 素子チップの製造方法
US10049933B2 (en) Element chip manufacturing method
JP2018137405A (ja) 素子チップおよびその製造方法
JP6604476B2 (ja) 素子チップの製造方法
US10236266B2 (en) Element chip manufacturing method
CN107180787B (zh) 元件芯片及其制造方法
US10964597B2 (en) Element chip manufacturing method
JP6524535B2 (ja) 素子チップおよびその製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP6624590B2 (ja) 素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
US9941167B2 (en) Method for manufacturing element chip
JP2019160883A (ja) 素子チップの製造方法
US11817323B2 (en) Etching method and element chip manufacturing method
JP7281764B2 (ja) 素子チップの製造方法
JP2017163072A (ja) 素子チップおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R151 Written notification of patent or utility model registration

Ref document number: 6575874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151