JP2015220366A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2015220366A
JP2015220366A JP2014103467A JP2014103467A JP2015220366A JP 2015220366 A JP2015220366 A JP 2015220366A JP 2014103467 A JP2014103467 A JP 2014103467A JP 2014103467 A JP2014103467 A JP 2014103467A JP 2015220366 A JP2015220366 A JP 2015220366A
Authority
JP
Japan
Prior art keywords
wafer
plasma etching
resist film
back surface
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014103467A
Other languages
English (en)
Inventor
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
健志 岡崎
Kenji Okazaki
健志 岡崎
宏行 高橋
Hiroyuki Takahashi
宏行 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014103467A priority Critical patent/JP2015220366A/ja
Publication of JP2015220366A publication Critical patent/JP2015220366A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】デバイスチップの抗折強度を高めることができるウェーハの加工方法を提供する。【解決手段】表面(11a)に格子状に形成された分割予定ライン(17)によって区画された複数の領域にデバイス(19)が形成されたウェーハ(11)を加工するウェーハの加工方法であって、ウェーハの表面の分割予定ラインを除く領域にレジスト膜(43)を形成するレジスト膜形成ステップと、レジスト膜形成ステップが実施されたウェーハにプラズマエッチングを実施して、ウェーハの表面から分割予定ラインに沿った溝(11c)を形成するプラズマエッチングステップと、を備え、プラズマエッチングステップでは、SF6とO2とを混合して用いる構成とした。【選択図】図4

Description

本発明は、ウェーハを加工する加工方法に関する。
表面にIC等のデバイスが形成された半導体ウェーハは、例えば、切削装置(ダイシング装置)やレーザー加工装置で加工されて、各デバイスに対応する複数のチップ(デバイスチップ)へと分割される。
上述した切削装置を用いる加工方法では、回転する切削ブレードでウェーハを粉砕しながら切断するので、デバイスチップに欠け(チッピング)等の破損が発生し易く、デバイスチップの抗折強度も不足しがちである。また、ウェーハの一部を切削ブレードで機械的に削り取るため、加工の完了までに長い時間を要してしまう。
これに対し、レーザー加工装置を用いる加工方法は、ウェーハを機械的に削り取ることなく切断できるので、加工時の欠け等を抑制し、抗折強度を高め、また、加工幅(切り代)を狭くできる。しかし、この加工方法では、隣接するデバイスチップの間隔が狭くなるので、搬送等の際にデバイスチップ同士が接触し、欠け等の破損を発生させてしまうことがあった。
近年では、プラズマエッチングを利用してウェーハを切断する加工方法も提案されている(例えば、特許文献1参照)。この加工方法では、プラズマエッチングで全面を一度に加工するので、ウェーハの径が大きくなり、分割予定ラインが長くなっても加工時間は延びずに済む。
また、ウェーハを機械的に削り取るわけではないないので、加工時の欠け等を抑制し、デバイスチップの抗折強度を高めることも可能である。なお、この加工方法では、SFを用いるエッチングと、Cを用いる保護膜の形成と、SFを用いるクリーニングと、を繰り返し行っている(例えば、特許文献2参照)。
特開2006−114825号公報 特開2001−257198号公報
しかしながら、上述したプラズマエッチングを用いる加工方法において、デバイスチップの抗折強度をさらに高めたいという要望がある。本発明はかかる要望に鑑みてなされたものであり、その目的とするところは、デバイスチップの抗折強度を高めることができるウェーハの加工方法を提供することである。
本発明によれば、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウェーハを加工するウェーハの加工方法であって、ウェーハの表面の該分割予定ラインを除く領域にレジスト膜を形成するレジスト膜形成ステップと、該レジスト膜形成ステップが実施されたウェーハにプラズマエッチングを実施して、ウェーハの表面から該分割予定ラインに沿った溝を形成するプラズマエッチングステップと、を備え、該プラズマエッチングステップでは、SFとOとを混合して用いることを特徴とするウェーハの加工方法が提供される。
本発明において、前記プラズマエッチングステップでは、ウェーハの仕上がり厚さよりも深くウェーハの裏面に達しない深さの前記溝を形成し、該プラズマエッチングステップを実施した後に、ウェーハの裏面を研削して仕上がり厚さまで薄化するとともに、該溝を裏面に表出させてウェーハを個々のデバイスチップに分割する分割研削ステップをさらに備えることが好ましい。
又は、本発明において、前記プラズマエッチングステップを実施する前に、ウェーハの裏面を研削して仕上がり厚さまでウェーハを薄化する研削ステップをさらに備え、該プラズマエッチングステップでは、ウェーハの裏面に達する深さの前記溝を形成することが好ましい。
本発明のウェーハの加工方法では、SFとOとを混合して用いるプラズマエッチングによって、分割予定ラインに沿った溝をウェーハの表面側に形成する。そのため、従来のエッチング方法で溝を形成する場合と比較して、溝の側壁に段差が形成されるのを抑制し、デバイスチップの抗折強度を高めることができる。
保護部材配設ステップを模式的に示す斜視図である。 レジスト膜形成ステップを模式的に示す斜視図である。 プラズマエッチング装置の構成例を模式的に示す縦断面模式図である。 図4(A)及び図4(B)は、プラズマエッチングステップを模式的に示す断面図であり、図4(C)及び図4(D)は、分割研削ステップを模式的に示す断面図である。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係るウェーハの加工方法は、保護部材配設ステップ(図1)、レジスト膜形成ステップ(図2)、プラズマエッチングステップ(図4(A)、図4(B))、及び分割研削ステップ(図4(C)、図4(D))を含む。
保護部材配設ステップでは、ウェーハの裏面側に保護部材を配設する。レジスト膜形成ステップでは、ウェーハの表面側の分割予定ラインを除く領域にレジスト膜を形成する。プラズマエッチングステップでは、SFとOとを混合して用いるプラズマエッチングによって、ウェーハの裏面に達しない深さの溝をウェーハの表面側に形成する。
分割研削ステップでは、ウェーハの裏面側を研削することで、ウェーハを仕上がり厚さまで薄化して複数のデバイスチップに分割する。以下、本実施形態に係るウェーハの分割方法について詳述する。
図1は、本実施形態に係る保護部材配設ステップを模式的に示す斜視図である。図1に示すように、加工対象のウェーハ11は、例えば、円盤状の半導体ウェーハであり、表面11aは、中央のデバイス領域13と、デバイス領域13を囲む外周余剰領域15とに分けられる。
デバイス領域13は、格子状に配列された複数の分割予定ライン(ストリート)17でさらに複数の領域に区画されており、各領域にはIC等のデバイス19が形成されている。被加工物11の外周11cは面取り加工されており、断面形状は円弧状である。
本実施形態に係るウェーハの加工方法では、まず、上述したウェーハ11の裏面11b側に保護部材を配設する保護部材配設ステップを実施する。図1に示すように、保護部材21は、ウェーハ11と略同形に形成されており、平坦な表面21a及び裏面21bを有している。この保護部材21としては、例えば、後述するプラズマエッチングに耐性のある半導体ウェーハ、ガラス基板、金属基板、樹脂基板、粘着テープ等を用いることができる。
保護部材配設ステップでは、ウェーハ11の裏面11b側を、保護部材21の表面21a側に対面させて、ウェーハ11と保護部材21とを重ね合せる。この時、ウェーハ11の裏面11b側と保護部材21の表面21a側との間には、接着剤等を介在させておく。これにより、保護部材21は、接着剤等を介してウェーハ11の裏面11b側に固定される。
保護部材配設ステップの後には、ウェーハ11の表面11a側の分割予定ライン17を除く領域にレジスト膜を形成するレジスト膜形成ステップを実施する。なお、本実施形態では、分割予定ライン17を除く全ての領域にレジスト膜を形成するが、分割予定ライン17を除く一部の領域(例えば、デバイス19のみ)にレジスト膜を形成しても良い。
図2は、レジスト膜形成ステップを模式的に示す斜視図である。レジスト膜形成ステップでは、まず、ウェーハ11の表面11a側に、図2に示すようなマスク31を載置する。マスク31は、ウェーハ11のデバイス19等に対応する複数の開口33を有している。複数の開口33は、マスク31を表面31a側から裏面31b側まで貫通するように形成されている。
このマスク31は、ウェーハ11と同等の材質で形成されることが好ましい。例えば、ウェーハ11がシリコンでなる場合、マスク31もシリコンで形成する。このように、ウェーハ11の材質とマスク31の材質とを合わせることで、各種処理に起因するマスク31のずれ等を抑制して、良好なレジスト膜を形成できる。
上述したマスク31は、裏面31b側をウェーハ11の表面11a側に対面させて、ウェーハ11に重ねられる。この時、マスク31の開口33がウェーハ11のデバイス19と重なるように、マスク31とウェーハ11との位置を合せておく。その結果、後のプラズマエッチングステップでエッチングされるべき分割予定ライン17がマスク31で覆われ、デバイス19は露出する。
ウェーハ11の表面11a側にマスク31を載置した後には、ウェーハ11のデバイス19を覆うレジスト膜を形成する。具体的には、例えば、塗布装置(不図示)のノズルからマスク31の開口33に向けて、後述するプラズマエッチングに耐性のある樹脂等を含むレジスト材を滴下する。
その後、乾燥処理・加熱処理等でレジスト材を硬化させ、ウェーハ11の表面11a側からマスク31を除去する。加熱温度・処理時間等の条件は、レジスト材の種類等に応じて適切に設定される。以上により、分割予定ライン17を除く領域を覆うレジスト膜43を形成できる。なお、マスク31の開口33にフッ素樹脂等をコーティングして、レジスト膜43の離型性を高めておいても良い。
レジスト膜形成ステップの後には、ウェーハ11を表面11a側からプラズマエッチングして、分割予定ライン17に沿った溝を形成するプラズマエッチングステップを実施する。図3は、本実施形態で使用されるプラズマエッチング装置の構成例を模式的に示す縦断面模式図である。
図3に示すように、プラズマエッチング装置6は、処理空間8を形成する真空チャンバ10を備えている。真空チャンバ10は、底壁10aと、上壁10bと、第1側壁10cと、第2側壁10dと、第3側壁10eと、第4側壁(不図示)とを含む直方体状に形成されており、第2側壁10dには、ウェーハ11を搬入搬出するための開口12が設けられている。
開口12の外側には、開口12を開閉するゲート14が設けられている。このゲート14は、開閉機構16によって上下に移動する。開閉機構16は、エアシリンダ18と、ピストンロッド20とを含んでいる。エアシリンダ18はブラケット22を介して真空チャンバ10の底壁10aに固定されており、ピストンロッド20の先端はゲート14の下部に連結されている。
開閉機構16でゲート14を開くことにより、開口12を通じてウェーハ11を真空チャンバ10の処理空間8に搬入し、又は、ウェーハ11を真空チャンバ10の処理空間8から搬出できる。真空チャンバ10の底壁10aには排気口24が形成されている。この排気口24は、真空ポンプ等の排気機構26と接続されている。
真空チャンバ10の処理空間8には、下部電極28と上部電極30とが対向するように配置されている。下部電極28は、導電性の材料で形成されており、円盤状の保持部32と、保持部32の下面中央から下方に突出する円柱状の支持部34とを含む。
支持部34は、真空チャンバ10の底壁10aに形成された開口36に挿通されている。開口36内において、底壁10aと支持部34との間には環状の絶縁部材38が配置されており、真空チャンバ10と下部電極28とは絶縁されている。下部電極28は、真空チャンバ10の外部において高周波電源40と接続されている。
保持部32の上面には、凹部が形成されており、この凹部には、ウェーハ11を載置するテーブル42が設けられている。テーブル42には、吸引路(不図示)が形成されており、この吸引路は、下部電極28の内部に形成された流路44を通じて吸引源46と接続されている。
また、保持部32の内部には、冷却流路48が形成されている。冷却流路48の一端は、支持部34に形成された冷媒導入路50を通じて冷媒循環機構52と接続されており、冷却流路48の他端は、支持部34に形成された冷媒排出路54を通じて冷媒循環機構52と接続されている。この冷媒循環機構52を作動させると、冷媒は、冷媒導入路50、冷却流路48、冷媒排出路54の順に流れ、下部電極28を冷却する。
上部電極30は、導電性の材料で形成されており、円盤状のガス噴出部56と、ガス噴出部56の上面中央から上方に突出する円柱状の支持部58とを含む。支持部58は、真空チャンバ10の上壁10bに形成された開口60に挿通されている。開口60内において、上壁10bと支持部58との間には環状の絶縁部材62が配置されており、真空チャンバ10と上部電極30とは絶縁されている。
上部電極30は、真空チャンバ10の外部において高周波電源64と接続されている。また、支持部56の上端部には、昇降機構66と連結された支持アーム68が取り付けられており、この昇降機構66及び支持アーム68によって、上部電極30は上下に移動する。
ガス噴出部56の下面には、複数の噴出口70が設けられている。この噴出口70は、ガス噴出部56に形成された流路72及び支持部58に形成された流路74を通じて、SF供給源76、及びO供給源78に接続されている。SF供給源76、O供給源78、流路72,74、及び噴出口70によって、真空チャンバ10内にガスを導入するガス導入部が構成される。
開閉機構16、排気機構26、高周波電源40、吸引源46、冷媒循環機構52、高周波電源64、昇降機構66、SF供給源76、O供給源78等は、制御装置80に接続されている。
制御装置80には、排気機構26から、処理空間8の圧力に関する情報が通知される。また、制御装置80には、冷媒循環機構52から、冷媒の温度に関する情報(すなわち、下部電極28の温度に関する情報)が通知される。
さらに、制御装置80には、SF供給源76、O供給源78から、各ガスの流量に関する情報が通知される。制御装置80は、これらの情報や、ユーザーから入力される他の情報等に基づいて、上述した各構成を制御する制御信号を出力する。
図4(A)及び図4(B)は、プラズマエッチングステップを模式的に示す断面図である。プラズマエッチングステップでは、まず、開閉機構16でプラズマエッチング装置6のゲート14を下降させる。次に、開口12を通じてウェーハ11を真空チャンバ10の処理空間8に搬入し、下部電極28のテーブル42に載置する。
このプラズマエッチングステップでは、図4(A)に示すように、レジスト膜43が形成された表面11a側を上方に位置付けるようにウェーハ11をテーブル42上に載置する。なお、ウェーハ11の搬入時には、昇降機構66で上部電極30を上昇させ、下部電極28と上部電極30との間隔を広げておくと良い。
その後、吸引源46の負圧を作用させて、ウェーハ11をテーブル42上に固定する。また、開閉機構16でゲート14を上昇させて、処理空間8を密閉する。さらに、上部電極30と下部電極28とがプラズマエッチングに適した所定の位置関係となるように、昇降機構66で上部電極30の高さ位置を調節する。また、排気機構26を作動させて、処理空間8を真空(低圧)とする。
この状態で、エッチング用のガスを所定の流量で供給しつつ、下部電極28及び上部電極30に所定の高周波電力を供給すると、下部電極28及び上部電極30との間にラジカルやイオンを含むプラズマが発生し、ウェーハ11の表面11a側がエッチング(プラズマエッチング)される。
本実施形態のプラズマエッチングステップでは、例えば、SF供給源76及びO供給源80からSF及びOを所定の流量(例えば、SFを720sccm、Oを480sccm)で供給しながら、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に100W、上部電極30に1000W)を付与する。処理空間8の圧力は、一定(例えば、50mTorr)に保たれるようにする。
これにより、SF及びOを原料とするラジカルやイオン等のプラズマを発生させて、レジスト膜43に覆われていないウェーハ11の表面11a側をエッチングできる。本実施形態に係るプラズマエッチングステップでは、図4(B)に示すように、SFとOとの混合ガスを用いて発生させたプラズマ51を用いるので、例えば、SFを用いて発生させたプラズマを用いる場合と比較して、エッチングの異方性を高めることができる。具体的には、溝11dの深さ方向に向かってエッチングを優先的に進行させ、溝11dの幅方向のエッチングを抑制できる。これにより、溝11dの側壁の段差を抑制できる。
図4(B)に示すように、ウェーハ11の表面11a側に所定深さの溝11dが形成されると、プラズマエッチングステップは終了する。なお、本実施形態では、ウェーハ11の仕上がり厚さTよりも深い溝11dをウェーハ11の表面11a側に形成する(図4(C)参照)。
プラズマエッチングステップの後には、ウェーハ11の裏面11b側を研削して仕上がり厚さTまで薄化するとともに、溝11dを裏面11b側に表出させてウェーハ11を複数のデバイスチップに分割する分割研削ステップを実施する。図4(C)及び図4(D)は、分割研削ステップを模式的に示す断面図である。
分割研削ステップでは、まず、ウェーハ11の表面11a側に保護部材53を貼着するとともに、ウェーハ11の裏面11b側に配設された保護部材21を除去する。その後、保護部材53が貼着されたウェーハ11の表面11a側を、研削装置(不図示)の保持テーブルに保持させる。その結果、図4(C)に示すように、ウェーハ11の裏面11bが上方に露出された状態となる。
次に、保持テーブルの上方に配置された研削ホイール(不図示)を保持テーブルとともに所定の方向に回転させながら、この研削ホイールを下降させてウェーハ11の裏面11bに接触させる。研削ホイールは、ウェーハ11の研削に適した送り速度で下降させる。これにより、ウェーハ11の裏面11b側が研削される。
ウェーハ11を所定の仕上がり厚さTまで薄化することで、溝11dを裏面11b側に表出させて、ウェーハ11を溝11dに沿って複数のデバイスチップ55に分割できる。ウェーハ11が所定の仕上がり厚さTまで薄化されると、分割研削ステップは終了する。なお、ウェーハ11の厚みは、厚み測定装置(不図示)でリアルタイムに測定される。
以上のように、本実施形態に係るウェーハの加工方法では、SFとOとを混合して用いるプラズマエッチングによって、分割予定ライン17に沿った溝11dをウェーハ11の表面11a側に形成する。そのため、従来のエッチング方法で溝11dを形成する場合と比較して、溝11dの側壁の段差を抑制し、デバイスチップ55の抗折強度を高めることができる。
なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、プラズマエッチングステップにおいて、ウェーハ11の裏面11bに達しない深さの溝11dを形成した後に、分割研削ステップにおいて、ウェーハ11の裏面11b側を研削しているが、本発明に係るウェーハの加工方法はこれに限定されない。
例えば、プラズマエッチングステップを実施する前に、ウェーハ11の裏面11b側を研削して仕上がり厚さTまでウェーハ11を薄化する研削ステップを実施し、その後のプラズマエッチングステップにおいて、ウェーハ11の裏面11bに達する深さの溝11dを形成してもよい。この場合にも、溝11dの側壁の段差を抑制して、デバイスチップ55の抗折強度を高めることができる。
また、上記実施形態では、レジスト膜43をウェーハ11の表面11a側に残存させた状態で分割研削ステップを実施しているが、プラズマエッチングステップの終了後には、レジスト膜43をアッシング等の方法で除去しても良い。
また、ウェーハ11に低誘電率の絶縁膜(いわゆる、Low−k膜)やテスト用素子(TEG:Test Elements Group)等が形成されている場合には、レジスト膜形成ステップの前又は後(プラズマエッチングステップの前)に、これらを除去する除去ステップを実施すると良い。除去ステップには、例えば、切削や、レーザーアブレーション等の方法を適用できる。
その他、上記実施形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
11 ウェーハ
11a 表面
11b 裏面
11c 外周
11d 溝
13 デバイス形成領域
15 外周余剰領域
17 分割予定ライン(ストリート)
19 デバイス
21 保護部材
21a 表面
21b 裏面
31 マスク
31a 表面
31b 裏面
33 開口
43 レジスト膜
51 プラズマ
53 保護部材
55 デバイスチップ
6 プラズマエッチング装置
8 処理空間
10 真空チャンバ
10a 底壁
10b 上壁
10c 第1側壁
10d 第2側壁
10e 第3側壁
12 開口
14 ゲート
16 開閉機構
18 エアシリンダ
20 ピストンロッド
22 ブラケット
24 排気口
26 排気機構
28 下部電極
30 上部電極
32 保持部
34 支持部
36 開口
38 絶縁部材
40 高周波電源
42 テーブル
44 流路
46 吸引源
48 冷却流路
50 冷媒導入路
52 冷媒循環機構
54 冷媒排出路
56 ガス噴出部
58 支持部
60 開口
62 絶縁部材
64 高周波電源
66 昇降機構
68 支持アーム
70 噴出口
72 流路
74 流路
76 SF供給源
78 O供給源
80 制御装置
T 仕上がり厚さ

Claims (3)

  1. 表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウェーハを加工するウェーハの加工方法であって、
    ウェーハの表面の該分割予定ラインを除く領域にレジスト膜を形成するレジスト膜形成ステップと、
    該レジスト膜形成ステップが実施されたウェーハにプラズマエッチングを実施して、ウェーハの表面から該分割予定ラインに沿った溝を形成するプラズマエッチングステップと、を備え、
    該プラズマエッチングステップでは、SFとOとを混合して用いることを特徴とするウェーハの加工方法。
  2. 前記プラズマエッチングステップでは、ウェーハの仕上がり厚さよりも深くウェーハの裏面に達しない深さの前記溝を形成し、
    該プラズマエッチングステップを実施した後に、ウェーハの裏面を研削して仕上がり厚さまで薄化するとともに、該溝を裏面に表出させてウェーハを個々のデバイスチップに分割する分割研削ステップをさらに備えることを特徴とする請求項1記載のウェーハの加工方法。
  3. 前記プラズマエッチングステップを実施する前に、ウェーハの裏面を研削して仕上がり厚さまでウェーハを薄化する研削ステップをさらに備え、
    該プラズマエッチングステップでは、ウェーハの裏面に達する深さの前記溝を形成することを特徴とする請求項1記載のウェーハの加工方法。
JP2014103467A 2014-05-19 2014-05-19 ウェーハの加工方法 Pending JP2015220366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014103467A JP2015220366A (ja) 2014-05-19 2014-05-19 ウェーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014103467A JP2015220366A (ja) 2014-05-19 2014-05-19 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2015220366A true JP2015220366A (ja) 2015-12-07

Family

ID=54779505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014103467A Pending JP2015220366A (ja) 2014-05-19 2014-05-19 ウェーハの加工方法

Country Status (1)

Country Link
JP (1) JP2015220366A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162999A (ja) * 2016-03-09 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018137266A (ja) * 2017-02-20 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025948A (ja) * 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP2002093776A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd Si高速エッチング方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
WO2012125560A2 (en) * 2011-03-14 2012-09-20 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP2013120767A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025948A (ja) * 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP2002093776A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd Si高速エッチング方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
WO2012125560A2 (en) * 2011-03-14 2012-09-20 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP2013120767A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162999A (ja) * 2016-03-09 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018137266A (ja) * 2017-02-20 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板

Similar Documents

Publication Publication Date Title
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP4288229B2 (ja) 半導体チップの製造方法
JP6903375B2 (ja) デバイスチップの製造方法
JP6188587B2 (ja) ウェーハの分割方法
JP2015220240A (ja) ウェーハの加工方法
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6388886B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法
JP6188589B2 (ja) ウェーハの分割方法
JP6377449B2 (ja) ウエーハの分割方法
US10790193B2 (en) Wafer processing method
JP2006196573A (ja) 半導体チップの製造方法及び半導体ウェハ
JP2015133460A (ja) ウェーハの分割方法
CN115547929A (zh) 芯片的制造方法
JP2015220366A (ja) ウェーハの加工方法
JP7154697B2 (ja) 被加工物の加工方法
JP6161365B2 (ja) 被加工物のエッチング方法
JP7229631B2 (ja) ウェーハの加工方法
JP7029640B2 (ja) 板材の加工方法および素子チップの製造方法
KR20220012174A (ko) 웨이퍼의 가공 방법
US11456213B2 (en) Processing method of wafer
JP2017084896A (ja) デバイスの製造方法
JP6318046B2 (ja) ウエーハの分割方法
TW202217962A (zh) 清洗方法及保護構件
JP5618884B2 (ja) 基板のプラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619