JP2015133460A - ウェーハの分割方法 - Google Patents

ウェーハの分割方法 Download PDF

Info

Publication number
JP2015133460A
JP2015133460A JP2014005542A JP2014005542A JP2015133460A JP 2015133460 A JP2015133460 A JP 2015133460A JP 2014005542 A JP2014005542 A JP 2014005542A JP 2014005542 A JP2014005542 A JP 2014005542A JP 2015133460 A JP2015133460 A JP 2015133460A
Authority
JP
Japan
Prior art keywords
groove
wafer
back surface
forming step
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014005542A
Other languages
English (en)
Inventor
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014005542A priority Critical patent/JP2015133460A/ja
Publication of JP2015133460A publication Critical patent/JP2015133460A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】チップの抗折強度を高めることができるウェーハの分割方法を提供する。
【解決手段】ウェーハ(11)にプラズマエッチングを実施し、ウェーハの表面(11a)側に分割予定ライン(17)に沿って断面形状がV字状の表面V溝(53)を形成する表面V溝形成ステップと、プラズマエッチングを実施し、ウェーハの裏面(11b)の分割予定ラインに対応した領域に断面形状がV字状の裏面V溝(55)を形成する裏面V溝形成ステップと、表面V溝形成ステップ及び裏面V溝形成ステップを実施した後に、表面V溝の溝底又は裏面V溝の溝底にプラズマエッチングを実施して、表面V溝の溝底と裏面V溝の溝底とを連通させる表面V溝及び裏面V溝の最大幅より狭い細溝(59)を形成する細溝形成ステップと、を備える構成とした。
【選択図】図4

Description

本発明は、ウェーハを複数のチップへと分割する分割方法に関する。
表面にIC等のデバイスが形成された半導体ウェーハは、例えば、切削装置(ダイシング装置)やレーザー加工装置で加工されて、各デバイスに対応する複数のチップへと分割される。
上述した切削装置を用いる分割方法では、回転する切削ブレードでウェーハを粉砕しながら切断するので、チップに欠け(チッピング)等の破損が発生し易く、抗折強度も不足しがちである。また、ウェーハの一部を切削ブレードで機械的に削り取るため、分割の完了までに長い時間を要してしまう。
これに対し、レーザー加工装置を用いる分割方法は、ウェーハを削り取ることなく分割するので、加工時の欠け等を抑制し、抗折強度を高め、また、加工幅(切り代)を狭くできる。しかし、この分割方法では、隣接するチップの間隔が狭くなるので、搬送等の際にチップ同士が接触し、欠け等の破損を発生させてしまうことがあった。
近年では、プラズマエッチングを利用してウェーハを分割する分割方法も提案されている(例えば、特許文献1,2参照)。この分割方法では、プラズマエッチングで全面を一度に加工するので、ウェーハの径が大きくなっても加工時間は延びずに済む。また、ウェーハを機械的に削り取るわけではないないので、加工時の欠け等を抑制し、抗折強度を高めることも可能である。
特開2006−114825号公報 特開2009−187975号公報
しかしながら、上述したプラズマエッチングを利用する分割方法において、チップの抗折強度をさらに高めたいという要望があった。本発明はかかる要望に鑑みてなされたものであり、その目的とするところは、チップの抗折強度を高めることができるウェーハの分割方法を提供することである。
本発明によれば、格子状の分割予定ラインで区画された表面側の複数の領域にデバイスが形成されたウェーハを個々のデバイスチップに分割するウェーハの分割方法であって、ウェーハの裏面側に保護部材を配設する保護部材配設ステップと、ウェーハの表面側の該分割予定ラインを除く全部又は一部の領域にレジスト膜を被覆する表面側被覆ステップと、該表面側被覆ステップが実施されたウェーハにプラズマエッチングを実施し、ウェーハの表面側に該分割予定ラインに沿って断面形状がV字状の表面V溝を形成する表面V溝形成ステップと、ウェーハの表面側に保護部材を配設する表面保護ステップと、ウェーハの裏面側の保護部材を剥離する保護部材剥離ステップと、ウェーハの裏面側の該分割予定ラインに対応する領域を除く全部又は一部の領域にレジスト膜を被覆する裏面側被覆ステップと、該裏面側被覆ステップが実施されたウェーハにプラズマエッチングを実施し、ウェーハの裏面の該分割予定ラインに対応した領域に断面形状がV字状の裏面V溝を形成する裏面V溝形成ステップと、該表面V溝形成ステップ及び該裏面V溝形成ステップを実施した後に、形成された該表面V溝の溝底又は該裏面V溝の溝底にプラズマエッチングを実施して、該表面V溝の溝底と該裏面V溝の溝底とを連通させる該表面V溝及び該裏面V溝の最大幅より狭い細溝を形成する細溝形成ステップと、を備えることを特徴とするウェーハの分割方法が提供される。
また、本発明において、前記V溝形成ステップ及び前記裏面V溝形成ステップでは、SFを用いるプラズマエッチングを実施し、前記細溝形成ステップでは、Cを用いる保護膜の形成と、SFを用いるプラズマエッチングとを繰り返し実施して前記細溝を形成することが好ましい。
また、本発明において、前記ウェーハの表面の面方位は、(100)であることが好ましい。
本発明のウェーハの分割方法では、プラズマエッチングによって、ウェーハの表面側に断面形状がV字状の表面V溝を形成し、ウェーハの裏面側に断面形状がV字状の裏面V溝を形成し、表面V溝の溝底と裏面V溝の溝底とを連通させる細溝を形成するので、ウェーハを、表面V溝及び裏面V溝によって面取りされた状態の複数のチップに分割できる。
その結果、プラズマエッチングによってウェーハを分割する従来の分割方法と比較して、チップの抗折強度を高めることができる。また、チップ同士の衝突等による欠け等の破損の発生を抑制できる。
保護部材配設ステップを模式的に示す斜視図である。 表面側被覆ステップを模式的に示す斜視図である。 プラズマエッチング装置の構成例を模式的に示す縦断面模式図である。 図4(A)は、表面V溝形成ステップを模式的に示す断面図であり、図4(B)は、表面保護ステップ及び保護部材剥離ステップを模式的に示す断面図であり、図4(C)は、裏面側被覆ステップを模式的に示す断面図である。 図5(A)は、裏面V溝形成ステップを模式的に示す断面図であり、図5(B)は、細溝形成ステップを模式的に示す断面図であり、図5(C)は、分割後のウェーハの状態を模式的に示す断面図である。
添付図面を参照して、本発明の実施の形態について説明する。本実施の形態のウェーハの分割方法は、保護部材配設ステップ(図1)、表面側被覆ステップ(図2)、表面V溝形成ステップ(図4(A))、表面保護ステップ(図4(B))、保護部材剥離ステップ(図4(B))、裏面側被覆ステップ(図4(C))、裏面V溝形成ステップ(図5(A))、細溝形成ステップ(図5(B))を含む。
保護部材配設ステップでは、ウェーハの裏面側に保護部材を配設する。表面側被覆ステップでは、ウェーハの表面側において分割予定ラインを除く全部又は一部の領域にレジスト膜を形成する。表面V溝形成ステップでは、ウェーハを表面側からプラズマエッチングして、断面形状がV字状の表面V溝を分割予定ラインに沿って形成する。
表面保護ステップでは、ウェーハの表面側に保護部材を配設する。保護部材剥離ステップでは、ウェーハの裏面側に配設された保護部材を剥離する。裏面側被覆ステップでは、ウェーハの裏面側において分割予定ラインに対応する領域を除く全部又は一部の領域にレジスト膜を形成する。
裏面V溝形成ステップでは、ウェーハを裏面側からプラズマエッチングして、断面形状がV字状の裏面V溝を分割予定ラインに対応する領域に形成する。細溝形成ステップでは、ウェーハをプラズマエッチングして、表面V溝の溝底と裏面V溝の溝底とを連通させる細溝を形成する。以下、本実施の形態に係るウェーハの分割方法について詳述する。
図1は、本実施の形態に係る保護部材配設ステップを模式的に示す斜視図である。図1に示すように、分割対象のウェーハ11は、例えば、円盤状の半導体ウェーハであり、表面11aは、中央のデバイス領域13と、デバイス領域13を囲む外周余剰領域15とに分けられる。
デバイス領域13は、格子状に配列された複数の分割予定ライン(ストリート)17でさらに複数の領域に区画されており、各領域にはIC等のデバイス19が形成されている。被加工物11の外周11cは面取り加工されており、断面形状は円弧状である。
本実施の形態のウェーハの分割方法では、まず、上述したウェーハ11の裏面11b側に保護部材を配設する保護部材配設ステップを実施する。図1に示すように、保護部材21は、ウェーハ11と略同形に形成されており、平坦な表面21a及び裏面21bを有している。この保護部材21としては、例えば、後述するプラズマエッチングに耐性のある半導体ウェーハや、ガラス基板、金属基板、樹脂基板、粘着テープ等を用いることができる。
保護部材配設ステップでは、ウェーハ11の裏面11b側を、保護部材21の表面21a側に対面させて、ウェーハ11と保護部材21とを重ね合せる。この時、ウェーハ11の裏面11b側と保護部材21の表面21a側との間には、粘着力のある接着剤等を介在させておく。これにより、保護部材21は、接着剤等を介してウェーハ11の裏面11b側に固定される。
保護部材配設ステップの後には、ウェーハ11の表面11a側において分割予定ライン17を除く全部又は一部の領域にレジスト膜を形成する表面側被覆ステップを実施する。なお、本実施の形態では、分割予定ライン17を除く全部の領域にレジスト膜を形成するが、分割予定ライン17を除く一部の領域(例えば、デバイス19のみ)にレジスト膜を形成しても良い。
図2は、表面側被覆ステップを模式的に示す斜視図である。表面側被覆ステップでは、まず、ウェーハ11の表面11a側に、図2に示すようなマスク31を載置する。マスク31は、ウェーハ11のデバイス19等に対応する複数の開口33を有している。複数の開口33は、マスク31を表面31a側から裏面31b側まで貫通するように形成されている。
このマスク31は、ウェーハ11と同等の材質で形成されることが好ましい。例えば、ウェーハ11がシリコンウェーハの場合、マスク31もシリコンで形成する。このように、ウェーハ11の材質とマスク31の材質とを合わせることで、各種処理に起因するマスク31のずれ等を抑制して、良好なレジスト膜を形成できる。
上述したマスク31は、裏面31b側をウェーハ11の表面11a側に対面させて、ウェーハ11に重ねられる。この時、マスク31の開口33がウェーハ11のデバイス19と重なるように、マスク31とウェーハ11との位置を合せておく。その結果、後のステップにおいてエッチングされるべき分割予定ライン17がマスク31で覆われ、デバイス19は露出する。
ウェーハ11の表面11a側にマスク31を載置した後には、ウェーハ11のデバイス19を覆うレジスト膜を形成する。具体的には、例えば、塗布装置(不図示)のノズルからマスク31の開口33に向けて、後述するプラズマエッチングに耐性のある樹脂等を含むレジスト材を滴下する。
その後、乾燥処理・加熱処理等でレジスト材を硬化させ、ウェーハ11の表面11a側からマスク31を除去する。加熱温度・処理時間等の条件は、レジスト材の種類等に応じて設定される。以上により、分割予定ライン17を除く領域を覆うレジスト膜43を形成できる。なお、マスク31の開口33にフッ素樹脂等をコーティングして、レジスト膜43の離型性を高めておいても良い。
表面側被覆ステップの後には、ウェーハ11を表面11a側からプラズマエッチングして、断面形状がV字状の表面V溝を分割予定ライン17に沿って形成する表面V溝形成ステップを実施する。図3は、本実施の形態で使用されるプラズマエッチング装置の構成例を模式的に示す縦断面模式図である。
図3に示すように、プラズマエッチング装置6は、処理空間8を形成する真空チャンバ10を備えている。真空チャンバ10は、底壁10aと、上壁10bと、第1側壁10cと、第2側壁10dと、第3側壁10eと、第4側壁(不図示)とを含む直方体状に形成されており、第2側壁10dには、ウェーハ11を搬入搬出するための開口12が設けられている。
開口12の外側には、開口12を開閉するゲート14が設けられている。このゲート14は、開閉機構16によって上下に移動する。開閉機構16は、エアシリンダ18と、ピストンロッド20とを含んでいる。エアシリンダ18はブラケット22を介して真空チャンバ10の底壁10aに固定されており、ピストンロッド20の先端はゲート14の下部に連結されている。
開閉機構16でゲート14を開くことにより、開口12を通じてウェーハ11を真空チャンバ10の処理空間8に搬入し、又は、ウェーハ11を真空チャンバ10の処理空間8から搬出できる。真空チャンバ10の底壁10aには排気口24が形成されている。この排気口24は、真空ポンプ等の排気機構26と接続されている。
真空チャンバ10の処理空間8には、下部電極28と上部電極30とが対向するように配置されている。下部電極28は、導電性の材料で形成されており、円盤状の保持部32と、保持部32の下面中央から下方に突出する円柱状の支持部34とを含む。
支持部34は、真空チャンバ10の底壁10aに形成された開口36に挿通されている。開口36内において、底壁10aと支持部34との間には環状の絶縁部材38が配置されており、真空チャンバ10と下部電極28とは絶縁されている。下部電極28は、真空チャンバ10の外部において高周波電源40と接続されている。
保持部32の上面には、凹部が形成されており、この凹部には、ウェーハ11を載置するテーブル42が設けられている。テーブル42には、吸引路(不図示)が形成されており、この吸引路は、下部電極28の内部に形成された流路44を通じて吸引源46と接続されている。
また、保持部32の内部には、冷却流路48が形成されている。冷却流路48の一端は、支持部34に形成された冷媒導入路50を通じて冷媒循環機構52と接続されており、冷却流路48の他端は、支持部34に形成された冷媒排出路54を通じて冷媒循環機構52と接続されている。この冷媒循環機構52を作動させると、冷媒は、冷媒導入路50、冷却流路48、冷媒排出路54の順に流れ、下部電極28を冷却する。
上部電極30は、導電性の材料で形成されており、円盤状のガス噴出部56と、ガス噴出部56の上面中央から上方に突出する円柱状の支持部58とを含む。支持部58は、真空チャンバ10の上壁10bに形成された開口60に挿通されている。開口60内において、上壁10bと支持部58との間には環状の絶縁部材62が配置されており、真空チャンバ10と上部電極30とは絶縁されている。
上部電極30は、真空チャンバ10の外部において高周波電源64と接続されている。また、支持部56の上端部には、昇降機構66と連結された支持アーム68が取り付けられており、この昇降機構66及び支持アーム68によって、上部電極30は上下に移動する。
ガス噴出部56の下面には、複数の噴出口70が設けられている。この噴出口70は、ガス噴出部56に形成された流路72及び支持部58に形成された流路74を通じて、SF供給源76及びC供給源78に接続されている。このSF供給源76、C供給源78、流路72,74、及び噴出口70によって、真空チャンバ10内にガスを導入するガス導入部が構成される。
開閉機構16、排気機構26、高周波電源40、吸引源46、冷媒循環機構52、高周波電源64、昇降機構66、SF供給源76、C供給源78等は、制御装置80に接続されている。
制御装置80には、排気機構26から、処理空間8の圧力に関する情報が通知される。また、制御装置80には、冷媒循環機構52から、冷媒の温度に関する情報(すなわち、下部電極28の温度に関する情報)が通知される。
さらに、制御装置80には、SF供給源76及びC供給源78から、各ガスの流量に関する情報が通知される。制御装置80は、これらの情報や、ユーザから入力される他の情報等に基づいて、上述した各構成を制御する制御信号を出力する。
表面V溝形成ステップでは、まず、開閉機構16でゲート14を下降させる。そして、開口12を通じてウェーハ11を真空チャンバ10の処理空間8に搬入し、下部電極28のテーブル42に載置する。この表面V溝形成ステップでは、表面11a側を上方に位置付けるようにウェーハ11をテーブル42上に載置する。なお、ウェーハ11の搬入時には、昇降機構66で上部電極30を上昇させておく。
次に、吸引源46の負圧を作用させて、ウェーハ11をテーブル42上に固定する。また、開閉機構16でゲート14を上昇させて、処理空間8を密閉する。さらに、上部電極30と下部電極28とがプラズマエッチングに適した所定の位置関係となるように、昇降機構66で上部電極30を下降させる。その後、排気機構26を作動させて、処理空間8を真空(低圧)とする。
この状態で、エッチング用のガスを所定の流量で供給しつつ、下部電極28及び上部電極30に所定の高周波電力を供給すると、下部電極28及び上部電極30との間にラジカルやイオンを含むプラズマが発生し、ウェーハ11の表面11a側がエッチング(プラズマエッチング)される。
図4(A)は、表面V溝形成ステップを模式的に示す断面図である。本実施の形態の表面V溝形成ステップでは、SF供給源76からSFを所定の流量(例えば、1l/min)で供給しつつ、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に0W、上部電極30に2600W)を付与する。この時、処理空間8の圧力は、一定(例えば、180mTorr)に保たれるようにする。
これにより、SFを原料とするラジカルやイオン等のプラズマ51を発生させて、レジスト膜43に覆われていない表面11a側の領域を等方的にエッチングできる(等方性エッチング)。なお、エッチングの処理時間は任意だが、例えば、45秒程度にすると良い。
本実施の形態のウェーハ11には、表面11a側の分割予定ライン17を除く領域にレジスト膜43が形成されており、少なくとも分割予定ライン17は露出している。そのため、上述したプラズマエッチングで、分割予定ライン17に沿う断面形状が略V字状の表面V溝53が形成される。
なお、本実施の形態において、ウェーハ11の表面11a(裏面11b)の面方位は(100)であることが好ましい。この場合、V溝53の側壁とウェーハ11の表面11aとのなす角度が面取りの形状に適した55°前後となるので、分割によって形成されるチップの抗折強度を十分に高め、また、チップ同士の衝突等による欠け等の破損の発生を抑制できる。
表面V溝形成ステップの後には、ウェーハ11の表面11a側に保護部材を配設する表面保護ステップを実施する。図4(B)は、表面保護ステップ及び保護部材剥離ステップを模式的に示す断面図である。表面保護ステップでは、まず、開閉機構16でゲート14を下降させてウェーハ11を処理空間8から搬出する。そして、ウェーハ11の表面11a側に保護部材23を設ける。なお、表面保護ステップを実施する前には、レジスト膜43をアッシング等によって除去しておくことが好ましい。
表面保護ステップでウェーハ11の表面11a側に配設される保護部材23は、保護部材配設ステップでウェーハ11の裏面11b側に配設された保護部材21と同様で良い。すなわち、プラズマエッチングに耐性のある半導体ウェーハや、ガラス基板、金属基板、樹脂基板、粘着テープ等を保護部材23として用いることができる。保護部材23を配設する手順等も、保護部材配設ステップと同様である。
表面保護ステップの後には、ウェーハ11の裏面11b側に配設された保護部材21を剥離する保護部材剥離ステップを実施する。この保護部材剥離ステップでウェーハ11から保護部材21を剥離し、裏面11b側を露出させることにより、以降の各ステップでウェーハ11を裏面11b側からエッチングできるようになる。
保護部材剥離ステップの後には、ウェーハ11の裏面11b側において分割予定ライン17に対応する領域を除く全部又は一部の領域にレジスト膜を形成する裏面側被覆ステップを実施する。図4(C)は、裏面側被覆ステップを模式的に示す断面図である。
なお、本実施の形態では、ウェーハ11の裏面11b側において分割予定ライン17に対応する領域を除く全部の領域にレジスト膜を形成するが、分割予定ライン17に対応する領域を除く一部の領域(例えば、デバイス19に対応する領域)にレジスト膜を形成しても良い。
この裏面側被覆ステップは、表面側被覆ステップと同様の手順で実施される。すなわち、表面側被覆ステップと同様のマスクをウェーハ11の裏面11b側に重ね、滴下したレジスト材を乾燥処理・加熱処理等で硬化させる。その後、ウェーハ11の裏面11b側からマスクを除去することで、ウェーハ11の裏面11b側においてデバイス19に対応する領域を覆うレジスト膜45を形成できる。
なお、ウェーハ11に対するマスクの位置合わせは、例えば、赤外線に感度のあるカメラ(IRカメラ)を用いて実施できる。この場合、裏面11b側からウェーハ11を撮像して分割予定ライン17(デバイス19)を検出し、この検出結果に基づいてマスクを位置合わせすればよい。
裏面側被覆ステップの後には、ウェーハ11を裏面11b側からプラズマエッチングして、断面形状がV字状の裏面V溝を分割予定ライン17に対応する領域に形成する裏面V溝形成ステップを実施する。
この裏面V溝形成ステップでは、まず、裏面11bを上方に位置付けるようにウェーハ11をテーブル42上に載置し、表面V溝形成ステップと同様の手順で、処理空間8を真空(低圧)とする。
図5(A)は、裏面V溝形成ステップを模式的に示す断面図である。本実施の形態に係る裏面V溝形成ステップは、表面V溝形成ステップと同様の条件で実施される。具体的には、SF供給源76からSFを所定の流量(例えば、1l/min)で供給しつつ、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に0W、上部電極30に2600W)を付与する。この時、処理空間8の圧力は、一定(例えば、180mTorr)に保たれるようにする。
これにより、SFを原料とするラジカルやイオン等のプラズマ51を発生させて、レジスト膜45に覆われていない裏面11b側の領域を等方的にエッチングできる(等方性エッチング)。なお、エッチングの処理時間は任意だが、例えば、45秒程度にすると良い。
本実施の形態のウェーハ11には、ウェーハ11の裏面11b側において、分割予定ライン17に対応する領域を除く領域にレジスト膜45が形成されており、少なくとも分割予定ライン17に対応する領域は露出している。そのため、上述したプラズマエッチングにより、分割予定ライン17に対応する領域に沿って、断面形状が略V字状の裏面V溝55が形成される。
裏面V溝形成ステップの後には、ウェーハ11をプラズマエッチングして、表面V溝の溝底と裏面V溝の溝底とを連通させる細溝を形成する細溝形成ステップを実施する。図5(B)は、細溝形成ステップを模式的に示す断面図である。
この細溝形成ステップでは、保護膜57の形成、底部に形成された保護膜57の除去、底部のエッチング、の3つの工程を繰り返し行い、図5(B)に示すように、表面V溝53及び裏面V溝55の幅(最大幅)より狭い細溝59を形成する。
保護膜57の形成工程では、C供給源78からCを所定の流量(例えば、0.7l/min)で供給しつつ、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に50W、上部電極30に2600W)を付与する。この時、処理空間8の圧力は、一定(例えば、60mTorr)に保たれるようにする。
これにより、裏面V溝55(又は細溝59)に、テフロン(登録商標)に代表されるフッ素系の材料を堆積させて保護膜57を形成できる。このフッ素系の材料でなる保護膜57は、SF等を用いるプラズマエッチングに対してある程度の耐性を備えている。なお、堆積時間は任意だが、保護膜57を厚くし過ぎると、底部の保護膜57を短時間に除去するのが難しくなる。よって、堆積時間は、例えば、2.0秒程度にすると良い。
底部に形成された保護膜57の除去工程では、SF供給源76からSFを所定の流量(例えば、1l/min)で供給しつつ、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に250W、上部電極30に2600W)を付与する。処理空間8の圧力は、一定(例えば、180mTorr)に保たれるようにする。
下部電極28に供給される電力を大きくすると、プラズマエッチングの異方性が高まる。具体的には、下部電極28側(裏面V溝55(又は細溝59)の底部側)を、優先的に加工できるようになる。
これにより、SFを原料とするラジカルやイオン等のプラズマ51で、裏面V溝55(又は細溝59)の底部に形成された保護膜57を除去して、裏面V溝55(又は細溝59)の側壁に保護膜57を残存させることができる。なお、エッチングの処理時間は、保護膜57の厚み等に応じて任意に設定されるが、ここでは、例えば、1.5秒程度にすると良い。
底部のエッチング工程では、SF供給源76からSFを所定の流量(例えば、1l/min)で供給しつつ、下部電極28及び上部電極30に所定の高周波電力(例えば、下部電極28に100W、上部電極30に2600W)を付与する。処理空間8の圧力は、一定(例えば、180mTorr)に保たれるようにする。
これにより、SFを原料とするラジカルやイオン等のプラズマ51を発生させて、レジスト膜43及び保護膜57に覆われていない裏面V溝55(又は細溝59)の底部をエッチングできる。なお、エッチングの処理時間は、保護膜55が失われて裏面V溝55(又は細溝59)の側壁がエッチングされない程度にする。ここでは、例えば、6.0秒程度にすると良い。
このように、保護膜57の形成、底部に形成された保護膜57の除去、底部のエッチング、の3つの工程を繰り返し行うことで、表面V溝53及び裏面V溝55の幅(最大幅)より狭い細溝59を形成できる。図5(C)に示すように、表面V溝53の溝底と裏面V溝55とをつなぐ細溝59が形成されると、細溝形成ステップは終了する。
以上のように、本実施の形態に係るウェーハの分割方法では、プラズマエッチングによって、ウェーハ11の表面11a側に断面形状がV字状の表面V溝53を形成し、ウェーハ11の裏面11b側に断面形状がV字状の裏面V溝55を形成し、表面V溝53の溝底と裏面V溝55の溝底とを連通させる細溝59を形成するので、ウェーハ11を、表面V溝53及び裏面V溝55によって面取りされた状態の複数のチップに分割できる。
その結果、プラズマエッチングによってウェーハ11を分割する従来の分割方法と比較して、チップの抗折強度を高めることができる。また、チップ同士の衝突等による欠け等の破損の発生を抑制できる。
なお、本発明は上記実施の形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施の形態では、表面V溝53を形成した後に裏面V溝55を形成しているが、裏面V溝を形成した後に表面V溝を形成してもよい。
この場合には、表面保護ステップ、裏面側被覆ステップ及び裏面V溝形成ステップを実施して裏面V溝を形成した後に、保護部材配設ステップ、表面側被覆ステップ、及び表面V溝形成ステップを実施して表面V溝を形成する。また、裏面V溝形成ステップを実施した後、表面V溝形成ステップを実施する前に、ウェーハの表面側の保護部材を剥離する保護部材剥離ステップを実施する。
その他、上記実施の形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
11 ウェーハ
11a 表面
11b 裏面
11c 外周
13 デバイス領域
15 外周余剰領域
17 分割予定ライン(ストリート)
19 デバイス
21 保護部材
21a 表面
21b 裏面
31 マスク
31a 表面
31b 裏面
33 開口
43 レジスト膜
45 レジスト膜
51 プラズマ
53 表面V溝
55 裏面V溝
57 保護膜
59 細溝
6 プラズマエッチング装置
8 処理空間
10 真空チャンバ
10a 底壁
10b 上壁
10c 第1側壁
10d 第2側壁
10e 第3側壁
12 開口
14 ゲート
16 開閉機構
18 エアシリンダ
20 ピストンロッド
22 ブラケット
24 排気口
26 排気機構
28 下部電極
30 上部電極
32 保持部
34 支持部
36 開口
38 絶縁部材
40 高周波電源
42 テーブル
44 流路
46 吸引源
48 冷却流路
50 冷媒導入路
52 冷媒循環機構
54 冷媒排出路
56 ガス噴出部
58 支持部
60 開口
62 絶縁部材
64 高周波電源
66 昇降機構
68 支持アーム
70 噴出口
72 流路
74 流路
76 SF供給源
78 C供給源
80 制御装置

Claims (3)

  1. 格子状の分割予定ラインで区画された表面側の複数の領域にデバイスが形成されたウェーハを個々のデバイスチップに分割するウェーハの分割方法であって、
    ウェーハの裏面側に保護部材を配設する保護部材配設ステップと、
    ウェーハの表面側の該分割予定ラインを除く全部又は一部の領域にレジスト膜を被覆する表面側被覆ステップと、
    該表面側被覆ステップが実施されたウェーハにプラズマエッチングを実施し、ウェーハの表面側に該分割予定ラインに沿って断面形状がV字状の表面V溝を形成する表面V溝形成ステップと、
    ウェーハの表面側に保護部材を配設する表面保護ステップと、
    ウェーハの裏面側の保護部材を剥離する保護部材剥離ステップと、
    ウェーハの裏面側の該分割予定ラインに対応する領域を除く全部又は一部の領域にレジスト膜を被覆する裏面側被覆ステップと、
    該裏面側被覆ステップが実施されたウェーハにプラズマエッチングを実施し、ウェーハの裏面の該分割予定ラインに対応した領域に断面形状がV字状の裏面V溝を形成する裏面V溝形成ステップと、
    該表面V溝形成ステップ及び該裏面V溝形成ステップを実施した後に、形成された該表面V溝の溝底又は該裏面V溝の溝底にプラズマエッチングを実施して、該表面V溝の溝底と該裏面V溝の溝底とを連通させる該表面V溝及び該裏面V溝の最大幅より狭い細溝を形成する細溝形成ステップと、を備えることを特徴とするウェーハの分割方法。
  2. 前記V溝形成ステップ及び前記裏面V溝形成ステップでは、SFを用いるプラズマエッチングを実施し、
    前記細溝形成ステップでは、Cを用いる保護膜の形成と、SFを用いるプラズマエッチングとを繰り返し実施して前記細溝を形成することを特徴とする請求項1記載のウェーハの分割方法。
  3. 前記ウェーハの表面の面方位は、(100)であることを特徴とする請求項1又は請求項2記載のウェーハの分割方法。
JP2014005542A 2014-01-16 2014-01-16 ウェーハの分割方法 Pending JP2015133460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014005542A JP2015133460A (ja) 2014-01-16 2014-01-16 ウェーハの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005542A JP2015133460A (ja) 2014-01-16 2014-01-16 ウェーハの分割方法

Publications (1)

Publication Number Publication Date
JP2015133460A true JP2015133460A (ja) 2015-07-23

Family

ID=53900443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005542A Pending JP2015133460A (ja) 2014-01-16 2014-01-16 ウェーハの分割方法

Country Status (1)

Country Link
JP (1) JP2015133460A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构
JP2018137483A (ja) * 2018-05-23 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
JP2018137266A (ja) * 2017-02-20 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
CN112542382A (zh) * 2019-09-04 2021-03-23 株式会社东芝 半导体装置的制造方法以及半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61149316A (ja) * 1984-12-24 1986-07-08 株式会社豊田中央研究所 圧力センサウエハの切断方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61149316A (ja) * 1984-12-24 1986-07-08 株式会社豊田中央研究所 圧力センサウエハの切断方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137266A (ja) * 2017-02-20 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构
JP2018137483A (ja) * 2018-05-23 2018-08-30 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
CN112542382A (zh) * 2019-09-04 2021-03-23 株式会社东芝 半导体装置的制造方法以及半导体装置
CN112542382B (zh) * 2019-09-04 2024-04-09 株式会社东芝 半导体装置的制造方法以及半导体装置

Similar Documents

Publication Publication Date Title
JP6427236B2 (ja) 半導体ウェーハをプラズマ・ダイシングする方法及び装置
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
EP2956959B1 (en) Method for plasma dicing a semi-conductor wafer
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP2020501359A (ja) 半導体ウエハーをプラズマ・ダイシングするための方法および装置
CN106068548B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
JP6188587B2 (ja) ウェーハの分割方法
JP6388886B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法
JP2015220240A (ja) ウェーハの加工方法
JP6188589B2 (ja) ウェーハの分割方法
US10468303B2 (en) Device chip manufacturing method
US9583355B2 (en) Plasma processing apparatus and plasma processing method
JP2015133460A (ja) ウェーハの分割方法
US20230005792A1 (en) Method of manufacturing chips
JP2015220366A (ja) ウェーハの加工方法
US20140332497A1 (en) Plasma processing apparatus and plasma processing method
JP6161365B2 (ja) 被加工物のエッチング方法
JP6887125B2 (ja) 素子チップの製造方法
JP2018056486A (ja) マスクの形成方法及びウエーハの加工方法
JP2022021712A (ja) ウェーハの加工方法
JP2015103568A (ja) 被加工物のエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180206