TWI792230B - 基片的低溫蝕刻方法及其裝置 - Google Patents

基片的低溫蝕刻方法及其裝置 Download PDF

Info

Publication number
TWI792230B
TWI792230B TW110110010A TW110110010A TWI792230B TW I792230 B TWI792230 B TW I792230B TW 110110010 A TW110110010 A TW 110110010A TW 110110010 A TW110110010 A TW 110110010A TW I792230 B TWI792230 B TW I792230B
Authority
TW
Taiwan
Prior art keywords
temperature
etching
substrate
low
gas
Prior art date
Application number
TW110110010A
Other languages
English (en)
Other versions
TW202141622A (zh
Inventor
圖強 倪
杜若昕
Original Assignee
大陸商中微半導體設備(上海)股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備(上海)股份有限公司 filed Critical 大陸商中微半導體設備(上海)股份有限公司
Publication of TW202141622A publication Critical patent/TW202141622A/zh
Application granted granted Critical
Publication of TWI792230B publication Critical patent/TWI792230B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明公開了一種基片的低溫蝕刻方法,所述基片包括介質材料,所述方法包括:a)將基片放置在一腔體的基座上,所述基座包括其中具有流動的冷卻劑的冷卻通道,b)通過冷卻劑將基片冷卻到一冷卻溫度,所述冷卻溫度小於等於-20℃,c)向所述腔體通入蝕刻氣體以生產等離子體,蝕刻基片的介質材料,所述蝕刻氣體包括鹵素族單質或其化合物氣體。本發明還公開了一種使用上述方法的蝕刻裝置。

Description

基片的低溫蝕刻方法及其裝置
本發明涉及等離子體處理方法,特別涉及一種低溫蝕刻介質的方法及裝置。
在製造半導體元件時,一種經常實行的步驟是在介質層中形成柱形結構。這種情況包括但不限於諸如動態存取隨機記憶體(DRAM)和3D NAND結構的記憶體應用。例如,可以蝕刻被蝕刻層以形成記憶體的孔或線或其他特徵。可以通過蝕刻單個二氧化矽(SiO2)堆疊以在(DRAM)中形成電容器來形成一些半導體元件。也可以通過蝕刻交替的二氧化矽(氧化物)和氮化矽(氮化物)(ONON)或交替的二氧化矽和多晶矽的雙層堆疊來形成其他半導體元件。隨著半導體製程的發展,元件的尺寸變得越來越小、堆疊高度越來越高,即被蝕刻特徵的深寬比越來越大,蝕刻極高深寬比結構的製程挑戰也越來越嚴峻,包括能蝕刻的最大深度、頂部/底部關鍵尺寸比例、弓形尺寸控制、形貌扭曲度、變形度等。
一方面,本發明提供了一種基片的低溫蝕刻方法,該基片包括介質材料,該方法包括:將基片放置在一腔體的基座上,所述基座包括其中具有流動的冷卻劑的冷卻通道;通過冷卻劑將基片冷卻到一冷卻溫度,所述冷卻溫度小於等於-20℃;向所述腔體通入蝕刻氣體以生產等離子體,蝕刻基片的介質材料,所述蝕刻氣體包括鹵素族或其化合物氣體。
較佳地,所述冷卻劑的溫度小於等於-30℃。
較佳地,所述蝕刻氣體包括下列氣體中的至少一種:F2、Cl2、HBr、NF3、SF6、CBrF3
較佳地,所述冷卻溫度比所述蝕刻氣體的冷凝溫度高10℃-30℃。
較佳地,所述冷卻溫度比所述蝕刻氣體的冷凝溫度高20℃。
較佳地,所述蝕刻氣體包括Cl2,並且所述冷卻溫度是-20℃至-40℃。
較佳地,所述蝕刻氣體包括下列氣體中的至少一種:NF3、SF6、CBrF3,並且所述冷卻溫度是-40℃至-60℃。
較佳地,所述蝕刻氣體包括下列氣體中的至少一種:HBr、NF3,並且所述冷卻溫度是-60℃至-80℃。
較佳地,所述蝕刻氣體還包括下列氣體中的至少一種:F2、CF4、O2、含H氣體。
較佳地,所述蝕刻氣體包括含H氣體,所述含H氣體包括CHF3或C3H2F6
較佳地,所述介質材料具有疊層結構,所述疊層結構包括氮化矽、碳化矽或二氧化矽中的至少一層。
較佳地,所述介質材料包括氮化矽層和二氧化矽層,其中氮化矽層和二氧化矽層交替設置。
較佳地,所述介質材料包括二氧化矽層和多晶矽層,其中二氧化矽層和多晶矽層交替設置。
較佳地,所述基片蝕刻後的深寬比大於50:1。
另一方面,本發明還提供了一種用於基片低溫蝕刻的裝置,所述基片包括介質材料,所述裝置包括:反應腔;基座,用於承載基片且其中包括用於容納流動的冷卻劑的冷卻通道;氣體進口,用於將蝕刻氣體導入反應腔;等離子源;和控制器,所述控制器被配置為:通過冷卻劑將基片冷卻到一冷卻溫度,所述冷卻溫度小於等於-20℃;向所述腔體通 入蝕刻氣體以生產等離子體,蝕刻基片的介質材料,所述蝕刻氣體包括鹵素族及其化合物氣體。
本發明利用鹵素族元素的強極性,將含F、Br等的單質或其化合物氣體作為蝕刻劑,在溫度低至略高於其冷凝點的溫度區間,利用反應物質在極低溫下對固體表面的高粘附性使之與被蝕刻固體表面的負電荷相結合從而產生導電性或者提供電荷遷移通道,可以極大改善電荷在被蝕刻特徵表面的積累,避免蝕刻過程中離子轟擊方向因側壁異性電荷積累而產生的偏轉從而提高最大蝕刻深度並改善蝕刻後的結構變形等問題。
10:氣體供應裝置
100:真空反應腔
105:反應腔側壁
110:基座
115:靜電卡盤
125:排氣泵
130:絕緣材料窗
140:電感線圈
145:源射頻功率源
146:射頻偏置功率源
150:氣體進口
160:等離子體
170:加熱器層
120,200:基片
201:匹配網路
202:襯底
204:疊層結構
206:圖案化掩模
212:二氧化矽層
214:氮化矽層
220:接觸孔
260:溫度控制器
270:冷卻通道
280:冷卻器
100~108:步驟
圖1示出了根據本方法的一個實施例的流程圖。
圖2A和2B示出了根據一個實施例的在蝕刻前和蝕刻後的基片200的示意性橫截面圖。
圖3示出了可用於本方法的一個實施例的等離子蝕刻裝置的示意圖。
為使本發明的內容更加清楚易懂,以下結合說明書附圖,對本發明的內容作進一步說明。當然本發明並不局限於該具體實施例,本領域內的通常知識者所熟知的一般替換也涵蓋在本發明的保護範圍內。
隨著3D NAND技術的發展,極高深寬比介質蝕刻所用到的偏壓射頻源的頻率越來越低,功率越來越大,製程時間越來越長,由此帶來的電荷積累問題也愈發嚴重。這是因為隨著偏壓的頻率降低以及功率增加,轟擊離子的能量也越大。在深孔或溝槽的蝕刻過程中,在加速電壓的作用下,這些帶正電的離子不斷轟擊孔或溝槽並在底部發生累積,而帶負電的電子卻並不能同樣定向地進入孔或溝槽(相反,與正離子相比電子的行為更加“各向同性”一些),於是隨著孔或溝槽的深度增加,正離子的累積現象就愈發嚴重,這被稱為“電子遮蔽”現象。眾所周知, 介質的電導率極低。被蝕刻的二氧化矽、氮化矽等材料以及在蝕刻過程中產生的氟碳聚合物等副產物都屬於介質材料,在現有的製程條件下積累的電荷難以遷移。電荷積累會導致深孔或溝槽的蝕刻速率隨其深度的增加而變慢,這也是導致其特徵形貌扭曲變形的原因之一。
低溫蝕刻為上述問題提供了一種解決方案。通常來說,低溫蝕刻指在溫度等於低於-20℃的環境下進行蝕刻的操作。低溫蝕刻可用於矽蝕刻或介質蝕刻。在矽蝕刻中,反應氣體與矽會自發地發生化學蝕刻以解吸附矽的副產物,諸如SiF4或SiCl2。而在介質蝕刻中,情況會有所不同。對於氮化矽,可利用氟化氮進行化學蝕刻;對於二氧化矽,不會進行典型的自發反應蝕刻,而主要利用離子蝕刻,並結合反應物以加速解吸附。通常來說,在低溫蝕刻的情況下,蝕刻矽成分時會使用諸如氟、氯、溴、碘等鹵族元素;在低溫蝕刻的情況下,蝕刻二氧化矽中的氧成分時會使用諸如碳、氫、硫、氮等元素;而在低溫蝕刻的情況下,蝕刻氮化矽中的氮元素時會使用諸如氫和氟等元素。
低溫蝕刻具有兩個特性。介質的自發化學蝕刻會被抑制,這對於高深寬比的接觸孔或溝槽的側壁具有積極的影響。並且,隨著溫度的下降,粘附係數會增加。粘附係數對於反應物和沉積物在何處以及如何產生起著重要的作用。
本發明採用極低溫蝕刻技術,利用極性很強的鹵素族及其化合物氣體自身以及/或者它們與被蝕刻材料反應生成的副產物在極低溫下產生導電性的特點,減輕高深比介質蝕刻的電荷積累問題。所述的鹵素族及其化合物氣體包括F2、Cl2、HBr、NF3、SF6、CBrF3等。由於這類物質中的F、Cl、Br具有強極性,在低溫下,由於粘附係數較常溫下高出許多,它們吸附於晶圓表面的被蝕刻材料及掩膜材料時,很容易與其表面的負電荷相結合成為可沿被蝕刻特徵側壁及底部移動的帶負電的粒子,當遇到轟擊被蝕刻特徵的正離子時,可以及時將其正電荷中和從而 減少電荷積累導致的特徵的變形或扭曲。更具體地,蝕刻時基片附近的溫度會冷卻到比上述鹵素族及其化合物氣體的冷凝溫度高大約10℃-30℃,從而在接觸孔的內側壁和底壁上形成一導電膜以減少電荷在這些地方的積累。
這種低溫技術可適用於以下結構的蝕刻:3D NAND中的多晶矽與氧化矽的疊層,氧化矽與氮化矽的疊層,DRAM中的記憶體等。這些結構的深寬比通常大於50:1。
這種方法既適用於電容耦合型等離子蝕刻裝置也適用於電感耦合型等離子蝕刻裝置。在極低溫度下,上述氣體的縱向蝕刻速率遠高於側向蝕刻速率,對側壁有保護作用,無需諸如C4F8、C4F6這類大量產生非揮發性聚合物的反應物的氣體的參與,因此無需很高的離子轟擊能量,在低至中等的離子能量轟擊下即可實現蝕刻。該方法也適用於其他類型的等離子蝕刻裝置,如電子迴旋共振式等離子蝕刻裝置。
圖1示出了根據本方法的一個實施例的流程圖。在該實施例中,基片被放置在等離子反應腔中(步驟100)。該基片包括襯底以及在襯底上的介質材料,介質材料包括疊層結構。通過冷卻劑將基片冷卻到一冷卻溫度(步驟102)。將蝕刻氣體通入反應腔(步驟104)。在反應腔中點燃等離子體(步驟106)。蝕刻基片(步驟108)。基片上具有圖案化掩膜以進行選擇性蝕刻。
圖2A和2B示出了根據一個實施例的在蝕刻前和蝕刻後的基片200的示意性橫截面圖。在示例性實施例中,將基片200放置在反應腔中的基座上方(步驟100)。在該實施例中,基片200包括襯底202以及位於襯底202上方的疊層結構204。疊層結構204上方具有圖案化掩模206。在該示例中,一層或多層可以設置在襯底202和疊層結構204之間或者在疊層結構204和圖案化掩模206之間。在該示例中,圖案化掩模206是含碳的圖案化掩模,例如無定形碳。該實施例在疊層結構204上方或圖案化 掩模206上方不具有含矽的圖案化掩模。在該示例中,圖案化掩模圖案提供了用於高深寬比接觸孔的掩模特征。在一些實施例中,在將基片200放置在反應腔中之前形成掩模特征。在其他實施例中,在基片200位於反應腔中的同時形成掩模特征。在該實施例中,疊層結構204是由二氧化矽層212和氮化矽層214交替形成的結構(ONON)。在其他實施例中,該疊層結構204可以是由二氧化矽層和碳化矽層交替形成的結構,或者由二氧化矽層和多晶矽層交替形成的結構(OPOP)。也可以存在其他材料交替形成的結構,不以上述例舉為限。
在將基片200放入反應腔中之後,使用冷卻劑溫度低於-20℃的冷卻劑冷卻基片200(步驟102)。將蝕刻氣體流入反應腔(步驟104)。在該實施例中,蝕刻氣體是鹵素族或其化合物氣體,例如NF3。在該實施例中,提供3至70毫托的壓力。蝕刻氣體形成蝕刻的等離子體(步驟106)。這可以通過提供頻率為60MHz,功率為100至5000W的RF源來實現。基片200暴露於等離子體中。提供幅度至少約為400伏的偏壓。在該實施例中,通過RF偏壓源向ESC提供頻率為400kHz,功率為1kW至10kW的高偏壓。該偏壓使離子加速轟擊基片200,引起選擇性蝕刻。等離子體保持100至3000秒,以蝕刻二氧化矽層212和氮化矽層214。相對於含碳圖案化掩模206在疊層結構204中產生高深寬比蝕刻特徵。在蝕刻完成之後,可以在基片200上執行其他製程。然後從反應腔移除基片200。在另一個實施例中,源功率電源的頻率是13.56MHz,偏壓功率源的頻率是400KHz或2MHz或13.56MHz,它們的功率範圍是500W至10KW。
圖2B是根據一個實施例在蝕刻後的基片200的示意性橫截面圖。蝕刻後的接觸孔220是高深寬比接觸孔。較佳地,高深寬比接觸孔220的高度與關鍵尺寸(CD)寬度的深寬比大於30:1,在該實施例中,CD在接觸孔的頂部測量。其他實施例的深寬比可以大於50:1。蝕刻製 程能夠相對於圖案化掩膜206選擇性地蝕刻二氧化矽層212和氮化矽層214,在蝕刻高深寬比接觸孔時該選擇比可大於5:1。由此產生的接觸孔可減少了彎曲、碗狀、寬口和錐形等特徵。另外,該實施例允許使用含碳圖案化掩模,例如無定形碳,而不需要諸如多晶矽的含矽掩模。不採用含矽掩模可降低成本和缺陷。通過聚合物沉積可提供側壁保護。聚合物沉積由碳和氧氣的濃度來控制,其中較高濃度的碳增加側壁沉積,較高濃度的氧消耗沉積的聚合物。同時,較高的氧濃度也增加了掩模的消耗。
在一些實施例中,為了使基片冷卻到低於-20℃的溫度,冷卻劑被冷卻至低於-30℃的溫度。在其他實施例中,冷卻劑被冷卻至在-30℃至-100℃之間的溫度。在其他實施例中,冷卻劑被冷卻至-40℃至-100℃之間的溫度。在一些實施例中,冷卻劑被冷卻至在-30℃至-200℃之間的溫度。在說明書和申請專利範圍中,基片被冷卻到“冷卻溫度”被定義為基片在低於-20℃的溫度下進行蝕刻,使得待蝕刻基片周圍的蝕刻氣體的溫度也低於-20℃。較佳地,基片在低於-40℃的冷卻溫度下進行蝕刻,更優選地,基片在低於-60℃的冷卻溫度下進行蝕刻。在另一些實施例中,基片可在低於-100℃的冷卻溫度下進行蝕刻。通常,在低溫下進行蝕刻在具有上述範圍之一的溫度下進行蝕刻。在一些實施例中,在操作期間的某個時段,在低溫下的操作將基片200冷卻至低於-20℃的冷卻溫度。在其他實施例中,在整個操作期間,在低溫下的操作將基片200保持在低於-20℃的冷卻溫度。顯然,由於熱傳導的作用,冷卻劑的溫度比基片的冷卻溫度更低。
在一些實施方案中,蝕刻氣體包含F2、Cl2、HBr、NF3、SF6、CBrF3中的一種或多種。在一個實施例中,蝕刻氣體是Cl2與CF4、O2以及含氫碳氟氣體(諸如CHF3、C3H2F6等)等結合。其中,Cl2的溫度在-20℃至-40℃之間。該溫度比蝕刻氣體的冷凝溫度高約20℃,使得在接 觸孔的孔壁和孔底形成帶負電的導電膜以中和轟擊基片所積累的正離子。在另一個實施例中,蝕刻氣體是NF3、SF6、CBrF3中的至少一種與O2以及含氫碳氟氣體(諸如CHF3等)等結合,其中,NF3、SF6、CBrF3的溫度在-40℃至-60℃之間。在另一個實施例中,蝕刻氣體是HBr、NF3中的至少一種與含氫碳氟氣體(諸如CHF3等)結合,其中,HBr、NF3的溫度在-40℃至-60℃之間。在其他實施例中,蝕刻氣體還包括下列氣體中的至少一種:F2、CF4、O2、含H氣體。其中,含H氣體包括CHF3或C3H2F6
在製造3D NAND記憶體件時,可以蝕刻ONON疊層結構以形成諸如接觸孔或溝槽的特徵。其他實施例可以用於DRAM電容器的蝕刻。其他實施例可用於蝕刻二氧化矽和多晶矽疊層結構(OPOP)。其他實施例提供大於20微米的蝕刻深度。在其他實施例中,蝕刻深度大於3微米。在一個實施例中,在單個蝕刻步驟中蝕刻至少96層的二氧化矽和氮化矽疊層結構。另外,接觸孔較佳地具有大於30:1的深寬比。
在上述實施例中,使用幅度為200伏的偏壓。已經發現,幅度為1000伏的偏壓將提供改進的蝕刻。而具有2000伏的偏壓將提供進一步改善的蝕刻。較高的偏壓將產生更高的深寬比蝕刻。
在一些實施例中,液氮用作冷卻劑,其流過基座中的冷卻通道以冷卻基片。在其他實施例中,也可使用其他冷卻劑進行基片冷卻。
圖3示出了可用於一個實施例的等離子蝕刻裝置的示意圖。該蝕刻裝置是電感耦合型等離子蝕刻裝置,包括真空反應腔100,真空反應腔100包括由金屬材料製成的大致為圓柱形的反應腔側壁105,反應腔側壁105上方設置絕緣材料窗130,絕緣材料窗130上方設置有電感線圈140,電感線圈140連接源射頻功率源145。較佳地,在絕緣材料窗130和電感線圈140之間可以設置加熱器層170。反應腔側壁105靠近絕緣材料窗130的一端設置氣體進口150,氣體進口150連接氣體供應裝置10。在真空反 應腔100的下游位置設置一基座110,基座110上放置靜電卡盤115用於對基片120進行支撐和固定。真空反應腔100的下方還設置一排氣泵125,用於將反應副產物排出真空反應腔100內。
在處理製程開始前,將基片120傳送到基座110上方的靜電卡盤115上固定,氣體供應裝置10中的反應氣體經過氣體進口150進入真空反應腔100,然後對電感線圈140施加源射頻功率源145。在傳統技術中,電感耦合線圈為多圈的線圈結構,源射頻功率源145輸出的高頻交變電流流經耦合線圈後會產生穿過絕緣材料窗130的變化磁場,該變化磁場又會在真空反應腔100內產生變化的電場,從而使得腔內的反應氣體被電離產生等離子體160。在等離子體蝕刻製程中,源射頻功率源145施加到電感線圈140上,主要用於控制等離子體解離或等離子體密度,射頻偏置功率源146通過匹配網路201將偏置功率施加到基座110上,偏置功率源的作用在於控制離子能量及其能量分佈。
冷卻器280連接到基座110中的冷卻通道270,向冷卻通道270提供諸如液氮之類的冷卻液以冷卻上方的基片120。溫度控制器260連接到冷卻器280。在其他實施例中,還可使用其他類型的等離子蝕刻裝置,如電容耦合型等離子蝕刻裝置、電子迴旋共振型等離子蝕刻裝置等。
雖然本發明已以較佳實施例揭示如上,然所述諸多實施例僅為了便於說明而舉例而已,並非用以限定本發明,本領域的通常知識者在不脫離本發明精神和範圍的前提下可作若干的改動與潤飾,本發明所主張的保護範圍應以申請專利範圍所述為原則。
100~108:步驟

Claims (13)

  1. 一種基片的低溫蝕刻方法,該基片包括一介質材料,該低溫蝕刻方法包括下列步驟:a)將該基片放置在一腔體的一基座上,該基座包括其中具有流動的冷卻劑的一冷卻通道;b)通過一冷卻劑將該基片冷卻到一冷卻溫度,該冷卻溫度小於等於-20℃;以及c)向該腔體通入一蝕刻氣體以生產等離子體,蝕刻基片的介質材料,該蝕刻氣體包括鹵素族單質或其化合物氣體;其中,該蝕刻氣體包括下列氣體中的至少一種:F2、Cl2、HBr、NF3、SF6、CBrF3;其中,該冷卻溫度比該蝕刻氣體的冷凝溫度高10℃-30℃。
  2. 根據請求項1所述的方法,其中,該冷卻劑的溫度小於等於-30℃。
  3. 根據請求項1所述的低溫蝕刻方法,其中,該冷卻溫度比該蝕刻氣體的冷凝溫度高20℃。
  4. 根據請求項1所述的低溫蝕刻方法,其中,該蝕刻氣體包括Cl2,並且該冷卻溫度是-20℃至-40℃。
  5. 根據請求項1所述的低溫蝕刻方法,其中,該蝕刻氣體包括下列氣體中的至少一種:NF3、SF6、CBrF3,並且該冷卻溫度是-40℃至-60℃。
  6. 根據請求項1所述的低溫蝕刻方法,其中,該蝕刻氣體包括下列氣體中的至少一種:HBr、NF3,並且該冷卻溫度是-60℃至-80℃。
  7. 根據請求項4-6中任一項所述的低溫蝕刻方法,其中,該蝕刻氣體還包括下列氣體中的至少一種:F2、CF4、C2F6、O2、含H氣體。
  8. 根據請求項7所述的低溫蝕刻方法,其中,該蝕刻氣體包括含H氣體,該含H氣體包括CHF3或C3H2F6
  9. 根據請求項1所述的低溫蝕刻方法,其中,該介質材料具有一疊層結構,該疊層結構包括氮化矽、碳化矽或二氧化矽中的至少一層。
  10. 根據請求項1所述的低溫蝕刻方法,其中,該介質材料包括氮化矽層和二氧化矽層,其中氮化矽層和二氧化矽層交替設置。
  11. 根據請求項1所述的低溫蝕刻方法,其中,該介質材料包括二氧化矽層和多晶矽層,其中二氧化矽層和多晶矽層交替設置。
  12. 根據請求項1所述的低溫蝕刻方法,其中,該基片蝕刻後的深寬比大於50:1。
  13. 一種用於基片低溫蝕刻的裝置,該基片包括一介質材料,該裝置包括:一反應腔;一基座,用於承載該基片且其中包括用於容納流動的一冷卻劑的一冷卻通道;一氣體進口,用於將一蝕刻氣體導入該反應腔;一等離子源;和一控制器,該控制器被配置為:通過該冷卻劑將該基片冷卻到一冷卻溫度,該冷卻溫度小於等於-20℃;向該反應腔通入該蝕刻氣體以生產等離子體,蝕刻該基片的介質材料,該蝕刻氣體包括鹵素族及其化合物氣體;其中,該冷卻溫度比該蝕刻氣體的冷凝溫度高10℃-30℃。
TW110110010A 2020-04-27 2021-03-19 基片的低溫蝕刻方法及其裝置 TWI792230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010345284.3A CN113643973A (zh) 2020-04-27 2020-04-27 一种低温刻蚀的方法及装置
CN202010345284.3 2020-04-27

Publications (2)

Publication Number Publication Date
TW202141622A TW202141622A (zh) 2021-11-01
TWI792230B true TWI792230B (zh) 2023-02-11

Family

ID=78415096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110010A TWI792230B (zh) 2020-04-27 2021-03-19 基片的低溫蝕刻方法及其裝置

Country Status (2)

Country Link
CN (1) CN113643973A (zh)
TW (1) TWI792230B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130109190A1 (en) * 2011-10-27 2013-05-02 Thorsten Lill Pulsed plasma with low wafer temperature for ultra thin layer etches
US20180182777A1 (en) * 2016-12-27 2018-06-28 Applied Materials, Inc. 3d nand high aspect ratio structure etch
TW201901794A (zh) * 2017-03-30 2019-01-01 美商蘭姆研究公司 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548414B2 (en) * 1999-09-14 2003-04-15 Infineon Technologies Ag Method of plasma etching thin films of difficult to dry etch materials
JP4701691B2 (ja) * 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
CN202616186U (zh) * 2012-03-23 2012-12-19 中微半导体设备(上海)有限公司 一种电感耦合式等离子体刻蚀室
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130109190A1 (en) * 2011-10-27 2013-05-02 Thorsten Lill Pulsed plasma with low wafer temperature for ultra thin layer etches
US20180182777A1 (en) * 2016-12-27 2018-06-28 Applied Materials, Inc. 3d nand high aspect ratio structure etch
TW201901794A (zh) * 2017-03-30 2019-01-01 美商蘭姆研究公司 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑

Also Published As

Publication number Publication date
TW202141622A (zh) 2021-11-01
CN113643973A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
JP4488999B2 (ja) エッチング方法およびエッチング装置
JP3000717B2 (ja) ドライエッチング方法
JP4554461B2 (ja) 半導体装置の製造方法
US5935874A (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
US7049244B2 (en) Method for enhancing silicon dioxide to silicon nitride selectivity
JP4653603B2 (ja) プラズマエッチング方法
TWI760338B (zh) 用於高縱橫比結構之剝除方法
TW201403704A (zh) 半導體結構的形成方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
US20210050222A1 (en) Plasma etching method
TW521335B (en) Etching method for insulation film
CN104303274B (zh) 等离子体蚀刻方法及等离子体处理装置
US9748366B2 (en) Etching oxide-nitride stacks using C4F6H2
CN104347389A (zh) 等离子体刻蚀方法
TWI792230B (zh) 基片的低溫蝕刻方法及其裝置
JP6579786B2 (ja) プラズマエッチング方法
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
JP4577328B2 (ja) 半導体装置の製造方法
US20210005500A1 (en) Modulating film properties by optimizing plasma coupling materials
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JP3038984B2 (ja) ドライエッチング方法
US11404263B2 (en) Deposition of low-stress carbon-containing layers
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
JP2024007355A (ja) SiC半導体におけるトレンチプロファイル角度の制御