TW201901794A - 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑 - Google Patents

高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑 Download PDF

Info

Publication number
TW201901794A
TW201901794A TW107110179A TW107110179A TW201901794A TW 201901794 A TW201901794 A TW 201901794A TW 107110179 A TW107110179 A TW 107110179A TW 107110179 A TW107110179 A TW 107110179A TW 201901794 A TW201901794 A TW 201901794A
Authority
TW
Taiwan
Prior art keywords
substrate
feature
etching
iodine
reactants
Prior art date
Application number
TW107110179A
Other languages
English (en)
Inventor
艾瑞克 Ａ 哈得森
法蘭西斯 斯隆 羅伯茨
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201901794A publication Critical patent/TW201901794A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本揭露內容提供在基板中蝕刻特徵部的方法及設備。特徵部可受蝕刻於介電材料中，該介電材料可以材料之堆疊加以設置。基板可利用低溫及特定類別的反應物加以蝕刻。在諸多範例中，基板可在約-20°C或更低的溫度下，利用包含至少一反應物的反應物混合物加以蝕刻，該至少一反應物係含碘氟碳化合物、含碘氟化物、含溴氟碳化合物、含硫反應物、或另一選擇組之反應物的其中一者。在諸多實施例中，低處理溫度與特定反應物之組合導致非常有效的弓形度控制。

Description

高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑
本文中的某些實施例相關於在半導體基板上的介電材料中形成蝕刻特徵部的方法及設備。所揭露之實施例可利用某些技術，以在蝕刻特徵部的側壁上沉積鈍化材料，從而容許蝕刻發生於高深寬比的情形中。
半導體元件的製造期間所頻繁採用的一製程係在介電材料中形成蝕刻圓柱。如此之製程可能發生的例示性情形包含但不限於例如DRAM及3D NAND結構的記憶體應用。當半導體產業進步且元件尺寸變得越來越小時，如此之圓柱變得越來越難以用均勻的方式蝕刻，對於具有窄寬度及/或高深度的高深寬比圓柱而言尤其如此。
在所揭露之實施例的一實施態樣中提供在包含介電材料的基板中蝕刻特徵部的方法，該方法包含：(a)在腔室中的基板固持器中接收基板，該基板固持器包含用以冷卻基板的冷卻器；(b)藉由使冷卻器冷卻至約-20°C或更低的溫度而使基板冷卻；(c)使反應物之混合物流入至腔室中、從反應物之混合物產生電漿、以及蝕刻基板的介電材料，以在基板中形成特徵部，其中反應物之混合物包含選自由以下者組成之群組的至少一反應物：含碘氟碳化合物、含溴氟碳化合物、含碘氟化物、碘化氫(HI)、溴化氫(HBr)、一溴化碘(IBr)、六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、羰基硫化物(COS)、四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、及八氟丙烷 (C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、及五氟乙烷(C2 HF5 )。
在一些實施例中，反應物之混合物包括含碘氟碳化合物，且該含碘氟碳化合物係選自由以下者組成的群組：三氟甲基碘化物(CF3 I)、碘五氟乙烷(C2 IF5 )、二碘四氟乙烷(C2 I2 F4 )、及五氟乙基碘化物(C2 F5 I)。在一些如此之實施例中，含碘氟碳化合物係CF3 I。在一些情形中，基板可藉由使冷卻器冷卻至約-60°C或更低的溫度而被冷卻。
在一實施例中，反應物之混合物包含選自由以下者組成之群組的至少一反應物：一溴化碘(IBr)、及溴化氫(HBr)。在一些如此之實施例中，基板可藉由使冷卻器冷卻而冷卻至約-60°C或更低的溫度。在一些實施例中，反應物之混合物包括含溴氟碳化合物，且其中該含溴氟碳化合物係選自由以下者組成的群組：溴五氟乙烷(C2 BrF5 )、溴三氟甲烷(CF3 Br)、三溴三氟乙烷(C2 Br3 F3 )、及二溴四氟乙烷(C2 Br2 F4 )。在一特定的實施例中，含溴氟碳化合物係C2 BrF5 。在一些如此之實施例中，基板係藉由使冷卻器冷卻至約-40°C或更低的溫度而被冷卻。
在諸多實施例中，反應物之混合物包含選自由以下者組成之群組的至少一反應物：四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、及八氟丙烷(C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、及五氟乙烷(C2 HF5 )。在一些實施例中，反應物之混合物包含選自由以下者組成之群組的至少一反應物：六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、及羰基硫化物(COS)。在一些實施例中，反應物之混合物更包括不含碘、溴、或硫的氟碳化合物及/或氫氟碳化合物。在該等或其他實施例中，反應物之混合物可包含選自由以下者組成之群組的至少一含碘氟化物：一氟化碘(IF)、三氟化碘(IF3 )、五氟化碘(IF5 )、及七氟化碘(IF7 )。
在某些實施例中，基板係在二或更多不同組的反應條件下受蝕刻，該二或更多不同組的反應條件在選自由以下者組成之群組的至少一變數方面不同：冷卻器溫度、基板溫度、反應物之混合物進入腔室的流速、腔室中之壓力、及用以產生電漿的功率。例如，不同組的反應條件在冷卻器溫度方面可不同，使得基板係在二或更多不同溫度下受蝕刻。在一實施例中，在蝕刻期間，冷卻器達到介於約-100°C與約-20°C之間的溫度。
基板的介電材料可包括矽氧化物層，其中矽氧化物層與多晶矽層交替。在一些情形中，基板的介電材料包括矽氧化物層及矽氮化物層，其中矽氧化物層與矽氮化物層交替。在該等或其他實施例中，特徵部係被蝕刻成至少約5:1的最終深寬比。在諸多實施例中，保護性膜在蝕刻期間形成於特徵部的側壁上，其中當特徵部於基板中在垂直方向上受到蝕刻時，該保護性膜防止或減緩特徵部的橫向蝕刻。
在所揭露之實施例的另一實施態樣中提供在包含介電材料的基板中蝕刻特徵部的設備，該設備包含：反應腔室；基板支撐件，其包含用以使基板冷卻的冷卻器；入口，用以導入製程氣體至反應腔室；出口，用以將材料從反應腔室移除；電漿源；以及控制器，該控制器包含用於以下者的可執行指令：(a)在基板固持器中接收基板；(b)藉由使冷卻器冷卻至約-20°C或更低的溫度而將基板冷卻；以及(c)使反應物之混合物流入至腔室中、利用電漿源從反應物之混合物產生電漿、以及蝕刻基板的介電材料，以在基板中形成特徵部，其中反應物之混合物包含選自由以下者組成之群組的至少一反應物：含碘氟碳化合物、含溴氟碳化合物、含碘氟化物、碘化氫(HI)、溴化氫(HBr)、一溴化碘(IBr)、六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、羰基硫化物(COS)、四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、及八氟丙烷(C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、五氟乙烷(C2 HF5 )。
該等及其他特徵將於以下參考相關圖示加以描述。
在本申請案中，用語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」、及「部分製造積體電路」係可互換使用。具有該領域普通知識者將理解，用語「部分製造積體電路」可指處於其上積體電路製造之許多階段的任何者期間的矽晶圓。半導體元件產業中所使用之晶圓或基板典型地具有200mm、或300mm、或450mm的直徑。以下詳細說明假設實施例係在晶圓上實施。然而，實施例並不如此受限。工件可具有諸多形狀、尺寸、及材料。除了半導體晶圓之外，可利用所揭露實施例之優點的其他工件還包含諸多物件，例如印刷電路板、磁性記錄媒體、磁性記錄感測器、鏡、光學元件、微機械裝置及類似者。
在以下描述內容中，提出許多具體的細節，以提供對所呈現之實施例的透徹理解。所揭露之實施例可在沒有該等具體細節的一些或全部者的情況下實行。在其他情形中，已熟知的製程操作並未作詳細描述，以免不必要地模糊所揭露之實施例。儘管所揭露實施例將結合具體的實施例加以描述，但吾人將理解其並非意圖限制所揭露之實施例。I. 在介電材料中蝕刻高深寬比特徵部的技術
某些半導體元件的製造涉及將特徵部蝕刻至介電材料或複數介電材料中。介電材料可為單層材料或材料之堆疊。在一些情形中，堆疊包含介電材料的交替疊層(例如，矽氮化物及矽氧化物)。例示性蝕刻特徵部係可具有高深寬比的圓柱。當如此之特徵部的深寬比持續增加時，將特徵部蝕刻至介電材料中越來越具有挑戰性。高深寬比特徵部之蝕刻期間產生的一問題係不均勻的蝕刻輪廓。換言之，特徵部並非按照垂直向下的方向蝕刻。取而代之的，特徵部的側壁通常呈弓形，使得蝕刻特徵部的中部比特徵部的頂部及/或底部更寬(亦即，更進一步受到蝕刻)。靠近特徵部之中部的如此之過度蝕刻可能導致其餘材料之受損的結構完整性及/或電子完整性。特徵部之向外弓曲的部分可能佔總特徵部深度的相對小部分，或相對較大部分。特徵部向外弓曲的部分為特徵部之臨界尺寸(CD, critical dimension)的最大值所在之處。臨界尺寸對應於給定位置處之特徵部的直徑。通常期望特徵部的最大值CD與特徵部中其他位置(例如，特徵部的底部處或附近)處的CD大約相同。
在不受任何理論或作用機制限制的情況下，吾人相信，圓柱或其他特徵部之中部處的過度蝕刻至少部分地因為圓柱之側壁未受到(避開蝕刻之)充分保護而發生。習知的蝕刻化學成分利用氟碳化合物蝕刻劑，以在介電材料中形成圓柱。氟碳化合物蝕刻劑係藉由電漿曝露加以激發，這導致形成包含例如CF、CF2 、及CF3 之諸多的氟碳化合物碎片。反應性氟碳化合物碎片在可藉由直接電漿曝露或離子射束所提供之離子的輔助下，將特徵部(例如，圓柱)之底部處的介電材料蝕掉。其他的氟碳化合物碎片係沉積於所蝕刻之圓柱的側壁上，從而形成保護性聚合物側壁塗層。如此之保護性側壁塗層有助於相較於特徵部的側壁，優先地在特徵部的底部處進行蝕刻。在無如此之側壁保護的情況下，特徵部開始呈現不均勻的輪廓，其中在側壁保護不足之處具有較寬的蝕刻/圓柱寬度。
在高深寬比特徵部中達成側壁保護尤其困難。如此之困難的一個原因係既有之基於氟碳化合物的製程無法在所蝕刻之圓柱深處形成保護性聚合物側壁塗層。圖1呈現在塗佈有圖案化遮罩層106之材料103中所蝕刻之特徵部102的圖示。材料103通常包含介電材料，且可包含如本文中所述之材料的堆疊。雖然以下討論內容有時提及圓柱，但概念亦適用於例如橢圓形、凹槽、長方形、及其他多邊形的其他特徵部形狀。保護性聚合物側壁塗層104係集中於特徵部102的頂部附近。Cx Fy 化學成分提供用以垂直蝕刻圓柱的(複數)蝕刻反應物、及形成保護性聚合物側壁塗層104的(複數)反應物。因為保護性聚合物側壁塗層104不延伸至圓柱深處(亦即，在側壁上沒有充分的沉積物)，故特徵部102的中部變得比特徵部102的頂部更寬。特徵部102之較寬的中部稱為弓部105。弓部在數值上可利用弓部區域(相對較寬的區域)處之特徵部臨界尺寸與弓部區域下方之特徵部臨界尺寸之間的比較加以描述。弓部在數值上可利用距離(例如，特徵部之最寬部分處的臨界尺寸減弓部下方之特徵部最窄部分處的臨界尺寸)的形式加以表示、或利用比率/百分比(特徵部之最寬部分處的臨界尺寸除以弓部下方之特徵部最窄部分處的臨界尺寸)的形式加以表示。如此之弓部105及相關的非均勻蝕刻輪廓係不樂見的。由於如此類型之蝕刻製程中所經常使用的高離子能量，故在蝕刻具有高深寬比的圓柱時，經常產生弓部。在一些應用中，甚至在低約5之深寬比的情形中，產生弓部。如此，習知的氟碳化合物蝕刻化學成分通常係受限於在介電材料中形成相對低深寬比的圓柱。一些現代應用要求具有比利用習知蝕刻化學成分可達成者更高之深寬比的圓柱。II. 脈絡及應用
在本文中的諸多實施例中，特徵部係被蝕刻於表面上具有介電材料的基板(通常為半導體晶圓)中。蝕刻製程大致上係基於電漿的蝕刻製程。整體特徵部形成製程可按階段發生：一階段旨在蝕刻介電材料，且另一階段旨在於不實質上蝕刻介電材料的情形下，形成保護性側壁塗層。保護性側壁塗層使側壁鈍化，且保護特徵部免於被過度蝕刻(亦即，側壁塗層防止特徵部的橫向蝕刻)。可重複該等兩階段，直到特徵部被蝕刻至其最終深度。藉由循環該等兩階段，特徵部的直徑可於特徵部之整個深度範圍內加以控制，從而形成具有更均勻直徑/改善輪廓的特徵部。
一特徵部係基板之表面內的凹口。特徵部可具有許多不同的形狀，包含但不限於圓柱、橢圓形、長方形、方形、其他多邊形凹口、凹槽等。
深寬比係特徵部之深度對特徵部之臨界尺寸(經常為其寬度/直徑)的比值。例如，具有2μm深度及50 nm寬度的圓柱具有40:1的深寬比，經常被更簡單地表述為40。由於特徵部在該特徵部之深度的範圍內可能具有非均勻的臨界尺寸，故深寬比可能取決於其量測之位置而改變。例如，有時，蝕刻圓柱可具有比頂部及底部寬的中部。如此之較寬的中段如上所述可稱為弓部。基於圓柱頂部(亦即，頸部)處之臨界尺寸所量測的深寬比將比基於圓柱較寬中部/弓部處之臨界尺寸所量測的深寬比更大。如本文中所使用，除非另外說明，否則深寬比係基於靠近特徵部開口處的臨界尺寸加以量測。
透過所揭露之方法所形成的特徵部可為高深寬比特徵部。在一些應用中，高深寬比特徵部係以下者：具有至少約5、至少約10、至少約20、至少約30、至少約40、至少約50、至少約60、至少約80、或至少約100之深寬比的特徵部。透過所揭露之方法所形成之特徵部的臨界尺寸可約為200 nm或更小，例如約100 nm或更小、約50 nm或更小、或約20 nm 或更小。
在諸多情形中，於其中蝕刻特徵部的材料可為介電材料。例示性材料包含但不限於矽氧化物、矽氮化物、矽碳化物、氮氧化物、碳氧化物、碳氮化物、該等材料之摻雜形式(如摻雜有硼、磷等)、及該等材料之任何組合的疊層。特別的例示性材料包含SiO2 、SiN、SiON、SiOC、SiCN等的化學計量配方及非化學計量配方。在諸多情形中，受蝕刻之材料或複數材料亦可包含例如氫的其他元素。在一些實施例中，受蝕刻的氮化物及/或氧化物材料具有含氫的組成物。吾人應理解，如本文中所使用的矽氧化物材料、矽氮化物材料等包含如此之材料的化學計量形式及非化學計量形式，且如此之材料可如上所述具有所包含的其他元素。
所揭露之方法的一應用係在形成DRAM元件的過程中。在此情形中，特徵部可主要地蝕刻於矽氧化物中。基板亦可包含例如一、二、或更多層的矽氮化物。在一範例中，基板包含夾置於兩矽氮化物層之間的矽氧化物層，且矽氧化物層係厚約800~1200 nm之間，且一或更多的矽氮化物層係厚約300~400 nm。蝕刻特徵部可為具有介於約1~3 µm之間之最終深度(例如，介於約1.5~2 µm之間)的圓柱。圓柱可具有介於約20~50 nm之間的寬度，例如介於約25~30 nm之間。在蝕刻圓柱之後，可在其中形成電容器記憶單元。
所揭露之方法的另一應用係在形成垂直NAND(VNAND，亦稱為3D NAND)元件的過程中。在此情形中，於其中蝕刻特徵部的材料可具有重複的覆層結構。例如，材料可包含氧化物(如SiO2 )與氮化物(如SiN)的交替疊層、或氧化物 (如SiO2 )與多晶矽的交替疊層。交替疊層形成成對的材料。在一些情形中，對數可為至少約20、至少約30、至少約40、至少約60、或至少約70。氧化物層可具有介於約20~50 nm之間的厚度，例如介於約30~40 nm之間。氮化物或多晶矽層可具有介於約20~50 nm之間的厚度，例如介於約30~40 nm之間。蝕刻至交替疊層中的特徵部可具有介於約2~8 µm之間的深度，例如介於約3~5 µm之間。特徵部可具有介於約50~150 nm之間的寬度，例如介於約50~100 nm之間。III. 蝕刻製程
在諸多實施例中，蝕刻製程係反應性離子蝕刻製程，其涉及使化學蝕刻劑(通常透過噴淋頭)流入至反應腔室中、從(除其他者之外的)蝕刻劑產生電漿、及曝露基板至電漿。電漿使(複數)蝕刻劑化合物分離為中性物種及離子物種(例如，以CF、CF2 、及CF3 為例的帶電或中性材料)。在許多情形中，電漿係電容耦合電漿，但仍可酌情使用其他類型的電漿。電漿中的離子係導向至晶圓，並且在撞擊時將介電材料蝕掉。
可用以執行蝕刻製程的例示性設備包含可購自Lam Research Corporation of Fremont, CA之反應性離子蝕刻反應器的2300® FLEX™產品家族。此類型的蝕刻反應器係在以下美國專利中進一步加以說明，該等美國專利的每一者係整體併入於此，以供參考：美國專利第8,552,334號及美國專利第6,841,943號。
本文中所揭露的方法就蝕刻其上具有介電材料的半導體基板而言尤其有用。例示性介電材料包含矽氧化物、矽氮化物、矽碳化物、氮氧化物、碳氧化物、碳氮化物、該等材料之摻雜形式(如摻雜有硼、磷等)、及該等材料之任何組合的疊層。特別的例示性材料包含SiO2 、SiN、SiON、SiOC、SiCN等的化學計量配方及非化學計量配方。如上所述，受蝕刻之介電材料可包含多於一類型或多於一層的材料。在特定情形中，介電材料可設置於SiN與SiO2 的交替疊層、或多晶矽與SiO2 的交替疊層中。基板可具有定義待蝕刻特徵部之處的覆蓋遮罩層。在某些情形中，遮罩層係Si，且其可具有介於約500~1500 nm之間的厚度。在某些其他情形中，遮罩層可基於碳。
圖2A呈現在半導體基板中形成蝕刻特徵部之方法的流程。圖2B呈現描述符合圖2A之方法的特定例示性實施例的流程。圖2A及2B的方法在低基板溫度下，利用特定的反應物來達成高品質的蝕刻結果。圖2A及2B中所示的操作係相關於圖3加以描述，圖3顯示處於在半導體基板中形成下凹特徵部之蝕刻製程期間或之後的部分製造半導體基板。操作亦相關於顯示蝕刻設備之圖4A~4C、及顯示基板支撐件之一部分的圖5、及顯示圖表的圖6(圖6之圖表描繪黏附係數與溫度間的大致關係)加以描述。
參考圖2A，方法開始於將基板裝載至反應腔室中的操作201。一例示性反應腔室係於以下參考圖4A~4C加以描述。在一些情形中，基板可被裝載至例如靜電卡盤的基板支撐件中。在操作203，將基板冷卻至低溫。如本文中所使用，低溫是指約-20°C或更低的溫度。在一些情形中，低溫可介於特定範圍內，例如介於約-100°C與-20°C之間、或介於約-80°C與-20°C之間、或介於約-80°C與-30°C之間。在某些實施例中，基板可被冷卻至約-20°C或更低、或約-30°C或更低、或約-40°C或更低、或約-50°C或更低的溫度。在該等或其他情形中，基板可被冷卻至約-80°C或更高、或約-70°C或更高、或約-60°C或更高、或約-50°C或更高的溫度。理想的範圍將取決於諸多因素，包含但不限於所使用的化學成分、所蝕刻之特徵部的幾何結構、所蝕刻的材料等。如本文中其他位置處所提及，基板的溫度可藉由冷卻器加以控制。冷卻器的溫度可低於基板本身的溫度。在諸多範例中，冷卻器溫度低可低約-100°C，且基板本身的溫度可低約-80°C。
舉例而言，基板的溫度由於處理期間使基板表面加熱的電漿效應而難以量測。如本文中所使用，除非另外註明，否則基板的溫度意在表示基板固持器的溫度。如此之溫度亦可表示冷卻器溫度。基板固持器可利用諸多的加熱及冷卻機制而控制基板的溫度。
在一範例中，冷卻機制可涉及使冷卻流體流過基板支撐件中或鄰處的管道。在另一範例中，冷卻機制可涉及在低溫下，單一或混合冷媒於基板支撐件內的循環。在另一範例中，冷卻機制可涉及複數帕耳帖(Peltier)裝置，其可結合至基板支撐件中或與之相鄰。其中具有用以冷卻及/或加熱基板之複數帕耳帖裝置的一例示性基板支撐件係相關於圖5於以下進一步加以討論。在另一範例中，基板支撐件可包含位於該基板支撐件中或該基板支撐件上的一或更多低溫恆溫器，以達成冷卻。溫度受控制的基板支撐件係在2013年6月3日申請、且名為「TEMPERATURE CONTROLLED SUBSTRATE SUPPORT ASSEMBLY」的美國專利申請案第13/908,676號中進一步加以描述，其係整體併入於此，以供參考。低溫下的蝕刻方法係在2016年2月25日申請、且名為「ION BEAM ETCHING UTILIZING CRYOGENIC WAFER TEMPERATURES」的美國專利申請案第15/054,023號中進一步加以討論，其係整體併入於此，以供參考。在諸多實施例中，可設置二或更多冷卻機制。使用複數冷卻機制可容許基板溫度實質上更快地改變。
在不希望受限於理論或作用機制的情況下，吾人相信，低蝕刻溫度可用以調節諸多反應物及蝕刻期間出現之其他物種的黏附係數。黏附係數係用以描述吸附/黏附至表面之吸附物種(例如，原子或分子)的數目相較於相同時間段期間撞擊於表面上之物種總數目之比率的用語。符號Sc 有時係用以指代黏附係數。Sc 的數值係介於0(意味著無物種黏附)與1(意味著所有的撞擊物種皆黏附)之間。諸多因素影響黏附係數，包含撞擊物種的類型、表面溫度、表面覆蓋率、表面的結構性細節、表面的組成、及撞擊物種的動能。某些物種本質上比其他者更「粘」，使得該物種更有可能在每次該物種撞擊於表面上時吸附至表面上。該等較粘的物種具有較大的黏附係數(所有其他因素皆相同)，且相較於具有較低黏附係數的較不粘物種而言，更有可能吸附於下凹特徵部的入口附近。參考圖1，氟碳化合物物種(例如，利用習知蝕刻溫度之習知蝕刻製程中所採用者的該等氟碳化合物物種(其可形成聚合物側壁塗層))具有相對高的黏附係數，且因此變得集中於該等氟碳化合物物種首先撞擊於側壁上所在之處的特徵部102頂部附近。相較而言，具有較低黏附係數的物種較不可能在每次碰撞期間吸附(即使其撞擊於側壁之頂部附近的表面上亦然)，且因此具有到達特徵部底部的較大可能性。
另一方面，若黏附係數太低，則在弓部位置處可能具有不充分的保護性材料沉積物(類似於圖1之聚合物側壁塗層104)，尤其相較於特徵部的其他區域(例如，弓部區域下方的區域)而言亦然。在許多實施例中，期望形成保護性膜，使得該保護性膜在弓部將以其他方式形成的區域中相對較厚，且在該區域下方的區域中相對較薄(及/或不存在)。如此之保護性膜充當犧牲層，且確保在蝕刻期間，弓部區域的臨界尺寸相較於弓部區域下方的臨界尺寸不實質生長，從而導致更垂直的蝕刻輪廓。在相關物種的黏附係數不為過低時，如此之結果係可能的。
再者，相較於習知蝕刻溫度而言，諸多物種在電漿中的熱擴散在低蝕刻溫度下有所不同。溫度影響存在之每一物種的行為，且就不同的物種而言，作用可能不均勻。例如，吾人相信，熱擴散驅動較大的分子至較冷的表面。如此，藉由調節蝕刻溫度，可調節到達基板/特徵部之物種的相對平衡。
圖6概括地繪示黏附係數與溫度之間的關係。此圖表係針對解釋之目的而意圖表達黏附係數與溫度之間的反向關係。然而，吾人應理解，在大致反向關係之外，所顯示的關係未必準確。例如，雖然線601及602係直線/線性，但實際上，關係可能更複雜。通常，較高的基板溫度導致較低的黏附係數，且反之亦然。針對將沉積物定靶於弓部區域處之目的而言，Sc1 與Sc2 之間的灰色區域代表黏附係數的理想範圍。如此之理想範圍係基於上述考量加以判定。在許多習知應用中，趨勢已為利用相對高的基板溫度(例如，介於40°~80°C之間)來降低相關物種的黏附係數，使得保護性膜形成於特徵部較深處。在高深寬比的情況下，習知的介電蝕刻經常係在大於0°C的溫度下執行。
習知的反應物可遵循線601，且理想溫度範圍介於相對高之溫度T3 與T4 之間。然而，吾人發現，某些物種展現不同的行為，如遵循線602。針對該等物種，(達成黏附係數之理想範圍的)理想溫度範圍係低得多，介於T1 與T2 之間。考量之前所用反應物之行為(之前所用反應物經常需要加熱，以達成期望的機制)，如此之行為係意料之外。
藉由使用低基板溫度與某些反應物的組合，高品質保護性膜可在蝕刻期間形成於部分蝕刻特徵部的側壁上。值得注意的，保護性膜可充分地形成於特徵部內深處，以在特徵部受蝕刻時，防止特徵部的弓曲或使特徵部的弓曲最小化。類似地，保護性膜可形成為在弓部區域中具有足夠的厚度(尤其相較於弓部區域下方的區域而言)，使得在蝕刻期間，弓部相對於特徵部的其他部位不生長。
例如，如圖3中所示，保護性膜304形成於特徵部302中的相對深處，經過區域305(若不存在保護性膜304，則弓部將形成於該區域305處)。保護性膜304並不完全延伸至特徵部的底部，從而確保特徵部的底部可被適當加以蝕刻打開，以達成期望的臨界尺寸。在一些其他的情形中，保護性膜304可沿著側壁向下完全延伸。特徵部302係蝕刻於材料303中，該材料303通常包含一或更多介電材料。如相關於圖1之材料103所述，材料303可包含材料之堆疊。圖案化遮罩層306覆蓋材料303。相較於圖1的聚合物側壁塗層104，保護性膜304延伸至特徵部的更深處，且較不可能堵塞特徵部的開口。進一步講，聚合物側壁塗層104通常係聚合物(例如，氟碳化合物及/或氫氟碳化合物)與再沉積蝕刻產物(例如，SiFx 、SiBrx 、SiBrOx 、SiClx 、SiClOx 等)的組合。相較而言，取決於反應物混合物及其他條件的選擇，保護性膜304在成分上可類似於聚合物側壁塗層104，或可明顯不同。
返回至圖2A，方法繼續進行操作205，其中反應物混合物係流入至腔室中。反應物混合物可包含諸多反應物，該等反應物可各用於一或更多目的。反應物混合物包含通常係基於氟碳化合物、及/或基於氫氟碳化合物的蝕刻化學成分。如以上相關於圖6所討論，可包含一或更多特定的反應物，其中該特定反應物係選擇成使得其於低溫下呈現介於期望範圍內的黏附係數。如此之反應物可包含具有相對大及/或重原子的分子(例如，碘、溴等)。通常，如此之反應物可包含多於一物種的鹵素(例如，碘及氟、或溴及氟)。如此之反應物亦可包含在習知非低溫處理溫度下不被認為對側壁鈍化有效的分子(例如，全氟碳化合物)。
如此之反應物的範例包含但不限於氟碳化合物及氫氟碳化合物(例如，三氟甲烷(CHF3 )、四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、八氟丙烷(C3 F8 )等)、含碘氟碳化合物(例如，三氟甲基碘化物(CF3 I)、碘五氟乙烷(C2 IF5 )、二碘四氟乙烷(C2 I2 F4 )、五氟乙基碘化物(C2 F5 I)等)、含碘氟化物(例如，一氟化碘(IF)、三氟化碘(IF3 )、五氟化碘(IF5 )、七氟化碘(IF7 )等)、碘化氫(HI)、含溴氟碳化合物(例如，三溴三氟乙烷(C2 Br3 F3 )、二溴四氟乙烷(C2 Br2 F4 )、溴五氟乙烷(C2 BrF5 )、溴三氟甲烷(CF3 Br)等)、其他含溴反應物(例如，一溴化碘(IBr)、溴化氫(HBr)等)、及含硫反應物(例如，六氟化硫(SF6 )、氫硫化物(H2 S)、二氧化硫(SO2 )、二硫化碳(CS2 )、羰基硫化物(COS)、及其他含硫反應物)。在一些實例中，在結合聚合物反應物的情況下，透過硫對交聯聚合物的硫化作用，可實現含硫反應物的優點。吾人應注意，由於消耗臭氧的特性，CF3 Br在美國受到嚴格監管。該等反應物可互相結合成任何組合，包含與如下所述之諸多蝕刻劑及/或共反應物結合。
在諸多情形中，蝕刻化學成分可包含其他蝕刻劑，例如三氟化氮(NF3 )、二氟甲烷(CH2 F2 )、氟甲烷(CH3 F)、八氟環丁烷(C4 F8 )、1,3-六氟丁二烯(C4 F6 )、五氟乙烷(C2 HF5 )、四氟乙烷(C2 H2 F4 ，兩種異構體：1,1,1,2-四氟乙烷及1,1,2,2-四氟乙烷)。亦可提供一或更多共反應物。在一些情形中，可提供甲烷(CH4 )、氮(N2 )、氧氣(O2 )、及/或氫(H2 )，以作為共反應物。氫、氮、或氧可例如在側壁沉積物可能過多的特徵部上部中，幫助緩和側壁上之保護性聚合物側壁塗層或其他保護性膜的形成。亦可添加稀有氣體(氦、氖、氬、氪、氙)，作為稀釋劑。在諸多實施例中，可使用所列舉之氣體的任何組合。
在某些實施例中，蝕刻化學成分包含氟碳化合物(如本文中所述之含碘氟碳化合物、含溴氟碳化合物、含硫氟碳化合物、全氟碳化合物、氫氟碳化合物等的任何者)與氧的組合。例如，在一範例中，蝕刻化學成分包含Ar、O2 、CF4 、及C2 IF5 。在另一範例中，蝕刻化學成分包含CF3 Br、CF4 、Ar、及O2 。在另一範例中，蝕刻化學成分包含HBr、H2 、NF3 、及CH3 F。在另一範例中，蝕刻化學成分包含HI、CF4 、O2 、及Ar。在另一範例中，蝕刻化學成分包含CF3 I、CH2 F2 、NF3 、及H2 。在又另一範例中，蝕刻化學成分包含CF3 I、SF6 、及C2 HF5 。亦可使用其他習知的蝕刻化學成分及非習知的化學成分。氟碳化合物/氫氟碳化合物可以介於約0~500 sccm之間的速率流動，例如介於約10~200 sccm之間。氧、氮、或氫的流動可介於約0~500 sccm之間的範圍內，例如介於約10~200 sccm之間。含碘氣體及/或含溴氣體的流動可介於約0~200 sccm的範圍內，例如介於約150 sccm之間。該等速率係適用於具有約50公升的反應器容積，且可據此而加以增減。在一些實施例中，蝕刻期間的壓力係介於約5~100 mTorr之間。
在本文中描述為在低溫下尤其有用之反應物的一些者亦由於其他原因而已用於非低溫情形。一如此之例示性反應物係CHF3 ，其已在一些情形中用於非低溫下，以在二氧化矽的蝕刻過程中改善相對於蝕刻遮罩的選擇性。然而，當如此之反應物用於本文中所述的低溫下時，其可執行非常不同的功能(例如，用以防止過度蝕刻且使大深寬比情況下之弓曲最小化的側壁保護)。在操作206，於腔室中激發電漿。基板處的最大離子能量可相對高，例如介於約1~10 kV之間。最大離子能量係在結合電極尺寸、電極位置、及腔室幾何結構之細節的情況下，藉由所施加之RF功率而判定。在諸多情形中，雙-頻率RF功率係用以產生電漿。因此，RF功率可包含第一頻率分量(例如，約400 kHz)及第二頻率分量(例如，約60 MHz)。不同的功率可在各頻率分量提供。例如，第一頻率分量(例如，約400 kHz)可在介於約3~10 kW之間的功率(例如，約5 kW)下加以提供，且第二頻率分量(例如，約60 MHz)可在不同的功率(例如，介於約0.5~5 kW之間，例如約4 kW)下加以提供。該等功率位準假設RF功率係被輸送至單一300 mm晶圓。功率位準可基於額外基板的基板面積及/或具有其他尺寸的基板而加以線性增減(從而維持輸送至基板之均勻的功率密度)。在其他情形中，可使用三-頻率RF功率來產生電漿。在其他情形中，所施加的RF功率可以1~50000Hz的重複率加以脈衝。RF功率可在兩非零數值之間(例如，在較高功率與較低功率狀態之間)、或在零與非零數值之間(例如，在關閉(off)及開啟(on)狀態之間)加以脈衝。在RF功率係在兩非零數值之間進行脈衝的情形中，以上所提及的功率可相關於較高功率狀態，且較低功率狀態可對應於約600 W或更低的RF功率。
在操作208，蝕刻基板。基板可藉由電漿中的離子及/或自由基加以蝕刻。在一些情形中，基板可直接曝露至電漿。在其他情形中，基板可藉由一或更多的網格而與電漿屏蔽，其中網格包含用以形成離子射束(基板係曝露至該離子射束)的孔洞。在一些情形中，可具有二或更多的步驟來蝕刻基板，例如利用不同的反應條件(例如，不同的基板溫度、壓力、反應物流速、RF功率、及/或RF工作循環等)。範例係相關於圖2B進一步加以解釋。
在操作219，熄滅電漿並將基板從腔室卸載。在操作221，可選地，可清洗腔室。清洗可在無基板存在時發生。清洗可涉及例如將腔室表面曝露至清洗化學成分，該清洗化學成分可以電漿的形式加以提供。在操作223，判定是否有額外的基板待處理。若是，則方法在新基板上從操作201開始重複。否則，方法完成。
總蝕刻深度將取決於特定的應用。就一些情形而言(例如，DRAM)，總蝕刻深度可介於約1.5~2 µm之間。就其他情形而言(例如，VNAND)，總蝕刻深度可至少約為3 µm，例如至少約4 µm。在該等或其他情形中，總蝕刻深度可約為10 µm或更小。
圖2A及2B中所示的操作不必按照所示順序發生。一些操作在時間上可重疊，且一些操作可發生於比圖中所示者更早或更晚的時間。值得注意，操作203(其涉及使基板冷卻至低溫)可發生於基板在腔室中的任何時間點。在一些情形中，實質上，整個蝕刻製程可在基板處於低溫下完成。在一些其他的情形中，一或更多步驟(例如，操作208及/或其他操作中的一或更多階段)可在相對較高的溫度(例如，至少約-20°C、或至少約0°C、或至少約20°C)下執行。
圖2B描述符合圖2A中所述方法的特定實施例。一般而言，在使用相同參考數字的情形中，描述相同的操作，且以上所提供的任何細節類似地適用於此處。方法開始於操作201，將基板裝載至腔室中。在操作202，將基板夾持至靜電卡盤。在操作203，使基板冷卻至如上所述的低溫。基板可被冷卻至第一設定點溫度。在一特定的範例中，如此之冷卻可藉由使氦流過基板的背面、及/或透過熱耦接至基板的熱交換器而完成。在操作205，使反應物混合物流入至腔室中。在此操作期間，可使腔室內側的壓力穩定。在操作207，在腔室中激發電漿，並且增加用以產生電漿的RF功率。在此操作期間，壓力可類似地增加或降低。RF功率及壓力(以及基板溫度)可配置成達成第一設定點。
在操作209，基板係利用第一設定點而蝕刻一時間段。在一段時間之後，在操作211，可使包含氣體流動、功率、脈衝持續時間、壓力、及/或溫度的變數過渡至新的設定點。該等變數的任何一或更多者可在第一設定點條件與第二(或第n)設定點條件之間改變。在操作213，基板係利用新的設定點條件進一步加以蝕刻，持續額外的時間段。在操作215，判定是否有任何額外的設定點待使用。可基於用以蝕刻基板之後續配方而作出如此之判定。在一特定的範例中，使用三組設定點條件，使得基板係在三不同的機制下加以蝕刻。在不同的設定點之間，電漿可熄滅或可不熄滅。在諸多情形中，蝕刻係連續的，且設定點係在不熄滅電漿的情況下改變。若有額外的設定點待使用，則方法從操作211開始重複。
一旦沒有進一步的設定點待使用，則方法持續進行操作217，將功率降低且將基板從靜電卡盤鬆開。在操作219，熄滅電漿並從腔室卸載基板。在操作221，可選地清洗腔室。在操作223，判定是否有額外的基板待處理。若是，則方法以操作201開始重複，將新基板裝載至用以處理的腔室中。否則，方法完成。
在圖2A或圖2B中所述之方法的特定實施例中，操作203涉及使基板冷卻至介於約-70°C與-50°C之間的溫度(例如，約-60°C)，且操作205涉及使反應物混合物流入至腔室中，其中反應物混合物包含CF3 I。在另一實施例中，操作203涉及使基板冷卻至介於約-30 °C與-80°C之間的溫度，且在操作205流入腔室中的反應物之混合物包含C2 Br2 F4 。在另一實施例中，操作203涉及使基板冷卻至介於約-30 °C與-80°C之間的溫度，且在操作205中流入至腔室中的反應物之混合物包含CF4 。在另一實施例中，操作203涉及使基板冷卻至介於約-50 °C與-30°C之間的溫度(例如，約-40°C)，且在操作205中流入至腔室中的反應物之混合物包含C2 BrF5 。可使用特定氣體與溫度之諸多替代性的組合。在另一實施例中，操作203涉及使基板冷卻至介於約-30°C與-80°C之間的溫度，且在操作205中流入至腔室中的反應物之混合物包含CHF3 。在另一實施例中，操作203涉及使基板冷卻至介於約-30°C與-80°C之間的溫度，且在操作205中流入至腔室中的反應物之混合物包含C2 F5 I。在另一實施例中，操作203涉及使基板冷卻至介於約-30°C與-80°C之間的溫度，且在操作205中流入至腔室中的反應物之混合物包含C3 F8 。在又另一實施例中，操作203涉及使基板冷卻至介於約-30°C與-80°C之間的溫度，且在操作205中流入至腔室中的反應物之混合物包含CS2 。
在某些情形中，低溫已用於蝕刻半導體基板。然而，如此之努力已集中於蝕刻矽而不是介電材料。具有高度選擇性的矽蝕刻可在低於約-80℃下執行。相較於二氧化矽材料及基於碳的遮罩材料而言，蝕刻係相對於矽具有選擇性。如此之條件不利於蝕刻例如矽氧化物的介電材料。設備
本文中所述的方法可藉由任何適當的設備加以執行。適當的設備包含用以達成製程操作的硬體及具有根據本實施例控制製程操作之指令的系統控制器。例如，在一些實施例中，硬體可包括包含於製程工具中的一或更多製程站。
圖4A~4C繪示可用以執行本文中所述蝕刻操作之可調整間隙電容耦合限制RF電漿反應器400的實施例。如所繪示，真空腔室402包含圍繞容納下電極406之內部空間的腔室外殼404。在腔室402的上部中，上電極408係與下電極406垂直隔開。上及下電極408、406的平坦表面係實質上平行，且係垂直於電極之間的垂直方向。較佳地，上及下電極408、406係圓形且相關於一垂直軸共軸。上電極408的下表面面向下電極406的上表面。隔開之面對的電極表面於其之間定義可調整間隙410。在操作期間，下電極406係藉由RF電源(匹配)420而供以RF功率。RF功率係經由RF供應導管422、RF帶424、及RF功率構件426被供應至下電極406。接地屏蔽436可圍繞RF 功率構件426，以提供更均勻的RF場至下電極406。如共同所有之美國專利第7,732,728號(其整體內容係併入於此，以供參考)中所述，經由晶圓埠482插入晶圓並將該晶圓支撐於下電極406上的間隙410中，以供處理，製程氣體係被供應至間隙410，且係藉由RF功率被激發成電漿態。上電極408可加以供電或接地。
在圖4A~4C所示的實施例中，下電極406係被支撐於下電極支撐板416上。介設於下電極406及下電極支撐板416之間的絕緣體環414使下電極406與支撐板416絕緣。
RF偏壓外殼430將下電極406支撐於RF偏壓外殼碗部432上。碗部432係經由腔室壁板418中的開口、藉由RF偏壓外殼430的臂434而連接至導管支撐板438。在較佳的實施例中，RF偏壓外殼碗部432及RF偏壓外殼臂434係整體地形成為一元件，然而臂434及碗部432亦可為螺栓固定或接合在一起的兩分離式元件。
RF偏壓外殼臂434包含一或更多中空通道，用以使RF功率及例如，氣體冷卻劑、液體冷卻劑、RF能量、升降銷控制用的纜線、電監控及致動訊號之措施從真空腔室402外側通過至真空腔室402內側之下電極406背面上的空間處。RF供應導管422係與RF偏壓外殼臂434隔離，RF偏壓外殼臂434提供RF功率至RF電源420的返回路徑。措施導管440提供措施組成部分的通道路徑。措施組成部分的進一步細節係在美國專利第5,948,704及7,732,728號中加以描述，且為簡化敘述而不顯示於此。間隙410較佳地係被限制環組件或罩蓋(未顯示)圍繞，該限制環組件或罩蓋的細節可在共同所有之公開美國專利第7,740,736號(其係併入於此，以供參考)中找到。真空腔室402的內部係藉由通過真空接口480連接至真空泵而維持於低壓力。
導管支撐板438係附接至致動機構442。致動機構的細節係在共同所有之美國專利第7,732,728號(如上，其係併入於此)中加以描述。致動機構442(例如，伺服機械馬達、步進馬達、或類似者)係例如藉由螺旋齒輪446(例如，滾珠螺桿及用以旋轉滾珠螺桿的馬達)而附接至垂直線性軸承444。在調整間隙410之尺寸的操作期間，致動機構442沿著垂直線性軸承444行進。圖4A繪示當致動機構442處於線性軸承444上之高位置，導致小間隙410a時的配置。圖4B繪示當致動機構442處於線性軸承444上之中位置時的配置。如所示，下電極406、RF偏壓外殼430、導管支撐板438、RF電源420皆已相關於腔室外殼404及上電極408向下移動，從而導致中尺寸間隙410b。
圖4C繪示當致動機構442處於線性軸承上之低位置時的大間隙410c。較佳地，上電極及下電極408、406在間隙調整期間保持共軸，且跨越間隙之上電極與下電極的相面對表面保持平行。
此實施例使得在多步驟的製程配方(BARC、HARC、及STRIP等)期間，CCP腔室402中之下電極與上電極406、408之間的間隙410能夠加以調整，從而例如在大直徑基板(例如，300 mm晶圓或平板顯示器)的範圍內維持均勻的蝕刻。尤其，如此之腔室關於一機械配置，其容許在下電極與上電極406、408之間提供可調整間隙所必需的線性移動。
圖4A繪示橫向偏斜伸縮囊450，其於近端處密封至導管支撐板438，且於遠端處密封至腔室壁板418的階梯凸緣(stepped flange)428。階梯凸緣的內直徑在腔室壁板418中定義RF偏壓外殼臂434所穿過的開口412。伸縮囊450的遠端係藉由夾持環452夾持。
橫向偏斜伸縮囊450提供真空密封，同時容許RF偏壓外殼430、導管支撐板438、及致動機構442的垂直移動。RF偏壓外殼430、導管支撐板438、及致動機構442可稱為懸臂組件。較佳地，RF電源420與懸臂組件一起移動，且可附接至導管支撐板438。圖4B顯示當懸臂組件位於中間位置時，處於中立位置的伸縮囊450。圖4C顯示當懸臂組件處於低位置時橫向偏斜的伸縮囊450。
迷宮式密封件448在伸縮囊450與電漿處理腔室外殼404的內部之間提供微粒阻障。固定式屏蔽456係在腔室壁板418處不可移動地附接至腔室外殼404的內側內壁，以提供迷宮式溝槽460(槽口)，移動式屏蔽板458在該迷宮式溝槽460中垂直移動，以配合懸臂組件的垂直移動。在下電極406之所有垂直位置的情形中，移動式屏蔽板458的外部皆維持在槽口中。
在所示的實施例中，迷宮式密封件448包含於腔室壁板418內開口412之圓周處附接至腔室壁板418之內表面的固定式屏蔽456，其定義迷宮式溝槽460。移動式屏蔽板458係附接於臂434穿過腔室壁板418中開口412之處，且於此處從RF偏壓外殼臂434徑向延伸。移動式屏蔽板458延伸進入迷宮式溝槽460中，且與固定式屏蔽456隔開第一間隙，與腔室壁板418的內表面隔開第二間隙，從而容許懸臂組件垂直移動。迷宮式密封件448阻隔從伸縮囊450剝落之微粒移動，以免其進入真空腔室內部405，並且阻隔來自製程氣體電漿的自由基，以免其移動至伸縮囊450，該等自由基可能在該伸縮囊450處形成後續剝落的沉積物。
圖4A顯示當懸臂組件處於高位置(小間隙410a)時，於RF偏壓外殼臂434上方之迷宮式溝槽460中處於較高位置的移動式屏蔽板458。圖4C顯示當懸臂組件處於低位置(大間隙410c)時，於RF偏壓外殼臂434上方之迷宮式溝槽460中處於較低位置的移動式屏蔽板458。圖4B顯示當懸臂組件處於中間位置(中等間隙410b)時，在迷宮式溝槽460內處於中立或中間位置的移動式屏蔽板458。雖然迷宮式密封件448係顯示為圍繞RF偏壓外殼臂434呈對稱，但在其他實施例中，迷宮式密封件448可圍繞RF偏壓臂434呈非對稱。
圖5提供基板支撐件500之一部分的簡化橫剖面視圖。基板支撐件500包含至少一上部板502及下部板504，其係藉由一系列帕耳帖裝置(Peltier device) 508而分隔並與該系列帕耳帖裝置508接觸。基板(未顯示)置於上部板502上。冷卻通道506可設置於下部板504中。帕耳帖裝置508操作成將熱量從上部板502傳遞至下部板504，在該下部板504處將熱量移除。在某些情形中，帕耳帖裝置508可用來以相反的方向傳遞熱量，例如用以主動地加熱基板。關於溫度受控制之基板支撐件的額外細節係提供於美國專利申請案第13/908,676號中，其係如上併入，以供參考。替代的基板支撐件設計(未顯示)將由接觸下部板504的上部板502組成，其中下部板中的冷卻通道506在與本文申請專利範圍一致的低溫下，用於冷媒的循環。商業可購得之循環元件的一範例係由Brooks Automation of Chelmsford, MA所製造之「MaxCool 2500」型Polycold Cryochiller。為避免凝結或針對本文中所討論的其他原因，對基板的加熱可藉由進入可使支撐件溫度經過一持續時間升高的模式而完成，該時段將不基於超出的處理時間而對該基板的使用加以禁止。系統控制器
在一些實施例中，控制器係系統的一部分，系統可為上述範例的一部分。如此之系統可包含半導體處理設備，其包括(複數)處理工具、(複數)腔室、(複數)處理平台、及/或特定的處理元件(晶圓基座、氣流系統等)。該等系統可與電子裝置結合，以在半導體晶圓或基板的處理之前、期間、及之後，控制該等電子裝置的操作。電子裝置可稱為「控制器」，其可控制系統或複數系統的諸多元件或子部件。取決於處理要求及/或系統類型，控制器可程序設定成控制本文所揭露之製程的任何者，包含處理氣體的輸送、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、位置及操作設定、(進出工具及其他轉移工具、及/或連接至特定系統或與特定系統相接合之裝載鎖的)晶圓轉移。
廣泛地講，控制器可定義為具有用以接收指令、發佈指令、控制操作、啟動清洗操作、啟動終點量測以及類似者之諸多積體電路、邏輯、記憶體、及/或軟體的電子裝置。積體電路可包含：儲存程式指令之韌體形式的晶片、數位訊號處理器(DSP, digital signal processor)、定義為特定用途積體電路(ASIC, application specific integrated circuit)的晶片、及/或一或更多微處理器、或執行程式指令(例如，軟體)的微控制器。程式指令可為以諸多單獨設定(或程式檔案)之形式而傳達至控制器或系統的指令，該等單獨設定(或程式檔案)為(在半導體晶圓上的，或針對半導體晶圓)執行特定製程而定義操作參數。在一些實施例中，操作參數可為由製程工程師為了在一或更多以下者的製造期間完成一或更多處理步驟而定義之配方的一部分：覆層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒。
在一些實施例中，控制器可為電腦的一部分，或耦接至電腦，該電腦係與系統整合、耦接至系統、以其他網路的方式接至系統、或其組合的方式而接至系統。舉例而言，控制器可在能容許遠端存取晶圓處理之「雲端」或廠房主機電腦系統的全部、或部分中。電腦可使系統能夠遠端存取，以監控製造操作的目前進度、檢查過去製造操作的歷史、自複數的製造操作而檢查其趨勢或效能度量，以改變目前處理的參數、設定目前處理之後的處理步驟、或開始新的製程。在一些範例中，遠端電腦(例如，伺服器)可通過網路提供製程配方至系統，該網路可包含局域網路或網際網路。遠端電腦可包含使得可以輸入參數及/或設定、或對參數及/或設定進行編程的使用者介面，然後該參數及/或設定係自遠端電腦傳達至系統。在一些範例中，控制器以資料的形式接收指令，該指令為即將於一或更多操作期間執行之處理步驟的每一者指定參數。吾人應理解，參數可特定地針對待執行之製程的類型、以及控制器與之接合或加以控制之工具的類型。因此，如上所述，控制器可為分散式，例如藉由包含以網路的方式接在一起、且朝向共同之目的(例如，本文中所述之製程及控制)而運作的一或更多分離控制器。用於如此目的之分散式控制器的一範例將是腔室上與位於遠端的一或更多積體電路(例如，在作業平台層級、或作為遠端電腦的一部分)進行通訊的一或更多積體電路，兩者結合以控制腔室上的製程。
在無限制的情況下，例示性系統可包含以下者：電漿蝕刻腔室或模組、沉積腔室或模組、旋轉淋洗腔室或模組、金屬電鍍腔室或模組、清洗腔室或模組、斜角緣部蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組、以及可在半導體晶圓的加工及/或製造中相關聯或使用的任何其他半導體處理系統。
如以上所提及，取決於即將藉由工具執行之(複數)製程步驟，控制器可與半導體製造工廠中的一或更多以下者進行通訊：其他工具電路或模組、其他工具元件、叢集工具、其他工具介面、鄰近的工具、相鄰的工具、遍及工廠分佈的工具、主電腦、另一控制器、或材料運輸中使用的工具，該材料運輸中使用的工具攜帶晶圓的容器往返工具位置及/或裝載埠。
上述諸多硬體及方法實施例可與例如用以製造或生產半導體元件、顯示器、LED、光伏面板、及類似者的微影圖案化工具或製程結合使用。儘管並非必然，但通常，如此之工具/製程將於共同的製造設施中一起使用或執行。
膜的微影圖案化通常包含以下步驟的一些或全部者，每一步驟係利用數個可能的工具而達成：(1)使用旋塗或噴塗工具將光阻塗佈至工件(例如，具有矽氮化物形成於其上的基板)上；(2)使用熱板、或爐、或其他適當固化工具使光阻固化；(3)利用如晶圓步進器的工具將光阻曝露至可見光、或UV、或X射線光；(4)使光阻顯影，以選擇性地移除光阻，並且從而使用如濕式工作台的工具或噴塗顯影劑使其圖案化；(5)藉由使用乾式或電漿輔助式蝕刻工具而將光阻圖案轉移至下層膜或工件中；以及(6)使用如RF或微波電漿光阻剝離器的工具移除光阻。在一些實施例中，可灰化硬遮罩層(例如，非晶碳層)及另一適當的硬遮罩(例如，抗反射層)可在塗佈光阻之前加以沉積。
吾人應該理解，本文所述之配置及/或方法本質上係例示性的，且該等特定實施例或範例並不以限制的意義而考量，因為許多變化係有可能的。本文所描述之特定程式或方法可代表任何數目之處理策略的其中一者或更多者。如此，所說繪示諸多動作可按照所繪示之順序、其他順序、並行方式而加以執行，或者在一些情形中被省略。同樣地，以上所述之製程的順序可以改變。某些參考資料已併入於此，以供參考。吾人應理解，如此之參考資料中所作出的任何放棄聲明或否認聲明不一定適用於本文中所述的實施例。類似地，如此之參考資料中所述為必需的任何特徵在本文中的實施例可省略。
本揭示內容的標的包含本文所揭露之以下者的所有新穎的、且非顯而易見的組合、及子組合、及其任何的及所有的等效物：諸多製程、系統及配置、及其他特徵、功能、動作、及/或特性。
102‧‧‧特徵部
103‧‧‧材料
104‧‧‧聚合物側壁塗層
105‧‧‧弓部
106‧‧‧遮罩層
201‧‧‧操作
202‧‧‧操作
203‧‧‧操作
205‧‧‧操作
206‧‧‧操作
207‧‧‧操作
208‧‧‧操作
209‧‧‧操作
211‧‧‧操作
213‧‧‧操作
215‧‧‧操作
217‧‧‧操作
219‧‧‧操作
221‧‧‧操作
223‧‧‧操作
302‧‧‧特徵部
303‧‧‧材料
304‧‧‧保護性膜
305‧‧‧區域
306‧‧‧遮罩層
400‧‧‧反應器
402‧‧‧腔室
404‧‧‧腔室外殼
405‧‧‧腔室內部
406‧‧‧下電極
408‧‧‧上電極
410‧‧‧間隙
410a‧‧‧間隙
410b‧‧‧間隙
410c‧‧‧間隙
412‧‧‧開口
414‧‧‧絕緣體環
416‧‧‧支撐板
418‧‧‧腔室壁板
420‧‧‧RF電源
422‧‧‧RF供應導管
424‧‧‧RF帶
426‧‧‧RF功率構件
428‧‧‧階梯凸緣
430‧‧‧RF偏壓外殼
432‧‧‧碗部
434‧‧‧臂
436‧‧‧接地屏蔽
438‧‧‧導管支撐板
440‧‧‧措施導管
442‧‧‧致動機構
444‧‧‧線性軸承
446‧‧‧螺旋齒輪
448‧‧‧迷宮式密封件
450‧‧‧伸縮囊
452‧‧‧夾持環
456‧‧‧固定式屏蔽
458‧‧‧移動式屏蔽板
460‧‧‧迷宮式溝槽
480‧‧‧真空接口
482‧‧‧晶圓埠
500‧‧‧基板支撐件
502‧‧‧上部板
504‧‧‧下部板
506‧‧‧冷卻通道
508‧‧‧帕耳帖裝置
601‧‧‧線
602‧‧‧線
圖1繪示具有起因於側壁的過度蝕刻之不樂見弓部的蝕刻圓柱。
圖2A係根據本文中諸多實施例，描述特徵部蝕刻方法的流程。
圖2B係描述符合圖2A方法之特定例示性實施例的流程。
圖3描繪根據本文中某些實施例之在側壁上具有保護性膜的蝕刻圓柱。
圖4A~4C根據某些實施例繪示可用以執行本文中所述蝕刻製程的反應腔室。
圖5顯示在某些實施例中可用以冷卻基板之基板支撐件的一部分。
圖6係針對解釋之目的，顯示黏附係數與溫度間之大致反向關係的圖表。

Claims (20)

  1. 一種在基板中蝕刻特徵部的方法，該基板包含介電材料，該方法包含： (a) 在一腔室中的一基板固持器中接收該基板，該基板固持器包含用以冷卻該基板的一冷卻器； (b) 藉由使該冷卻器冷卻至約-20°C或更低的溫度而使該基板冷卻；以及 (c) 使反應物之混合物流入至該腔室中、從該反應物之混合物產生一電漿、以及蝕刻該基板之該介電材料，以在該基板中形成特徵部，其中該反應物之混合物包含選自由以下者組成之群組的至少一反應物：含碘氟碳化合物、含溴氟碳化合物、含碘氟化物、碘化氫(HI)、溴化氫(HBr)、一溴化碘(IBr)、六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、羰基硫化物(COS)、四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、八氟丙烷 (C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、及五氟乙烷(C2 HF5 )。
  2. 如申請專利範圍第1項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包括含碘氟碳化合物，且其中該含碘氟碳化合物係選自由以下者組成的群組：三氟甲基碘化物(CF3 I)、碘五氟乙烷(C2 IF5 )、二碘四氟乙烷(C2 I2 F4 )、及五氟乙基碘化物(C2 F5 I)。
  3. 如申請專利範圍第2項之在基板中蝕刻特徵部的方法，其中該含碘氟碳化合物係CF3 I。
  4. 如申請專利範圍第3項之在基板中蝕刻特徵部的方法，其中該基板係藉由使該冷卻器冷卻至約-60°C或更低的溫度而被冷卻。
  5. 如申請專利範圍第1項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包含選自由以下者組成之群組的至少一反應物：一溴化碘(IBr)、及溴化氫(HBr)。
  6. 如申請專利範圍第1項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包括含溴氟碳化合物，且其中該含溴氟碳化合物係選自由以下者組成的群組：溴五氟乙烷(C2 BrF5 )、溴三氟甲烷(CF3 Br)、三溴三氟乙烷(C2 Br3 F3 )、及二溴四氟乙烷(C2 Br2 F4 )。
  7. 如申請專利範圍第6項之在基板中蝕刻特徵部的方法，其中該含溴氟碳化合物係C2 BrF5 。
  8. 如申請專利範圍第7項之在基板中蝕刻特徵部的方法，其中該基板係藉由使該冷卻器冷卻至約-40°C或更低的溫度而被冷卻。
  9. 如申請專利範圍第1項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包含選自由以下者組成之群組的至少一反應物：四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、及八氟丙烷(C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、及五氟乙烷(C2 HF5 )。
  10. 如申請專利範圍第1項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包含選自由以下者組成之群組的至少一反應物：六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、及羰基硫化物(COS)。
  11. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該反應物之混合物更包括不含碘、溴、或硫的氟碳化合物及/或氫氟碳化合物。
  12. 如申請專利範圍第11項之在基板中蝕刻特徵部的方法，其中該反應物之混合物包含選自由以下者組成之群組的至少一含碘氟化物：一氟化碘(IF)、三氟化碘(IF3 )、五氟化碘(IF5 )、及七氟化碘(IF7 )。
  13. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該基板係在二或更多不同組的反應條件下受蝕刻，該二或更多不同組的反應條件在選自由以下者組成之群組的至少一變數方面不同：冷卻器溫度、基板溫度、該反應物之混合物進入該腔室的流速、該腔室中的壓力、及用以產生該電漿的功率。
  14. 如申請專利範圍第13項之在基板中蝕刻特徵部的方法，其中該二或更多不同組的反應條件在冷卻器溫度方面不同，使得該基板係在二或更多不同的溫度下受蝕刻。
  15. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該冷卻器在蝕刻期間達到介於約-100°C與約-20°C之間的溫度。
  16. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該基板的該介電材料包括複數矽氧化物層，其中該等矽氧化物層與複數多晶矽層交替。
  17. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該基板的該介電材料包括複數矽氧化物層及複數矽氮化物層，其中該等矽氧化物層與該等矽氮化物層交替。
  18. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中該特徵部係被蝕刻成具有至少約5:1的最終深寬比。
  19. 如申請專利範圍第1~10項之任一項之在基板中蝕刻特徵部的方法，其中一保護性膜在蝕刻期間形成於該特徵部的複數側壁上，其中當該特徵部係在該基板中於一垂直方向上受蝕刻時，該保護性膜防止或減緩該特徵部的橫向蝕刻。
  20. 一種在基板中蝕刻特徵部的設備，該基板包含介電材料，該設備包含： 一反應腔室； 一基板支撐件，其包含用以使該基板冷卻的一冷卻器； 一入口，用以導入製程氣體至該反應腔室； 一出口，用以將材料從該反應腔室移除； 一電漿源；以及 一控制器，其係用以導致： (a) 在該基板支撐件中接收該基板； (b) 藉由使該冷卻器冷卻至約-20°C或更低的溫度而將該基板冷卻；以及 (c) 使反應物之混合物流入至該反應腔室中、利用該電漿源從該反應物之混合物產生電漿、以及蝕刻該基板的該介電材料，以在該基板中形成該特徵部，其中該反應物之混合物包含選自由以下者組成之群組的至少一反應物：含碘氟碳化合物、含溴氟碳化合物、含碘氟化物、碘化氫(HI)、溴化氫(HBr)、一溴化碘(IBr)、六氟化硫(SF6 )、二氧化硫(SO2 )、二硫化碳(CS2 )、羰基硫化物(COS)、四氟甲烷(CF4 )、六氟乙烷(C2 F6 )、八氟丙烷(C3 F8 )、十氟丁烷(C4 F10 )、三氟甲烷(CHF3 )、及五氟乙烷(C2 HF5 )。
TW107110179A 2017-03-30 2018-03-26 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑 TW201901794A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/475,021 US20180286707A1 (en) 2017-03-30 2017-03-30 Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US15/475,021 2017-03-30

Publications (1)

Publication Number Publication Date
TW201901794A true TW201901794A (zh) 2019-01-01

Family

ID=63671724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110179A TW201901794A (zh) 2017-03-30 2018-03-26 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑

Country Status (3)

Country Link
US (1) US20180286707A1 (zh)
TW (1) TW201901794A (zh)
WO (1) WO2018182968A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792230B (zh) * 2020-04-27 2023-02-11 大陸商中微半導體設備（上海）股份有限公司 基片的低溫蝕刻方法及其裝置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10495970B2 (en) * 2017-11-15 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
FR3091410B1 (fr) * 2018-12-26 2021-01-15 St Microelectronics Crolles 2 Sas Procédé de gravure
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US11257678B2 (en) * 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method
KR20220002748A (ko) * 2019-05-29 2022-01-06 램 리써치 코포레이션 고 전력 펄싱된 저 주파수 rf에 의한 고 선택도, 저 응력, 및 저 수소 다이아몬드-유사 탄소 하드 마스크들
KR20210143313A (ko) * 2019-06-18 2021-11-26 쇼와 덴코 가부시키가이샤 플라즈마 에칭 방법
US11651969B2 (en) * 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
US20210111033A1 (en) * 2019-10-10 2021-04-15 Applied Materials, Inc. Isotropic silicon nitride removal
WO2021079780A1 (ja) * 2019-10-25 2021-04-29 昭和電工株式会社 窒化ケイ素のエッチング方法及び半導体素子の製造方法
US11355350B2 (en) 2019-12-20 2022-06-07 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
JP2021106212A (ja) 2019-12-26 2021-07-26 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
JP7433095B2 (ja) * 2020-03-18 2024-02-19 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2021202070A1 (en) * 2020-03-31 2021-10-07 Lam Research Corporation High aspect ratio dielectric etch with chlorine
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
TW202205433A (zh) 2020-06-19 2022-02-01 日商東京威力科創股份有限公司 蝕刻方法、基板處理裝置及基板處理系統
TW202213502A (zh) * 2020-08-12 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿蝕刻裝置
TW202213505A (zh) * 2020-08-24 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
US11804380B2 (en) * 2020-11-13 2023-10-31 Tokyo Electron Limited High-throughput dry etching of films containing silicon-oxygen components or silicon-nitrogen components by proton-mediated catalyst formation
US20220223431A1 (en) * 2020-12-28 2022-07-14 American Air Liquide, Inc. High conductive passivation layers and method of forming the same during high aspect ratio plasma etching
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers
WO2024059467A1 (en) * 2022-09-13 2024-03-21 Lam Research Corporation Method for etching features using hf gas

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063710A (en) * 1996-02-26 2000-05-16 Sony Corporation Method and apparatus for dry etching with temperature control
WO1999052135A1 (en) * 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
JP5569353B2 (ja) * 2000-04-28 2014-08-13 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
US6921725B2 (en) * 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
US6564694B2 (en) * 2001-06-29 2003-05-20 Delphi Technologies, Inc. Dual hall effect sensor for determining travel
JP2004048142A (ja) * 2002-07-09 2004-02-12 Funai Electric Co Ltd ハードディスクレコーダ
US20050218114A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US7344975B2 (en) * 2005-08-26 2008-03-18 Micron Technology, Inc. Method to reduce charge buildup during high aspect ratio contact etch
DE102005061049A1 (de) * 2005-12-19 2007-06-21 Curamik Electronics Gmbh Metall-Keramik-Substrat
EP2107217A1 (en) * 2008-03-31 2009-10-07 Siemens Aktiengesellschaft Unison ring assembly for an axial compressor casing
US8809196B2 (en) * 2009-01-14 2014-08-19 Tokyo Electron Limited Method of etching a thin film using pressure modulation
US8608852B2 (en) * 2010-06-11 2013-12-17 Applied Materials, Inc. Temperature controlled plasma processing chamber component with zone dependent thermal efficiencies
EP2600063A3 (en) * 2013-02-19 2014-05-07 Alstom Technology Ltd Method of operating a gas turbine with staged and/or sequential combustion
GB2528699B (en) * 2014-07-29 2017-05-03 Sony Computer Entertainment Europe Ltd Image processing
US9700187B2 (en) * 2014-08-06 2017-07-11 Emerson Electric Co. Vacuum nozzle with integrated light
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792230B (zh) * 2020-04-27 2023-02-11 大陸商中微半導體設備（上海）股份有限公司 基片的低溫蝕刻方法及其裝置

Also Published As

Publication number Publication date
US20180286707A1 (en) 2018-10-04
WO2018182968A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
TW201901794A (zh) 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑
US10354837B2 (en) Controlling etch rate drift and particles during plasma processing
US10741407B2 (en) Reduction of sidewall notching for high aspect ratio 3D NAND etch
JP4852196B2 (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP5608384B2 (ja) 半導体装置の製造方法及びプラズマエッチング装置
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
US10847377B2 (en) Method of achieving high selectivity for high aspect ratio dielectric etch
TWI399808B (zh) Etching method and etching device
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
JP2011192664A (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI791328B (zh) 半導體基板上形成像素隔離結構的方法及半導體結構
US10892198B2 (en) Systems and methods for improved performance in semiconductor processing
US20230081817A1 (en) High aspect ratio etch with infinite selectivity
JP2023523677A (ja) 高アスペクト比の３ｄ ｎａｎｄエッチングのための側壁のノッチ低減
TW202201536A (zh) 利用氯之高深寬比介電質蝕刻
TW202135293A (zh) 對於高深寬比之3d nand 蝕刻的側壁缺口縮減
JP4500023B2 (ja) 層間絶縁膜のドライエッチング方法
US11527413B2 (en) Cyclic plasma etch process
US20220351980A1 (en) Waterborne dispersion composition
US20230260798A1 (en) Chemistry for high aspect ratio etch for 3d-nand
WO2023137275A1 (en) High selectivity and uniform dielectric etch
TW202217922A (zh) 在處理期間的基板輻射及其系統