KR20210143313A - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20210143313A
KR20210143313A KR1020217035377A KR20217035377A KR20210143313A KR 20210143313 A KR20210143313 A KR 20210143313A KR 1020217035377 A KR1020217035377 A KR 1020217035377A KR 20217035377 A KR20217035377 A KR 20217035377A KR 20210143313 A KR20210143313 A KR 20210143313A
Authority
KR
South Korea
Prior art keywords
etching
plasma
silicon nitride
nitride film
gas
Prior art date
Application number
KR1020217035377A
Other languages
English (en)
Inventor
다이스케 사토
카오루 카이부키
유키 오카
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20210143313A publication Critical patent/KR20210143313A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

질화규소막의 에칭 속도가 큰 플라즈마 에칭 방법을 제공한다. 플라즈마 에칭 방법은, 7불화요오드를 함유하는 에칭 가스를 플라즈마화해서 얻어진 플라즈마 를 이용하여, 기판(20) 상에 형성된 질화규소막을 에칭하는 에칭 공정을 구비한다.

Description

플라즈마 에칭 방법
본 발명은 플라즈마 에칭 방법에 관한 것이다.
반도체의 제조 프로세스에 있어서는, 에칭 가스를 사용한 플라즈마 에칭에 의해 질화규소막을 에칭할 경우가 있다. 예를 들면 특허문헌 1에는, 6불화유황(SF6) 등의 불소화 가스를 함유하는 에칭 가스를 플라즈마화해서 질화규소막을 에칭하는 플라즈마 에칭 방법이 개시되어 있다.
일본국 특허공개 공보 2016년 제157940호
반도체의 제조 프로세스 등에 사용되는 플라즈마 에칭 방법에 있어서는, 질화규소막의 에칭 속도의 추가적인 향상이 요망되고 있다.
본 발명은 질화규소막의 에칭 속도가 큰 플라즈마 에칭 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 일양태는 이하의 [1]∼[7]과 같다.
[1] 7불화요오드를 함유하는 에칭 가스를 플라즈마화해서 얻어진 플라즈마를 이용하여 기판 상에 형성된 질화규소막을 에칭하는 에칭 공정을 구비하는 플라즈마 에칭 방법.
[2] 상기 기판 상에는 상기 질화규소막과 함께 산화규소막이 형성되어 있고, 상기 질화규소막과 함께 상기 산화규소막을 에칭하는 [1]에 기재된 플라즈마 에칭 방법.
[3] 상기 질화규소막의 에칭 속도가 상기 산화규소막의 에칭 속도보다 큰 [2]에 기재된 플라즈마 에칭 방법.
[4] 상기 산화규소막의 에칭 속도에 대한 상기 질화규소막의 에칭 속도의 비가 2 이상 70 이하인 [3]에 기재된 플라즈마 에칭 방법.
[5] 상기 에칭 가스가 7불화요오드와 불활성 가스를 함유하는 혼합 가스인 [1]∼[4] 중 어느 한 항에 기재의 플라즈마 에칭 방법.
[6] 1㎩ 이상 10㎩ 이하의 프로세스 압력 하에서 에칭을 행하는 [1]∼[5] 중 어느 한 항에 기재의 플라즈마 에칭 방법.
[7] 상기 기판을 지지하는 하부전극에 0W 이상 1500W 이하의 바이어스 파워를 인가하면서 에칭을 행하는 [1]∼[6] 중 어느 한 항에 기재의 플라즈마 에칭 방법.
본 발명에 의하면, 질화규소막의 에칭 속도가 큰 플라즈마 에칭 방법이 제공된다.
도 1은 본 발명에 따른 플라즈마 에칭 방법의 일실시형태를 설명하는 플라즈마 에칭 장치의 일례의 개략도이다.
도 2는 프로세스 압력과 Si3N4/SiO2 선택비의 관계를 나타내는 그래프이다.
도 3은 프로세스 압력 3㎩에 있어서의, 바이어스 파워와 Si3N4/SiO2 선택비의 관계를 나타내는 그래프이다.
도 4는 프로세스 압력 5㎩에 있어서의, 바이어스 파워와 Si3N4/SiO2 선택비의 관계를 나타내는 그래프이다.
도 5는 에칭 가스 중의 7불화요오드의 농도와 Si3N4/SiO2 선택비의 관계를 나타내는 그래프이다.
본 발명의 일실시형태에 대해서 이하에 설명한다. 또, 본 실시형태는 본 발명의 일례 나타내는 것이며, 본 발명은 본 실시형태에 한정되는 것은 아니다. 또한, 본 실시형태에는 여러가지의 변경 또는 개량을 가하는 것이 가능하고, 그와 같은 변경 또는 개량을 가한 형태도 본 발명에 포함될 수 있다.
본 실시형태의 플라즈마 에칭 방법은, 7불화요오드(IF7)를 함유하는 에칭 가스를 플라즈마화해서 얻어진 플라즈마를 이용하여, 기판 상에 형성된 질화규소막(예를 들면 Si3N4막)을 에칭하는 에칭 공정을 구비한다. 7불화요오드를 함유하는 에칭 가스를 이용하여 플라즈마 에칭을 행함으로써, 큰 에칭 속도로 질화규소막의 에칭을 행할 수 있다.
본 실시형태의 플라즈마 에칭 방법에 의하면, 질화규소막과 함께 산화규소막(예를 들면 SiO2막)도 에칭할 수 있다. 즉, 질화규소막과 산화규소막이 형성된 기판을 본 실시형태의 플라즈마 에칭 방법으로 에칭하면, 질화규소막과 산화규소막을 동시에 에칭할 수 있다.
이 때, 산화규소막보다 큰 에칭 속도로 질화규소막을 에칭할 수 있다. 즉, 본 실시형태의 플라즈마 에칭 방법에 의하면, 산화규소막에 대하여 질화규소막을 선택적으로 플라즈마 에칭할 수 있다. 예를 들면, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비가 2 이상 70 이하로 되도록, 또한, 에칭을 보다 안정적으로 제어하는 관점에서는 3 이상 30 이하로 되도록, 질화규소막과 산화규소막을 에칭할 수 있다.
따라서, 본 실시형태의 플라즈마 에칭 방법을 반도체의 제조 프로세스에 적용하면, 더블 패터닝을 이용한 섈로 트렌치 아이솔레이션(STI: Shallow trench isolation)의 형성을 위한 에칭 가공시에 있어서, 질화규소막의 선택적 제거를 효율적으로 행할 수 있다. 또한, 산화규소막에 대한 질화규소막의 에칭의 선택성이 향상하면(산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비가 커지면), 플라즈마 에칭 방법을 웨트 에칭 방법의 대체 방법으로 하는 것도 가능해진다.
본 실시형태의 플라즈마 에칭 방법에 의한 플라즈마 에칭은, 플라즈마 에칭 장치를 이용하여 행할 수 있다. 플라즈마 에칭 장치에 있어서의 플라즈마원은 특별히 한정되는 것은 아니지만, 예를 들면, 유도결합 플라즈마(ICP: Inductively Coupled Plasma), 용량결합 플라즈마(CCP: Capacitively Coupled Plasma) 등의 고주파 방전 플라즈마나, 전자 사이클로트론 공명 플라즈마(ECRP: Electron Cyclotron Resonance Plasma) 등의 마이크로파 방전 플라즈마를 들 수 있다. 뒤에 상세히 설명하는 도 1의 플라즈마 에칭 장치는, ICP를 플라즈마원으로 하는 플라즈마 에칭 장치이다.
본 실시형태의 플라즈마 에칭 방법에 있어서는, 플라즈마 에칭은 0.2㎩ 이상 26.7㎩ 이하의 프로세스 압력 하에서 행하는 것이 바람직하고, 1㎩ 이상 15㎩ 이하의 프로세스 압력 하에서 행하는 것이 보다 바람직하고, 1㎩ 이상 10㎩ 이하의 프로세스 압력 하에서 행하는 것이 더욱 바람직하고, 3㎩ 이상 7㎩ 이하의 프로세스 압력 하에서 행하는 것이 특히 바람직하다. 프로세스 압력이 높은 쪽이 7불화요오드의 해리가 촉진되기 때문에, 산화규소막에 대한 질화규소막의 에칭의 선택성이 향상한다. 또한, 프로세스 압력이 높은 쪽이 플라즈마의 착화성이 높아진다.
에칭 가스는, 7불화요오드만으로 형성되어 있어도 좋지만, 7불화요오드와 불활성 가스를 함유하는 혼합 가스라도 좋다. 불활성 가스의 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 헬륨, 아르곤, 네온, 크립톤, 크세논 및 질소 가스를 들 수 있다. 이들 불활성 가스는, 1종을 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
7불화요오드와 불활성 가스의 혼합비율에 대해서는, 플라즈마의 착화성 등을 고려해서 조정하면 좋다. 에칭 가스 중의 7불화요오드의 농도는, 0체적% 초과 100체적% 이하로 할 수 있고, 플라즈마의 착화성을 보다 충분한 것으로 하기 위해서는, 5체적% 이상 50체적% 이하로 하는 것이 보다 바람직하고, 산화규소막에 대한 질화규소막의 에칭의 선택성을 충분하게 높게 하기 위해서는, 10체적% 이상 30체적% 이하로 하는 것이 더욱 바람직하다.
에칭 가스의 사용량, 예를 들면, 플라즈마 에칭 장치에 있어서 플라즈마 에칭가 행해지는 챔버로의 에칭 가스의 총유량은, 챔버의 체적, 배기 능력, 및 프로세스 압력 등에 따라 조정하면 좋다.
플라즈마 에칭 장치에 있어서는, 예를 들면 RF(radio frequency) 코일에 고주파의 소스 파워를 인가해서 전계 및 자계를 형성함으로써, 에칭 가스를 플라즈마화해서 플라즈마를 발생시킬 수 있다. 소스 파워의 크기는 특별히 한정되는 것은 아니지만, 0W 초과 3000W 이하로 하는 것이 바람직하고, 100W 이상 1500W 이하로 하는 것이 보다 바람직하고, 200W 이상 1000W 이하로 하는 것이 더욱 바람직하다.
소스 파워가 클수록 7불화요오드의 해리가 촉진되어 에칭 속도가 커지므로, 소망하는 에칭 속도에 따라 소스 파워의 크기를 설정하면 좋다. 소스 파워의 크기가 상기 수치범위 내이면, 질화규소막의 에칭 속도가 충분하게 커짐과 아울러 산화규소막에 대한 질화규소막의 에칭의 선택성이 충분하게 높아진다.
플라즈마 에칭시의 기판의 온도는 특별히 한정되는 것은 아니지만, -20℃ 이상 250℃ 이하로 하는 것이 바람직하고, 0℃ 이상 100℃ 이하로 하는 것이 보다 바람직하고, 20℃ 이상 70℃ 이하로 하는 것이 더욱 바람직하다. 플라즈마 에칭시의 기판의 온도가 상기 수치범위 내이면, 기판 상에 형성된 레지스트막의 변질, 승화 등에 의한 변형이 억제되므로 높은 패터닝 정밀도로 플라즈마 에칭을 행할 수 있다.
플라즈마 에칭시에는 기판을 지지하는 하부전극에 바이어스 파워를 인가해도 좋다. 즉, 하부전극에 인가하는 바이어스 파워의 크기는, 0W라도 좋고 0W 초과이어도 좋다. 산화규소막에 대한 질화규소막의 에칭의 선택성을 충분하게 높게 하기 위해서는, 하부전극에 인가하는 바이어스 파워는 12000W 이하로 하는 것이 바람직하고, 1500W 이하로 하는 것이 보다 바람직하고, 300W 이하로 하는 것이 더욱 바람직하다.
이하에, 도 1에 나타내는 플라즈마 에칭 장치를 이용하여, 기판의 표면에 형성된 질화규소막과 산화규소막의 플라즈마 에칭을 행하는 예에 대하여 설명한다. 도 1의 플라즈마 에칭 장치는, ICP를 플라즈마원으로 하는 플라즈마 에칭 장치이다. 우선, 도 1의 플라즈마 에칭 장치에 대하여 설명한다.
도 1의 플라즈마 에칭 장치는, 내부에서 플라즈마 에칭이 이루어지는 챔버(1)와, 플라즈마 에칭하는 기판(20)을 챔버(1)의 내부에 지지하는 하부전극(2)과, 하부전극(2)에 바이어스 파워를 인가하는 바이어스 파워용 전원(도시하지 않음)과, 에칭 가스를 플라즈마화하기 위한 전계 및 자계를 챔버(1)의 내부에 형성하는 RF 코일(15)과, RF 코일(15)에 고주파의 소스 파워를 인가하는 소스 파워용 전원(도시하지 않음)과, 챔버(1)의 내부를 감압하는 진공펌프(13)와, 챔버(1)의 내부의 압력을 측정하는 압력계(14)와, 플라즈마의 발생에 따라 생기는 플라즈마 발광을 받아들이는 센서(16)와, 센서(16)로 받아들여진 플라즈마 발광을 분광해서 플라즈마 발광의 시간적 변화를 모니터하는 분광기(17)를 구비하고 있다.
기판(20)은 그 표면에 질화규소막 및 산화규소막이 형성되어 있다. 센서(16)로서는, 예를 들면, CCD(Charge-Coupled Device) 이미지 센서를 사용할 수 있다. 단, 센서(16)와 분광기(17)를 설치하는 대신에, 챔버(1)에 관찰창을 설치하여 그 관찰창으로부터 챔버(1)의 내부를 육안으로 관찰하고, 플라즈마 발광의 시간적 변화를 확인해도 좋다.
또한, 챔버(1)는 챔버(1)의 내부에 에칭 가스를 공급하는 에칭 가스 공급부를 구비하고 있다. 에칭 가스 공급부는 7불화요오드 가스를 공급하는 7불화요오드 가스 공급부(3)와, 불활성 가스를 공급하는 불활성 가스 공급부(4)와, 7불화요오드 가스 공급부(3)와 챔버(1)를 접속하는 에칭 가스 공급용 배관(11)과, 에칭 가스 공급용 배관(11)의 중간부에 불활성 가스 공급부(4)를 접속하는 불활성 가스 공급용 배관(12)을 갖고 있다.
그리고, 에칭 가스로서 7불화요오드 가스를 챔버(1)에 공급할 경우에는, 7불화요오드 가스 공급부(3)로부터 에칭 가스 공급용 배관(11)에 7불화요오드 가스를 송출함으로써, 에칭 가스 공급용 배관(11)을 통해서 7불화요오드 가스가 챔버(1)에 공급되게 되어 있다.
또한, 에칭 가스로서 7불화요오드 가스와 불활성 가스의 혼합 가스를 공급할 경우에는, 7불화요오드 가스 공급부(3)로부터 에칭 가스 공급용 배관(11)에 7불화요오드 가스를 송출함과 아울러, 불활성 가스 공급부(4)로부터 에칭 가스 공급용 배관(11)에 불활성 가스 공급용 배관(12)을 통해서 불활성 가스를 송출함으로써, 에칭 가스 공급용 배관(11)의 중간부에 있어서 7불화요오드 가스와 불활성 가스가 혼합되어서 혼합 가스로 되고, 이 혼합 가스가 에칭 가스 공급용 배관(11)을 통해서 챔버(1)에 공급되게 되어 있다.
이러한 플라즈마 에칭 장치를 이용하여 플라즈마 에칭을 행할 경우에는, 챔버(1)의 내부에 배치된 하부전극(2)의 위에 기판(20)을 적재하고, 진공펌프(13)에 의해 챔버(1)의 내부의 압력을 1㎩ 이상 10㎩ 이하로 감압한 후에, 에칭 가스 공급부에 의해 챔버(1)의 내부에 에칭 가스를 공급한다. 그리고, RF 코일(15)에 고주파(예를 들면 13.56㎒)의 소스 파워를 인가하면, 챔버(1)의 내부에 전계 및 자계가 형성됨으로써 전자가 가속하고, 이 가속한 전자가 에칭 가스 중의 7불화요오드 분자와 충돌해서 새롭게 이온과 전자가 생성되고, 그 결과 방전이 일어나 플라즈마가 형성된다. 플라즈마의 발생은 센서(16) 및 분광기(17)를 사용해서 확인할 수 있다.
플라즈마가 발생하면, 기판(20)의 표면에 형성된 질화규소막과 산화규소막이 에칭된다.
에칭 가스의 챔버(1)에의 공급량이나, 에칭 가스(혼합 가스) 중의 7불화요오드의 농도는, 에칭 가스 공급용 배관(11) 및 불활성 가스 공급용 배관(12)에 각각 설치된 매스플로우 컨트롤러(도시하지 않음)로 7불화요오드 가스 및 불활성 가스의 유량을 각각 제어함으로써 조정할 수 있다.
상기한 바와 같이, 에칭 가스로서 7불화요오드 또는 7불화요오드와 불활성 가스의 혼합 가스를 이용하여, 프로세스 압력을 1㎩ 이상 10㎩ 이하로 하고, 바이어스 파워를 1500W 이하의 조건으로 함으로써, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비가 2 이상 70 이하로 되도록, 또는, 에칭을 보다 안정적으로 제어하는 관점에서는 3 이상 30 이하로 되도록, 질화규소막과 산화규소막을 에칭할 수 있다.
(실시예)
이하에 실시예 및 비교예를 나타내어 본 발명을 보다 상세하게 설명한다.
(실시예 1)
도 1의 플라즈마 에칭 장치와 대략 동일한 구성을 갖는 삼코 가부시키가이샤제의 ICP 에칭 장치 RIE-200iP를 이용하여 기판의 플라즈마 에칭을 행하였다. 이 기판은, 규소 기판 상에 질화규소막(Si3N4막) 및 산화규소막(SiO2막)을 화학증착법으로 성막한 것이다.
또한, 챔버의 내부의 체적은 46000㎤이며, 에칭 가스는 7불화요오드 가스와 아르곤의 혼합 가스이다. 7불화요오드 가스의 유량을 10sccm, 아르곤의 유량을 40sccm으로 함으로써 에칭 가스 중의 7불화요오드의 농도를 20체적%로 조정했다. 여기에서 sccm은, 0℃, 1기압의 조건에서 규격화된 1분간당의 체적유량(㎤)이다.
챔버의 내부의 프로세스 압력을 1㎩, 소스 파워를 500W, 바이어스 파워를 0W, 기판의 온도를 20℃로 한 뒤, 7불화요오드 가스의 유량, 아르곤의 유량, 프로세스 압력, 소스 파워, 및 바이어스 파워를 각각 상시 모니터하고, 각각의 설정값과 실행값에 차가 없는 것을 확인하면서 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다.
표 1에는, 질화규소막 및 산화규소막이 플라즈마 에칭되어 있는 시간(에칭 시간), 질화규소막 및 산화규소막의 에칭 전의 막두께 및 에칭 후의 막두께, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비(Si3N4/SiO2 선택비)를 나타내고 있다.
또, 질화규소막 및 산화규소막의 막두께의 측정은, 필메트릭스사제의 반사율분광 막후계 F20을 사용해 행하였다. 또한, 질화규소막 및 산화규소막의 에칭 속도는, 에칭 전의 막두께로부터 에칭 후의 막두께를 빼고, 그것을 에칭 시간으로 나눔으로써 산출했다.
Figure pct00001
[0039]
(실시예 2∼4)
프로세스 압력을 표 1에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 1에 나타낸다.
(비교예 1∼4)
에칭 가스를 6불화유황 가스와 아르곤의 혼합 가스(에칭 가스 중의 6불화유황의 농도는 20체적%이다)로 한 점과, 프로세스 압력을 표 1에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 1에 나타낸다.
(실시예 11∼18)
프로세스 압력을 3㎩로 한 점과, 바이어스 파워를 표 2에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 2에 나타낸다.
Figure pct00002
(실시예 21∼24)
프로세스 압력을 5㎩로 한 점과, 바이어스 파워를 표 3에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 3에 나타낸다.
Figure pct00003
(비교예 21∼23)
에칭 가스를 6불화유황 가스와 아르곤의 혼합 가스(에칭 가스 중의 6불화유황의 농도는 20체적%이다)로 한 점과, 프로세스 압력을 5㎩로 한 점과, 바이어스 파워를 표 3에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 3에 나타낸다.
(실시예 31∼33)
프로세스 압력을 3㎩로 한 점과, 에칭 가스 중의 7불화요오드의 농도를 표 4에 나타내는 바와 같이 변경한 점 이외는, 실시예 1과 마찬가지로 해서 플라즈마 에칭을 행하고, 질화규소막 및 산화규소막의 각 에칭 속도, 및, 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비를 산출했다. 결과를 표 4에 나타낸다.
또, 실시예 31∼33에 있어서는, 에칭 가스 중의 7불화요오드의 농도는 7불화요오드 가스와 아르곤의 유량을 하기와 같이 함으로써 조정했다. 즉, 7불화요오드 가스의 유량을 2.5sccm, 아르곤의 유량을 47.5sccm으로 함으로써 에칭 가스 중의 7불화요오드의 농도를 5체적%로 조정하고, 7불화요오드 가스의 유량을 5sccm, 아르곤의 유량을 45sccm으로 함으로써 에칭 가스 중의 7불화요오드의 농도를 10체적%로 조정하고, 7불화요오드 가스의 유량을 10sccm, 아르곤의 유량을 40sccm으로 함으로써 에칭 가스 중의 7불화요오드의 농도를 20체적%로 조정했다.
Figure pct00004
표 1∼4의 결과를 도 2∼5의 그래프에 각각 나타낸다. 표 1 및 도 2의 그래프로부터, 어느 프로세스 압력에 있어서나 7불화요오드를 함유하는 에칭 가스의 쪽이, 6불화유황을 함유하는 에칭 가스보다 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비(Si3N4/SiO2 선택비)가 크고, 산화규소막에 대하여 질화규소막이 선택적으로 에칭되어 있는 것을 알 수 있다. 그리고, Si3N4/SiO2 선택비는, 프로세스 압력이 고압으로 될수록 향상하는 것을 알 수 있다.
또한, 표 2 및 도 3의 그래프로부터, 바이어스 파워가 낮을수록 Si3N4/SiO2 선택비가 향상하는 것을 알 수 있다.
또한, 표 3 및 도 4의 그래프로부터, 어느 바이어스 파워에 있어서나 7불화요오드를 함유하는 에칭 가스의 쪽이, 6불화유황을 함유하는 에칭 가스보다 산화규소막의 에칭 속도에 대한 질화규소막의 에칭 속도의 비가 크고, 산화규소막에 대하여 질화규소막이 선택적으로 에칭되어 있는 것을 알 수 있다. 그리고, Si3N4/SiO2 선택비는 바이어스 파워가 낮을수록 향상하는 것을 알 수 있다.
또한, 표 4로부터, 에칭 가스 중의 7불화요오드의 농도가 높을수록 산화규소막, 질화규소막의 어느 것에 대해서나 에칭 속도가 커지는 것을 알 수 있다. 한편, Si3N4/SiO2 선택비에 대해서는, 표 4 및 도 5의 그래프로부터, 에칭 가스 중의 7불화요오드의 농도가 높을수록 향상하는 경향은 있지만, 그다지 큰 변화는 없었다.
1 : 챔버
2 : 하부전극
3 : 7불화요오드 가스 공급부
4 : 불활성 가스 공급부
11 : 에칭 가스 공급용 배관
12 : 불활성 가스 공급용 배관
13 : 진공펌프
14 : 압력계
15 : RF 코일
16 : 센서
17 : 분광기
20 : 기판

Claims (7)

  1. 7불화요오드를 함유하는 에칭 가스를 플라즈마화해서 얻어진 플라즈마를 이용하여, 기판 상에 형성된 질화규소막을 에칭하는 에칭 공정을 구비하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 기판 상에는 상기 질화규소막과 함께 산화규소막이 형성되어 있고, 상기 질화규소막과 함께 상기 산화규소막을 에칭하는 플라즈마 에칭 방법.
  3. 제 2 항에 있어서,
    상기 질화규소막의 에칭 속도가 상기 산화규소막의 에칭 속도보다 큰 플라즈마 에칭 방법.
  4. 제 3 항에 있어서,
    상기 산화규소막의 에칭 속도에 대한 상기 질화규소막의 에칭 속도의 비가 2 이상 70 이하인 플라즈마 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 에칭 가스가 7불화요오드와 불활성 가스를 함유하는 혼합 가스인 플라즈마 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    1㎩ 이상 10㎩ 이하의 프로세스 압력 하에서 에칭을 행하는 플라즈마 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판을 지지하는 하부전극에 0W 이상 1500W 이하의 바이어스 파워를 인가하면서 에칭을 행하는 플라즈마 에칭 방법.
KR1020217035377A 2019-06-18 2020-05-22 플라즈마 에칭 방법 KR20210143313A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-113023 2019-06-18
JP2019113023 2019-06-18
PCT/JP2020/020404 WO2020255631A1 (ja) 2019-06-18 2020-05-22 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
KR20210143313A true KR20210143313A (ko) 2021-11-26

Family

ID=74037084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217035377A KR20210143313A (ko) 2019-06-18 2020-05-22 플라즈마 에칭 방법

Country Status (9)

Country Link
US (1) US20220254607A1 (ko)
EP (1) EP3989682A4 (ko)
JP (1) JPWO2020255631A1 (ko)
KR (1) KR20210143313A (ko)
CN (1) CN113906829A (ko)
IL (1) IL287744A (ko)
SG (1) SG11202112469XA (ko)
TW (1) TWI799711B (ko)
WO (1) WO2020255631A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US157940A (en) 1874-12-22 Improvement in bale-ties

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
AU2010999A (en) * 1997-12-31 1999-07-19 Allied-Signal Inc. Method of etching and cleaning using interhalogen compounds
JP3855081B2 (ja) * 2002-07-01 2006-12-06 株式会社日立国際電気 フッ素ガスによるクリーニング機構を備えたｃｖｄ装置およびｃｖｄ装置のフッ素ガスによるクリーニング方法
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
KR102390158B1 (ko) * 2017-06-08 2022-04-25 쇼와 덴코 가부시키가이샤 에칭 방법
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US157940A (en) 1874-12-22 Improvement in bale-ties

Also Published As

Publication number Publication date
EP3989682A4 (en) 2022-08-03
JPWO2020255631A1 (ko) 2020-12-24
TWI799711B (zh) 2023-04-21
WO2020255631A1 (ja) 2020-12-24
IL287744A (en) 2021-12-01
CN113906829A (zh) 2022-01-07
US20220254607A1 (en) 2022-08-11
TW202109665A (zh) 2021-03-01
EP3989682A1 (en) 2022-04-27
SG11202112469XA (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR101144021B1 (ko) 기판을 최적화하기 위해 플라즈마 프로세스들 사이에서 순차 교번하는 방법 및 장치
Booth et al. Dual-frequency capacitive radiofrequency discharges: effect of low-frequency power on electron density and ion flux
US8968588B2 (en) Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
JP4714166B2 (ja) 基板のプラズマ処理装置及びプラズマ処理方法
WO2012002232A1 (ja) プラズマ処理装置及び方法
JP2543642B2 (ja) 高周波交流電気エネルギ―と相対的に低い周波数の交流電気的エネルギ―を有する、工作物を処理するためのシステムおよび方法
KR20080050402A (ko) Ｎｆ₃를 사용한 표면 적층물 제거 방법
WO2007139142A1 (ja) プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
TWI555080B (zh) Dry etching method
US8573151B2 (en) Microwave plasma processing apparatus, dielectric window for use in the microwave plasma processing apparatus, and method for manufacturing the dielectric window
Seong et al. Characterization of SiO2 over poly-Si mask etching in Ar/C4F8 capacitively coupled plasma
US20130082030A1 (en) Plasma Tuning Rods in Microwave Resonator Plasma Sources
US6815369B2 (en) Method for monitoring deposition reaction during processing the surface of a semiconductor substrate
US9093261B2 (en) Method of manufacturing semiconductor device
JP2003229418A (ja) エッチング方法
KR20210143313A (ko) 플라즈마 에칭 방법
JP2013541187A (ja) 分子状フッ素を用いる化学気相成長チャンバのクリーニング
JP4141021B2 (ja) プラズマ成膜方法
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP2002134472A (ja) エッチング方法、エッチング装置および半導体装置の製造方法
JP2000252099A (ja) 整合器、プラズマ処理方法及び装置
JP4605940B2 (ja) プラズマエッチング装置、プラズマエッチング方法および半導体装置の製造方法
JPH0121230B2 (ko)
JP4958658B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal