TW202109665A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW202109665A
TW202109665A TW109118596A TW109118596A TW202109665A TW 202109665 A TW202109665 A TW 202109665A TW 109118596 A TW109118596 A TW 109118596A TW 109118596 A TW109118596 A TW 109118596A TW 202109665 A TW202109665 A TW 202109665A
Authority
TW
Taiwan
Prior art keywords
etching
plasma
gas
silicon nitride
nitride film
Prior art date
Application number
TW109118596A
Other languages
English (en)
Other versions
TWI799711B (zh
Inventor
佐藤大輔
貝吹香
岡優希
Original Assignee
日商昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工股份有限公司 filed Critical 日商昭和電工股份有限公司
Publication of TW202109665A publication Critical patent/TW202109665A/zh
Application granted granted Critical
Publication of TWI799711B publication Critical patent/TWI799711B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種氮化矽膜的蝕刻速度較大的電漿蝕刻方法。電漿蝕刻方法係具備使用將含有七氟化碘之蝕刻氣體電漿化而得到的電漿,將形成於基板(20)上的氮化矽膜進行蝕刻之蝕刻步驟。

Description

電漿蝕刻方法
本發明係有關於一種電漿蝕刻方法。
於半導體製程中,有藉由使用蝕刻氣體之電漿蝕刻將氮化矽膜進行蝕刻的情況。例如專利文獻1中揭示一種電漿蝕刻方法,其係將含有六氟化硫(SF6 )等氟化氣體的蝕刻氣體電漿化而將氮化矽膜進行蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利公開公報 2016年第157940號
[發明所欲解決之課題]
在半導體製程等所使用的電漿蝕刻方法中,期望進一步提升氮化矽膜的蝕刻速度。 本發明係以提供一種氮化矽膜的蝕刻速度較大的電漿蝕刻方法為課題。 [解決課題之手段]
為解決前述課題,本發明一樣態係如以下[1]~[7]所述。 [1]一種電漿蝕刻方法,其係具備使用將含有七氟化碘之蝕刻氣體電漿化而得到的電漿,將形成於基板上的氮化矽膜進行蝕刻之蝕刻步驟。
[2]如[1]之電漿蝕刻方法,其中在前述基板上,與前述氮化矽膜共同形成有氧化矽膜,且與前述氮化矽膜共同將前述氧化矽膜進行蝕刻。 [3]如[2]之電漿蝕刻方法,其中前述氮化矽膜的蝕刻速度係大於前述氧化矽膜的蝕刻速度。
[4]如[3]之電漿蝕刻方法,其中前述氮化矽膜的蝕刻速度相對於前述氧化矽膜的蝕刻速度之比為2以上70以下。 [5]如[1]~[4]中任一項之電漿蝕刻方法,其中前述蝕刻氣體為含有七氟化碘與惰性氣體的混合氣體。
[6]如[1]~[5]中任一項之電漿蝕刻方法,其係於1Pa以上10Pa以下的製程壓力下進行蝕刻。 [7]如[1]~[6]中任一項之電漿蝕刻方法,其係邊對支持前述基板之下部電極施加0W以上1500W以下的偏壓功率邊進行蝕刻。 [發明之效果]
若根據本發明,則可提供一種氮化矽膜的蝕刻速度較大的電漿蝕刻方法。
[實施發明之形態]
以下就本發明一實施形態加以說明。此外,本實施形態係表示本發明之一例者,本發明非限定於本實施形態。又,對於本實施形態可施加種種變更或改良,且施加此種變更或改良之形態亦可包含於本發明中。
本實施形態之電漿蝕刻方法係具備使用將含有七氟化碘(IF7 )之蝕刻氣體電漿化而得到的電漿,將形成於基板上的氮化矽膜(例如Si3 N4 膜)進行蝕刻之蝕刻步驟。透過使用含有七氟化碘之蝕刻氣體進行電漿蝕刻,能以較大的蝕刻速度進行氮化矽膜的蝕刻。
若藉由本實施形態之電漿蝕刻方法,則亦可與氮化矽膜共同將氧化矽膜(例如SiO2 膜)進行蝕刻。亦即,若以本實施形態之電漿蝕刻方法將形成有氮化矽膜與氧化矽膜的基板進行蝕刻,則可同時將氮化矽膜與氧化矽膜進行蝕刻。
此時,能以大於氧化矽膜的蝕刻速度將氮化矽膜進行蝕刻。亦即,若藉由本實施形態之電漿蝕刻方法,則可相對於氧化矽膜選擇性地將氮化矽膜進行電漿蝕刻。例如,能以氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比成為2以上70以下的方式,且基於更穩定地控制蝕刻之觀點,以成為3以上30以下的方式將氮化矽膜與氧化矽膜進行蝕刻。
從而,若將本實施形態之電漿蝕刻方法應用於半導體製程,則在用以形成利用雙重圖型化之淺溝槽隔離(STI:Shallow trench isolation)的蝕刻加工時,能有效率地進行氮化矽膜之選擇性的去除。此外,若提高氮化矽膜相對於氧化矽膜的蝕刻選擇性(若氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比變大),亦成為可將電漿蝕刻方法設為濕式蝕刻方法的替代方法。
本實施形態之電漿蝕刻方法所致的電漿蝕刻可使用電漿蝕刻裝置來進行。電漿蝕刻裝置中的電漿源不特別限定,可舉出例如感應耦合電漿(ICP:Inductively Coupled Plasma)、電容耦合電漿(CCP:Capacitively Coupled Plasma)等高頻放電電漿、或電子迴旋共振電漿(ECRP:Electron Cyclotron Resonance Plasma)等微波放電電漿。隨後詳述之圖1之電漿蝕刻裝置係以ICP作為電漿源的電漿蝕刻裝置。
於本實施形態之電漿蝕刻方法中,電漿蝕刻較佳在0.2Pa以上26.7Pa以下的製程壓力下進行,更佳在1Pa以上15Pa以下的製程壓力下進行,再更佳在1Pa以上10Pa以下的製程壓力下進行,特佳在3Pa以上7Pa以下的製程壓力下進行。製程壓力愈高,愈可促進七氟化碘的解離,而得以提升氮化矽膜相對於氧化矽膜的蝕刻選擇性。又,製程壓力愈高,則電漿的點燃性愈高。
蝕刻氣體可僅由七氟化碘形成,惟亦可為含有七氟化碘與惰性氣體的混合氣體。惰性氣體的種類不特別限定,可舉出例如氦氣、氬氣、氖氣、氪氣、氙氣及氮氣。此等惰性氣體可單獨使用1種,亦可並用2種以上。
針對七氟化碘與惰性氣體的混合比率,若考量電漿的點燃性等來調整即可。蝕刻氣體中之七氟化碘的濃度可設為超過0體積%且為100體積%以下,為使電漿的點燃性更充分,更佳設為5體積%以上50體積%以下;為了充分提高氮化矽膜相對於氧化矽膜的蝕刻選擇性,更佳設為10體積%以上30體積%以下。 蝕刻氣體的用量,例如蝕刻氣體對在電漿蝕刻裝置中進行電漿蝕刻之腔室的總流量宜依據腔室的體積、排氣能力及製程壓力等來調整。
於電漿蝕刻裝置中,例如藉由對RF(radio frequency)線圈施加高頻源功率而形成電場及磁場,可將蝕刻氣體電漿化而產生電漿。源功率的大小不特別限定,較佳設為0W超過3000W以下,更佳設為100W以上1500W以下,再更佳設為200W以上1000W以下。
源功率愈大,愈可促進七氟化碘的解離而增大蝕刻速度,因此,若依據期望的蝕刻速度來設定源功率的大小即可。源功率的大小若為上述數值範圍內,可充分增大氮化矽膜的蝕刻速度,同時可充分提高氮化矽膜相對於氧化矽膜的蝕刻選擇性。
電漿蝕刻時之基板的溫度不特別限定,較佳設為-20℃以上250℃以下,更佳設為0℃以上100℃以下,再更佳設為20℃以上70℃以下。電漿蝕刻時之基板的溫度若為上述數值範圍內,則由於可抑制形成於基板上之阻劑膜的變質、昇華等所引起的變形,而能夠以高圖型化精確度進行電漿蝕刻。
於電漿蝕刻時,亦可對支持基板之下部電極施加偏壓功率。亦即,施加於下部電極之偏壓功率的大小可為0W或超過0W。為了充分提高氮化矽膜相對於氧化矽膜的蝕刻選擇性,施加於下部電極之偏壓功率較佳設為12000W以下,更佳設為1500W以下,在更佳設為300W以下。
以下使用圖1所示電漿蝕刻裝置,針對進行形成於基板的表面之氮化矽膜與氧化矽膜的電漿蝕刻的實例加以說明。圖1之電漿蝕刻裝置係以ICP為電漿源的電漿蝕刻裝置。首先,針對圖1之電漿蝕刻裝置加以說明。
圖1之電漿蝕刻裝置係具備:腔室1,係於其內部進行電漿蝕刻;下部電極2,係於腔室1的內部支持待進行電漿蝕刻之基板20;偏壓功率用電源(未圖示),係對下部電極2施加偏壓功率;RF線圈15,係將用來將蝕刻氣體電漿化的電場及磁場形成於腔室1的內部;源功率用電源(未圖示),係對RF線圈15施加高頻源功率;真空泵13,係將腔室1的內部減壓;壓力計14,係測定腔室1的內部的壓力;感測器16,係載入隨著電漿產生而生成的電漿發光;及分光器17,係將以感測器16載入之電漿發光進行分光而監測電漿發光的時間變化。
基板20係於其表面形成有氮化矽膜及氧化矽膜。感測器16可使用例如CCD(Charge-Coupled Device)影像感測器。惟,亦可取代設置感測器16與分光器17,而於腔室1中設置窺視窗,並由該窺視窗以目視觀察腔室1的內部,來確認電漿發光的時間變化。
此外,腔室1係具備對腔室1的內部供給蝕刻氣體的蝕刻氣體供給部。蝕刻氣體供給部係具有:七氟化碘氣體供給部3,係供給七氟化碘氣體;惰性氣體供給部4,係供給惰性氣體;蝕刻氣體供給用配管11,係連接七氟化碘氣體供給部3與腔室1;及惰性氣體供給用配管12,係於蝕刻氣體供給用配管11的中間部連接惰性氣體供給部4。
而且,作為蝕刻氣體,將七氟化碘氣體供給至腔室1時,係成為由七氟化碘氣體供給部3向蝕刻氣體供給用配管11送出七氟化碘氣體,藉此經由蝕刻氣體供給用配管11將七氟化碘氣體供給至腔室1。
又,作為蝕刻氣體而供給七氟化碘氣體與惰性氣體的混合氣體時,係由七氟化碘氣體供給部3向蝕刻氣體供給用配管11送出七氟化碘氣體,並由惰性氣體供給部4向蝕刻氣體供給用配管11經由惰性氣體供給用配管12送出惰性氣體,而於蝕刻氣體供給用配管11的中間部使七氟化碘氣體與惰性氣體混合而形成混合氣體,此混合氣體係經由蝕刻氣體供給用配管11供給至腔室1。
使用此種電漿蝕刻裝置進行電漿蝕刻時,係於配置於腔室1的內部之下部電極2上載置基板20,並藉由真空泵13將腔室1內部的壓力減壓至1Pa以上10Pa以下後,藉由蝕刻氣體供給部對腔室1的內部供給蝕刻氣體。然後,若對RF線圈15施加高頻(例如13.56MHz)的源功率,則在腔室1的內部會形成電場及磁場藉此使電子加速,此加速之電子會與蝕刻氣體中的七氟化碘分子碰撞而重新生成離子與電子,其結果便引起放電而形成電漿。電漿的產生可使用感測器16及分光器17來確認。
若產生電漿,則可將形成於基板20表面的氮化矽膜與氧化矽膜進行蝕刻。 蝕刻氣體對腔室1的供給量、或蝕刻氣體(混合氣體)中之七氟化碘的濃度能藉由以分別設置於蝕刻氣體供給用配管11及惰性氣體供給用配管12的質流控制器(未圖示)分別控制七氟化碘氣體及惰性氣體的流量來調整。
諸如上述,藉由作為蝕刻氣體使用七氟化碘或七氟化碘與惰性氣體的混合氣體、將製程壓力設為1Pa以上10Pa以下且將偏壓功率設為1500W以下之條件,能以氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比成為2以上70以下的方式,或者基於更穩定地控制蝕刻之觀點,以成為3以上30以下的方式將氮化矽膜與氧化矽膜進行蝕刻。 [實施例]
以下示出實施例及比較例,對本發明更詳細地加以說明。 (實施例1) 使用具有與圖1之電漿蝕刻裝置大略相同構成的Samco股份有限公司製ICP蝕刻裝置RIE-200iP,來進行基板的電漿蝕刻。此基板係於矽基板上以化學蒸鍍法形成有氮化矽膜(Si3 N4 膜)及氧化矽膜(SiO2 膜)者。
又,腔室內部的體積為46000cm3 ,蝕刻氣體為七氟化碘氣體與氬氣的混合氣體。藉由將七氟化碘氣體的流量設為10sccm、將氬氣的流量設為40sccm,而將蝕刻氣體中之七氟化碘的濃度調整為20體積%。於此,sccm係以0℃、1氣壓之條件經規格化的每分鐘體積流量(cm3 )。
將腔室內部的製程壓力設為1Pa、將源功率設為500W、將偏壓功率設為0W、基板的溫度設為20℃後,分別隨時監測七氟化碘氣體的流量、氬氣的流量、製程壓力、源功率及偏壓功率,邊確認各設定值與執行值無差異邊進行電漿蝕刻。將結果示於表1。
表1中示出氮化矽膜及氧化矽膜經電漿蝕刻的時間(蝕刻時間)、氮化矽膜及氧化矽膜之蝕刻前的膜厚及蝕刻後的膜厚、氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比(Si3 N4 /SiO2 選擇比)。
此外,氮化矽膜及氧化矽膜的膜厚的測定係使用Filmetrics公司製反射率分光膜厚計F20來進行。又,氮化矽膜及氧化矽膜的蝕刻速度係由蝕刻前的膜厚減去蝕刻後的膜厚,將所得值除以蝕刻時間藉此算出。
Figure 02_image001
(實施例2~4) 除如表1所示變更製程壓力以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表1。
(比較例1~4) 除將蝕刻氣體設為六氟化硫氣體與氬氣的混合氣體(蝕刻氣體中之六氟化硫的濃度為20體積%),和如表1所示變更製程壓力以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表1。
(實施例11~18) 除將製程壓力設為3Pa,和如表2所示變更偏壓功率以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表2。
Figure 02_image003
(實施例21~24) 除將製程壓力設為5Pa,和如表3所示變更偏壓功率以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表3。
Figure 02_image005
(比較例21~23) 除將蝕刻氣體設為六氟化硫氣體與氬氣的混合氣體(蝕刻氣體中之六氟化硫的濃度為20體積%),和將製程壓力設為5Pa,和如表3所示變更偏壓功率以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表3。
(實施例31~33) 除將製程壓力設為3Pa,和如表4所示變更蝕刻氣體中之七氟化碘的濃度以外,係以與實施例1同樣的方式進行電漿蝕刻,並算出氮化矽膜及氧化矽膜的各蝕刻速度,以及氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比。將結果示於表4。
此外,於實施例31~33中,蝕刻氣體中之七氟化碘的濃度係藉由如下述設定七氟化碘氣體與氬氣的流量來調整。亦即,藉由將七氟化碘氣體的流量設為2.5sccm、將氬氣的流量設為47.5sccm,而將蝕刻氣體中之七氟化碘的濃度調整為5體積%;藉由將七氟化碘氣體的流量設為5sccm、將氬氣的流量設為45sccm,而將蝕刻氣體中之七氟化碘的濃度調整為10體積%;藉由將七氟化碘氣體的流量設為10sccm、將氬氣的流量設為40sccm,而將蝕刻氣體中之七氟化碘的濃度調整為20體積%。
Figure 02_image007
將表1~4之結果分別示於圖2~5之曲線圖中。由表1及圖2之曲線圖可知,在所有製程壓力下,含有七氟化碘之蝕刻氣體,比起含有六氟化硫之蝕刻氣體,氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比(Si3 N4 /SiO2 選擇比)均較大,可對於氧化矽膜選擇性地將氮化矽膜進行蝕刻。而且,Si3 N4 /SiO2 選擇比係製程壓力愈變高而愈提升。
此外,由表2及圖3之曲線圖可知,偏壓功率愈低則Si3 N4 /SiO2 選擇比愈提升。 再者,由表3及圖4之曲線圖可知,在所有偏壓功率下,含有七氟化碘之蝕刻氣體,比起含有六氟化硫之蝕刻氣體,氮化矽膜的蝕刻速度相對於氧化矽膜的蝕刻速度之比均較大,可對於氧化矽膜選擇性地將氮化矽膜進行蝕刻。而且可知,Si3 N4 /SiO2 選擇比係偏壓功率愈降低而愈提升。
進而,由表4可知,蝕刻氣體中之七氟化碘的濃度愈高,針對氧化矽膜、氮化矽膜任一者,蝕刻速度均變愈大。另一方面,針對Si3 N4 /SiO2 選擇比,由表4及圖5之曲線圖來看,雖有蝕刻氣體中之七氟化碘的濃度愈高則愈提升的傾向,但無大幅變化。
1:腔室 2:下部電極 3:七氟化碘氣體供給部 4:惰性氣體供給部 11:蝕刻氣體供給用配管 12:惰性氣體供給用配管 13:真空泵 14:壓力計 15:RF線圈 16:感測器 17:分光器 20:基板
[圖1]為說明本發明之電漿蝕刻方法之一實施形態的電漿蝕刻裝置之一例的示意圖。 [圖2]為表示製程壓力與Si3 N4 /SiO2 選擇比之關係的曲線圖。 [圖3]為表示在製程壓力3Pa下偏壓功率與Si3 N4 /SiO2 選擇比之關係的曲線圖。 [圖4]為表示在製程壓力5Pa下偏壓功率與Si3 N4 /SiO2 選擇比之關係的曲線圖。 [圖5]為表示蝕刻氣體中之七氟化碘的濃度與Si3 N4 /SiO2 選擇比之關係的曲線圖。
1:腔室
2:下部電極
3:七氟化碘氣體供給部
4:惰性氣體供給部
11:蝕刻氣體供給用配管
12:惰性氣體供給用配管
13:真空泵
14:壓力計
15:RF線圈
16:感測器
17:分光器
20:基板

Claims (7)

  1. 一種電漿蝕刻方法,其係具備使用將含有七氟化碘之蝕刻氣體電漿化而得到的電漿,將形成於基板上的氮化矽膜進行蝕刻之蝕刻步驟。
  2. 如請求項1之電漿蝕刻方法,其中在前述基板上,與前述氮化矽膜共同形成有氧化矽膜,且與前述氮化矽膜共同將前述氧化矽膜進行蝕刻。
  3. 如請求項2之電漿蝕刻方法,其中前述氮化矽膜的蝕刻速度係大於前述氧化矽膜的蝕刻速度。
  4. 如請求項3之電漿蝕刻方法,其中前述氮化矽膜的蝕刻速度相對於前述氧化矽膜的蝕刻速度之比為2以上70以下。
  5. 如請求項1~4中任一項之電漿蝕刻方法,其中前述蝕刻氣體為含有七氟化碘與惰性氣體的混合氣體。
  6. 如請求項1~5中任一項之電漿蝕刻方法,其係於1Pa以上10Pa以下的製程壓力下進行蝕刻。
  7. 如請求項1~6中任一項之電漿蝕刻方法,其係邊對支持前述基板之下部電極施加0W以上1500W以下的偏壓功率邊進行蝕刻。
TW109118596A 2019-06-18 2020-06-03 電漿蝕刻方法 TWI799711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-113023 2019-06-18
JP2019113023 2019-06-18

Publications (2)

Publication Number Publication Date
TW202109665A true TW202109665A (zh) 2021-03-01
TWI799711B TWI799711B (zh) 2023-04-21

Family

ID=74037084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118596A TWI799711B (zh) 2019-06-18 2020-06-03 電漿蝕刻方法

Country Status (9)

Country Link
US (1) US20220254607A1 (zh)
EP (1) EP3989682A4 (zh)
JP (1) JPWO2020255631A1 (zh)
KR (1) KR20210143313A (zh)
CN (1) CN113906829A (zh)
IL (1) IL287744A (zh)
SG (1) SG11202112469XA (zh)
TW (1) TWI799711B (zh)
WO (1) WO2020255631A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US157940A (en) 1874-12-22 Improvement in bale-ties
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
AU2010999A (en) * 1997-12-31 1999-07-19 Allied-Signal Inc. Method of etching and cleaning using interhalogen compounds
JP3855081B2 (ja) * 2002-07-01 2006-12-06 株式会社日立国際電気 フッ素ガスによるクリーニング機構を備えたcvd装置およびcvd装置のフッ素ガスによるクリーニング方法
JPWO2015016149A1 (ja) * 2013-07-29 2017-03-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
CN110546743B (zh) * 2017-06-08 2023-03-24 昭和电工株式会社 蚀刻方法
KR102623767B1 (ko) * 2017-09-01 2024-01-10 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
TWI799711B (zh) 2023-04-21
EP3989682A4 (en) 2022-08-03
SG11202112469XA (en) 2021-12-30
CN113906829A (zh) 2022-01-07
US20220254607A1 (en) 2022-08-11
WO2020255631A1 (ja) 2020-12-24
JPWO2020255631A1 (zh) 2020-12-24
IL287744A (en) 2021-12-01
EP3989682A1 (en) 2022-04-27
KR20210143313A (ko) 2021-11-26

Similar Documents

Publication Publication Date Title
US9502258B2 (en) Anisotropic gap etch
CN108140573B (zh) 用于原子层次分辨率与等离子体处理控制的方法
KR102180406B1 (ko) 에칭 방법
US20210134604A1 (en) Etching method
KR102424480B1 (ko) 다공질막을 에칭하는 방법
JP2006066408A (ja) ドライエッチング方法
KR20110091462A (ko) 반도체 장치의 제조 방법 및 플라즈마 에칭 장치
US10559472B2 (en) Workpiece processing method
TW201530648A (zh) 乾式蝕刻方法
KR20160088816A (ko) 에칭 방법
WO2009110567A1 (ja) プラズマ処理方法
US9543164B2 (en) Etching method
KR20160088819A (ko) 에칭 방법
TWI745590B (zh) 蝕刻多孔質膜之方法
US6815369B2 (en) Method for monitoring deposition reaction during processing the surface of a semiconductor substrate
US20090218315A1 (en) Method and system for controlling center-to-edge distribution of species within a plasma
TW202109665A (zh) 電漿蝕刻方法
JP2013541187A (ja) 分子状フッ素を用いる化学気相成長チャンバのクリーニング
WO2022018861A1 (ja) アルゴンベ-スの大気圧プラズマ処理方法及び大気圧プラズマ化学気相加工方法
JP2014216331A (ja) プラズマエッチング方法
JP2020136669A (ja) エッチング方法
JP3011102B2 (ja) 半導体装置の製造方法
JP4958658B2 (ja) プラズマ処理方法
TW201735159A (zh) 電漿蝕刻方法
JP2012195582A (ja) プラズマエッチング方法及びコンピュータ記録媒体