KR102180406B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102180406B1
KR102180406B1 KR1020170058620A KR20170058620A KR102180406B1 KR 102180406 B1 KR102180406 B1 KR 102180406B1 KR 1020170058620 A KR1020170058620 A KR 1020170058620A KR 20170058620 A KR20170058620 A KR 20170058620A KR 102180406 B1 KR102180406 B1 KR 102180406B1
Authority
KR
South Korea
Prior art keywords
gas
etching
frequency power
high frequency
silicon oxide
Prior art date
Application number
KR1020170058620A
Other languages
English (en)
Other versions
KR20170129054A (ko
Inventor
타쿠 고히라
류이치 타카시마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170129054A publication Critical patent/KR20170129054A/ko
Application granted granted Critical
Publication of KR102180406B1 publication Critical patent/KR102180406B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

저온 환경 하에 있어서의 산화 실리콘 에칭 영역에 공급되는 수소 원자, 불소 원자 및 탄소 원자의 밸런스를 가스 유량에 의해 제어할 수 있는 에칭 방법을 제공한다. 이 방법은, 처리 용기 내에 수용된 피처리체의 온도를 -20℃ 이하로 제어하는 냉각 공정과, 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하는 생성 공정과, 플라즈마를 이용하여 영역을 에칭하는 에칭 공정을 포함한다. 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이다. 제 1 가스 및 제 2 가스를 혼합한 가스는 수소 원자, 불소 원자 및 탄소 원자를 포함한다. 제 1 가스 및 제 2 가스 각각은 수소 원자 및 불소 원자 중 적어도 일방을 포함한다. 제 1 가스에 함유되는 수소 원자수와 불소 원자수와의 비는 제 2 가스에 함유되는 수소 원자수와 불소 원자수와의 비와는 상이하다.

Description

에칭 방법 {ETCHING METHOD}
본 개시는 에칭 방법에 관한 것이다.
특허 문헌 1에는, 양호한 이방성(異方性) 에칭을 달성하기 위하여, 피처리체의 온도를 -50℃ 이하로 냉각하면서 반응성 플라즈마에 의해 피처리체를 처리하는 에칭 처리 방법이 개시되어 있다. 이 방법에서는, 산화 실리콘막을 에칭할 경우, 불화 수소(HF) 등의 분극된 극성 분자를 에천트로서 사용한다. HF는, 저온에 있어서 화학 반응 속도 정수의 저감보다 에천트의 흡착량의 증가가 크기 때문에, 화학 반응 속도 정수와 흡착량과의 곱에 의존하는 에칭 레이트도 높아진다. 즉, 이 방법은, 극성 분자를 에천트로서 이용함으로써, 저온이라도 산화 실리콘막의 에칭 레이트가 저하되는 것을 억제할 수 있다.
일본특허공개공보 평07-147273호
특허 문헌 1에 기재된 저온 환경 하에 있어서의 산화 실리콘막의 에칭 방법에 있어서, 에칭 레이트를 더 개선하기 위하여, 탄소 원자를 함유하는 탄소 원자 함유 가스를 공급하고, HF 라디칼의 반응 생성물(예를 들면 물)의 기화를 촉진시키는 것이 고려된다. 이러한 탄소 원자 함유 가스로서는, 하이드로카본 가스 또는 플루오르카본 가스를 후보로 들고 있다.
그러나, 하이드로카본 가스 및 플루오르카본 가스는 HF 라디칼의 생성에도 기여하기 때문에, 탄소 원자 함유 가스를 공급한 경우에는 산화 실리콘막의 에칭 레이트의 제어가 곤란해질 우려가 있다. 본 기술 분야에서는, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역을 에칭하는 경우에, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 가스 유량에 의해 제어할 수 있는 에칭 방법이 요망되고 있다.
본 발명의 일측면에 따른 에칭 방법은, 피처리체에 대한 플라즈마 처리에 의해, 산화 실리콘으로 구성된 영역을 에칭하는 에칭 방법이다. 상기 방법은, 처리 용기 내에 피처리체를 준비하는 준비 공정과, 상기 피처리체의 온도를 -20℃ 이하로 제어하는 냉각 공정과, 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하고, 플라즈마를 이용하여 영역을 에칭하는 에칭 공정을 포함한다. 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이다. 제 1 가스 및 제 2 가스를 혼합한 가스는 수소 원자, 불소 원자 및 탄소 원자를 포함한다. 제 1 가스 및 제 2 가스 각각은 수소 원자 및 불소 원자 중 적어도 일방을 포함한다. 제 1 가스에 함유되는 수소 원자수와 불소 원자수와의 비는, 제 2 가스에 함유되는 수소 원자수와 불소 원자수와의 비와는 상이하다.
이 에칭 방법에서는, -20℃ 이하의 저온 환경 하에 있어서, 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 포함하는 처리 가스의 플라즈마를 이용하여 산화 실리콘으로 구성된 영역이 에칭된다. 제 1 가스에 함유되는 수소 원자수와 불소 원자수와의 비는, 제 2 가스에 함유되는 수소 원자수와 불소 원자수와의 비와는 상이하기 때문에, 제 1 가스 및 제 2 가스의 유량을 조정함으로써, 에칭 영역에 공급되는 수소 원자수와 불소 원자수와의 밸런스를 제어할 수 있다. 또한 에칭 영역에 공급되는 탄소 원자는, 산소 원자 함유 가스의 유량에 의해 제어된다. 이와 같이, 이 에칭 방법은, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역을 에칭하는 경우에, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 가스 유량에 의해 제어할 수 있다.
일실시 형태에 있어서, 처리 가스는, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하로 해도 된다. 이 경우, 저온 환경 하에 있어서 산화 실리콘의 에칭 레이트가 향상된다.
일실시 형태에 있어서, 처리 가스는, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하로 해도 된다. 이 경우, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트가 향상된다.
일실시 형태에 있어서, 처리 가스는, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2 이상 4.0 이하로 해도 된다. 이 경우, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트가 향상된다.
일실시 형태에 있어서, 제 1 가스는 H2 가스이며, 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수) 또는 CxFy 가스(x 및 y는 자연수)이며, 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스여도 된다. 혹은, 일실시 형태에 있어서, 제 1 가스는 CxHy 가스(x 및 y는 자연수)이며, 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수), CxFy 가스(x 및 y는 자연수) 또는 NF3 가스이며, 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스여도 된다.
일실시 형태에 있어서, 에칭 공정은, 플라즈마를 생성하기 위한 제 1 고주파 전원에 의해 펄스 형상의 전력이 인가되고, 또한 플라즈마로부터 영역으로 이온을 인입하기 위한 제 2 고주파 전원에 의해 펄스 형상의 전력이 인가되는 공정을 포함해도 된다. 제 1 고주파 전원은, 하이 레벨이 되는 제 1 기간 및 로우 레벨이 되는 제 2 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력한다. 제 2 고주파 전원은, 온 레벨이 되는 제 3 기간 및 오프 레벨이 되는 제 4 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력한다. 제 1 기간과 제 3 기간이 동기되고, 제 2 기간과 제 4 기간이 동기된다. 이 경우, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트가 향상된다.
본 발명의 각종 측면 및 일실시 형태에 따르면, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역을 에칭하는 경우에, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 가스 유량에 의해 제어할 수 있는 에칭 방법이 제공된다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다.
도 2는 공정(ST1)에서 준비되는 웨이퍼의 일례를 나타내는 도이다.
도 3은 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 4는 도 3에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세하게 나타내는 도이다.
도 5는 도 3에 나타내는 고주파 전원에 의해 출력되는 전력의 일례를 나타내는 도이다.
도 6은 공정(ST3)에서 에칭되고 있는 웨이퍼를 나타내는 도이다.
도 7은 저온 환경 하에 있어서 HF계 라디칼에 의해 산화 실리콘으로 구성된 영역이 에칭되는 원리를 설명하는 도이다.
도 8은 저온 환경 하에 있어서 CF계 라디칼에 의해 물이 제거되는 원리를 설명하는 도이다.
도 9는 산화 실리콘의 에칭 레이트와 웨이퍼 온도와의 관계를 측정한 결과를 나타내는 그래프이다.
도 10은 산화 실리콘 및 질화 실리콘의 에칭 레이트와 칠러 유닛의 냉매의 온도와의 관계를 측정한 결과를 나타내는 그래프이다.
도 11은 산화 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를, CH4와 CF4와의 체적 유량비를 변화시켜 측정한 결과를 나타내는 그래프이다.
도 12는 폴리 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를, CH4와 CF4와의 체적 유량비를 변화시켜 측정한 결과를 나타내는 그래프이다.
도 13은 산화 실리콘의 에칭 레이트와 CH4 및 CF4의 합계 체적 유량에 대한 O2 가스의 체적 유량비와의 관계를 측정한 결과를 나타내는 그래프이다.
도 14는 산화 실리콘의 네킹(necking) CD와 CH4 및 CF4의 합계 체적 유량에 대한 O2 가스의 체적 유량비와의 관계를 측정한 결과를 나타내는 그래프이다.
도 15는 산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 CH4 가스 및 CF4 가스의 체적 유량비와의 관계를, O2 가스를 변화시켜 측정한 결과를 나타내는 그래프이다.
도 16은 산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 수소 원자 / 탄소 원자비와의 관계를 측정한 결과를 나타내는 그래프이다.
도 17은 산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 불소 원자 / 탄소 원자비와의 관계를 측정한 결과를 나타내는 그래프이다.
도 18은 산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 산소 원자 / 탄소 원자비를 측정한 결과를 나타내는 그래프이다.
도 19는 산화 실리콘의 에칭 레이트와 HF 파워와의 관계를 칠러 유닛의 냉매의 온도를 변경하여 측정한 결과를 나타내는 그래프이다.
도 20은 칠러 유닛의 냉매의 온도를 변경하여 에칭 생성물의 퇴적 레이트와 깊이 / 네킹 CD비와의 관계를 측정한 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 각종 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은 공정(ST1), 공정(ST2) 및 공정(ST3)을 포함하고 있다.
공정(ST1)은, 피처리체(이하, '웨이퍼(W)'라고 함)를 준비하는 공정(준비 공정)이다. 도 2는 공정(ST1)에서 준비되는 웨이퍼(W)의 일례를 나타내는 도이다. 도 2에 나타내는 웨이퍼(W)는, 도시하지 않은 하지층 상에 제 1 유전체막(IL1), 제 2 유전체막(IL2) 및 마스크(MSK)를 가진다. 하지층은 기판 상에 마련된 단결정 실리콘제의 층일 수 있다. 일실시 형태에서는, 제 1 유전체막(IL1)은 질화 실리콘막이며, 제 2 유전체막(IL2)은 산화 실리콘막일 수 있다. 산화 실리콘막은 SiOx(X는 자연수)로 이루어지는 막이다. 다른 일실시 형태에서는, 제 1 유전체막(IL1)은 폴리 실리콘막이며, 제 2 유전체막(IL2)은 산화 실리콘막일 수 있다. 제 1 유전체막(IL1)의 두께는 예를 들면 5 nm ~ 500 nm이며, 제 2 유전체막(IL2)의 두께는 예를 들면 5 nm ~ 1000 nm이다. 제 1 유전체막(IL1) 및 제 2 유전체막(IL2)은 교호로 복수 적층되어도 된다. 제 1 유전체막(IL1) 상에는 마스크(MSK)가 마련되어 있다. 마스크(MSK)는 제 1 유전체막(IL1) 및 제 2 유전체막(IL2)에 홀 또는 라인 형상과 같은 스페이스를 형성하기 위한 패턴을 가지고 있다. 마스크(MSK)는 예를 들면 폴리 실리콘으로 구성될 수 있다. 혹은, 마스크(MSK)는 아몰퍼스 카본, 유기 재료, 메탈 재료로 구성되어 있어도 된다.
다시 도 1을 참조한다. 방법(MT)의 공정(ST1)에서는, 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 준비된다. 일례에 있어서는, 플라즈마 처리 장치는 용량 결합형 플라즈마 처리 장치일 수 있다. 이하, 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례에 대하여 설명한다. 도 3은 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이며, 당해 플라즈마 처리 장치의 종단면에 있어서의 구조를 나타내고 있다.
도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는, 절연 재료로 구성된 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는 처리 용기(12) 내에서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 지지부(14)는 처리 용기(12) 내에 마련된 배치대(PD)를 지지하고 있다. 구체적으로, 도 3에 나타내는 바와 같이, 지지부(14)는 당해 지지부(14)의 내벽면에서 배치대(PD)를 지지할 수 있다.
배치대(PD)는 그 상면에서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(16) 및 지지부(18)를 포함할 수 있다. 하부 전극(16)은 예를 들면 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 이 하부 전극(16)의 상면 상에는 지지부(18)가 마련되어 있다.
지지부(18)는 웨이퍼(W)를 지지하는 것이며, 베이스부(18a) 및 정전 척(18b)을 포함하고 있다. 베이스부(18a)는 예를 들면 알루미늄과 같은 금속제로 구성되어 있고, 대략 원반 형상을 이루고 있다. 베이스부(18a)는 하부 전극(16) 상에 설치되어 있고, 하부 전극(16)에 전기적으로 접속되어 있다. 정전 척(18b)은 베이스부(18a) 상에 마련되어 있다. 정전 척(18b)은 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(18b)의 전극에는 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전 척(18b)은 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 유지할 수 있다.
지지부(18)의 베이스부(18a)의 주연부 상에는, 웨이퍼(W)의 주연 및 정전 척(18b)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
베이스부(18a)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 일실시 형태에 따른 온조 기구를 구성하고 있다. 냉매 유로(24)에는 외부에 마련된 칠러 유닛(26)으로부터 배관(26a, 26b)을 거쳐 정해진 온도의 냉매가 순환 공급된다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 지지부(18) 상에 의해 지지된 웨이퍼(W)의 온도가 제어된다. 칠러 유닛(26)의 냉매의 온도는 -20℃ ~ -70℃의 범위로 제어될 수 있다. 웨이퍼(W)의 온도는 -20℃ ~ -40℃의 범위로 제어될 수 있다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(18b)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 배치대(PD)의 상방에 있어서, 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 이들 상부 전극(30)과 하부 전극(16)의 사이에는 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획 형성되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 이 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 복수의 가스 토출홀(34a)을 구획 형성하고 있다. 이 전극판(34)은 줄열이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 도 4는 도 3에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세하게 나타내는 도이다. 도 4에 나타내는 바와 같이, 가스 소스군(40)은 N 개(N은 자연수)의 가스 소스(401 ~ 403)를 포함하고 있다. 가스 소스(401 ~ 403)는 각각 제 1 가스, 제 2 가스 및 산소 원자 함유 가스의 소스이다.
제 1 가스 및 제 2 가스는 이하의 조건을 충족하는 가스이다. 제 1 가스는 제 2 가스 및 산소 원자 함유 가스와는 상이한 가스이다. 제 2 가스는 제 1 가스 및 산소 원자 함유 가스와는 상이한 가스이다. 제 1 가스 및 제 2 가스를 혼합한 가스는 수소 원자, 불소 원자 및 탄소 원자를 포함한다. 또한, 제 1 가스 및 제 2 가스는 수소 원자 및 불소 원자 중 적어도 일방을 포함한다. 그리고, 제 1 가스에 함유되는 수소 원자수와 불소 원자수와의 비는, 제 2 가스에 함유되는 수소 원자수와 불소 원자수와의 비와는 상이하다.
제 1 가스 및 제 2 가스는, 일례로서 H2 가스, HF 가스, CxHy 가스, CxHyFz 가스, CxHyOH 가스, CxHyFzOH 가스, NH3 가스, CxFy 가스, NF3 가스로부터 상술한 조건을 충족하도록 선택될 수 있다(x, y, z는 자연수). 예를 들면, 제 1 가스가 H2 가스이면, 제 2 가스는 CxHyFz 가스, CxHyFzOH 가스 또는 CxFy 가스이다. 제 1 가스가 CxHy 가스이면, 제 2 가스는 CxHyFz 가스, CxHyFzOH 가스, CxFy 가스 또는 NF3 가스이다.
일실시 형태에 있어서는, 상술한 조건을 충족하는 범위에서, 제 1 가스가 수소 원자 함유 가스이며, 제 2 가스가 불소 원자 함유 가스여도 된다. 수소 원자 함유 가스는 H2 가스, HF 가스, CxHyFz 가스, CxHyOH 가스, CxHyFzOH 가스, NH3 가스 등이며, 불소를 포함해도 된다. 불소 원자 함유 가스는 HF 가스, CxHyFz 가스, CxHyFzOH 가스, CxFy 가스, NF3 가스, SF6 가스 등이며, 수소를 포함해도 된다.
산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스, COS 가스 등으로부터 선택될 수 있다. 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스가 에칭에 이용되는 처리 가스가 된다. 일실시 형태에 따른 처리 가스는, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하로 할 수 있다. 또한 일실시 형태에 따른 처리 가스는, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2이상 4.0 이하로 할 수 있다. 일실시 형태에 따른 처리 가스는, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하로 할 수 있다. 또한 가스 소스군은, Ar 가스와 같은 희가스 등의 각종 가스의 소스를 더 가지고 있어도 된다.
유량 제어기군(44)은 N 개의 유량 제어기(441 ~ 443)를 포함하고 있다. 유량 제어기(441 ~ 443)는, 대응하는 가스 소스로부터 공급되는 가스의 유량을 제어한다. 이들 유량 제어기(441 ~ 443)는 매스 플로우 컨트롤러(MFC)여도 되고, FCS여도 된다. 밸브군(42)은 N 개의 밸브(421 ~ 423)를 포함하고 있다. 가스 소스(401 ~ 403)는 각각 유량 제어기(441 ~ 443) 및 밸브(421 ~ 423)를 개재하여 가스 공급관(38)에 접속되어 있다. 가스 소스(401 ~ 403)의 가스는, 가스 공급관(38)으로부터 처리 가스(혼합 가스)로서 가스 확산실(36a)에 이르고, 가스 통류홀(36b) 및 가스 토출홀(34a)을 거쳐 처리 공간(S)에 토출된다.
도 3으로 돌아와, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통 형상을 이루고 있고, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 마련되어 있다.
또한 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽과의 사이에 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있고, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 마련되어 있다. 도전성 부재(56)는 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다. 또한, 도전성 부재(56)는 플라즈마 생성 영역에 마련되어 있으면 되며, 그 설치 위치는 도 3에 나타내는 위치에 한정되는 것은 아니다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력, 즉 고주파 소스 전력(고주파(HF) 파워)을 발생시키는 전원이며, 27 ~ 100 MHz의 주파수, 일례에서는 40 MHz의 고주파 전력을 발생시킨다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(16)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있어도 된다.
일실시 형태에 있어서, 제 1 고주파 전원(62)은 하이 레벨이 되는 제 1 기간 및 로우 레벨이 되는 제 2 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력할 수 있다. 예를 들면, 제 1 고주파 전원(62)은, 변조 펄스의 듀티비에 따라, 펄스·온 기간(제 1 기간) 중에는 고주파(HF) 파워를 하이 레벨로 제어하고, 펄스·오프 기간(제 2 기간) 중에는 고주파(HF) 파워를 하이 레벨보다 낮은 로우 레벨로 제어한다. 단, 로우 레벨은, 플라즈마 생성 상태를 유지하는데 필요한 가장 낮은 레벨보다 높은 값으로 선택된다. 또한 로우 레벨은, 통상은 하이 레벨보다 명백히 낮은 값(1 / 2 이하)으로 선택된다. 일실시 형태에서는, 제 1 고주파 전원(62)은 펄스·오프의 기간(제 2 기간) 중에는 고주파(HF)의 파워를 영레벨의 오프 상태로 해도 된다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력(고주파(LF) 파워)을 발생시키는 전원이며, 400 kHz ~ 13.56 MHz의 범위 내의 주파수, 일례에서는 3 MHz의 고주파 전력을 발생시킨다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(16)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다.
일실시 형태에 있어서, 제 2 고주파 전원(64)은 온 레벨이 되는 제 3 기간 및 오프 레벨이 되는 제 4 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력할 수 있다. 예를 들면, 제 2 고주파 전원(64)은, 변조 펄스의 듀티비에 따라 펄스·온의 기간(제 3 기간) 중에는 웨이퍼(W)에 이온을 인입하기 위한 고주파(LF)의 파워를 정해진 레벨의 온 상태로 하고, 펄스·오프의 기간(제 4 기간) 중에는 고주파(LF)의 파워를 영레벨의 오프 상태로 한다. 일실시 형태에서는, 제 2 고주파 전원(64)은 펄스·오프의 기간(제 4 기간) 중에는 고주파(LF)의 파워를 상술한 로우 레벨의 온 상태로 해도 된다.
도 5는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)에 의해 출력되는 전력의 일례를 나타내는 도이다. 도 5에서는 3 개의 패턴을 도시하고 있다. 제 1 패턴은, 제 1 고주파 전원(62)에 의해 하이 / 로우의 펄스 변조로 플라즈마 생성용의 고주파(HF)가 출력되고, 제 2 고주파 전원(64)에 의해 온 / 오프의 펄스 변조로 이온 인입용의 고주파(LF)가 출력된다. 제 2 패턴은, 제 1 고주파 전원(62)에 의해 온 / 오프의 펄스 변조로 플라즈마 생성용의 고주파(HF)가 출력되고, 제 2 고주파 전원(64)에 의해, 온 / 오프의 펄스 변조로 이온 인입용의 고주파(LF)가 출력된다. 제 3 패턴은, 제 1 고주파 전원(62)에 의해 변조되어 있지 않은 플라즈마 생성용의 고주파(HF)가 출력되고, 제 2 고주파 전원(64)에 의해, 온 / 오프의 펄스 변조로 이온 인입용의 고주파(LF)가 출력된다. 일실시 형태에 있어서는 제 1 패턴이 채용될 수 있다. 제 1 패턴 및 제 2 패턴에 있어서는, 제 1 기간과 제 3 기간이 동기되고, 제 2 기간과 제 4 기간이 동기될 수 있다.
제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON 및 OFF의 주파수는, 예를 들면 1 kHz ~ 40 kHz이다. 고주파 전력의 ON 및 OFF의 주파수란, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력이 ON인 기간과 OFF인 기간으로 이루어지는 기간을 1 주기로 하는 주파수이다. 또한, 1 주기에서 고주파 전력이 ON인 기간이 차지하는 듀티비는, 예를 들면 50% ~ 90%이다.
도 3으로 돌아와, 플라즈마 처리 장치(10)는 직류 전원부(70)를 더 구비하고 있다. 직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생시켜, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
또한 일실시 형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
구체적으로, 제어부(Cnt)는 칠러 유닛(26)에 제어 신호를 송출하고, 웨이퍼 온도가 설정된 온도가 되도록 제어한다. 또한, 제어부(Cnt)는 유량 제어기(441 ~ 443), 밸브(421 ~ 423) 및 배기 장치(50)에 제어 신호를 송출하고, 설정된 분량으로 혼합된 처리 가스를 설정된 압력이 되도록 제어한다. 그리고, 제어부(Cnt)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)에 제어 신호를 송출하고, 설정된 전력이 되도록 제어한다.
또한, 제어부(Cnt)는 고주파 전력이 ON이 되어 있는 기간보다 절대값이 큰 음의 직류 전압이 고주파 전력이 OFF가 되어 있는 기간에 상부 전극(30)에 인가되도록 직류 전원부(70)에 제어 신호를 송출할 수 있다.
다시 도 1을 참조하여, 방법(MT)의 설명을 계속한다. 공정(ST1)에서는, 플라즈마 처리 장치의 처리 용기 내에 웨이퍼(W)가 준비된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 배치대(PD) 상에 배치된 웨이퍼(W)가 정전 척(18b)에 의해 흡착 유지된다.
이어서 공정(ST2)에서는, 웨이퍼의 온도가 -20℃ 이하로 제어된다(냉각 공정). 플라즈마 처리 장치(10)를 이용하는 경우에는, 제어부(Cnt)는 칠러 유닛(26)에 제어 신호를 송출하고, 웨이퍼 온도를 -20℃ 이하로 제어한다.
이어서 공정(ST3)에서는, 에칭 영역에 대하여 에칭이 행해진다(에칭 공정). 이를 위해, 공정(ST3)은, 처리 가스가 플라즈마 처리 장치의 처리 용기 내로 공급되고, 처리 용기 내의 압력이 정해진 압력으로 설정된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 가스 소스군(40)으로부터의 처리 가스가 처리 용기(12) 내로 공급되고, 배기 장치(50)가 작동됨으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다.
공정(ST3)에서 이용되는 처리 가스는, 상술한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스의 혼합 가스이며, 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 포함한다. 제 1 가스 및 제 2 가스는, 일례로서 H2 가스, HF 가스, CxHy 가스, CxHyFz 가스, CxHyOH 가스, CxHyFzOH 가스, NH3 가스, CxFy 가스, NF3 가스, SF6 가스로부터 상술한 조건을 충족하도록 선택될 수 있다(x, y, z는 자연수). 일례로서, 제 1 가스는 H2 가스이며, 제 2 가스는 CxHyFz 가스, CxHyFzOH 가스 또는 CxFy 가스이다. 일례로서, 제 1 가스는 CxHy 가스이며, 제 2 가스는 CxHyFz 가스, CxHyFzOH 가스, CxFy 가스 또는 NF3 가스이다. 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스, COS 가스 등이다.
공정(ST3)에서 이용되는 처리 가스는, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하이며, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2 이상 4.0 이하이며, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하이다. 또한 처리 가스는, Ar 가스와 같은 희가스를 더 포함하고 있어도 된다.
또한 공정(ST3)에서는, 처리 용기 내로 공급된 처리 가스가 여기된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 고주파 전력이 하부 전극(16)에 부여된다.
공정(ST3)에 있어서의 각종 조건은, 예를 들면 이하에 나타나는 범위 내의 조건으로 설정된다.
· 제 1 가스 : CH4 가스
· 제 2 가스 : CF4 가스 또는 CH2F2 가스
· 산소 원자 함유 가스 : O2 가스
· 제 1 유전체막(IL1) : 질화 실리콘
· 제 2 유전체막(IL2) : 산화 실리콘
· 제 1 고주파 전원(62)의 고주파 전력 : 500 ~ 5000 W
· 제 1 고주파 전원(62)의 고주파 전력의 주파수 : 27 ~ 100 MHz
· 제 2 고주파 전원(64)의 고주파 전력 : 1000 ~ 20000 W
· 제 2 고주파 전원(64)의 고주파 전력의 주파수 : 0.4 ~ 13 MHz
· 처리 용기(12) 내의 압력 : 1.33 ~ 13.3 Pa(10 ~ 100 mT)
· 칠러 유닛(26)의 냉매의 온도 : -20℃ ~ -70℃
· 웨이퍼(W)의 온도 : -20℃ ~ -40℃
또한 일실시 형태에서는, 제 1 유전체막(IL1)이 질화 실리콘막이며, 제 2 유전체막(IL2)이 산화 실리콘막인 경우, 제 1 유전체막(IL1)의 에칭에서는 웨이퍼(W)의 온도를 -20℃로 설정하고, 제 2 유전체막(IL2)의 에칭에서는 웨이퍼(W)의 온도를 -40℃로 설정해도 된다. 이와 같이 설정함으로써, 에칭 레이트를 향상시킬 수 있다.
또한 일실시 형태에서는, 공정(ST3)에 있어서, 제어부(Cnt)는, 제 1 고주파 전원(62)에 하이 / 로우의 펄스 변조를 시킨 전력을 인가시키고, 제 2 고주파 전원(64)에 온 / 오프의 펄스 변조를 시킨 전력을 인가시킨다. 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON과 OFF의 전환에 관한 조건은, 예를 들면 다음과 같다.
· 고주파 전력의 ON과 OFF의 펄스 주파수 : 1 ~ 40 kHz
· 일주기에 있어서 고주파 전력이 ON인 기간이 차지하는 듀티비 : 50 ~ 90%
이 공정(ST3)에서는, 처리 가스가 여기되어 플라즈마가 발생한다. 그리고, 처리 가스에 포함되는 분자 또는 원자의 활성종에 웨이퍼(W)가 노출됨으로써, 도 6에 나타내는 바와 같이, 웨이퍼(W)의 제 1 유전체막(IL1) 및 제 2 유전체막(IL2)이 에칭된다. 도 6은 공정(ST3)에서 에칭되고 있는 웨이퍼를 나타내는 도이다. 또한 공정(ST3)의 에칭 중에는, 처리 가스에 포함되는 탄소에 유래하는 퇴적물(DP)이 마스크(MSK) 상에 퇴적되는 경우도 있다.
공정(ST3)에서는, -20℃ 이하의 저온 환경 하에 있어서, 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 포함하는 처리 가스의 플라즈마를 이용하여 산화 실리콘으로 구성된 제 2 유전체막(IL2)이 에칭된다. 제 1 가스에 함유되는 수소 원자수와 불소 원자수와의 비는, 제 2 가스에 함유되는 수소 원자수와 불소 원자수와의 비와는 상이하기 때문에, 제 1 가스 및 제 2 가스의 유량을 조정함으로써, 제 2 유전체막(IL2)에 공급되는 수소 원자수와 불소 원자수와의 밸런스를 제어할 수 있다. 또한, 제 2 유전체막(IL2)에 공급되는 탄소 원자수는, 산소 원자 함유 가스의 유량에 의해 제어된다. 이와 같이, 이 에칭 방법은, 저온 환경 하에 있어서 산화 실리콘으로 구성된 제 2 유전체막(IL2)을 에칭하는 경우에, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 가스 유량에 의해 제어할 수 있다.
이하, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 제어하는 것의 중요성에 대하여 설명한다. 먼저, 저온 환경 하에 있어서의 수소 원자 및 불소 원자의 역할을 설명한다. 도 7은 저온 환경 하에 있어서 HF계 라디칼에 의해 산화 실리콘으로 구성된 영역이 에칭되는 원리를 설명하는 도이다
도 7에 나타나는 바와 같이, 산화 실리콘(SiO2)의 표면에 HF계 라디칼(HF, 수소 원자 및 불소 원자)이 공급되고, 산화 실리콘의 Si가 F와 반응하여 SiF4로서 기화된다. 이에 의해, 산화 실리콘이 에칭된다. 이 때, 물(H2O)이 반응 생성물로서 발생한다(도 7의 (A), (B)). 일반적인 증기압 곡선에 의하면, 물은 포화 증기압이 낮다. 증기압 곡선 상은 액체와 기체가 혼재된 상태이다. 따라서, 에칭 시의 압력을 10 ~ 100 mTorr 정도, 웨이퍼 온도를 -60℃ ~ -20℃ 정도의 저온 환경 하로 했을 경우, 실리콘 산화막의 표면의 물은, 포화되어 어느 정도 액체 상태로 존재하고 있다고 상정된다.
그리고, 물에 대하여 불화 수소가 더 공급된 경우, HF계 라디칼이 물과 반응하여, 불화 수소산이 생성된다(도 7의 (C) ~ (D)). 이에 의해, 산화 실리콘막의 표면에서 물에 녹아 있는 불화 수소산에 의해 주로 화학 반응에 의한 에칭이 촉진되고, 에칭 레이트가 특이적으로 상승한다고 상정된다. 이와 같이, 저온 환경 하에서의 산화 실리콘막의 에칭에 있어서는, 수소 원자 및 불소 원자를 적절한 밸런스로 공급할 필요가 있다.
그리고, 반응 생성물인 물은 저온 환경 하에 있어서 휘발성이 부족하기 때문에, 반응이 진행됨에 따라 에칭 반응면에 액체로서 축적된다. 그리고, 축적된 물은 결국 에칭을 저해하는 요인이 된다. 이와 같이, 저온 환경 하에서의 산화 실리콘막의 에칭 반응을 효과적으로 행하기 위해서는, 과잉으로 발생된 물을 적절히 제거하는 것이 중요해진다.
물을 적절히 제거하기 위해서는, 산화 실리콘막의 표면에 탄소 원자를 공급하는 방법이 고려된다. 도 8은 저온 환경 하에 있어서 CF계 라디칼에 의해 물이 제거되는 원리를 설명하는 도이다. 도 8에 나타나는 바와 같이, 물을 표면에 축적하는 산화 실리콘에 CF계 라디칼(CF, 탄소 원자 및 불소 원자)이 공급되고, 물에 용해된다(도 8의 (A)). 그리고, 플라즈마로부터 이온이 입사된다(도 8의 (B)). O-H의 결합 에너지는 4.4 eV, C-O의 결합 에너지는 11.1 eV이다. 이 때문에, 플라즈마로부터 입사된 이온의 작용에 의해, O-H 결합 및 C-O 결합이 절단된 경우, O는 C와 쉽게 결합하기 때문에 CO를 생성하게 된다. 생성된 CO는 휘발하고, H는 F와 결합하여 HF가 되어, 상술한 바와 같이 반응 에칭에 기여한다. 이와 같이, 산화 실리콘막의 표면에 존재하는 물은 탄소 원자를 공급함으로써 제거할 수 있다.
이와 같이, 저온 환경 하에 있어서의 산화 실리콘막의 에칭에서는, HF계 라디칼과 CF계 라디칼을 적절한 밸런스로 공급하는 것이 중요하다. 실제의 에칭 가스 조건은, 플라즈마 에칭에 있어서는 플라즈마로부터 산화 실리콘막의 표면에 입사하는 이온에 의해 반응이 촉진되기 때문에, 산화 실리콘막에 수소 원자수, 불소 원자수 및 탄소 원자수를 밸런스 좋게 공급하면 된다. 본 실시 형태에 따른 에칭 방법에 의하면, 에칭 영역에 공급되는 수소 원자수, 불소 원자수 및 탄소 원자수의 밸런스를 가스 유량에 의해 제어할 수 있기 때문에, 저온 환경 하에 있어서 산화 실리콘으로 구성된 제 2 유전체막(IL2)을 높은 레이트로 에칭할 수 있다.
또한 일실시 형태에 있어서, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하로 함으로써, 저온 환경 하에 있어서 산화 실리콘의 에칭 레이트를 향상시킬 수 있다. 일실시 형태에 있어서, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하로 함으로써, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트를 향상시킬 수 있다. 또한 일실시 형태에 있어서, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2 이상 4.0 이하로 함으로써, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트가 향상된다.
또한 일실시 형태에 있어서, 에칭 공정(ST3)에 있어서, 제 1 고주파 전원(62)에 하이 / 로우의 펄스 변조를 시킨 전력을 인가시키고, 제 2 고주파 전원(64)에 온 / 오프의 펄스 변조를 시킨 전력을 인가시키고 양자를 동기시킴으로써, 마스크 선택비의 향상 및 에칭 형상의 수직성의 향상을 실현할 뿐 아니라, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트가 향상된다. 이하, 원리를 설명한다.
플라즈마 생성용의 제 1 고주파 전력(고주파(HF) 파워)을 하이 / 로우의 펄스 변조를 시킨 경우, 전력 오프의 상태가 되지 않기 때문에, 프로세스 중에서 플라즈마가 유지된 상태가 된다. 또한, 제 1 고주파 전원(62)에 의해 제 1 고주파 전력의 크기를 제어할 수 있기 때문에, 플라즈마 중의 가스의 해리도를 제어할 수 있다. 제 1 고주파 전력을 크게 제어한 경우, 고해리의 에칭 반응이 진행되고, 제 1 고주파 전력을 작게 제어한 경우, 저해리 라디칼 유래의 퇴적물이 발생한다. 제 1 고주파 전력과 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력(고주파(LF) 파워)을 동기킴으로써, 제 2 고주파 전력이 오프 상태일 때 저해리 라디칼 유래의 퇴적물을 발생시켜, 마스크재 상 또는 홀 형상의 측벽에 보호막을 퇴적시킬 수 있다. 이 때문에, 제 1 고주파 전원(62)에 하이 / 로우의 펄스 변조를 시킨 전력을 인가시키고, 제 2 고주파 전원(64)에 온 / 오프의 펄스 변조를 시킨 전력을 인가시키고, 양자를 동기시킴으로써, 높은 이방성의 에칭 가공이 가능해진다.
그리고, RF 펄스 플라즈마에서는, 제 2 고주파 전력이 오프 상태일 때, 웨이퍼(W)에 이온이 인입되지 않기 때문에, 제 2 고주파 전력이 오프 상태가 되는 기간을 짧게 하는 것이 에칭 레이트의 향상에는 중요하다. 일반적으로 라디칼이 고체 표면에 흡착할 확률은, 고체의 온도가 낮을수록 높아진다. 이 때문에, 웨이퍼(W)를 저온으로 할수록, 마스크재 상 또는 홀 형상의 측벽에 보호막을 퇴적시키는 시간을 짧게 할 수 있다. 즉, 하이 / 로우의 펄스 변조와 온 / 오프의 펄스 변조와의 조합은, 높은 이방성의 에칭 가공뿐 아니라, 저온 환경 하에 있어서 산화 실리콘으로 구성된 영역의 에칭 레이트를 향상시키는 것에 기여한다.
(실시예 및 비교예)
이하, 방법(MT)을 이용하여 행한 실시예 및 비교예에 대하여 설명한다.
(에칭 온도 의존성)
산화 실리콘의 에칭 레이트와 웨이퍼 온도와의 관계를 측정했다. 실시예에서는, 도 2에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용했다. 칠러 유닛(26)의 냉매의 온도를 -40℃에서 -70℃의 범위로 변화시킴으로써, 웨이퍼 온도를 -15℃에서 -40℃의 범위로 변화시켰다. 그리고, 하기의 프로세스 조건으로 산화 실리콘의 에칭 레이트를 측정했다. 이 측정에서는, 탄소를 제어하지 않고 산화 실리콘의 에칭 레이트와 웨이퍼 온도와의 관계의 경향을 파악했다.
· 제 1 가스 : H2 : 130 sccm
· 제 2 가스 : CF4 : 35 sccm
· 산소 원자 함유 가스 : 없음
· 제 1 유전체막(IL1) : 질화 실리콘
· 제 2 유전체막(IL2) : 산화 실리콘
· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
결과를 도 9에 나타낸다. 도 9의 횡축은 웨이퍼 온도, 종축은 산화 실리콘의 에칭 레이트이다. 도 9에 나타나는 바와 같이, 탄소 원자를 제어하지 않는 경우라도, 웨이퍼 온도가 -20℃ 이하에 있어서 산화 실리콘의 에칭 레이트가 비약적으로 상승하는 것이 확인되었다. 즉, 웨이퍼 온도가 -20℃ 이하인 저온 환경 하에서 에칭함으로써, 산화 실리콘의 에칭 레이트를 향상시킬 수 있는 것이 확인되었다.
(재료마다의 에칭 온도 의존성)
상술한 에칭 온도 의존성과 동일한 조건으로, 산화 실리콘 및 질화 실리콘의 에칭 레이트와 칠러 유닛(26)의 냉매의 온도와의 관계를 측정했다. 결과를 도 10에 나타낸다. 도 10의 횡축은 칠러 유닛(26)의 냉매의 온도, 종축은 에칭 레이트이다. 도 10에 나타나는 바와 같이, 산화 실리콘은 냉매의 온도가 낮아질수록(웨이퍼 온도가 낮아질수록) 에칭 레이트가 증가한다. 그러나, 질화 실리콘은 냉매의 온도가 낮아질수록(웨이퍼 온도가 낮아질수록) 에칭 레이트가 저하되는 것이 확인되었다. 이와 같이, 질화 실리콘막과 산화 실리콘막의 다층막을 에칭하는 경우, 질화 실리콘막의 에칭에서는 웨이퍼(W)의 온도를 저온 환경 하 중에서도 비교적 높게 (예를 들면 -20℃)로 설정하고, 산화 실리콘막의 에칭에서는 웨이퍼(W)의 온도를 저온 환경 하 중에서도 비교적 낮게 (-40℃ ~ -60℃)로 설정함으로써, 다층막 전체의 에칭 레이트를 향상시킬 수 있는 것이 확인되었다.
(산화 실리콘 에칭 레이트의 탄소 원자 비율 의존성)
산화 실리콘 에칭 레이트의 탄소 원자 비율 의존성을 확인하기 위하여, 탄소 원자를 포함하는 CH4를 H2 / CF4에 더하여 산화 실리콘의 에칭 레이트를 확인했다. 시료는 단층의 산화 실리콘막으로 했다. 프로세스 조건은 이하와 같다.
· 제 1 가스 : H2 가스
· 제 2 가스 : CF4 가스 : 유량 일정
· H2 / CF4 체적 유량비 × 100% : 0 ~ 150
· 산소 원자 함유 가스 : 없음
· 첨가 가스 : CH4 가스
· CH4 / CF4 체적 유량비 × 100% : 0 ~ 50
· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃
결과를 도 11에 나타낸다. 도 11은 산화 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를, CH4와 CF4와의 체적 유량비를 변화시켜 측정한 결과를 나타내는 그래프이다. 도 11의 횡축은 H2 / CF4 체적 유량비 × 100 %이며, 종축은 에칭 레이트이다. 도면 중의 CH4=0란, CH4 / CF4 체적 유량비 × 100% = 0의 의미이며, CH4를 더하지 않고 산화 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를 측정한 결과이다. 도면 중의 CH4 = 25란, CH4 / CF4 체적 유량비 × 100% = 25의 의미이며, CF4의 유량의 25%의 CH4를 더하여 산화 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를 측정한 결과이다. 도면 중의 CH4 = 50이란, CH4 / CF4 체적 유량비 × 100% = 50의 의미이며, CF4의 유량의 50%의 CH4를 더하여 산화 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를 측정한 결과이다. CH4 = 0일 때, 산화 실리콘의 에칭 레이트는 H2/CF4 체적 유량비 × 100%가 100일 때 피크가 되는 것이 확인되었다. CH4 = 25일 때, 산화 실리콘의 에칭 레이트는, H2/CF4 체적 유량비 × 100%가 75일 때 피크가 되고, CH4 = 0인 경우와 비교하여 전체적으로 증가한 것이 확인되었다. CH4 = 50일 때, 산화 실리콘의 에칭 레이트는, H2/CF4 체적 유량비 × 100%가 50일 때 피크가 되고, CH4 = 25인 경우와 비교하여 전체적으로 증가한 것이 확인되었다. 이와 같이, 처리 가스 중의 탄소 원자가 증가하면, 산화 실리콘의 에칭 레이트는 증가하는 것이 확인되었다. 즉, 탄소 원자를 제어함으로써, 에칭 레이트를 개선할 수 있는 것이 확인되었다.
(폴리 실리콘 에칭 레이트의 탄소 원자 비율 의존성)
상술한 산화 실리콘의 에칭 레이트의 탄소 원자 비율 의존성과 동일 조건으로, 폴리 실리콘의 에칭 레이트를 확인했다. 결과를 도 12에 나타낸다. 도 12는 폴리 실리콘의 에칭 레이트와 H2 가스 및 CF4 가스의 체적 유량비와의 관계를, CH4와 CF4와의 체적 유량비를 변화시켜 측정한 결과를 나타내는 그래프이며, 도 11에서 동일한 방법으로 플롯한 그래프이다. 도 12에 나타나는 바와 같이, 처리 가스 중의 탄소 원자가 증가하면, 폴리 실리콘의 에칭 레이트는 저하되고, 산화 실리콘의 에칭과는 상이한 것이 확인되었다. 이와 같이, 에칭 대상의 재료에 따라 탄소 원자를 제어할 필요가 있는 것이 확인되었다.
(산화 실리콘 에칭 레이트의 산소 원자 비율 의존성)
산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 O2의 체적 유량비와의 관계를 측정했다. 프로세스 조건은 이하와 같다. 또한 가스의 유량에 대해서는, CH4 및 CF4의 합계 체적 유량을 100으로서 규격화했다.
· 제 1 가스 : CH4 가스 : 유량 일정(35(a.u))
· 제 2 가스 : CF4 가스 : 유량 일정(65(a.u))
· 산소 원자 함유 가스 : O2 가스 : 0(a.u), 5(a.u), 10(a.u), 50(a.u)
· 제 1 유전체막(IL1) : 질화 실리콘
· 제 2 유전체막(IL2) : 산화 실리콘
· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃
결과를 도 13에 나타낸다. 도 13은 산화 실리콘의 에칭 레이트와, CH4 및 CF4의 합계 체적 유량에 대한 O2 가스의 체적 유량비와의 관계를 측정한 결과를 나타내는 그래프이다. 도 13의 횡축은 O2 체적 유량 레이트 / (CH4 체적 유량 레이트 ＋ CF4 체적 유량 레이트) × 100(%)이며, 종축은 산화 실리콘의 에칭 레이트 및 마스크의 에칭 레이트이다. 도 13에 나타나는 바와 같이, 산화 실리콘의 에칭 레이트는 O2 체적 유량비 5(%)에서 피크가 되는 것이 확인되었다. O2 체적 유량비가 5(%)보다 낮은 유량의 경우, 탄소 원자의 공급량이 과잉이 되어, 에칭 레이트가 저하되었다고 예측된다. 한편, O2 체적 유량비가 10(%)보다 많은 유량의 경우, 탄소 원자의 공급량이 필요 이상으로 적어져, 에칭 레이트가 저하되어 있다고 예측된다. 이와 같이, O2 체적 유량비를 제어함으로써, CH4 / CF4 혼합 가스의 탄소 원자를 독립 제어할 수 있는 것이 확인되었다. 또한, 상기 조건으로 네킹 CD(도 6 참조)를 측정한 결과를 도 14에 나타낸다. 도 14는 산화 실리콘의 네킹 CD와, CH4 및 CF4의 합계 체적 유량에 대한 O2 가스의 체적 유량비와의 관계를 측정한 결과를 나타내는 그래프이다. 도 14의 횡축은 O2 체적 유량 레이트 / (CH4 체적 유량 레이트 ＋ CF4 체적 유량 레이트) × 100(%)이며, 종축은 네킹 CD이다. 도 14에 나타나는 바와 같이, O2 가스를 도입해도, 네킹 CD는 초기 상태와 비교하여 큰 변화가 없었다. 즉, O2 가스의 유량에 관계없이, 폐색되지 않고 네킹 CD는 초기값과 동등 정도를 유지하고 있으며, 또한 도 13에 나타내는 에칭 레이트의 변동은 네킹 CD에 큰 영향을 주지 않는 것이 확인되었다.
이어서, 산화 실리콘의 에칭 레이트와 처리 가스에 포함되는 O2의 체적 유량비와의 관계를 보다 상세하게 측정했다. 프로세스 조건은 이하와 같다. 시료는 단층의 산화 실리콘막으로 했다. 또한 가스의 유량에 대해서는, CH4 및 CF4의 합계 유량을 일정하게 했다.
· 제 1 가스 : CH4 가스
· 제 2 가스 : CF4 가스
· 산소 원자 함유 가스 : O2 가스 : CH4 및 CF4의 합계 체적 유량에 대하여 0, 5%, 10%· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃
결과를 도 15에 나타낸다. 도 15의 횡축은 CH4의 유량과 CH4 및 CF4의 합계 유량과의 비(100%)이며, 종축은 에칭 레이트이다. 또한, 도면 중의 횡축 0은, CH4를 포함하지 않는 경우의 에칭 레이트이며, CF4 단독의 에칭 레이트이다. 도 15에 나타나는 바와 같이, CH4를 첨가한 경우, CF4 분압이 감소함에도 불구하고 산화 실리콘의 에칭 레이트가 증가했다. 즉, 수소 원자를 함유한 가스(CH4)가 에칭 레이트의 증가에 기여하는 것이 확인되었다. 또한, 수소 원자를 함유한 가스의 에칭 레이트 증가 효과는, O2 체적 유량비(CH4 및 CF4의 합계 유량에 대하여 0, 5%, 10%)의 모두에서 확인되었다. 즉, 수소 원자를 함유한 가스(CH4)가 에칭 레이트의 증가에 기여하는 점은, O2 유량에 의해 에칭 레이트를 제어하는 경우보다 지배적인 것이 확인되었다. 또한, 수소 원자를 함유한 가스(CH4)가 에칭 레이트의 증가에 기여하는 범위는 0 < (CH4의 유량과 CH4 및 CF4의 합계 유량과의 비) < 80%의 범위인 것이 확인되었다.
(산화 실리콘 에칭 레이트의 수소 원자수 / 탄소 원자수의 비율 의존성, 및, 산화 실리콘 에칭 레이트의 불소 원자수 / 탄소 원자수의 비율 의존성)
산화 실리콘의 에칭 레이트와, 처리 가스에 포함되는 수소 원자수 / 탄소 원자수의 비율과의 관계, 및, 산화 실리콘의 에칭 레이트와, 처리 가스에 포함되는 불소 원자수 / 탄소 원자수의 비율과의 관계를 측정했다. 시료는 단층의 산화 실리콘막으로 했다.
프로세스 조건은 이하와 같다.
· 제 1 가스 : CH4 가스
· 제 2 가스 : CF4 가스
· 산소 원자 함유 가스 : 없음
· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃
수소 원자수 / 탄소 원자수의 비율, 그리고 불소 원자수 / 탄소 원자수의 비율은 처리 가스에 혼합하는 가스의 유량으로 결정된다. 예를 들면, CH4와 CF4와의 공급량의 비율이 25 : 75인 경우, 원자 비율은 H / C = 1이며, F / C = 3이 된다. 예를 들면, CH4와 CF4와의 공급량의 비율이 0 : 100인 경우, 원자 비율은 H / C = 0이며, F / C = 4가 된다.
결과를 도 16 및 도 17에 나타낸다. 도 16의 횡축은 수소 원자수 / 탄소 원자수의 비율이며, 종축은 산화 실리콘의 에칭 레이트이다. 또한, 도면 중의 파선은 CH4를 포함하지 않는 경우의 에칭 레이트, 즉 CF4 단독의 에칭 레이트이다. 도 16에 나타나는 바와 같이, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하인 범위에서, 산화 실리콘의 에칭 레이트가 상승하는 것이 확인되었다. 특히, 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 1.0 이상 2.6 이하인 범위에서 CF4 단독의 에칭 레이트에 비해 2 배 이상의 에칭 레이트가 되는 것이 확인되었다. 도 17의 횡축은 불소 원자수 / 탄소 원자수의 비율이며, 종축은 산화 실리콘의 에칭 레이트이다. 또한, 도면 중의 파선은, CH4를 포함하지 않는 경우의 에칭 레이트, 즉 CF4 단독의 에칭 레이트이다. 도 17에 나타나는 바와 같이, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2 이상 4.0 이하인 범위에서 에칭 레이트가 상승하는 것이 확인되었다. 특히, 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.4 이상 2.8 이하인 범위에서 CF4 단독의 에칭 레이트에 비해 2 배 이상의 에칭 레이트가 되는 것이 확인되었다.
(산화 실리콘 에칭 레이트의 산소 원자수 / 탄소 원자수의 비율 의존성)
산화 실리콘의 에칭 레이트와, 처리 가스에 포함되는 산소 원자수 / 탄소 원자수의 비율과의 관계를 측정했다. 시료는 단층의 산화 실리콘막으로 했다. 프로세스 조건은 이하와 같다.
· 제 1 가스 : CH4 가스 : 50 sccm
· 제 2 가스 : CF4 가스 : 50 sccm
· 산소 원자 함유 가스 : O2 가스 : 0 ~ 100 sccm
· 제 1 고주파 전원(62)의 고주파 전력 : 2500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃
산소 원자 / 탄소 원자의 비율은 처리 가스에 혼합하는 가스의 유량으로 결정된다. 예를 들면, CH4와 CF4와 O2의 공급량의 비율이 50 : 50 : 50인 경우, 원자 비율은 O / C = 1.0이다.
결과를 도 18에 나타낸다. 도 18의 횡축은 산소 원자수 / 탄소 원자수의 비율이며, 종축은 산화 실리콘의 에칭 레이트이다. 또한 도면 중의 파선은, CH4를 포함하지 않는 경우의 에칭 레이트, 즉 CF4 단독의 에칭 레이트이다. 도 18에 나타나는 바와 같이, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하인 범위에서 에칭 레이트가 상승하는 것이 확인되었다. 그리고, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 0.2 이하인 범위에서 CF4 단독의 에칭 레이트에 비해 1.5배 이상의 에칭 레이트가 되는 것이 확인되었다. 특히, 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 0.1 이하인 범위에서 CF4 단독의 에칭 레이트에 비해 2 배 이상의 에칭 레이트가 되는 것이 확인되었다.
(저온 환경 하에 있어서의 에칭 레이트의 RF 전력 의존성)
저온 환경 하 및 실온 환경 하에서, 산화 실리콘의 에칭 레이트와 HF 파워와의 관계를 측정했다. 시료는 단층의 산화 실리콘막으로 했다. 프로세스 조건은 이하와 같다.
· 제 1 가스 : H2 가스 : 150 sccm
· 제 2 가스 : CF4 가스 : 100 sccm
· 산소 원자 함유 가스 : 없음
· 제 1 고주파 전원(62)의 고주파 전력 : 500 W, 2500 W
· 제 1 고주파 전원(62)의 고주파 전력의 펄스 주파수 : 5 kHz
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W, 4000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃, 25℃
결과를 도 19에 나타낸다. 도 19의 횡축은 HF 파워, 종축은 산화 실리콘의 에칭 레이트이다. 칠러 유닛(26)의 냉매의 온도가 -60℃인 경우로서, 제 1 고주파 전력이 2500 W, 제 2 고주파 전력이 4000 W일 때, 1201 nm/min의 높은 에칭 레이트가 되었다. 한편, 칠러 유닛(26)의 냉매의 온도가 -60℃인 경우로서, 제 1 고주파 전력이 2500 W, 제 2 고주파 전력이 0 W일 때, 501 nm/min의 에칭 레이트가 되었다. 이에 의해, 저온 환경 하에서는, 제 2 고주파 전력이 오프 시간(이온에 있어서의 반응 촉진을 무시할 수 있는 시간)에 있어서도 고밀도 플라즈마에 의해 에칭이 진행되는 것이 시사되었다. 또한, 칠러 유닛(26)의 냉매의 온도가 -60℃인 경우로서, 제 1 고주파 전력이 500 W, 제 2 고주파 전력이 0 W일 때, 산화 실리콘막에 CF계의 퇴적물이 확인되었다. 이에 의해, 하이 / 로우의 펄스 변조를 행할 때로서 제 2 고주파 전력이 0 W인 시간에 있어서 산화 실리콘막의 표면에 보호막이 형성되는 것이 시사되었다. 또한, 칠러 유닛(26)의 냉매의 온도가 -60℃인 경우는, 칠러 유닛(26)의 냉매의 온도가 25℃인 경우와 비교하여, 퇴적물의 성장이 2 배 이상 빠른 것이 확인되었다. 이에 의해, 저온 환경 하로 함으로써 고속으로 보호막을 형성할 수 있는 것이 시사되었다. 이상, 저온 환경 하에 있어서 하이 / 로우의 펄스 변조가 유효한 것이 확인되었다.
또한, 홀 내벽에 있어서의 에칭 생성물의 퇴적 레이트와 깊이 / 네킹 CD비와의 관계를 측정했다. 시료는 홀 형상을 가지는 산화 실리콘막으로 했다. 프로세스 조건은 이하와 같다.
· 제 1 가스 : H2 가스 : 130 sccm
· 제 2 가스 : CF4 가스 : 35 sccm
· 산소 원자 함유 가스 : 없음
· 제 1 고주파 전원(62)의 고주파 전력 : 500 W
· 제 2 고주파 전원(64)의 고주파 전력 : 0 W
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -60℃, 25℃
결과를 도 20에 나타낸다. 도 20의 횡축은 깊이 / 네킹 CD비, 종축은 퇴적물의 퇴적 레이트이다. 도 20에 나타나는 바와 같이, 칠러 유닛(26)의 냉매의 온도가 -60℃인 경우는, 칠러 유닛(26)의 냉매의 온도가 25℃인 경우와 비교하여, 퇴적물의 성장이 빠른 것이 확인되었다. 즉, 저온 환경 하에 있어서 제 2 고주파 전원(64)의 오프 시간을 짧게 할 수 있는 것이 시사되었다.
(저온 환경 하에 있어서의 하이 / 로우 펄스의 효과)
플라즈마 생성용의 고주파(HF)를 온 / 오프의 펄스 변조로 출력하고(도 5의 제 2 패턴), 저온 환경 하에 있어서 에칭 레이트를 측정했다. 마찬가지로, 플라즈마 생성용의 고주파(HF)를 하이 / 로우의 펄스 변조로 출력하고(도 5의 제 1 패턴), 저온 환경 하에 있어서 에칭 레이트를 측정했다. 프로세스 조건은 이하와 같다.
· 제 1 가스 : H2 가스 : 150 sccm
· 제 2 가스 : CF4 가스 : 35 sccm
· 산소 원자 함유 가스 : 없음
· 제 1 유전체막(IL1) : 질화 실리콘
· 제 2 유전체막(IL2) : 산화 실리콘
· 마스크(MSK) : 폴리 실리콘
· 제 1 고주파 전원(62)의 고주파 전력 : 100 W, 2500 W
· 제 1 고주파 전원(62)의 고주파 전력의 펄스 주파수 : 5 kHz
· 제 2 고주파 전원(64)의 고주파 전력 : 12000 W
· 제 2 고주파 전원(64)의 고주파 전력의 펄스 주파수 : 5 kHz
· 처리 용기(12) 내의 압력 : 7.9 Pa(60 mT)
· 칠러 유닛(26)의 냉매의 온도 : -70℃
측정한 에칭 레이트는, 마스크(MSK)의 깊이 방향의 에칭 레이트, 산화 실리콘의 깊이 방향 및 측벽 방향의 에칭 레이트이다. 측벽 방향의 에칭 레이트는, 산화 실리콘막의 홀 형상 중 가장 큰 직경을 측정하고, 측정한 직경을 2로 나눈 값의 시간 변화로 했다.
플라즈마 생성용의 고주파(HF)를 온 / 오프의 펄스 변조로 출력한 경우(도 5의 제 2 패턴의 경우), 마스크(MSK)의 깊이 방향의 에칭 레이트는 239.6(nm/min), 산화 실리콘의 깊이 방향 및 측벽 방향의 에칭 레이트는 각각 971(nm/min), 8.8(nm/min)이 되었다. 즉, 도 5의 제 2 패턴의 경우, 폴리 실리콘과 산화 실리콘과의 선택비는 4.1이며, 산화 실리콘의 깊이 방향과 측벽 방향과의 에칭 레이트비는 110.3이 되었다. 한편, 플라즈마 생성용의 고주파(HF)를 하이 / 로우의 펄스 변조로 출력한 경우(도 5의 제 1 패턴의 경우), 마스크(MSK)의 깊이 방향의 에칭 레이트는 213.8(nm/min), 산화 실리콘의 깊이 방향 및 측벽 방향의 에칭 레이트는 각각 1151(nm/min), 8.0(nm/min)이 되었다. 즉, 도 5의 제 1 패턴의 경우, 폴리 실리콘과 산화 실리콘과의 선택비는 5.4이며, 산화 실리콘의 깊이 방향과 측벽 방향과의 에칭 레이트비는 143.9가 되었다. 이와 같이, 플라즈마 생성용의 고주파(HF)를 하이 / 로우의 펄스 변조로 출력한 경우, 플라즈마 생성용의 고주파(HF)를 온 / 오프의 펄스 변조로 출력한 경우와 비교하여, 마스크(MSK)의 에칭 레이트가 저하되고, 산화 실리콘의 깊이 방향의 에칭 레이트가 상승되고, 산화 실리콘의 측벽 방향의 에칭 레이트가 저하되는 것이 확인되었다. 즉, 플라즈마 생성용의 고주파(HF)를 하이 / 로우의 펄스 변조로 출력한 경우, 플라즈마 생성용의 고주파(HF)를 온 / 오프의 펄스 변조로 출력한 경우와 비교하여, 폴리 실리콘과 산화 실리콘과의 선택비가 약 30% 상승하고, 또한 산화 실리콘의 깊이 방향과 측벽 방향과의 에칭 레이트비, 즉 수직 가공 성능도 약 30% 상승했다. 이상, 저온 환경 하에 있어서 하이 / 로우의 펄스 변조가 유효한 것이 확인되었다.
이상, 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 플라즈마 처리 장치는 용량 결합형 플라즈마 처리 장치에 한정되는 것이 아니며, 유도 결합형 플라즈마 처리 장치여도 되고, 혹은 마이크로파를 도파관 및 안테나를 거쳐 처리 용기 내로 도입하여 플라즈마를 형성하는 플라즈마 처리 장치여도 된다.
10 : 플라즈마 처리 장치
12 : 처리 용기
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
401 ~ 403 : 가스 소스
Cnt : 제어부
W : 웨이퍼
MSK : 마스크
IL1 : 제 1 유전체막
IL2 : 제 2 유전체막

Claims (8)

  1. 피처리체에 대한 플라즈마 처리에 의해, 산화 실리콘으로 구성된 영역을 에칭하는 에칭 방법으로서,
    처리 용기 내에 상기 피처리체를 준비하는 준비 공정과,
    상기 피처리체의 온도를 -60℃ 이상 -40℃ 이하로 제어하는 냉각 공정과,
    상기 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 영역을 에칭하는 에칭 공정을 포함하고,
    상기 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이며,
    상기 제 1 가스는 H2 가스이며, 상기 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수) 또는 CxFy 가스(x 및 y는 자연수)이며, 상기 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스인,
    에칭 방법.
  2. 피처리체에 대한 플라즈마 처리에 의해, 산화 실리콘으로 구성된 영역을 에칭하는 에칭 방법으로서,
    처리 용기 내에 상기 피처리체를 준비하는 준비 공정과,
    상기 피처리체의 온도를 -60℃ 이상 -40℃ 이하로 제어하는 냉각 공정과,
    상기 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 영역을 에칭하는 에칭 공정을 포함하고,
    상기 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이며,
    상기 제 1 가스는 CxHy 가스(x 및 y는 자연수)이며, 상기 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수), CxFy 가스(x 및 y는 자연수) 또는 NF3 가스이며, 상기 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스인,
    에칭 방법.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 가스는 함유 탄소 원자수에 대한 함유 산소 원자수의 비율이 0보다 크고 1 이하인 에칭 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 가스는 함유 탄소 원자수에 대한 함유 수소 원자수의 비율이 0보다 크고 2.8 이하인 에칭 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 가스는 함유 탄소 원자수에 대한 함유 불소 원자수의 비율이 1.2 이상 4.0 이하인 에칭 방법.
  7. 피처리체에 대한 플라즈마 처리에 의해, 산화 실리콘으로 구성된 영역을 에칭하는 에칭 방법으로서,
    처리 용기 내에 상기 피처리체를 준비하는 준비 공정과,
    상기 피처리체의 온도를 -60℃ 이상 -40℃ 이하로 제어하는 냉각 공정과,
    상기 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 영역을 에칭하는 에칭 공정을 포함하고,
    상기 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이며,
    상기 제 1 가스는 H2 가스이며, 상기 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수) 또는 CxFy 가스(x 및 y는 자연수)이며, 상기 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스이며,
    상기 에칭 공정은, 상기 플라즈마를 생성하기 위한 제 1 고주파 전원에 의해 펄스 형상의 전력이 인가되고 또한 상기 플라즈마로부터 상기 영역으로 이온을 인입하기 위한 제 2 고주파 전원에 의해 펄스 형상의 전력이 인가되는 공정을 포함하고,
    상기 제 1 고주파 전원은 하이 레벨이 되는 제 1 기간 및 로우 레벨이 되는 제 2 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력하고,
    상기 제 2 고주파 전원은 온 레벨이 되는 제 3 기간 및 오프 레벨이 되는 제 4 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력하고,
    상기 제 1 기간과 상기 제 3 기간이 동기되고, 상기 제 2 기간과 상기 제 4 기간이 동기되는 에칭 방법.
  8. 피처리체에 대한 플라즈마 처리에 의해, 산화 실리콘으로 구성된 영역을 에칭하는 에칭 방법으로서,
    처리 용기 내에 상기 피처리체를 준비하는 준비 공정과,
    상기 피처리체의 온도를 -60℃ 이상 -40℃ 이하로 제어하는 냉각 공정과,
    상기 처리 용기 내에 수소 원자, 불소 원자, 탄소 원자 및 산소 원자를 함유하는 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 영역을 에칭하는 에칭 공정을 포함하고,
    상기 처리 가스는 각각 상이한 제 1 가스, 제 2 가스 및 산소 원자 함유 가스를 혼합한 가스이며,
    상기 제 1 가스는 CxHy 가스(x 및 y는 자연수)이며, 상기 제 2 가스는 CxHyFz 가스(x, y 및 z는 자연수), CxHyFzOH 가스(x, y 및 z는 자연수), CxFy 가스(x 및 y는 자연수) 또는 NF3 가스이며, 상기 산소 원자 함유 가스는 O2 가스, CO 가스, CO2 가스 또는 COS 가스이며,
    상기 에칭 공정은, 상기 플라즈마를 생성하기 위한 제 1 고주파 전원에 의해 펄스 형상의 전력이 인가되고 또한 상기 플라즈마로부터 상기 영역으로 이온을 인입하기 위한 제 2 고주파 전원에 의해 펄스 형상의 전력이 인가되는 공정을 포함하고,
    상기 제 1 고주파 전원은 하이 레벨이 되는 제 1 기간 및 로우 레벨이 되는 제 2 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력하고,
    상기 제 2 고주파 전원은 온 레벨이 되는 제 3 기간 및 오프 레벨이 되는 제 4 기간이 주기적으로 연속하는 펄스 형상의 전력을 출력하고,
    상기 제 1 기간과 상기 제 3 기간이 동기되고, 상기 제 2 기간과 상기 제 4 기간이 동기되는 에칭 방법.
KR1020170058620A 2016-05-16 2017-05-11 에칭 방법 KR102180406B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-098205 2016-05-16
JP2016098205A JP6568822B2 (ja) 2016-05-16 2016-05-16 エッチング方法

Publications (2)

Publication Number Publication Date
KR20170129054A KR20170129054A (ko) 2017-11-24
KR102180406B1 true KR102180406B1 (ko) 2020-11-18

Family

ID=60295352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058620A KR102180406B1 (ko) 2016-05-16 2017-05-11 에칭 방법

Country Status (4)

Country Link
US (1) US20170330759A1 (ko)
JP (1) JP6568822B2 (ko)
KR (1) KR102180406B1 (ko)
TW (1) TWI753906B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
WO2019035830A1 (en) * 2017-08-16 2019-02-21 Ecosense Lighting Inc MULTI-CHANNEL WHITE LIGHT DEVICE FOR HIGH-COLOR RENDERABLE WHITE LED ACCORDING LIGHT DELIVERY
KR102501660B1 (ko) * 2017-09-13 2023-02-20 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
US20210327686A1 (en) * 2018-03-01 2021-10-21 Applied Materials, Inc. Microwave Plasma Source For Spatial Plasma Enhanced Atomic Layer Deposition (PE-ALD) Processing Tool
WO2020150100A1 (en) * 2019-01-18 2020-07-23 Tokyo Electron Limited Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7462383B2 (ja) * 2019-04-15 2024-04-05 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
US11651969B2 (en) 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece
CN116169018A (zh) * 2019-11-08 2023-05-26 东京毅力科创株式会社 蚀刻方法
JP7403314B2 (ja) 2019-12-26 2023-12-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7312160B2 (ja) * 2020-12-28 2023-07-20 株式会社アルバック エッチング装置及びエッチング方法
JPWO2022215649A1 (ko) * 2021-04-08 2022-10-13
CN115885369A (zh) * 2021-05-07 2023-03-31 东京毅力科创株式会社 蚀刻方法以及蚀刻装置
CN115943481A (zh) * 2021-05-07 2023-04-07 东京毅力科创株式会社 基板处理方法以及基板处理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727834B1 (ko) * 2000-09-07 2007-06-14 다이킨 고교 가부시키가이샤 드라이 에칭 가스 및 드라이 에칭 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001538B1 (fr) * 1977-10-06 1983-01-12 International Business Machines Corporation Procédé de décapage sélectif par ions réactifs d'un élément
JP2928577B2 (ja) * 1990-03-13 1999-08-03 キヤノン株式会社 プラズマ処理方法およびその装置
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JPH07147273A (ja) 1993-11-24 1995-06-06 Tokyo Electron Ltd エッチング処理方法
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
JPH09232280A (ja) * 1996-02-23 1997-09-05 Sony Corp シリコン酸化膜のエッチング方法
JP4550981B2 (ja) * 1999-09-01 2010-09-22 東京エレクトロン株式会社 エッチング方法
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
JP2012043869A (ja) * 2010-08-17 2012-03-01 Nippon Zeon Co Ltd エッチングガスおよびエッチング方法
KR20130063871A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 자기 소자 및 그 제조 방법
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9922806B2 (en) * 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727834B1 (ko) * 2000-09-07 2007-06-14 다이킨 고교 가부시키가이샤 드라이 에칭 가스 및 드라이 에칭 방법

Also Published As

Publication number Publication date
KR20170129054A (ko) 2017-11-24
TW201742142A (zh) 2017-12-01
TWI753906B (zh) 2022-02-01
JP2017208387A (ja) 2017-11-24
JP6568822B2 (ja) 2019-08-28
US20170330759A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
KR102180406B1 (ko) 에칭 방법
KR102121640B1 (ko) 에칭 방법
KR102426264B1 (ko) 에칭 방법
KR102038174B1 (ko) 반도체 장치의 제조 방법
JP6211947B2 (ja) 半導体装置の製造方法
WO2010047308A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101937727B1 (ko) 에칭 방법
KR20160028370A (ko) 에칭 방법
CN108878285B (zh) 蚀刻方法
JP6529357B2 (ja) エッチング方法
KR20180051663A (ko) 원자 레벨 레졸루션 및 플라즈마 프로세싱 제어를 위한 방법들
KR20180000692A (ko) 에칭 처리 방법
JP6454492B2 (ja) 多層膜をエッチングする方法
KR20150024277A (ko) 반도체 장치의 제조 방법
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
KR102496968B1 (ko) 에칭 방법
KR102459129B1 (ko) 기판 처리 방법 및 플라즈마 처리 장치
KR102362446B1 (ko) 에칭 방법
KR20190025524A (ko) 에칭 방법
KR20190079565A (ko) 에칭 방법
WO2017195709A1 (ja) エッチング方法
US20230215700A1 (en) Substrate processing method and substrate processing apparatus
JP4958658B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant