TW201735159A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW201735159A
TW201735159A TW106109452A TW106109452A TW201735159A TW 201735159 A TW201735159 A TW 201735159A TW 106109452 A TW106109452 A TW 106109452A TW 106109452 A TW106109452 A TW 106109452A TW 201735159 A TW201735159 A TW 201735159A
Authority
TW
Taiwan
Prior art keywords
gas
etching
plasma etching
bromo
ratio
Prior art date
Application number
TW106109452A
Other languages
English (en)
Inventor
Takaaki Sakurai
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Publication of TW201735159A publication Critical patent/TW201735159A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明的電漿蝕刻方法包含第1蝕刻步驟，該第1蝕刻步驟係將包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體之處理氣體供給至處理容器內，使處理容器內成為將可以實驗式C3H2BrF3表示的化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件，而將被處理體上的氮化矽膜進行電漿蝕刻。

Description

電漿蝕刻方法
本發明係關於電漿蝕刻方法，特別是關於可選擇性地將氮化矽膜電漿蝕刻的方法。
在半導體裝置的製造中，當將在被處理體上所形成的薄膜進行微細加工時，有使用處理氣體進行電漿蝕刻的情形。此種薄膜，例如，可為氮化矽膜、氧化矽膜等的矽化合物膜、可由非晶形碳、光阻組成物等而形成之以碳為主要成分的有機膜、可由多晶矽膜、非晶形矽等而形成之以無機物為主要成分的無機膜。在將此等複數種薄膜之中一個作為蝕刻加工對象，將其他薄膜作為非加工對象的情況下，必須相對於在相同的被處理體上所形成的非加工對象，選擇性地蝕刻加工對象。即，必須提高蝕刻時的選擇性。又，近年來要求進一步減低半導體裝置製造時的環境負荷。
因此，以往有提案用以選擇性地蝕刻在被處理體的基板上所設置的氧化矽膜之電漿蝕刻方法(例如，參照專利文獻1)。專利文獻1中揭示：使用含有具有至少一個以上的不飽和鍵及/或醚鍵且具有溴原子之碳數3或4的氟碳的電漿蝕刻氣體之電漿蝕刻方法。若藉由此種 電漿蝕刻方法，則可使用大氣中存留時間短而環境負荷較小的電漿蝕刻氣體，針對氧化矽膜發揮優異的蝕刻選擇性。
[先前技術文獻] [專利文獻]
專利文獻1：國際公開第2012/124726號
另一方面，當製造半導體裝置時，也必須選擇性地蝕刻在被處理體上所設置的氮化矽膜。
然而，專利文獻1中所揭示的電漿蝕刻方法係選擇性地蝕刻氧化矽膜的方法，無法選擇性地蝕刻氮化矽膜。
因此，本發明的目的係提供使用環境負荷較小的電漿蝕刻氣體，可高選擇性地蝕刻氮化矽膜的電漿蝕刻方法。
本發明人，以解決上述課題為目的而進行銳意檢討。於是，本發明人發現藉由使用環境負荷較小的具有至少一個不飽和鍵之可以實驗式C3H2BrF3表示的化合物的氣體作為電漿蝕刻用的處理氣體，使蝕刻處理容器內的氣體環境成為滿足特定條件的氣體環境，可高選擇性地蝕刻氮化矽膜，完成本發明。
即，此發明的目的係有利地解決上述課題，本發明的電漿蝕刻方法，係可將具有氮化矽膜的被處理 體電漿蝕刻的電漿蝕刻方法，其特徵為包含：準備步驟，其係將前述被處理體載置於處理容器內；與第1蝕刻步驟，其係將包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體之處理氣體供給至前述處理容器內，使前述處理容器內成為將前述可以實驗式C3H2BrF3表示的化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件，而將前述被處理體上的氮化矽膜進行電漿蝕刻。若使用包含可以實驗式C3H2BrF3表示的特定化合物的氣體之處理氣體而將氮化矽膜進行電漿蝕刻，則可在低環境負荷下高選擇性地蝕刻氮化矽膜。
此處，在本發明中，可以實驗式C3H2BrF3表示的化合物的氣體之CF2/F比的值，可由藉由按照JIS K 0116的發射光譜分析所得到的光譜，求出源自CF2的輝線光譜(λ=263nm)的強度值ICF2與源自F的輝線光譜(λ=703nm)的強度值IF，作為(ICF2/IF)的值算出。
又，在本發明中，「選擇性地」蝕刻意指蝕刻選擇比(etch selectivity)超過1，特別是「高選擇性地」蝕刻「氮化矽膜」意指蝕刻選擇比為2以上，更佳為10以上，再更佳為無限大。
此處，本發明的電漿蝕刻方法較佳為前述被處理體進一步具有氧化矽膜，且進一步包含在前述CF2/F比的值小於0.17的條件下將前述被處理體上的氧化矽膜進行電漿蝕刻的第2蝕刻步驟，並包含切換前述第1蝕刻 步驟及第2蝕刻步驟而實施。此係因為由於可切換而選擇性地蝕刻氮化矽膜及氧化矽膜兩者，可使電漿蝕刻方法的效率性及便利性提升的緣故。
再者，本發明的電漿蝕刻方法較佳為前述處理氣體中所含有的含有氟及/或碳的氣體僅包含前述可以實驗式C3H2BrF3表示的化合物的氣體。若使用上述的僅包含可以實驗式C3H2BrF3表示的特定化合物的氣體之處理氣體作為含有氟及/或碳的氣體，而將氮化矽膜進行電漿蝕刻，則可進一步高選擇性地蝕刻氮化矽膜。
又，本發明的電漿蝕刻方法較佳為前述可以實驗式C3H2BrF3表示的化合物的氣體包含2-溴-3,3,3-三氟丙烯氣體。此係因為可使蝕刻時的選擇性進一步提升的緣故。
若根據本發明，則可提供使用環境負荷較小的電漿蝕刻氣體，可高選擇性地蝕刻氮化矽膜的電漿蝕刻方法。
[實施發明之形態]
以下，針對本發明的實施形態詳細說明。本發明的電漿蝕刻方法可在半導體裝置的製程中使用。本發明的電漿蝕刻方法係可將具有氮化矽膜的被處理體電漿蝕刻的電漿蝕刻方法。被處理體，只要可用於電漿蝕 刻，則沒有特別的限定，可為各式各樣的對象物。被處理體，例如，可包含：玻璃基板、矽單晶晶圓、鎵-砷基板。於是，例如，被處理體係可在矽單晶晶圓上具備氮化矽膜、因應需要所形成的氧化矽膜、有機膜、及/或無機膜而成。
另外，在本說明書中，「氮化矽膜」係指由Si3N4(SiN)、SiCN、SiBCN等的含有氮原子的矽化合物所形成的膜。再者，在本說明書中，「氧化矽膜」係指由SiO2、SiOC、SiOCH等的含有氧原子的矽化合物所形成的膜。又進一步地，在本說明書中，「有機膜」係指以碳為主要成分的膜。「以碳為主要成分」係指形成膜的材料中所含的碳的比例超過50質量%，具體而言，係指由非晶形碳等碳系材料、光阻組成物等所形成的膜(以下，也稱為光阻膜)。另外，作為光阻組成物，可舉出：KrF光阻組成物、ArF光阻組成物、及X線光阻組成物等。再者，在本發明中，「無機膜」係指氧化矽膜、氮化矽膜以外的以無機物為主要成分的膜，且為形成膜的材料中超過50%為無機物的膜，具體而言，可舉出：多晶矽膜、及非晶形矽膜等。
又，在本發明的電漿蝕刻方法中，「蝕刻」係指對在半導體裝置的製造步驟等中所使用之具備加工對象及非加工對象的被處理體，蝕刻被極度高積體化的微細圖案的技術。又，「電漿蝕刻」係指對處理氣體施加高頻電場而引起輝光放電，使處理氣體分離為化學活性的離子、電子、中性種(neutral species)，利用此等活 性種與蝕刻對象材料的化學性反應及因物理性碰撞所導致的反應而進行蝕刻的技術。
(電漿蝕刻方法)
本發明的電漿蝕刻方法包含：準備步驟，其係將被處理體載置於處理容器內；與第1蝕刻步驟，其係將包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體之處理氣體供給至處理容器內，以處理氣體填充處理容器內，以將上述可以實驗式C3H2BrF3表示的特定化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件，將被處理體上的氮化矽膜進行電漿蝕刻。再者，本發明的電漿蝕刻方法較佳為被處理體進一步具有氧化矽膜，且進一步包含在CF2/F比的值小於0.17的條件下將前述被處理體上的氧化矽膜進行電漿蝕刻的第2蝕刻步驟，並包含切換第1蝕刻步驟及第2蝕刻步驟而實施。以下，針對各步驟說明。
<準備步驟>
首先，將被處理體設置在電漿蝕刻裝置中所具備的乾式蝕刻腔(即，處理容器)內，進行脫氣使處理容器內成為真空。另外，本發明的電漿蝕刻方法沒有特別的限定，可使用一般的電漿蝕刻裝置而實施。其中，較佳為使用反應性離子蝕刻(RIE)裝置。作為RIE裝置，可舉出：螺旋波方式電漿蝕刻裝置、高頻感應方式電漿蝕刻裝置、平行平板型電漿蝕刻裝置、磁控方式電漿蝕刻裝置 、或微波方式電漿蝕刻裝置等。在本發明中，可適合使用平行平板型電漿蝕刻裝置、高頻感應方式電漿蝕刻裝置、及微波方式電漿蝕刻裝置。此係因為可容易使高密度區域的電漿產生的緣故。
再者，在準備步驟中，可將被處理體的溫度調節為例如-50℃以上，更佳為-20℃以上，再更佳為-10℃以上，較佳為300℃以下，更佳為200℃以下，再更佳為100℃以下。另外，被處理體的溫度，例如，可使用氦氣等的冷卻氣體及冷卻裝置而控制。對其分別以成為既定的速度及壓力的方式導入後述的各種氣體。各種氣體的導入速度，若使處理氣體中的各種氣體的混合比例成比例而決定即可。於是，較佳為在對處理容器內供給處理氣體的期間，處理容器內的壓力通常保持在0.0013Pa以上1300Pa以下、較佳為0.13Pa以上5Pa以下的範圍內。
[處理氣體]
處理氣體包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體，可任意地包含此等可以實驗式C3H2BrF3表示的化合物的氣體以外的其他氟碳氣體、含有氟或碳的氣體、稀有氣體、及/或氧氣等。處理氣體包含可以實驗式C3H2BrF3表示的特定化合物的氣體，在第1蝕刻步驟中，藉由使處理容器內成為將可以實驗式C3H2BrF3表示的特定化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件(以下，也稱為「第1蝕刻條件」 。)，可相對於氧化矽膜，高選擇性地蝕刻氮化矽膜。
此處，若根據本發明人等的檢討，則已證實：作為環境負荷較小的氣體而注目的具有至少一個不飽和鍵之可以實驗式C3H2BrF3表示的化合物的氣體之中，包含2-溴-3,3,3-三氟丙烯、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體之處理氣體可發揮顯著的特性。即，證實：在採用此等包含可以實驗式C3H2BrF3表示的特定化合物的氣體之處理氣體作為電漿蝕刻氣體的情況下，藉由使處理容器內成為將可以實驗式C3H2BrF3表示的特定化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件，可相對於氧化矽膜而高選擇性地蝕刻氮化矽膜。換言之，證實：若使處理容器內成為「源自可以實驗式C3H2BrF3表示的特定化合物的氣體之對應於CF2的輝線光譜的值(λ=263nm)為源自相同氣體之對應於F的輝線光譜的值(λ=703nm)之既定倍數以上的條件」，則可提高氮化矽膜對氧化矽膜的蝕刻選擇比。
[[可以實驗式C3H2BrF3表示的特定化合物的氣體(氣體A)]]
處理氣體必須包含可以實驗式C3H2BrF3表示的特定化合物的氣體(以下，也稱為「氣體A」)。更具體而言，氣體A必須包含從包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及3-溴-2,3,3-三氟丙烯氣體的群組所選出的一種或複數種 氣體。此處，此等特定化合物的氣體由於分子內具有一個不飽和鍵，而大氣中存留時間較短，環境負荷小。再者，2-溴-3,3,3-三氟丙烯係沸點為29℃~30℃，1-溴-3,3,3-三氟丙烯及(E)-1-溴-3,3,3-三氟丙烯係沸點為39℃~39.5℃，3-溴-2,3,3-三氟丙烯係沸點為65℃，在作為處理氣體供給至處理容器之際的操作係容易的。於是，在使用氣體A的蝕刻處理中，若滿足上述的第1蝕刻條件，則可使在具有氮化矽膜及氧化矽膜而成的被處理體上之氮化矽膜對氧化矽膜的蝕刻選擇性提升。再者，處理氣體較佳為在選擇性地蝕刻氮化矽膜的第1蝕刻步驟中，可使將處理容器內的氣體環境進行發射光譜分析所得到的CF2/F比的值為0.33以上的掺合。若可使處理容器內的CF2/F比的值為0.33以上，則可使氮化矽膜對氧化矽膜的蝕刻選擇性進一步提升。再者，在幾個實施形態中，處理氣體中所含有的含有氟及/或碳的氣體可僅為可以實驗式C3H2BrF3表示的上述特定化合物的氣體。在處理氣體中所含的CF2自由基、F自由基全部源自氣體A的情況下，處理容器內的氣體環境中之CF2/F比的值的控制係容易的，可容易達成高蝕刻選擇比。再者，在幾個實施形態中，可以實驗式C3H2BrF3表示的上述特定化合物的氣體可包含2-溴-3,3,3-三氟丙烯氣體。若處理氣體中所含之可以實驗式C3H2BrF3表示的上述特定化合物的氣體包含2-溴-3,3,3-三氟丙烯氣體，則可使蝕刻選擇比進一步提升。特別是，在幾個實施形態中，處理氣體可僅包含2-溴-3,3,3-三氟丙烯氣體作為含有氟及/或碳的氣體。 在此情況下，由於在電漿蝕刻方法中使用的氣體種類少，而電漿蝕刻方法的效率性及便利性高。
[[處理氣體中的氣體A的比例]]
此處，在將處理氣體整體設為100體積%的情況下，在第1蝕刻步驟中供給的處理氣體中的氣體A的比例較佳為30體積%以上，更佳為35體積%以上。又，在第2蝕刻步驟中供給的處理氣體中的氣體A的比例較佳為小於30體積%，更佳為20體積%以下。此係因為藉由在第1蝕刻步驟及第2蝕刻步驟中，分別將處理氣體中的氣體A的比例設在此種範圍內，可容易地將各步驟中的CF2/F比的值調節至合適範圍內的緣故。
[[氟碳氣體及含有氟或碳的氣體]]
再者，只要不損害本發明的電漿蝕刻方法的效果，處理氣體除了上述的氣體A之外，亦可包含氣體A以外的其他氟碳氣體，再者，含有氟或碳的氣體。此種氟碳氣體，例如，可包含從以下的一群氟碳所選出的一種或複數種。此等可為CF4、CH3F、CHF3、CH2F2、C4F8、C4F6、及C5F8。
再者，只要不損害本發明的電漿蝕刻方法的效果，處理氣體除了氣體A之外，亦可包含含有氟或碳的氣體。此種含有氟或碳的氣體，例如，可為SF6、烴的氣體。
藉由使處理氣體中含有2-溴-3,3,3-三氟丙烯氣體以外的其他氟碳氣體、含有氟或碳的氣體，可因應被處理體的種類等適宜調節蝕刻速度、藉由蝕刻所得到的圖案的形狀等。
[[氟碳氣體等的混合比例]]
另外，在處理氣體中掺合氣體A以外的其他氟碳、含有氟或碳的氣體的情況下，其混合比例可以滿足上述的第1蝕刻條件的方式決定。更具體而言，在將氣體A設為100體積份的情況下，處理氣體中氣體A以外的其他氟碳、含有氟或碳的氣體的混合比例較佳為5000體積份以下，更佳為2000體積份以下。
[[其他氣體]]
如上所述，可因應需要，對處理氣體混合稀有氣體、氧氣等的其他氣體而使用。作為稀有氣體，可舉出從包含氦氣、氬氣、氖氣、氪氣、及氙氣的群組所選出的至少1種。其中，作為稀有氣體，可適合使用氬氣。藉由對處理氣體混合稀有氣體、氧氣而使用，可因應需要調節蝕刻速度。
[[稀有氣體的混合比例]]
在處理氣體中混合稀有氣體而使用的情況下，稀有氣體的混合比例係相對於氣體A 100體積份，通常為20000體積份以下，較佳為15000體積份以下。
[[氧氣的混合比例]]
在處理氣體中混合氧氣而使用的情況下，氧氣的混合比例係相對於氣體A 100體積份，通常為1體積份以上，較佳為100體積份以上，通常為5000體積份以下，較佳為200體積份以下。
另外，作為處理氣體使用的上述氣體A、以及處理氣體中可任意地含有的氟碳氣體、含有氟或碳的 氣體、稀有氣體、及氧氣等的各氣體，通常係各自獨立，填充在鋼瓶等容器而搬運，可連接至電漿蝕刻裝置而設置。然後，藉由打開鋼瓶等的閥，可將各氣體以既定比例導入接受電漿作用的處理容器內，電漿作用於各氣體，在後述的第1蝕刻步驟等中使蝕刻進行。
<第1蝕刻步驟>
第1蝕刻步驟係相對於氧化矽膜而選擇性地將被處理體上的氮化矽膜進行電漿蝕刻的蝕刻步驟。如上所述，此種選擇性蝕刻可藉由使用包含氣體A的氣體作為處理氣體，同時使蝕刻處理時的處理容器內的條件成為將氣體A進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件而實施。較佳為在第1蝕刻步驟中，使處理容器內成為將氣體A進行發射光譜分析所得到的CF2/F比的值為0.35以上的條件。
此種CF2/F比的值，例如，可基於對處理容器內供給的電力、即對處理容器中所具備的電極施加的電壓而進行控制。具體而言，在電漿蝕刻裝置為平行平板型電漿蝕刻裝置的情況下，藉由使對處理容器中所具備的上部電極及下部電極供給的電力的總量比一般的電漿蝕刻的情況更少，可抑制CF2/F比的值的降低。更具體而言，藉由使為了在處理容器內產生輝光放電而供給的電力、即對處理容器的上部電極供給的電力比一般的電漿蝕刻的情況更少，伴隨於此，供給至下部電極的電力亦設為比上部電極更少且比通常更少的值，可將CF2/F比的值設在所要的範圍內。其理由並不明確，但推測係因為 藉由使供給至處理容器內的電力量變少，可抑制CF2離子或自由基被分解而F離子或自由基增加的緣故。進一步具體而言，例如，在使用平行平板型電漿蝕刻裝置的上部電極為60MHz，下部電極為2MHz，此等電極間的距離為35mm之高頻型的電漿蝕刻裝置的情況下，可在對上部電極的供給電力為100W以上800W以下，對下部電極的供給電力為0W以上300W以下的範圍內自由地組合。
又，也可藉由調節作為處理氣體所供給的各種氣體的流量，調節處理氣體中所含的各種氣體的混合比例，而變更CF2/F比的值。例如，可藉由提高處理氣體中的氣體A的比例而提高CF2/F比的值。
另外，從更良好地表現電漿蝕刻的效果的觀點，理想的是在高密度電漿氣體環境下進行蝕刻步驟。第1及第2蝕刻步驟中的電漿密度沒有特別的限定，較佳為1012/cm3以上，更佳為1012/cm3以上1013/cm3以下。
<第2蝕刻步驟>
第2蝕刻步驟係相對於氮化矽膜而選擇性地將被處理體上的氧化矽膜進行電漿蝕刻的蝕刻步驟。更具體而言，第2蝕刻步驟係在處理容器內，在將氣體A進行發射光譜分析所得到的CF2/F比的值小於0.17的條件(以下，也稱為「第2蝕刻條件」)下，將被處理體上的氧化矽膜進行電漿蝕刻的步驟。本發明人因發現有助於氣體A選擇性地蝕刻氮化矽膜之第1蝕刻條件，進一步反覆檢討，發現在所謂的CF2/F比的值小於0.17之特定條件下可選擇性地蝕刻氧化矽膜。再者，在第2蝕刻步驟中，較佳為使處 理容器內成為將氣體A進行發射光譜分析所得到的CF2/F比的值小於0.15的條件，更佳為成為小於0.13的條件，再更佳為成為小於0.12的條件。此係因為可相對於氮化矽膜而更有選擇性地蝕刻氧化矽膜的緣故。
此處，第2蝕刻步驟中的CF2/F比的值也與第1蝕刻步驟的情況一樣，可基於對處理容器內供給的電力而進行控制。具體而言，在電漿蝕刻裝置為平行平板型電漿蝕刻裝置的情況下，藉由使對處理容器中所具備的上部電極及下部電極供給的電力的總量比第1蝕刻步驟更多且為與一般的電漿蝕刻的情況同等程度，可使CF2/F比的值降低至小於所要的值。更具體而言，藉由至少使對處理容器的上部電極供給的電力比第1蝕刻步驟中的供給量更多，可將CF2/F比的值設在所要的範圍內。再者，較佳為伴隨著使對上部電極供給的電力增加，使供給至下部電極的電力也比上部電極更低，且比第1蝕刻步驟中的供給量更多。更具體而言，例如，在使用平行平板型電漿蝕刻裝置的上部電極為60MHz，下部電極為2MHz，此等電極間的距離為35mm之高頻型的電漿蝕刻裝置的情況下，可在對上部電極的供給電力超過800W，對下部電極的供給電力為0W以上500W以下的範圍內自由地組合。如此，藉由使供給至處理容器內的電力比第1蝕刻步驟更增加，可將CF2/F比的值降得比第1蝕刻步驟更低。其理由並不明確，但推測係因為供給至處理容器內部的電能增加，在處理容器內進行從CF2離子或自由基分解成F離子或自由基，處理容器內的F自由基的比率變高， CF2/F比的值變低的緣故。
又，例如，CF2/F比的值也可藉由使處理氣體中的稀有氣體的比例變多而減少。其理由並不明確，但推測係因為若處理氣體中的稀有氣體的比例變多，則在處理容器內被激發的稀有氣體離子與CF2自由基碰撞的頻率變高，進行從CF2自由基分解成F自由基，處理容器內的F自由基的比率變高，CF2/F比的值變低的緣故。
於是，本發明的電漿蝕刻方法較佳為除了第1蝕刻步驟之外亦包含實施第2蝕刻步驟，再者，較佳為在本發明的電漿蝕刻方法中，切換第1蝕刻步驟與第2蝕刻步驟而實施。此係因為藉由切換而選擇性地蝕刻氮化矽膜及氧化矽膜兩者，可使電漿蝕刻方法的效率性及便利性提升的緣故。此處，在第1蝕刻步驟與第2蝕刻步驟之間切換之際，較佳為不變更作為處理氣體所供給的氣體的種類。此係因為由於可使用同一種類的處理氣體，切換而選擇性地蝕刻氮化矽膜及氧化矽膜兩者，可避免因氣體種的追加或變更所導致的成本增加、時間浪費的緣故。
[實施例]
以下，基於實施例，針對本發明具體說明，但本發明並不受此等實施例所限定。
在實施例及比較例中使用的被處理體、電漿蝕刻裝置、及電漿蝕刻條件分別如下所示。又，實施例及比較例中的CF2/F比、及蝕刻選擇比分別以下述方式進行測定及評價。
<被處理體>
作為被處理體，準備複數片具有以下的膜之矽單晶晶圓的晶片。在準備的複數片矽單晶晶圓的晶片中，有表面具有氮化矽膜(Si3N4膜)者、與表面具有氧化矽膜(SiO2膜)者。
<電漿蝕刻裝置>
使用平行平板型電漿蝕刻裝置作為電漿蝕刻裝置。平行平板型電漿蝕刻裝置係在蝕刻腔(處理容器)內具有上部電極與下部電極，上部電極的下表面與下部電極的上表面的間隔為35mm。平行平板型電漿產生裝置的上部電極的頻率為60MHz，下部電極的頻率為2MHz。
<C F2/F比>
在實施例、比較例中，蝕刻時，使用按照JIS K 0116的發射光譜分析裝置實施發射光譜分析。從所得到的光譜，求出源自CF2的輝線光譜(λ=263nm)的強度值ICF2與源自F的輝線光譜(λ=703nm)的強度值IF，算出(ICF2/IF)的值。另外，在實施例、比較例中，在蝕刻時的處理容器內由於除了氣體A之外不存在可成為CF2自由基或F自由基的供給源的物質，此種測定值係相當於將氣體A進行發射光譜分析所得到的CF2/F比的值。
<蝕刻選擇比>
在實施例、比較例中，以橢圓偏光計測定各種晶圓的蝕刻前後的膜厚，從該測定值算出蝕刻速度。另外，在實施例、比較例中，由於蝕刻時間全部設為60秒鐘，從蝕刻前的膜厚減去蝕刻後的膜厚所得到的值係直接對 應於蝕刻速度。然後，從所得到的速度，按照以下的公式算出蝕刻選擇比。另外，在作為分母的值成為0以下的情況下，係設為選擇比為無限大(∞)。蝕刻選擇比的值越大，意指作為蝕刻對象的膜越優先被蝕刻，特別是在蝕刻選擇比的值為∞的情況下，意指所謂的在蝕刻步驟中非蝕刻對象之作為分母的膜完全未被蝕刻，反而在此種膜上產生堆積物而受到保護之情形。
氮化矽膜對氧化矽膜的蝕刻選擇比(Si3N4/SiO2)=(Si3N4膜的蝕刻速度/SiO2膜的蝕刻速度)
氧化矽膜對氮化矽膜的蝕刻選擇比(SiO2/Si3N4)=(SiO2膜的蝕刻速度/Si3N4膜的蝕刻速度)
(實施例1)
首先，在準備步驟中，在處理容器內配置表面具有Si3N4膜的被處理體、與表面具有SiO2膜的被處理體各1片，使處理容器內成為真空。然後，對處理容器內，以45sccm的速度導入2-溴-3,3,3-三氟丙烯(C3H2BrF3)氣體(以下，也稱為「氣體A」)，以62sccm的速度導入氧氣。處理容器內的壓力設為4Pa(約30mTorr)，溫度條件係以上部電極及處理容器側壁部的溫度分別成為60℃，下部電極的溫度成為20℃的方式設定。另外，被處理體的溫度係與下部電極的溫度同樣為20℃。
然後，在第1蝕刻步驟中，將對上部電極的供給電力設為450W，將對下部電極的供給電力設為35W，針對處理容器內所配置的2片被處理體進行60秒鐘電漿蝕刻。在第1蝕刻步驟中，按照上述的方法，測定處理容器內的 CF2/F比的值。然後，針對所得到的被處理體，按照上述的方法算出蝕刻選擇比。將結果顯示在表1。
(實施例2)
除了如表1所示變更氣體A及氧氣的供給速度之外，以與實施例1相同的條件進行電漿蝕刻。然後，與實施例1同樣地進行CF2/F比的值的測定及蝕刻選擇比的算出。將結果顯示在表1。
(實施例3~4)
除了如表1所示變更氣體A及氧氣的供給速度、以及對上部電極的供給電力之外，以與實施例1相同的條件進行電漿蝕刻。然後，與實施例1同樣地進行CF2/F比的值的測定及蝕刻選擇比的算出。將結果顯示在表1。
(比較例1~9、13)
除了如表1所示變更氣體A及氧氣的供給速度、以及對上部電極及下部電極的供給電力之外，以與實施例1相同的條件進行電漿蝕刻。然後，與實施例1同樣地進行CF2/F比的值的測定及蝕刻選擇比的算出。將結果顯示在表1。
(比較例10~12)
除了如表1所示變更氣體A及氧氣的供給速度，也以如表1所示的速度供給Ar氣體作為處理氣體，進一步如表1所示變更對上部電極及下部電極的供給電力之外，以與實施例1相同的條件進行電漿蝕刻。然後，與實施例1同樣地進行CF2/F比的值的測定及蝕刻選擇比的算出。將結果顯示在表1。
由表1可知，將包含氣體A的處理氣體供給至處理容器內，使處理容器內成為將氣體A進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件而進行電漿蝕刻的實施例1~4，係氮化矽膜對氧化矽膜的蝕刻選擇比(Si3N4/SiO2)為無限大(∞)而為良好。另一方面，處理氣體雖然包含氣體A，但在CF2/F比的值小於0.33的條件下進行電漿蝕刻的比較例1~13，無法充分提高(Si3N4/SiO2)的值。特別是，可知：除了氣體A及氧氣之外亦供給Ar氣體而混合作為處理氣體的比較例10~12，由於CF2/F比小於0.33，相對於SiN的蝕刻速度，SiO2的蝕刻速度變高，而無法選擇性地蝕刻SiN。反而，在比較例10~12中，氧化矽膜對氮化矽膜的蝕刻選擇比(SiO2/Si3N4)的值變得超過1，選擇性地蝕刻氧化矽膜。 因此，藉由除了如實施例1~4中揭示的第1蝕刻步驟之外，亦在如比較例10~12所示的條件下進行電漿蝕刻作為選擇性地蝕刻氧化矽膜的第2蝕刻步驟，可藉由一邊繼續供給同一氣體A作為處理氣體，一邊變更CF2/F比而切換被選擇性地蝕刻的對象。此舉由於可避免因氣體種的切換所導致的成本增加、時間浪費，而為有利的。
[產業上之可利用性]
若根據本發明，則可使用環境負荷較小的電漿蝕刻氣體，高選擇性地蝕刻氮化矽膜。

Claims (4)

  1. 一種電漿蝕刻方法，其係可將具有氮化矽膜的被處理體電漿蝕刻的電漿蝕刻方法，包含：準備步驟，其係將該被處理體載置於處理容器內；與第1蝕刻步驟，其係將包含2-溴-3,3,3-三氟丙烯氣體、1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體、及/或3-溴-2,3,3-三氟丙烯氣體之可以實驗式C3H2BrF3表示的化合物的氣體之處理氣體供給至該處理容器內，使該處理容器內成為將該可以實驗式C3H2BrF3表示的化合物的氣體進行發射光譜分析所得到的CF2/F比的值為0.33以上的條件，而將該被處理體上的氮化矽膜進行電漿蝕刻。
  2. 如請求項1的電漿蝕刻方法，其中該被處理體進一步具有氧化矽膜，且進一步包含在該CF2/F比的值小於0.17的條件下將該被處理體上的氧化矽膜進行電漿蝕刻的第2蝕刻步驟，並包含切換該第1蝕刻步驟及第2蝕刻步驟而實施。
  3. 如請求項1或2的電漿蝕刻方法，其中該處理氣體中所含有的含有氟及/或碳的氣體僅包含該可以實驗式C3H2BrF3表示的化合物的氣體。
  4. 如請求項1的電漿蝕刻方法，其中該可以實驗式C3H2BrF3表示的化合物的氣體包含2-溴-3,3,3-三氟丙烯氣體。
TW106109452A 2016-03-25 2017-03-22 電漿蝕刻方法 TW201735159A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016062039 2016-03-25

Publications (1)

Publication Number Publication Date
TW201735159A true TW201735159A (zh) 2017-10-01

Family

ID=59900282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109452A TW201735159A (zh) 2016-03-25 2017-03-22 電漿蝕刻方法

Country Status (7)

Country Link
US (1) US10497580B2 (zh)
EP (1) EP3435408A4 (zh)
JP (1) JPWO2017164089A1 (zh)
KR (1) KR20180128901A (zh)
CN (1) CN108701613A (zh)
TW (1) TW201735159A (zh)
WO (1) WO2017164089A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595601A (en) * 1984-05-25 1986-06-17 Kabushiki Kaisha Toshiba Method of selectively forming an insulation layer
JPH08330278A (ja) * 1995-05-30 1996-12-13 Anelva Corp 表面処理方法および表面処理装置
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
US6589879B2 (en) * 2001-01-18 2003-07-08 Applied Materials, Inc. Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US6921725B2 (en) * 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
KR101422155B1 (ko) * 2010-02-01 2014-07-22 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 그것을 사용한 드라이 에칭 방법
WO2012124726A1 (ja) 2011-03-17 2012-09-20 日本ゼオン株式会社 エッチングガスおよびエッチング方法

Also Published As

Publication number Publication date
US10497580B2 (en) 2019-12-03
WO2017164089A1 (ja) 2017-09-28
CN108701613A (zh) 2018-10-23
EP3435408A4 (en) 2019-11-13
US20190252202A1 (en) 2019-08-15
KR20180128901A (ko) 2018-12-04
EP3435408A1 (en) 2019-01-30
JPWO2017164089A1 (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
JP6696429B2 (ja) プラズマエッチング方法
US9978606B2 (en) Methods for atomic level resolution and plasma processing control
US8435419B2 (en) Methods of processing substrates having metal materials
KR102340870B1 (ko) 플라즈마 에칭 방법
JP2007158250A (ja) プラズマエッチング方法
TWI621179B (zh) Dry etching method
KR20030051786A (ko) 드라이 에칭 가스 및 드라이 에칭 방법
CN109564868B (zh) 等离子体蚀刻方法
JP2017050413A (ja) プラズマエッチング方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
WO2017159512A1 (ja) プラズマエッチング方法
TW201735159A (zh) 電漿蝕刻方法
TW201715020A (zh) 乾式蝕刻方法及乾式蝕刻劑
JP6569578B2 (ja) プラズマエッチング方法
JP2012043869A (ja) エッチングガスおよびエッチング方法
JP3834004B2 (ja) エッチング後処理方法
TW201906007A (zh) 電漿處理裝置的陳化方法及電漿蝕刻方法
JP2018032667A (ja) プラズマエッチング方法
JP2004039777A (ja) プラズマ処理方法
WO2020086582A1 (en) Methods of patterning nickel silicide layers on a semiconductor device
JP2007066928A (ja) エッチング方法，エッチング装置及び半導体装置