JP2004039777A - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP2004039777A JP2004039777A JP2002193045A JP2002193045A JP2004039777A JP 2004039777 A JP2004039777 A JP 2004039777A JP 2002193045 A JP2002193045 A JP 2002193045A JP 2002193045 A JP2002193045 A JP 2002193045A JP 2004039777 A JP2004039777 A JP 2004039777A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- processing method
- plasma processing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】タングステン形状を制御できるプロセスを確立することが可能なプラズマ処理方法を提供すること。
【解決手段】塩素系ガスにＮ２ガスを添加し、タングステン側壁に側壁デポを生成することによって、タングステン形状を制御することが可能になる。
【選択図】 図１
【解決手段】塩素系ガスにＮ２ガスを添加し、タングステン側壁に側壁デポを生成することによって、タングステン形状を制御することが可能になる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体や液晶などの電子デバイスやマイクロマシンの製造に利用されるドライエッチング、スパッタリング、プラズマＣＶＤなどのプラズマ処理方法に関するものである。
【０００２】
【従来の技術】
近年、半導体などの電子デバイスは、急速に細密化が進んでおり、高精度の加工処理が求められている。このような微細加工技術では、プラズマ処理方法を利用した加工処理が一般的となっており、例えば、ドライエッチング法、スパッタリング法、プラズマＣＶＤ法などが用いられる。
【０００３】
以下、前述するプラズマ処理方法のうち、特にドライエッチング法（以下「Ｄ／Ｅ」と称す）を取り上げ説明する。図２は従来のドライエッチング装置（特にＲＩＥエッチング装置）の概略図である。以下、Ｄ／Ｅの具体的な動作仕様について説明する。
【０００４】
まず、真空容器２１内にガス供給系２２からガスを導入し、同時にガス排気系２３であるポンプなどで真空容器２１内の排気を行う。続けて、真空容器２１内を所定の圧力に制御しながら、真空容器２１内に配置された基板電極２４に高周波電源２５により、高周波電力を供給することによって、真空容器２１内にプラズマを発生させる。このように発生させたプラズマの作用によって、基板電極２４上に配置された基板２６をエッチングすることができる。
【０００５】
ここでＤ／Ｅの基本的な原理を説明する。本例の場合、真空容器２１内にプラズマが発生すると、プラズマ中に存在する分子が解離したり分子同士の衝突したりするなどして、正電荷を有するイオンや電子、更には、電荷的には中性ではあるが高い反応性を保持するラジカルが発生する。一般的にはこれらイオンやラジカルを用いてエッチングが進行しているとされる。
【０００６】
現在、高速／低消費電力化を実現する次世代トランジスタ技術の確立を目指し、薄膜ゲート絶縁膜やゲート材料の検討が行われている。デザインルール１００ｎｍ以下のＳｉ半導体デバイスにおいては、新ゲート材料としてタングステン（Ｗ）を適用したメタルゲート構造が有力であると考えられている。従来、０．２５μｍや０．１８μｍ幅のゲートＷエッチングに関しては、ＳＦ６やＣＦ４などのＦ系ガスによる加工が行われていたが、これ以上の微細構造の処理に対しては、技術的に限界があるとされ、０．１３μｍ幅よりＣｌ２やＨＣｌなどのＣｌ系ガスでの検討が進んでいる。
【０００７】
また、被エッチング物を処理する際に用いられるプラズマ源に関しては、現在、一般的に用いられているＲＩＥやＩＣＰプラズマ源では０．１３μｍルール以降、微細加工や下地絶縁膜に対する選択比確保が困難になってきているため、次世代のプラズマ源であるＶＨＦやＵＨＦ、マイクロ波プラズマ源が検討されている。その中でＶＨＦプラズマ源を用いたＨＣｌ／Ｏ２系プロセスでは０．１８μｍ幅のゲートエッチングが可能になり、下地絶縁膜に対する選択比も１００以上を達成しているのが現状である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述するＤ／Ｅ技術においても、図２（ａ）のように、下層部３上に成膜され、マスク１によってパターニングされたタングステン（以下、単に「Ｗ」と称す）の被エッチング膜２をエッチングした際、図２（ｂ）のように、ゲート部の形状は入り込み６（これを「ボーイング」という）が発生してしまうという問題が生じることになる。この形状ではゲート部の抵抗が大きくなり、デバイス性能を決定するトランジスタ特性が悪化してしまい、デバイスとしての信頼性が極端に低下することになる。
【０００９】
本発明は、上記従来の問題点を解決するもので、Ｗエッチング形状の側壁部の入り込みを抑制するプラズマ処理方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載されたプラズマ処理方法は、真空容器内にガスを供給しつつ排気し、前記真空容器内を所定の圧力に制御しながら、基板を載置する基板電極に高周波電力を印加することでプラズマを発生させ、前記基板を処理するプラズマ処理方法であって、前記基板に成膜されたタングステン膜またはタングステンを主成分とする膜の表面に形成された自然酸化膜を処理した後、塩化水素ガスと酸素ガス含有するガス或いは塩素ガスに窒素ガスを添付した混合ガスを供給することを特徴とする。
【００１１】
また、請求項２に記載されたプラズマ処理方法は、請求項１におけるプラズマ処理方法において、窒素ガスの流量が混合ガスの全体の２０％以下であることを特徴とする。
【００１２】
また、請求項３に記載されたプラズマ処理方法は、請求項１または２に記載のプラズマ処理方法において、基板の温度が３０℃以下であることを特徴とする。
【００１３】
更に、請求項４に記載されたプラズマ処理方法は、基板がマスクによってパターニングされた状態で処理され、前記マスクの材質はＳｉＮ，ＳｉＯ２，Ａｕ，Ｎｉ，Ｃｕのいずれかである請求項１〜３のいずれか１項に記載されることを特徴とする。
【００１４】
【発明の実施の形態】
本発明に係るプラズマ処理装置は、図２を参照しながら説明した従来技術の装置構成と同様である。真空容器２１内にガス供給系２２からガスを導入しつつ排気系２３であるポンプなどで排気を行い、真空容器２１内の圧力を一定に保ちながら、高周波電源２５により高周波電力を供給することによって真空容器２１内にプラズマを発生させ、基板電極２４上に載置された基板をエッチングすることができる。
【００１５】
本実施形態の場合、特に基板にタングステン膜やアルミニウム膜などのメタル材料を含有する膜を処理することを想定しているが、その膜の表面に自然酸化膜が存在するため、従来の技術で説明したような一般的なＤ／Ｅの動作仕様に加え、自然酸化膜を除去する工程を追加するとエッチングレート制御性が向上する。
【００１６】
以下に、図１を参照しながら上記内容を詳細に説明する。
【００１７】
図１（ａ）はＤ／Ｅ処理前の被処理物の形状を示す。１はマスクであり、後述する被エッチング膜２の表面にパターニングされている。２はＷの被エッチング膜であり、３は被エッチング膜２の下部に形成された絶縁膜の下層部である。
【００１８】
図１（ａ）に示す状態から、エッチング処理を行うと、パターンのない部分（マスク１が存在しない部分）ではほぼ一様にエッチングされる。しかしながら、パターン近傍に存在するラジカルは等方的に拡散するためにマスク１の直下に進行し被エッチング膜２をエッチングする。
【００１９】
それと同時に、図１（ｂ）のように、添加したＮ２ガスから生成されるＮラジカル４と被エッチング膜２の側壁部のタングステンが結合し、ＷＮの保護膜５を生成する。この保護膜５によって、タングステン側壁でのラジカル反応が抑制され、入り込みのない垂直な形状にエッチングすることが可能となる。
【００２０】
なお、タングステンをエッチングするガスは、ＨＣｌ／Ｎ２ガス系が有効である。前述したように、タングステンをエッチングする場合、一般的にＳＦ６やＣＦ４などのＦ系ガスを適用することが多いが、パターンの微細化が進行すると技術的な限界を生じることになる。
【００２１】
このような課題に対し、ハロゲン系ガスであるＣｌ２やＨＣｌ，ＨＢｒを適用すると、Ｓｉとの反応性が低くなり、かつラジカルとイオン量の制御性が向上するため、下地ＳｉＯ２膜に対する選択比が向上し、微細な形状制御も可能になる。特に、ＨＣｌガスの場合、Ｃｌラジカル量を抑制できるので、他のガスと比較して選択比が高くなる。また、Ｈラジカルの還元作用のため、下地ＳｉＯ２膜表面の荒れも小さくなる。Ｏ２ガスは下地ＳｉＯ２との選択比を確保するために添加する。これらの結果から、ＨＣｌ／Ｏ２／Ｎ２ガスを適用すれば、エッチング後の形状が良好なものとなる。側壁デポを生成する際に使用するガスは、Ｎ２ガスが有効であるが、その他のガスとしては、ＳｉＣｌ４ガスやデポ系ガスであるＨＩ、ＣＨＦ３などのポリマーを生成しやすいＨを含有するガスを用いてプラズマを発生させてプラズマ処理してもよい。
【００２２】
なお、本実施形態では、Ｎ２ガスを添加する場合で説明したが、Ｎ２ガスの添加量としてガス総流量に対して２０％以下で実施するとよい。この場合、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。逆に、Ｎ２流量が２０％を超えると、Ｎ２ラジカルの生成が不十分になり、側壁保護効果が減少してしまう。
【００２３】
また、エッチング処理において、基板温度を３０℃以下で実施するのがよい。この場合も、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。
【００２４】
また、上記エッチング処理に使われるマスク材質としてＳｉＮ，ＳｉＯ２，Ａｕ，Ｎｉ，Ｃｕ膜の他に、レジスト膜，ＡＲＣ（反射防止膜）又はそれらの積層膜で実施してもよい。
【００２５】
更に、ＶＨＦプラズマ源を用いてタングステンを含有する膜をエッチング処理する場合であっても同様な効果が期待できる。
【００２６】
なお、本実施形態は、特に反応性イオンエッチング（ＲＩＥ）装置の場合を想定して説明したが、２周波ＲＩＥや誘導結合型（ＩＣＰ），ＶＨＦエッチング装置に適用できるのは言うまでもない。
【００２７】
以上のように、タングステンを主成分とする膜をエッチングする際にＮ２ガスを添加することで、エッチング形状の入り込みが抑制することが可能となる。
【００２８】
【発明の効果】
本発明のプラズマ処理方法によれば、タングステンを主成分とする膜をエッチングする際にＮ２ガスを添加することで、エッチング形状の入り込みを抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る被エッチング膜の処理方法を説明する図
【図２】従来のプラズマ処理方法を利用した場合のエッチング形状を示す図
【図３】反応性イオンエッチング（ＲＩＥ）処理装置の概略図
【符号の説明】
１ マスク
２ 被エッチング膜
３ 下層部（絶縁膜）
４ Ｎラジカル
５ 保護膜（ＷＮ）
【発明の属する技術分野】
本発明は、半導体や液晶などの電子デバイスやマイクロマシンの製造に利用されるドライエッチング、スパッタリング、プラズマＣＶＤなどのプラズマ処理方法に関するものである。
【０００２】
【従来の技術】
近年、半導体などの電子デバイスは、急速に細密化が進んでおり、高精度の加工処理が求められている。このような微細加工技術では、プラズマ処理方法を利用した加工処理が一般的となっており、例えば、ドライエッチング法、スパッタリング法、プラズマＣＶＤ法などが用いられる。
【０００３】
以下、前述するプラズマ処理方法のうち、特にドライエッチング法（以下「Ｄ／Ｅ」と称す）を取り上げ説明する。図２は従来のドライエッチング装置（特にＲＩＥエッチング装置）の概略図である。以下、Ｄ／Ｅの具体的な動作仕様について説明する。
【０００４】
まず、真空容器２１内にガス供給系２２からガスを導入し、同時にガス排気系２３であるポンプなどで真空容器２１内の排気を行う。続けて、真空容器２１内を所定の圧力に制御しながら、真空容器２１内に配置された基板電極２４に高周波電源２５により、高周波電力を供給することによって、真空容器２１内にプラズマを発生させる。このように発生させたプラズマの作用によって、基板電極２４上に配置された基板２６をエッチングすることができる。
【０００５】
ここでＤ／Ｅの基本的な原理を説明する。本例の場合、真空容器２１内にプラズマが発生すると、プラズマ中に存在する分子が解離したり分子同士の衝突したりするなどして、正電荷を有するイオンや電子、更には、電荷的には中性ではあるが高い反応性を保持するラジカルが発生する。一般的にはこれらイオンやラジカルを用いてエッチングが進行しているとされる。
【０００６】
現在、高速／低消費電力化を実現する次世代トランジスタ技術の確立を目指し、薄膜ゲート絶縁膜やゲート材料の検討が行われている。デザインルール１００ｎｍ以下のＳｉ半導体デバイスにおいては、新ゲート材料としてタングステン（Ｗ）を適用したメタルゲート構造が有力であると考えられている。従来、０．２５μｍや０．１８μｍ幅のゲートＷエッチングに関しては、ＳＦ６やＣＦ４などのＦ系ガスによる加工が行われていたが、これ以上の微細構造の処理に対しては、技術的に限界があるとされ、０．１３μｍ幅よりＣｌ２やＨＣｌなどのＣｌ系ガスでの検討が進んでいる。
【０００７】
また、被エッチング物を処理する際に用いられるプラズマ源に関しては、現在、一般的に用いられているＲＩＥやＩＣＰプラズマ源では０．１３μｍルール以降、微細加工や下地絶縁膜に対する選択比確保が困難になってきているため、次世代のプラズマ源であるＶＨＦやＵＨＦ、マイクロ波プラズマ源が検討されている。その中でＶＨＦプラズマ源を用いたＨＣｌ／Ｏ２系プロセスでは０．１８μｍ幅のゲートエッチングが可能になり、下地絶縁膜に対する選択比も１００以上を達成しているのが現状である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述するＤ／Ｅ技術においても、図２（ａ）のように、下層部３上に成膜され、マスク１によってパターニングされたタングステン（以下、単に「Ｗ」と称す）の被エッチング膜２をエッチングした際、図２（ｂ）のように、ゲート部の形状は入り込み６（これを「ボーイング」という）が発生してしまうという問題が生じることになる。この形状ではゲート部の抵抗が大きくなり、デバイス性能を決定するトランジスタ特性が悪化してしまい、デバイスとしての信頼性が極端に低下することになる。
【０００９】
本発明は、上記従来の問題点を解決するもので、Ｗエッチング形状の側壁部の入り込みを抑制するプラズマ処理方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載されたプラズマ処理方法は、真空容器内にガスを供給しつつ排気し、前記真空容器内を所定の圧力に制御しながら、基板を載置する基板電極に高周波電力を印加することでプラズマを発生させ、前記基板を処理するプラズマ処理方法であって、前記基板に成膜されたタングステン膜またはタングステンを主成分とする膜の表面に形成された自然酸化膜を処理した後、塩化水素ガスと酸素ガス含有するガス或いは塩素ガスに窒素ガスを添付した混合ガスを供給することを特徴とする。
【００１１】
また、請求項２に記載されたプラズマ処理方法は、請求項１におけるプラズマ処理方法において、窒素ガスの流量が混合ガスの全体の２０％以下であることを特徴とする。
【００１２】
また、請求項３に記載されたプラズマ処理方法は、請求項１または２に記載のプラズマ処理方法において、基板の温度が３０℃以下であることを特徴とする。
【００１３】
更に、請求項４に記載されたプラズマ処理方法は、基板がマスクによってパターニングされた状態で処理され、前記マスクの材質はＳｉＮ，ＳｉＯ２，Ａｕ，Ｎｉ，Ｃｕのいずれかである請求項１〜３のいずれか１項に記載されることを特徴とする。
【００１４】
【発明の実施の形態】
本発明に係るプラズマ処理装置は、図２を参照しながら説明した従来技術の装置構成と同様である。真空容器２１内にガス供給系２２からガスを導入しつつ排気系２３であるポンプなどで排気を行い、真空容器２１内の圧力を一定に保ちながら、高周波電源２５により高周波電力を供給することによって真空容器２１内にプラズマを発生させ、基板電極２４上に載置された基板をエッチングすることができる。
【００１５】
本実施形態の場合、特に基板にタングステン膜やアルミニウム膜などのメタル材料を含有する膜を処理することを想定しているが、その膜の表面に自然酸化膜が存在するため、従来の技術で説明したような一般的なＤ／Ｅの動作仕様に加え、自然酸化膜を除去する工程を追加するとエッチングレート制御性が向上する。
【００１６】
以下に、図１を参照しながら上記内容を詳細に説明する。
【００１７】
図１（ａ）はＤ／Ｅ処理前の被処理物の形状を示す。１はマスクであり、後述する被エッチング膜２の表面にパターニングされている。２はＷの被エッチング膜であり、３は被エッチング膜２の下部に形成された絶縁膜の下層部である。
【００１８】
図１（ａ）に示す状態から、エッチング処理を行うと、パターンのない部分（マスク１が存在しない部分）ではほぼ一様にエッチングされる。しかしながら、パターン近傍に存在するラジカルは等方的に拡散するためにマスク１の直下に進行し被エッチング膜２をエッチングする。
【００１９】
それと同時に、図１（ｂ）のように、添加したＮ２ガスから生成されるＮラジカル４と被エッチング膜２の側壁部のタングステンが結合し、ＷＮの保護膜５を生成する。この保護膜５によって、タングステン側壁でのラジカル反応が抑制され、入り込みのない垂直な形状にエッチングすることが可能となる。
【００２０】
なお、タングステンをエッチングするガスは、ＨＣｌ／Ｎ２ガス系が有効である。前述したように、タングステンをエッチングする場合、一般的にＳＦ６やＣＦ４などのＦ系ガスを適用することが多いが、パターンの微細化が進行すると技術的な限界を生じることになる。
【００２１】
このような課題に対し、ハロゲン系ガスであるＣｌ２やＨＣｌ，ＨＢｒを適用すると、Ｓｉとの反応性が低くなり、かつラジカルとイオン量の制御性が向上するため、下地ＳｉＯ２膜に対する選択比が向上し、微細な形状制御も可能になる。特に、ＨＣｌガスの場合、Ｃｌラジカル量を抑制できるので、他のガスと比較して選択比が高くなる。また、Ｈラジカルの還元作用のため、下地ＳｉＯ２膜表面の荒れも小さくなる。Ｏ２ガスは下地ＳｉＯ２との選択比を確保するために添加する。これらの結果から、ＨＣｌ／Ｏ２／Ｎ２ガスを適用すれば、エッチング後の形状が良好なものとなる。側壁デポを生成する際に使用するガスは、Ｎ２ガスが有効であるが、その他のガスとしては、ＳｉＣｌ４ガスやデポ系ガスであるＨＩ、ＣＨＦ３などのポリマーを生成しやすいＨを含有するガスを用いてプラズマを発生させてプラズマ処理してもよい。
【００２２】
なお、本実施形態では、Ｎ２ガスを添加する場合で説明したが、Ｎ２ガスの添加量としてガス総流量に対して２０％以下で実施するとよい。この場合、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。逆に、Ｎ２流量が２０％を超えると、Ｎ２ラジカルの生成が不十分になり、側壁保護効果が減少してしまう。
【００２３】
また、エッチング処理において、基板温度を３０℃以下で実施するのがよい。この場合も、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。
【００２４】
また、上記エッチング処理に使われるマスク材質としてＳｉＮ，ＳｉＯ２，Ａｕ，Ｎｉ，Ｃｕ膜の他に、レジスト膜，ＡＲＣ（反射防止膜）又はそれらの積層膜で実施してもよい。
【００２５】
更に、ＶＨＦプラズマ源を用いてタングステンを含有する膜をエッチング処理する場合であっても同様な効果が期待できる。
【００２６】
なお、本実施形態は、特に反応性イオンエッチング（ＲＩＥ）装置の場合を想定して説明したが、２周波ＲＩＥや誘導結合型（ＩＣＰ），ＶＨＦエッチング装置に適用できるのは言うまでもない。
【００２７】
以上のように、タングステンを主成分とする膜をエッチングする際にＮ２ガスを添加することで、エッチング形状の入り込みが抑制することが可能となる。
【００２８】
【発明の効果】
本発明のプラズマ処理方法によれば、タングステンを主成分とする膜をエッチングする際にＮ２ガスを添加することで、エッチング形状の入り込みを抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る被エッチング膜の処理方法を説明する図
【図２】従来のプラズマ処理方法を利用した場合のエッチング形状を示す図
【図３】反応性イオンエッチング（ＲＩＥ）処理装置の概略図
【符号の説明】
１ マスク
２ 被エッチング膜
３ 下層部（絶縁膜）
４ Ｎラジカル
５ 保護膜（ＷＮ）
Claims (4)
- 真空容器内にガスを供給しつつ排気し、前記真空容器内を所定の圧力に制御しながら、基板を載置する基板電極に高周波電力を印加することでプラズマを発生させ、前記基板を処理するプラズマ処理方法であって、
前記基板に成膜されたタングステン膜またはタングステンを主成分とする膜の表面に形成された自然酸化膜を処理した後、塩化水素ガスと酸素ガス含有するガス或いは塩素ガスに窒素ガスを添付した混合ガスを供給すること
を特徴とするプラズマ処理方法。 - 前記窒素ガスの流量が混合ガスの全体の２０％以下であることを特徴とする請求項１記載のプラズマ処理方法。
- 前記基板の温度が３０℃以下であることを特徴とする請求項１または２記載のプラズマ処理方法。
- 前記基板はマスクによってパターニングされた状態で処理され、前記マスクの材質はＳｉＮ，ＳｉＯ２，Ａｕ，Ｎｉ，Ｃｕのいずれかであることを特徴とする請求項１〜３の何れか１項に記載のプラズマ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193045A JP4360065B2 (ja) | 2002-07-02 | 2002-07-02 | プラズマ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193045A JP4360065B2 (ja) | 2002-07-02 | 2002-07-02 | プラズマ処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004039777A true JP2004039777A (ja) | 2004-02-05 |
| JP2004039777A5 JP2004039777A5 (ja) | 2005-10-20 |
| JP4360065B2 JP4360065B2 (ja) | 2009-11-11 |
Family
ID=31702104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193045A Expired - Fee Related JP4360065B2 (ja) | 2002-07-02 | 2002-07-02 | プラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4360065B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126520A1 (ja) * | 2005-05-24 | 2006-11-30 | Matsushita Electric Industrial Co., Ltd. | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| WO2007094087A1 (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6495854B2 (ja) | 2016-03-16 | 2019-04-03 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-02 JP JP2002193045A patent/JP4360065B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126520A1 (ja) * | 2005-05-24 | 2006-11-30 | Matsushita Electric Industrial Co., Ltd. | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| JPWO2006126520A1 (ja) * | 2005-05-24 | 2008-12-25 | 松下電器産業株式会社 | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| US7919005B2 (en) | 2005-05-24 | 2011-04-05 | Panasonic Corporation | Dry etching method, fine structure formation method, mold and mold fabrication method |
| WO2007094087A1 (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| JPWO2007094087A1 (ja) * | 2006-02-13 | 2009-07-02 | パナソニック株式会社 | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| US7906030B2 (en) | 2006-02-13 | 2011-03-15 | Panasonic Corporation | Dry etching method, fine structure formation method, mold and mold fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4360065B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4579611B2 (ja) | ドライエッチング方法 | |
| KR102584336B1 (ko) | 에칭 처리 방법 | |
| US9287124B2 (en) | Method of etching a boron doped carbon hardmask | |
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| TWI518771B (zh) | Etching method | |
| US20110027999A1 (en) | Etch method in the manufacture of an integrated circuit | |
| TWI446436B (zh) | Plasma etching method, plasma etching device, control program and computer memory media | |
| JP2010205967A (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| JP6017928B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP3336975B2 (ja) | 基板処理方法 | |
| TWI766866B (zh) | 蝕刻方法 | |
| TW201436026A (zh) | 鎢蝕刻之方法 | |
| TW201724252A (zh) | 蝕刻方法 | |
| TWI552221B (zh) | 高蝕刻速率之提供方法 | |
| JP2002543612A (ja) | シリコンのプラズマエッチング方法 | |
| TWI806871B (zh) | 多孔低介電常數介電蝕刻 | |
| CN106504982B (zh) | 一种基片的刻蚀方法 | |
| JP2009064991A (ja) | Ｈｉｇｈ−ｋ膜のドライエッチング方法 | |
| WO2021188180A1 (en) | Sidewall protection layer formation for substrate processing | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| JP4554479B2 (ja) | ドライエッチング方法 | |
| JP2007141918A (ja) | ドライエッチング方法 | |
| JPH09116149A (ja) | 半導体装置のポリサイドゲート形成方法 | |
| JP2012043869A (ja) | エッチングガスおよびエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |