JPWO2015016149A1 - 基板処理装置、半導体装置の製造方法およびプログラム - Google Patents

基板処理装置、半導体装置の製造方法およびプログラム Download PDF

Info

Publication number
JPWO2015016149A1
JPWO2015016149A1 JP2015529550A JP2015529550A JPWO2015016149A1 JP WO2015016149 A1 JPWO2015016149 A1 JP WO2015016149A1 JP 2015529550 A JP2015529550 A JP 2015529550A JP 2015529550 A JP2015529550 A JP 2015529550A JP WO2015016149 A1 JPWO2015016149 A1 JP WO2015016149A1
Authority
JP
Japan
Prior art keywords
gas
substrate
film
modified layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015529550A
Other languages
English (en)
Inventor
康寿 坪田
康寿 坪田
真 檜山
真 檜山
優一 和田
優一 和田
亀田　賢治
賢治 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2015016149A1 publication Critical patent/JPWO2015016149A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

要約課題 半導体装置の品質を向上させると共に、製造スループットを向上させることが可能な基板処理装置、半導体装置の製造方法、記録媒体を提供する。解決手段 Ｓｉ含有膜上に変性層が形成された基板を収容する処理容器と、前記基板に除去剤を供給する除去剤供給部と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給する処理ガス供給部と、前記除去剤を前記基板に供給する変性層除去工程と、前記処理ガスを前記基板に供給する膜除去工程と、を実行するよう前記除去剤供給部と前記処理ガス供給部とを制御する制御部と、を有する。

Description

本発明は、基板を処理する基板処理装置、半導体装置の製造方法および記録媒体に関する。
大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：以下ＬＳＩ）の微細化に伴って、パターニング技術の微細化も進んでいる。パターニングでは、主に、薬品によるウェットエッチングが用いられている。例えば、特許文献１に記載されている。
特開２０１１−８６９０８号
しかしながら、近年のＬＳＩ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＦｌａｓｈ Ｍｅｍｏｒｙに代表される半導体装置の最小加工寸法が、３０ｎｍ幅より小さくなっている。このような半導体装置の製造工程の１工程であるウェットエッチングでは、以下の課題を生じる。例えば、ウェットエッチング時に用いられる液体の表面張力によるパターンの倒壊が有る。半導体装置の品質を保ったままの微細化や製造スループット向上の達成が困難になってきている。
本発明の目的は、半導体装置の品質を向上させると共に、製造スループットを向上させることが可能な基板処理装置、半導体装置の製造方法、記録媒体を提供することである。
一態様によれば、Ｓｉ含有膜上に変性層が形成された基板に除去剤を供給し、前記変性層を除去する変性層除去工程と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去工程と、を有する半導体装置の製造方法が提供される。
他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板を収容する処理容器と、前記基板に、基板に供給する変性層除去工程と、前記処理ガスを前記基板に供給する膜除去工程と、を実行するよう前記除去剤供給部と前記処理ガス供給部とを制御する制御部とを有する基板処理装置が提供される。
更に他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板に除去剤を供給し、前記変性層を除去する変性層除去手順と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去させる膜除去手順と、をコンピュータに実行させるプログラムが記録された記録媒体が提供される。
本発明によれば、半導体装置の製造品質を向上させると共に、製造スループットを向上させることが可能となる。
本発明の一実施形態に係る基板処理装置の構成である。 (ａ)本発明の一実施形態に係る処理前の基板の構成例である。 (ｂ)本発明の一実施形態に係る処理前の基板の他の構成例である。 (ｃ)本発明の一実施形態に係る処理前の基板の更に他の構成例である。 本発明の一実施形態に係る搬送系の構成例の側面断面図である。 本発明の一実施形態に係る搬送系の構成例の上面断面図である。 本発明の一実施形態に係るコントローラの構造例である。 本発明の一実施形態に係る基板処理工程のフロー例である。 シリコン酸化膜が残渣として残る場合の概念図である。 (ａ)本発明の一実施形態に係る基板処理の実施例である。 (ｂ)本発明の一実施形態に係る基板処理の他の実施例である。
次に、本発明の好ましい実施形態について説明する。
発明者等は、後述の処理ガスを用いたドライエッチングを行うことで、一定の温度領域において、少なくとも、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）、アモルファス・カーボン（ａ−Ｃ）に対して、Ｓｉ元素を主成分とするＳｉ含有膜を選択的に除去することができることを見出した。なお、後述の処理ガスを用いることによって、処理ガスをプラズマ化せずに、Ｓｉ含有膜を等方的に除去させることができることを見出した。ここで、Ｓｉ含有膜とは、例えば、Ｓｉ元素が９０％以上含む膜である。
＜第１実施形態＞
以下に、本発明の好ましい実施形態について図面を参照してより詳細に説明する。
（１）基板処理装置の構成
まず、本実施形態に係る基板処理装置の構成について、主に図１を用いて説明する。図１は、本実施形態に係る基板処理装置の概略構成図であり、処理炉２０２部分を縦断面で示している。
（基板）
基板としてのウエハ６００には、例えば、図２（ａ）に示す様に、ストッパー膜としてのシリコン窒化膜６０１、筒形状の電極としての窒化チタン膜６０２、前記電極の倒壊防止支持部としてのシリコン窒化膜６０３、シリコン含有膜６０４、シリコン含有膜６０４の上部には、変性層６０５ａが形成されている。シリコン含有膜６０４は、前記電極形成用のモールドシリコン膜であり、後述のシリコン含有膜除去工程で除去される。モールドシリコン膜は、例えば、アモルファスシリコン、ポリシリコン、ドープドシリコン、単結晶シリコンなどが有る。変性層６０５ａは、例えば、モールドシリコン膜の表面や上部に酸素が吸着または拡散することにより形成されたシリコン酸化膜である。また、図２（ｂ）は、シリコン含有膜６０４と窒化チタン膜６０２との界面に、シリコン含有膜６０４が酸化して形成された変性層（界面変性層６０５ｂ）が存在している場合を例示している。この場合、シリコン含有膜６０４を除去後に界面変性層６０５ｂが残ってしまう。この様に、モールドシリコン含有膜の除去後に残る界面変性層６０５ｂが存在する場合も有る。図２（ｃ）は別の例として、除去される膜としてのシリコンハードマスク６０７、変性層６０５ａ、埋め込み膜としてのＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜６０６、シリコン基板表面を覆うストッパー膜としてのシリコン窒化膜（またはシリコン酸化膜）６０１が形成されている。シリコンハードマスク６０７は、例えばアモルファスシリコン、ポリシリコン、ドープドシリコン、などが有る。この様な例は、シリコンハードマスク６０７表面の自然酸化や、シリコンハードマスク６０７のパターニングを行うドライエッチング工程やレジスト膜の除去工程において、シリコンハードマスク６０７の表面が変性したことで、シリコン含有膜表面の変性層６０５ａが生じることが想定される。 発明者は、図２（ａ）〜（ｃ）の様な基板に対して、後述の変性層除去工程と、シリコン含有膜除去工程とを組み合わせることによって、シリコン含有膜を除去する選択的基板処理を見出した。
（処理室）
処理容器４３１は、通常、非金属材料の石英ガラスやセラミックスによって円筒状に形成されている。但し、特に不都合が無ければ金属製材料でも良い。処理容器４３１の上端はトッププレート４５４で閉塞され、下端は架台としての水平なベースプレート４４８および底基板４６９で閉塞され、また、後述する圧力調整機構によって、気密に封止される。処理容器４３１内の上側の空間は、ガス混合室４３０となる。ガス混合室４３０は、所望のガス流れや混合状態によって最適化される。また、ガス混合室４３０にシャワープレートを設けて、後述の処理室４４５にガスが直接供給されるように構成しても良い。また、ベースプレート４４８面の下側であって、ウエハ６００が設けられる空間は、処理室４４５となる。また、プラズマを用いてシリコン酸化膜の除去を行う場合には、プラズマ混合室４３０であって、後述する励起部としての共振コイル４３２が対向する空間にはプラズマが生成される。
（基板支持部）
処理室４４５の底面にはサセプタ４５９が設けられる。サセプタ４５９は、サセプタテーブル４１１とサセプタ上のウエハを所定の温度に維持する基板加熱部４６３とを有する。また、基板加熱部４６３は、必要に応じて、過剰な熱を排除するための冷却機構を含有しても良い。また、サセプタ４５９は、複数本の支柱４６１によって支持された構造となっている。このサセプタテーブル４１１を貫通して、複数本からなるリフターピン４１３設けられており、その上部にはウエハ支持ピン４１４が具備されている。ウエハ支持ピン４１４はサセプタ４５９の中心方向に延出している。ウエハ６００はサセプタテーブル４１１またはウエハ支持ピン４１４に載置される。ここでは、ウエハ支持ピン４１４は、ウエハ６００の外周部を支持する構造となっているが、必要に応じて、ウエハ６００の中心付近を支持する構造にしても良い。基板の中心付近を支持することにより、基板直径が４５０ｍｍの様な大口径基板を支持した際に生じる、基板の撓みを軽減し、処理均一性を向上させることができる。例えば、基板が撓んでいると、撓み部分付近のガス流れやウエハ温度が、撓み部分以外の流れや温度と異なり、処理均一性が変化することが有る。基板支持部は、ウエハ支持ピン４１４で構成される。場合によっては、サセプタテーブル４１１とリフターピン４１３とを含めて考えても良い。リフターピン４１３は、昇降基板４７１に接続され、ガイドシャフト４６７に沿って、昇降駆動部４９０により昇降可能に構成されている。
（排気部）
サセプタ４５９の下方には、排気部が設けられる。排気部は圧力調整部（圧力調整機構）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌ）バルブ４７９と排気管４８０を有する。場合によっては、排気ポンプ４８１を排気部に含めるようにしても良い。ＡＰＣバルブ４７９のバルブ開度は、処理室４４５内の圧力を元にフィードバック制御されるよう構成される。処理室４４５内の圧力は、圧力センサ（不図示）によって測定される。本実施形態で用いるハロゲン含有ガスは、一般的なパージガスである窒素（Ｎ２）ガスよりも重くなっている。例えば、後述の七フッ化ヨウ素（ＩＦ７）ガスは室温での比重が約２．７であり、窒素（Ｎ２）ガスよりも２．８倍程度重い。その為、ハロゲン含有ガスが滞留し易い処理室の底部に排気口を設けることはハロゲン含有ガスの残留を抑制する為に有用である。また、ハロゲン含有ガスの排出を促進するために、排気部にパージガスを供給できるように構成しても良い。
（バッフルリング）
また、処理ガスの流れを、改善するために、円筒状のバッフルリング４５８と排気板４６５を設けても良い。バッフルリング４５８には円筒側面に通気孔が多数均一に設けられ、排気板４６５には中央部に排気連通孔４７５が設けられる。サセプタ４５９、バッフルリング４５８、排気板４６５によって第１排気室４７４が形成され、排気板４６５と底基板４６９とによって第２排気室４７６が形成された構造となっており、第１排気室４７４と第２排気室４７６とは排気連通孔４７５によって連通されている。又、第２排気室４７６には排気管４８０が連通されている。第１排気室４７４と第２排気室４７６をそれぞれ設けることによって、前記ウエハ６００の全周方向から均一に排気をすることができ、ウエハ６００への処理均一性を向上させることができる。
（ガス供給部）
処理容器４３１の上部のトッププレート４５４には、図中省略のガス供給設備から所要の複数の処理ガスを供給する為のガス供給管４５５が、ガス導入口４３３に付設されている。ガス供給管４５５には、処理ガスとしてのハロゲン元素含有ガスを基板に供給する処理ガス供給部、除去剤を基板に供給する除去剤供給部、及びその他のガス、ここでは、パージ用のＮ２ガス、クリーニング用のフッ化塩素（ＣｌＦ３）ガス等を供給する第三の供給部（不図示）がその必要に応じて設けられている。除去剤は、例えば、除去剤としてフッ化水素ガスなどが用いられる。なお、ここでは、除去剤としてガスを供給する例を示すが、これに限らず、液体を供給することによるエッチング方法で除去可能に構成しても良い。又、変性層をスパッタリングで除去する場合は、アルゴンなどの希ガスを流しても良い。ガス供給部にはそれぞれ、流量制御部であるマスフロコントローラ４７７、４８３及び開閉弁４７８、４８４が設けられており、ガス供給量を制御することが出来る。ここでは除去剤供給部までのみ記載しているが、第三以降のガス供給部があっても良い。又、使用するガスを事前に混合してからガス導入口４３３に流しても良い。更に、処理容器４３１内には、処理ガスの流れを調整する為、略円形で石英ガラスやセラミックスからなるバッフル板４６０が設けられている。又、必要に応じてシャワープレートを用いる構造にしても良い。量制御部及びＡＰＣバルブ４７９によって供給量、排気量を調整することにより、処理容器４３１と処理室４４５の圧力が所望の値に制御される。
（励起部）
プラズマを用いて変性層膜の除去を行う場合には、プラズマを発生させる励起部が設けられても良い。 励起部としての共振コイル４３２は、所定の波長の定在波を形成する為、一定波長のモードで共振するように巻径、巻回ピッチ、巻数が設定される。即ち、共振コイル４３２の電気的長さは、高周波電源４４４から供給される電力の所定周波数における１波長の整数倍（１倍、２倍、・・・）又は半波長もしくは１／４波長に相当する長さに設定される。例えば、２７．１２ＭＨｚの場合、１波長の長さは約１１メートルである。使用する周波数及び共振コイル長は、所望するプラズマ発生状態やプラズマ発生室４３０の機械的な寸法などに応じて選択されると良い。
より具体的には、共振コイル４３２は、印加する電力や発生させる磁界強度又は適用する装置の外形などを勘案し、例えば、８００ｋＨｚ〜５０ＭＨｚ、０．５〜５ｋＷの高周波電力によって０．０１〜１０ガウス程度の磁場を発生し得る様に、５０〜３００ｍｍ２の有効断面積であって、かつ２００〜５００ｍｍのコイル直径に構成され、処理容器４３１の外周側に２〜６０回程度巻回される。共振コイル４３２を構成する素材としては、銅パイプ、銅の薄板、アルミニウムパイプ、アルミニウム薄板、ポリマーベルトに銅板又はアルミニウムを蒸着した素材等が使用される。共振コイル４３２は、絶縁性材料にて平板状に形成され、かつベースプレート４４８の上端面に鉛直に立設された複数の支持部によって支持される。
共振コイル４３２の両端は電気的に接地されているが、共振コイル４３２の少なくとも一端は、装置の最初の設置の際又は処理条件の変更の際に当該共振コイルの電気的長さを微調整する為、稼動タップ４６２を介して接地される。例えば、固定接地箇所４６４により接地される。更に、装置の最初の設置の際又は処理条件の変更の際に、共振コイル４３２のインピーダンスを微調整する為、共振コイル４３２の接地された両端の間には、可動タップ４６６によって給電部が構成される。
即ち、共振コイル４３２は、電気的に接地されたグラウンド部を両端に備え、かつ高周波電源４４４から電力供給される給電部を各グラウンド部の間に備える。また、少なくとも一方のグラウンド部は、位置調整可能な可変式グラウンド部であって、給電部は、位置調整可能な可変式給電部としても良い。共振コイル４３２が可変式グラウンド部及び可変式給電部を備えている場合には、後述する様に、プラズマ発生室４３０の共振周波数及び負荷インピーダンスを調整するにあたり、より一層簡便に調整することが出来る。
更に、共振コイル４３２の一端（又は両端）には、位相及び逆位相電流が共振コイル４３２の電気的中点に関して対象に流れる様に、コイル及びシールドから成る波形調整回路が挿入されても良い。斯かる波形調整回路は、共振コイル４３２の端部を電気的に非接続状態とするか又は電気的に等価の状態に設定することにより開路に構成される。又、共振コイル４３２の端部は、チョーク直列抵抗によって非接地とし、固定基準電圧に直流接続されても良い。
外側シールド４５２は、共振コイル４３２の外側への電磁波の漏れを遮蔽するとともに、共振回路を構成するのに必要な容量成分を共振コイル４３２との間に形成する為に設けられる。外側シールド４５２は、一般的には、アルミニウム合金、銅又は銅合金等の導電性材料を使用して円筒状に形成される。外側シールド４５２は、共振コイル４３２の外周から、例えば、５〜１０ｍｍ程度隔てて配置される。そして、通常、外側シールド４５２は、共振コイル４３２の両端と電位が等しくなる様に接地されるが、共振コイル４３２の共振数を正確に設定する為、外側シールド４５２の一端又は両端は、タップ位置を調整可能になされたり、或いは、共振コイル４３２と外側シールド４５２の間には、トリミングキャパシタンスが挿入されたりしても良い。また、電気的に接地された外側シールド４５２と共振コイルとにより、螺旋共振器が構成される。
高周波電源４４４としては、共振コイル４３２に必要な電圧及び周波数の電力を供給出来る電源である限り、ＲＦジェネレータ等の適宜の電源を使用できる。例えば、周波数８０ｋＨｚ〜８００ＭＨｚで０．５〜５ｋＷ程度の電力を供給可能な高周波電源が使用される。
また、高周波電源４４４の出力側には反射波電力計４６８が設置され、反射波電力計４６８によって検出された反射波電力が、制御部として用いられるコントローラ５００に入力される。コントローラ４７０は、単に高周波電源４４４のみを制御するものではなく、例えば、基板搬送機構やゲートバルブの動作等を含めた、当該基板処理装置全体の制御を行っている。表示装置としてのディスプレイ４７２は、例えば、反射波電力計４６８による反射波の検出結果等の当該基板処理装置に設けられた各種検出部で検出されたデータ等を表示する。なお、高周波電源４４４には発信周波数を制御する周波数整合器４４６が設けられている。
本実施形態において、励起部は、共振コイル４３２で構成されるが、高周波電源４４４、外部シールド４５２、反射波電力計４６８、周波数整合器４４６の内１つ以上を含めて考えても良い。
（基板搬送系）
次に、本実施形態における基板の搬送系について、図３，図４を用いて説明する。基板を搬送する搬送系は、ＥＦＥＭ（Ｅｑｕｉｐｍｅｎｔ ＦｒｏｎｔＥｎｄ Ｍｏｄｕｌｅ）１００と、ロードロックチャンバ部２００と、トランスファーモジュール部３００を有する。
ＥＦＥＭ１００は、ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）１１０、１２０及びそれぞれのＦＯＵＰからロードロックチャンバへウエハを搬送する第１の搬送部である大気搬送ロボット１３０を備える。ＦＯＵＰには２５枚のウエハが搭載され、大気搬送ロボット１３０のアーム部がＦＯＵＰから５枚ずつウエハを抜き出す。ＥＦＥＭ１００内とＦＯＵＰ１１０、１２０内は、その必要に応じて、ウエハの自然酸化を抑制するために不活性ガス雰囲気にしても良い。
ロードロックチャンバ部２００は、ロードロックチャンバ２５０、２６０と、ＦＯＵＰから搬送されたウエハ６００をロードロックチャンバ２５０、２６０内でそれぞれ保持するバッファユニット２１０、２２０を備えている。バッファユニット２１０、２２０は、ボート２１１、２２１とその下部のインデックスアセンブリ２１２、２２２とを備えている。ボート２１１（２２１）と、その下部のインデックスアセンブリ２１２（２２２）は、θ軸２１４（２２４）により同時に回転する。なお、ロードロックチャンバ部２００内は、真空雰囲気又は不活性ガス雰囲気、不活性ガスが供給される減圧雰囲気あっても良い。
トランスファーモジュール部３００は、搬送室として用いられるトランスファーモジュール３１０を備えており、先述のロードロックチャンバ２５０、２６０は、ゲートバルブ３１１、３１２を介して、トランスファーモジュール３１０に取り付けられている。トランスファーモジュール３１０には、第２の搬送部として用いられる真空アームロボットユニット３２０が設けられている。なお、トランスファーモジュール部３００内は、真空雰囲気又は不活性ガス雰囲気、不活性ガスが供給される減圧雰囲気であっても良い。ウエハ６００の搬送スループットを向上させつつ、ウエハ６００への不用意な酸素吸着を抑制するには、ロードロックチャンバ部２００内と、トランスファーモジュール部３００内を不活性ガスが供給される減圧雰囲気にすることが好ましい。
プロセスチャンバ部４００は、処理室４１０、４２０と、その上部に設けられたガス混合室４３０、４４０とを備えている。処理室４１０、４２０は、ゲートバルブ３１３、３１４を介してトランスファーモジュール３１０に取り付けられている。ここで、処理室４２０は４１０と同様の構成である。
（コントローラ）
コントローラ５００は、後述の基板処理工程を行うように、上述の各部を制御する。
（制御部）
図５に示すように、制御部（制御手段）であるコントローラ５００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５００ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）５００ｂ、記憶装置５００ｃ、Ｉ／Ｏポート５００ｄを備えたコンピュータとして構成されている。ＲＡＭ５００ｂ、記憶装置５００ｃ、Ｉ／Ｏポート５００ｄは、内部バス５００ｅを介して、ＣＰＵ５００ａとデータ交換可能なように構成されている。コントローラ５００には、例えばタッチパネル等として構成された入出力装置５０１が接続されている。
記憶装置５００ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置５００ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ５００に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ５００ｂは、ＣＰＵ５００ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート５００ｄは、上述の昇降駆動部４９０、基板温度調整部４６３、ＡＰＣバルブ４７９、マスフロコントローラ４７７，４８３、開閉弁４７８，４８４、排気ポンプ４８１、大気搬送ロボット１３０、ゲートバルブ３１３，３１４、真空アームロボットユニット３２０等に接続されている。なお、励起部を設けた場合には、高周波電源４４４、可動タップ４６６、反射電力計４６８、周波数整合器４４６にも接続可能に構成される。
ＣＰＵ５００ａは、記憶装置５００ｃから制御プログラムを読み出して実行すると共に、入出力装置５０１からの操作コマンドの入力等に応じて記憶装置５００ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ５００ａは、読み出したプロセスレシピの内容に沿うように、昇降駆動部４９０によるリフターピン４１３の上下動作、基板温度調整部４６３によるウエハ６００の加熱・冷却動作、ＡＰＣバルブ４７９による圧力調整動作、マスフロコントローラ４７７，４８３と開閉弁４７８，４８４による処理ガスの流量調整動作、等を制御するように構成されている。
なお、コントローラ５００は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ（ＵＳＢ Ｆｌａｓｈ Ｄｒｉｖｅ）やメモリカード等の半導体メモリ）１２３を用意し、係る外部記憶装置１２３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ５００を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置１２３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置１２３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置５００ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶装置５００ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。
（２）基板処理工程
続いて、図６を用いて、本実施形態にかかる半導体製造工程の一工程として実施される基板処理工程について説明する。かかる工程は、上述の基板処理装置により実施される。なお、以下の説明において、基板処理装置を構成する各部の動作は、コントローラ５００により制御される。
（基板の搬入工程Ｓ１０）
まず、ウエハ６００が、ＦＯＵＰ１１０から大気搬送ロボット１３０によって、ロードロックチャンバ２５０に搬送される。ロードロックチャンバ２５０では、真空排気が行われ、ＥＦＥＭ内の大気雰囲気又は不活性ガス雰囲気から、真空雰囲気又は不活性ガス雰囲気、不活性ガスが供給される減圧雰囲気に置換される。雰囲気の置換が終了すると、ロードロックチャンバ２５０とトランスファーモジュール３１０との間にあるゲートバルブ３１１が開放され、ウエハ６００が真空アームロボットユニット３２０によって、ロードロックチャンバ２５０からトランスファーモジュール３１０内に搬送される。搬送されると、ゲートバルブ３１１は閉じられる。その後、トランスファーモジュール３１０とプラズマ処理ユニット４１０との間に設けられたゲートバルブ３１３を通してリフターピン４１３上のウエハ支持ピン４１４に載置する。ウエハ搬送機構が処理室４４５の外へ退避すると、ゲートバルブ３１３が閉じられる。このウエハ６００の搬送時には、搬送経路を不活性ガスでパージし、かつ減圧状態で行うことが好ましい。不活性ガス雰囲気にし、かつ減圧状態にすることで、ウエハ６００に形成された半導体素子の酸化（酸素吸着）や意図せぬ水分の吸着等を抑制することができる。
（基板加熱工程Ｓ２０）
次に、リフターピン４１３を下降させ、ウエハ６００をサセプタテーブル４１１上に載置する。ここでリフターピン４１３の昇降は、昇降駆動部４９０により昇降されることで行われる。サセプタ４５９に具備された基板温度調整部４６３は、予め所定の温度に加熱されており、ウエハ６００を室温〜低温程度、所定のウエハ温度になる様に加熱する。必要に応じて、過剰な熱（反応熱）を排熱するための冷却機構も併用する。ここで、低温とは、後述の除去ガスや処理ガスが十分に気化している温度帯であって、ウエハ６００に形成された膜特性が変質しない温度とする。
（変性層除去工程Ｓ３０）
続いて、ガス供給管４４５から所定の除去剤としての除去ガスをウエハ６００に供給し、ウエハ６００から変性層の除去を行う。変性層の除去は、除去剤をウエハ６００に供給することにより行われる。例えば、除去ガスを供給することによって行われる。除去ガスは、例えばＨＦガスが用いられ、０．１ｓｌｍ〜１０ｓｌｍのうち、所定のガス流量に設定される。例えば３ｓｌｍに設定される。処理室内の圧力は例えば１Ｐａ〜１３００Ｐａのうち。所定の圧力に設定される。例えば１００Ｐａに設定される。ＨＦガスは特にシリコン酸化膜の除去に有効であるが、シリコン窒化膜の除去にも用いることができる。この場合、ＨＦガスを処理室に導入しても良いし、ＩＦ７ガスと水素（Ｈ２）ガスとの混合ガスを処理室に導入してプラズマ化することでＨＦガス成分を発生させても良い。ＩＦ７ガスを供給することにより、後述のＳｉ含有膜除去工程の予備的処理を行うことができる。即ち、変性層とシリコン含有膜の中間層を除去することができ、シリコン含有膜除去工程で、シリコン含有膜をより確実に除去することが可能になる。また、ここでは、ＨＦガスで変性層を除去する例を示したが、これに限るものでは無い。例えば、還元性のガスを供給し、酸素を除去するように構成しても良い。還元性のガスとしては、例えば、水素（Ｈ２）ガスが有る。また、洗浄液などによる表面への酸素吸着量が許容範囲内であれば、除去剤として、除去液（例えばＨＦ水溶液）を用いたウェットエッチング法で変性層を除去しても良い。また、除去剤として、アルゴン（Ａｒ）などの希ガスと水素ガスなどの還元性のガスのいずれか又は両方を活性化（プラズマ化）したガスを用いて、ウエハ６００供給にすることで変性層を除去しても良い。活性化された希ガスをウエハ６００に供給することで、変性層をスパッタリングして除去することができる。また、活性化された水素をウエハ６００に供給することで、変性層を還元することができる。このような活性化した除去剤（例えば活性化されたＡｒ）をウエハ６００に供給することによって、ＨＦガスを用いた場合と比較して、埋め込み膜としてのＳＯＣ膜６０６を損なうことなく変性層６０５ａを除去することができる。即ち、埋め込み膜としての機能を損なうこと無く、変性層６０５ａの除去を行うことができる。
変性層の除去後は、新たな次の工程に備えて必要なパージ処理を行うことが好ましい。
（変性層抑制工程Ｓ４０）
この工程では、変性層の除去後に、再び変性層が成長してしまうことを防ぐ。例えば、ウエハ６００を不活性ガス雰囲気、還元性雰囲気、真空雰囲気中に保つことで変性層の発生を抑制する。本実施形態では、一連の処理を同一の処理室で行っている為、処理室の雰囲気に酸素を混入させることなく、速やかに次の工程に移行することが可能である。
（処理ガス供給工程Ｓ５０）
続いて、ガス供給管４４５から所定の処理ガスを供給する。処理ガスは、エッチングガスとしてハロゲン含有ガスや、パージ用又は希釈用の不活性ガス等を供給する。ここで、ハロゲン含有ガスは、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）の中から二つ以上のハロゲン元素を含むガスである。例えば、五フッ化ヨウ素（ＩＦ５）、七フッ化ヨウ素（ＩＦ７）、三フッ化臭素（ＢｒＦ３）、五フッ化臭素（ＢｒＦ５）、二フッ化キセノン（ＸｅＦ２）、三フッ化塩素（ＣｌＦ３）などが有る。好ましくは、ＩＦ７が用いられる。ＩＦ７は、シリコン含有膜を積極的（選択的）に除去させることができる。ここで、選択的にとは、例えば、シリコン含有膜のエッチングレートを他の膜（例えば金属膜）のエッチングレートよりも高くすることを言う。不活性ガスは、例えば、窒素（Ｎ２）ガスが用いられるが、Ｈｅ，Ｎｅ，Ａｒなどの希ガスであっても良い。
ガスの供給と同時にＡＰＣバルブ４７９によって、排気量を調整することにより、処理室４４５内の全圧力を１〜１３３０Ｐａ程度の範囲の内、ＩＦ７の分圧を１〜１３３０Ｐａ程度の範囲の内、所定の圧力に維持する。例えば、１００Ｐａに維持される。それぞれのガス流量は、０．１〜１０ＳＬＭ程度の範囲の内、所定の流量に設定する。例えば、３ＳＬＭに設定される。また、必要に応じて、一旦、処理容器４３１と処理室４４５の雰囲気を排気してから所定のガスを供給しても良い。また、ＩＦ７ガスが供給され次第、シリコン含有膜のエッチングが開始されるので、圧力やガス流量は速やかに所定の値に設定されることが望ましい。
ところで、上記処理ガスとシリコン膜とが接触することによって反応熱発生する。反応熱は、熱伝導により、金属膜や基板に伝導し、その結果金属膜の特性劣化や基板の反りが発生することが考えられる。更には、ウエハ６００の温度が所定の温度範囲から外れ、処理ガスの高い選択性を失うことが考えられる。
また、処理ガスの濃度とエッチングレートは比例関係にあり、更にはエッチングレートと反応熱量は比例関係にあるため、処理ガスの濃度を高くしてエッチングレートを上昇させる場合、上記の反応熱による金属膜や基板の加熱が顕著になる。
そこで、処理ガスと共に希釈ガスを処理室４４５に供給することで、処理ガス濃度を薄め、反応熱による過度な温度上昇を抑制する。希釈ガスの供給量は、例えば処理ガスの供給量よりも多くする。
なお、希釈ガスは処理ガスと同時に供給するようにしても良いし、希釈ガスを供給した後に処理ガスを供給しても良い。この様に処理ガスを後に供給することにより、濃度の高い処理ガスがウエハ６００に供給されることを防ぎ、ウエハ６００の処理均一性を向上させることができる。また、反応熱によるウエハ６００の急激な温度変化も抑制させることができる。
さらに好ましくは、希釈ガスを供給し、処理室内の圧力が安定してから処理ガスを供給する。これは、希釈ガス量が処理ガス量に対して十分に多い場合であって、例えばエッチングの深さを制御するプロセス等に有効である。圧力が安定した状態でエッチングを行うので、エッチングレートを安定させることができる。その結果、エッチングの深さを制御し易くなる。
（シリコン含有膜除去工程Ｓ６０）
基板温度、圧力、ガス流量を、所定の値で所定の時間維持することでシリコン含有膜が選択的に所定の量だけ除去される。
（変性層除去工程Ｓ７０）
必要に応じて、シリコン含有膜除去後に残った変性層の除去を行う。変性層の除去を行う。変性層の除去は、例えば、除去ガスを供給することによって行われる。この場合、ＨＦガスを処理室に導入しても良いし、ＩＦ７ガスＨ２ガスとの混合ガスを処理室に導入してプラズマ化することでＨＦガス成分を発生させても良い。ＩＦ７ガスを供給することにより、上述のシリコン含有膜除去工程で、シリコン含有膜が残っていたとしても、シリコン含有膜を除去することができる。また、シリコン含有膜と変性層の中間膜も除去することができる。また、除去剤として、アルゴンなどの希ガスと水素ガスなどの還元性のガスのいずれか又は両方を活性化（プラズマ化）したガスを用いて、ウエハ６００供給にすることで変性層を除去しても良い。活性化された希ガスをウエハ６００に供給することで、変性層をスパッタリングして除去することができる。また、活性化された水素をウエハ６００に供給することで、変性層を還元することができる。このような活性化した除去剤をウエハ６００に供給することによって、埋め込み膜としてのＳＯＣ膜６０６を損なうことなく変性層６０５ａを除去することができる。
特にアスペクト比の大きいトレンチ構造内部の変性層を除去する場合には、処理ガスをプラズマ化（活性化）してトレンチ内部に入射させることは有効である。また、ＨＦガスの反応性は反応室雰囲気中の水分量にも左右されてしまう為、プラズマ化して充分活性な処理ガスを用いて変性層を除去することは有効である。
（パージ・冷却工程Ｓ８０）
必要な除去工程を終えたら処理ガスの供給を停止し、処理容器４３１と処理室４４５の雰囲気ガスを排気する。この時、パージ用の不活性ガスを流しながら排気しても良い。また、上述の様に、ハロゲン含有ガスはパージガスよりも重いため、処理ガスが残留してしまう可能性が有る。故に、処理ガスを残存させない為に充分なパージを行うことが好ましい。例えば、パージ用の不活性ガスの供給と雰囲気ガスの排気を交互に行う。これにより、ハロゲン含有ガスを処理室内に残留することや、処理室外への流出を防ぐことができる。また、リフターピン４１３を上昇させ、ウエハ６００をサセプタテーブル４１１から離して搬送可能な温度まで冷却する。
（基板搬出工程Ｓ９０）
ウエハ６００が搬送可能な温度まで冷却され、処理室から搬出する準備が整ったら、上述の基板搬入工程Ｓ１０の逆の手順で搬出する。
（３）変性層の除去工程
ここでは、本実施形態にかかる変性層の除去工程について詳述する。
除去対象であるシリコン含有膜が変性層で覆われている場合、その変性層が充分厚く密な膜であれば、ＩＦ７ガスの浸透を阻害しシリコンの除去反応は生じない。しかし、変性層が自然酸化膜の様な薄く粗な膜の場合、ＩＦ７ガスは変性層を透過して下地のシリコンと反応し、シリコンは除去されながら変性層が残渣として残ることが判明している。この様な現象の概念図を図７に示す。
特にシリコン含有膜の表面は容易に自然酸化する為、この自然酸化膜の除去に留意しなければ、ＩＦ７ガスによるシリコン含有膜除去後に意図せぬ残渣を発生させてしまうことになる。
更に、シリコン含有膜除去前は基板のウェット洗浄が可能であっても、シリコン含有膜除去後には、微細で高アスペクトレシオの構造物が露出するために、基板のウェット洗浄ができない場合も多い。ここで、微細な高アスペクトレシオの構造物とは、例えば、ピラー構造が有る。その様な場合には、シリコン含有膜除去後に変性層の残渣が残ってしまうと除去する術が無い可能性がある。例えば、微細で高アスペクトレシオの構造物が露出したウエハ６００をウェット洗浄した場合、上述の様にパターンが倒壊してしまう課題が有る。従って、シリコン含有膜の除去前に残渣の基となる変性層を除去することは特に重要となる。
次に、基板を処理フローの他の態様として、前述の図６を用いて例示した基板を処理フローについて、その要素ごとに分割して異なる場所で行う場合を例示する。
図８（ａ）に、基板処理フローの他の態様を例示する。ここでは、変性層除去工程Ｓ３０を変性層除去装置６１０で行った後、シリコン含有膜除去工程Ｓ６０をシリコン含有膜除去装置６１２で行っている。また、変性層抑制工程Ｓ４０として、基板を不活性ガス雰囲気の容器６１１に格納して搬送することで、新たな変性層の発生を抑制している。かかる形態の具体例としては、例えば、ウェット洗浄装置により変性層膜を除去し、Ｎ２パージＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）を使用して基板をシリコン含有膜の除去を行う装置に搬送する、という例が挙げられる。また、変性層除去方法は、ウェット洗浄に限らず、ガスを用いたドライプロセスであっても良い。ここで、変性層の除去方法及び新たな変性層の抑制方法は、当業者であれば、本発明にかかる技術思想の範囲内で、多様な改良、変更、付加が可能である。
図８（ｂ）には、基板処理フローの更に他の態様を例示する。ここでは、クラスタ型の基板処理装置を用いて、変性層除去用の反応室６１３とシリコン含有膜除去用の反応室６１４とを、不活性ガスでパージされた真空搬送室６１５で連結し、一連の処理を連続的に行う場合を例示している。ここでは、変性層除去工程Ｓ３０及びＳ７０を反応室６１３で、変性層抑制工程Ｓ４０を真空搬送室６１５で、シリコン含有膜除去工程Ｓ６０を反応室６１４で行っている。なお、変性層除去工程Ｓ３０とＳ７０を別々の反応室で行っても良い。
（４）本実施形態に係る効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ）また、ＩＦ７を用いてＳｉを選択的に除去するガスエッチング処理において、シリコン除去反応を阻害する変性層を事前に除去することができる。
（ｂ）また、ＩＦ７ガスを用いてＳｉを選択的に除去するガスエッチング処理において、除去対象のシリコン含有膜表面に存在した変性層に起因する残渣を抑制することができる。
（ｃ）また、前記変性層に起因する残渣によって基板処理装置が汚染されることを抑制することができる。
（ｄ）また、ＩＦ７ガスを用いてＳｉを選択的に除去するガスエッチング処理において、除去対象のシリコン含有膜に覆われた箇所に存在した変性層に起因する残渣を抑制することができる。
（ｅ）また、除去ガスで変性層を除去した後にハロゲン含有ガスでシリコン含有膜を除去することで、基板に形成された電極を倒壊させることなく、シリコン含有膜を除去することができる。
（ｆ）また、シリコン含有膜除去工程後に変性層の除去工程を行うことで、シリコン含有膜と電極との界面に形成された酸化膜を除去することができる。
（ｇ）また、変性層の除去を、活性化された希ガスと活性化された還元性ガスのいずれか又は両方を用いて行うことで、埋め込み膜を損なうこと無く変性層の除去することができる。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明は、ＩＦ７を用いたＳｉの選択ドライエッチングにおいて、除去対象のシリコン含有膜表面に存在する変性層を除去する工程と、新たな変性層の発生を抑制する工程と、除去対象のシリコン含有膜に覆われた箇所に存在する変性層を除去する工程と、を組み合わせることで、不要な変性層は除去しながら、シリコンの選択除去が可能な基板処理方法及び基板処理装置を提供するものであって、基板の同時処理枚数、基板を保持する向き、希釈用ガスやパージ用ガスの種類、クリーニング方法、基板処理室や加熱機構及び冷却機構の形状等で実施範囲を限定されるものではない。
また、本発明では、基板に形成された変性層およびシリコン含有膜のいずれか又は両方をドライエッチングする工程に限らず、基板処理室内に堆積した変性層やシリコン含有膜の除去（クリーニング）工程も行うことができる。
また、上述では、除去ガスや処理ガスを用いて対象の膜を直接除去する工程について記したが、これに限らず、ハロゲン塩ガスをシリコン酸化膜と反応させて反応物を生成し、反応物を加熱・気化させて除去させても良い。
また、上述では、変性層として、シリコン含有膜の上部に形成されたシリコン酸化膜について記したが、これに限るものではない。例えば、レジストアッシングする際に水素と窒素を用いたプラズマ処理が行われた際に、基板や基板に形成された膜の表面に窒化膜が形成される。この窒化膜が存在する場合も上述と同様の問題を生じる可能性が有り、シリコン含有膜を除去する前に窒化膜（変性層）を除去することで残留する窒化膜の量を抑制することができる。
また、上述では、除去剤で、電極形成用のモールドシリコン膜に形成された変性層を除去し、モールドシリコン膜を処理ガスで除去する例を示したがこれに限るものでは無い。例えば、シリコンを主成分とするダミーゲート電極を除去する際に、ダミーゲート電極の表面に形成された自然酸化膜を除去剤で除去した後に、ダミーゲート電極を処理ガスで除去する様に構成しても良い。
また、本発明は、本実施形態に係る基板処理装置のような半導体ウエハを処理する半導体製造装置などに限らず、ガラス基板を処理するＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）製造装置、太陽電池製造装置等の基板処理装置、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）製造装置にも適用できる。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
＜付記１＞
一態様によれば、Ｓｉ含有膜上に変性層が形成された基板を収容する処理容器と、前記基板に、前記除去剤を前記変性層に供給する変性層除去工程と、前記処理ガスを前記Ｓｉ含有膜に供給する膜除去工程と、を実行するよう前記除去剤供給部と前記処理ガス供給部とを制御する制御部と、を有する基板処理装置が提供される。
＜付記２＞
付記１に記載の基板処理装置であって、好ましくは、前記ハロゲン元素は、フッ素とヨウ素である。
＜付記３＞
付記１または付記２に記載の基板処理装置であって、好ましくは、前記処理ガスは、五フッ化ヨウ素、七フッ化ヨウ素、三フッ化臭素、五フッ化臭素、二フッ化キセノン、三フッ化塩素のいずれか又は２つ以上を組み合わせたガスである。
＜付記４＞
付記１乃至付記３のいずれか一項に記載の基板処理装置であって、好ましくは、前記変性層はシリコン酸化膜である。
＜付記５＞
付記１乃至付記４のいずれか一項に記載の基板処理装置であって、好ましくは、前記膜除去工程の後に、前記変性層の発生を抑制する変性層抑制工程を有するように前記制御部を制御する。
＜付記６＞
付記１乃至付記５のいずれか一項に記載の基板処理装置であって、好ましくは、前記変性層除去工程と、前記膜除去工程のいずれかまたは両方の工程の後に変性層抑制工程を有する。
＜付記７＞
付記１乃至付記６のいずれか一項に記載の基板処理装置であって、好ましくは、前記制御部は、前記変性層除去工程において、前記除去剤を供給した後に前記処理ガスを供給するように前記除去剤供給部と前記処理ガス供給部を制御する。
＜付記８＞
付記１乃至付記７のいずれか一項に記載の基板処理装置であって、好ましくは、前記制御部は、前記膜除去工程において、前記処理ガスを供給した後に前記除去剤を供給するように前記除去剤供給部と前記処理ガス供給部を制御する。
＜付記９＞
付記７に記載の基板処理装置であって、好ましくは、前記制御部は、前記変性層除去工程において、前記除去剤の供給を停止した後に前記膜除去工程を行うよう前記除去剤供給部と前記処理ガス供給部を制御する。
＜付記１０＞
付記８に記載の基板処理装置であって、好ましくは、前記制御部は、前記膜除去工程において、前記除去剤を供給した後に、前記処理ガスの供給を停止するように前記除去剤供給部と前記処理ガス供給部を制御する。
＜付記１１＞
付記１乃至付記１０のいずれか一項に記載の基板処理装置であって、好ましくは、前記処理ガスは、ハロゲン元素を含むガスと塩基性ガスとの混合ガスを励起させることで生成する。
＜付記１２＞
付記１乃至付記１１のいずれか一項に記載の基板処理装置であって、好ましくは、前記除去剤は、活性化された希ガスである。
＜付記１３＞
付記１２に記載の基板処理装置であって、好ましくは、前記変性層の除去は、前記活性化された希ガスによってスパッタリングされることで行われる。
＜付記１４＞
付記１乃至付記１１のいずれか一項に記載の基板処理装置であって、好ましくは、前記除去剤は、活性化された還元性ガスである。
＜付記１５＞
付記１乃至付記１１のいずれか一項に記載の基板処理装置であって、好ましくは、前記除去剤は、ハロゲン元素１つ以上含むガスである。
＜付記１６＞
他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板を処理容器に搬入する工程と、前記変性層に除去剤を供給し、前記変性層を除去する変性層除去工程と、前記Ｓｉ含有膜にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去工程と、を有する半導体装置の製造方法が提供される。
＜付記１７＞
付記１６に記載の半導体装置の製造方法であって、好ましくは、前記ハロゲン元素は、フッ素とヨウ素である。
＜付記１８＞
付記１６または付記１７に記載の半導体装置の製造方法であって、好ましくは、前記処理ガスは、五フッ化ヨウ素、七フッ化ヨウ素、三フッ化臭素、五フッ化臭素、二フッ化キセノン、三フッ化塩素のいずれか又は２つ以上を組み合わせたガスである。
＜付記１９＞
付記１６乃至付記１８のいずれか一項に記載の半導体装置の製造方法であって、好ましくは、前記変性層はシリコン酸化膜である。
＜付記２０＞
付記１６乃至付記１９のいずれか一項に記載の基板処理装置であって、好ましくは、前記変性層除去工程では、希ガスを含む除去ガスが供給されるステップと、当該除去ガスが活性化されるステップと、を有する。
＜付記２１＞
付記１６乃至付記２０のいずれか一項に記載の基板処理装置であって、好ましくは、前記変性層除去工程では、還元性ガスを含む除去ガスが供給されるステップと、当該除去ガスが活性化されるステップと、を有する。
＜付記２２＞
付記１６乃至付記２１のいずれか一項に記載の基板処理装置であって、好ましくは、前記膜除去工程の後に、変性層の発生を抑制する変性層抑制工程を有する。
＜付記２３＞
付記１６乃至付記２２のいずれか一項に記載の基板処理装置であって、好ましくは、前記変性層除去工程と、前記膜除去工程のいずれかまたは両方の工程の後に変性層抑制工程を行う。
＜付記２４＞
付記１６乃至付記２３のいずれか一項に記載の半導体装置の製造方法であって、好ましくは、前記変性層除去工程において、前記除去剤を供給した後に前記処理ガスを供給する。
＜付記２５＞
付記１６乃至付記２４のいずれか一項に記載の半導体装置の製造方法であって、好ましくは、前記膜除去工程において、前記処理ガスを供給した後に前記除去剤を供給する。
＜付記２６＞
付記２４に記載の半導体装置の製造方法であって、好ましくは、前記変性層除去工程において、前記除去剤の供給を停止した後に前記膜除去工程を行う。
＜付記２７＞
更に他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板を処理容器に搬入させる手順と、前記変性層に除去剤を供給し、前記変性層を除去させる変性層除去手順と、前記Ｓｉ含有膜にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去させる膜除去手順と、をコンピュータに実行させるプログラムが提供される。
＜付記２８＞
更に他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板を処理容器に搬入する手順と、前記変性層に除去剤を供給し、前記変性層を除去する変性層除去手順と、前記Ｓｉ含有膜にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去させる膜除去手順と、をコンピュータに実行させるプログラムが記録された記録媒体が提供される。
＜付記２９＞
更に他の態様によれば、Ｓｉ含有膜上に変性層が形成された基板であって、前記変性層に除去剤を供給し、前記変性層を除去する変性層除去工程と、前記Ｓｉ含有膜にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去工程と、が施された基板が提供される。
＜付記３０＞
更に他の態様によれば、Ｓｉ含有膜上に変性層が形成された半導体装置構造を有する基板であって、前記変性層に除去剤を供給し、前記変性層を除去する変性層除去工程と、 前記Ｓｉ含有膜にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去工程と、が施され、倒壊防止支持部と筒状電極が形成された半導体装置構造を有する基板が提供される。
本発明に係る基板処理装置、半導体装置の製造方法、記録媒体によれば、半導体装置の製造品質を向上させると共に、製造スループットを向上させることが可能となる。
１２３ 外部記憶装置 ４１０ 処理室 ４３１ 処理容器 ４５５ ガス供給管 ４５９ サセプタ ４６３ 基板加熱部 ５００ コントローラ ５００ａ ＣＰＵ ５００ｂ ＲＡＭ５００ｃ 記憶装置 ６００ ウエハ ６０１ ストッパー膜としてのシリコン窒化膜 ６０２ 筒形状の電極としての窒化チタン膜 ６０３ 電極の倒壊防止用支持部としてのシリコン窒化膜 ６０４ シリコン含有膜 ６０５ａ 変性層 ６０５ｂ 界面変性層 ６０６ 埋め込み膜 ６０７ シリコンハードマスク ６０８ IF7ガス分子 ６０９ 反応性生物 ６１０ シリコン酸化膜除去装置 ６１１ 不活性ガス雰囲気の容器 ６１２ シリコン含有膜除去装置 ６１３ シリコン酸化膜除去用の反応室 ６１４ シリコン膜除去用の反応室 ６１５ 不活性ガスでパージされた真空搬送室

Claims (12)

  1. Ｓｉ含有膜上に変性層が形成された基板に除去剤を供給し、前記変性層を除去する変性層除去工程と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去工程と、を有する半導体装置の製造方法。
  2. 前記変性層はシリコン酸化膜である、請求項１記載の半導体装置の製造方法。
  3. 前記変性層はシリコン窒化膜である、請求項１記載の半導体装置の製造方法。
  4. 前記除去剤は、活性化された希ガスである、請求項１記載の半導体装置の製造方法。
  5. 前記除去剤は、活性化された還元性のガスである、請求項１記載の半導体装置の製造方法。
  6. 前記変性層除去工程は、七フッ化ヨウ素ガスと水素ガスの混合ガスを供給するステップと、当該混合ガスを活性化するステップと、を有する請求項１記載の半導体装置の製造方法。
  7. 前記処理ガスが含むハロゲン元素はフッ素とヨウ素である、請求項１記載の半導体装置の製造方法。
  8. 前記処理ガスは、五フッ化ヨウ素、七フッ化ヨウ素、三フッ化臭素、五フッ化臭素、二フッ化キセノン、三フッ化塩素のいずれか、又は２つ以上を組み合わせたガスである、請求項１記載の半導体装置の製造方法。
  9. 前記変性層除去工程と、前記膜除去工程のいずれかまたは両方の工程の後に、前記変性層の発生を抑制する変性層抑制工程を行う、請求項１記載の半導体装置の製造方法。
  10. 前記膜除去工程の後に、前記除去剤を前記基板に供給し、前記膜除去工程後に残った前記変性層を除去するステップ、を有する請求項１記載の半導体装置の製造方法。
  11. Ｓｉ含有膜上に変性層が形成された基板を収容する処理容器と、前記基板に除去剤を供給する除去剤供給部と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給する処理ガス供給部と、前記除去剤を前記基板に供給する変性層除去工程と、前記処理ガスを前記基板に供給する膜除去工程と、を実行するよう前記除去剤供給部と前記処理ガス供給部とを制御する制御部と、を有する基板処理装置。
  12. Ｓｉ含有膜上に変性層が形成された基板に除去剤を供給し、前記変性層を除去する変性層除去手順と、前記基板にハロゲン元素を２つ以上含む処理ガスを供給し、前記Ｓｉ含有膜を除去する膜除去手順と、をコンピュータに実行させるプログラムが記録された記録媒体。
JP2015529550A 2013-07-29 2014-07-25 基板処理装置、半導体装置の製造方法およびプログラム Pending JPWO2015016149A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013156958 2013-07-29
JP2013156958 2013-07-29
PCT/JP2014/069701 WO2015016149A1 (ja) 2013-07-29 2014-07-25 基板処理装置、半導体装置の製造方法および記録媒体

Publications (1)

Publication Number Publication Date
JPWO2015016149A1 true JPWO2015016149A1 (ja) 2017-03-02

Family

ID=52431684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529550A Pending JPWO2015016149A1 (ja) 2013-07-29 2014-07-25 基板処理装置、半導体装置の製造方法およびプログラム

Country Status (5)

Country Link
US (1) US20160155630A1 (ja)
JP (1) JPWO2015016149A1 (ja)
KR (1) KR20160025591A (ja)
TW (1) TW201519314A (ja)
WO (1) WO2015016149A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6434617B2 (ja) * 2015-05-22 2018-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
JP6817757B2 (ja) * 2016-09-16 2021-01-20 東京エレクトロン株式会社 基板処理装置及び基板移送方法
JP7002268B2 (ja) * 2017-09-28 2022-01-20 東京エレクトロン株式会社 プラズマ処理装置
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JPWO2020255631A1 (ja) * 2019-06-18 2020-12-24
FR3101196B1 (fr) * 2019-09-20 2021-10-01 Semco Smartech France Dispositif d'homogeneisation
KR20210081591A (ko) * 2019-12-24 2021-07-02 (주)에스티아이 기판 처리 장치 및 기판 처리 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH08172079A (ja) * 1994-10-17 1996-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体の作製方法
JPH11150112A (ja) * 1997-11-19 1999-06-02 Sony Corp 半導体製造装置および半導体装置の製造方法
JPH11214512A (ja) * 1998-01-20 1999-08-06 Sony Corp 半導体装置の製造方法
JP2003229479A (ja) * 2002-01-31 2003-08-15 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2004508709A (ja) * 2000-08-31 2004-03-18 マイクロン　テクノロジー　インコーポレイテッド 酸化物の選択的エッチング方法
JP2004349616A (ja) * 2003-05-26 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体製造装置
JP2010245512A (ja) * 2009-03-19 2010-10-28 Tokyo Electron Ltd 基板のエッチング方法及びシステム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196455A (ja) * 1991-07-31 1994-07-15 Kawasaki Steel Corp 半導体基板の処理方法
US5888906A (en) * 1996-09-16 1999-03-30 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
JP2002113700A (ja) * 2000-10-05 2002-04-16 Sony Corp マイクロマシン製造装置、マイクロマシンの製造方法、回折格子ライトバルブの製造方法および表示装置の製造方法
JP4944228B2 (ja) 2009-09-16 2012-05-30 株式会社日立国際電気 基板処理方法及び基板処理装置
US9064815B2 (en) * 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH08172079A (ja) * 1994-10-17 1996-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体の作製方法
JPH11150112A (ja) * 1997-11-19 1999-06-02 Sony Corp 半導体製造装置および半導体装置の製造方法
JPH11214512A (ja) * 1998-01-20 1999-08-06 Sony Corp 半導体装置の製造方法
JP2004508709A (ja) * 2000-08-31 2004-03-18 マイクロン　テクノロジー　インコーポレイテッド 酸化物の選択的エッチング方法
JP2003229479A (ja) * 2002-01-31 2003-08-15 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2004349616A (ja) * 2003-05-26 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体製造装置
JP2010245512A (ja) * 2009-03-19 2010-10-28 Tokyo Electron Ltd 基板のエッチング方法及びシステム

Also Published As

Publication number Publication date
WO2015016149A1 (ja) 2015-02-05
TW201519314A (zh) 2015-05-16
US20160155630A1 (en) 2016-06-02
KR20160025591A (ko) 2016-03-08

Similar Documents

Publication Publication Date Title
WO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
WO2015060069A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JP6210039B2 (ja) 付着物の除去方法及びドライエッチング方法
TW201028804A (en) Substrate processing method
JP6262333B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TW201535510A (zh) 微細圖案的形成方法、半導體裝置的製造方法、基板處理裝置及記錄媒體
WO2017033754A1 (ja) プラズマ処理方法
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
JP6752357B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2018212045A1 (ja) 多孔質膜をエッチングする方法
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
JP2007220926A (ja) プラズマ処理装置及びプラズマ処理方法
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP6529996B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2016072465A (ja) 半導体装置の製造方法および基板処理装置
JP6559046B2 (ja) パターン形成方法
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
WO2015011829A1 (ja) 基板処理装置及び半導体装置の製造方法
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2012069657A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170621