TW201519314A - 基板處理裝置、半導體裝置之製造方法及記錄媒體 - Google Patents

基板處理裝置、半導體裝置之製造方法及記錄媒體 Download PDF

Info

Publication number
TW201519314A
TW201519314A TW103125678A TW103125678A TW201519314A TW 201519314 A TW201519314 A TW 201519314A TW 103125678 A TW103125678 A TW 103125678A TW 103125678 A TW103125678 A TW 103125678A TW 201519314 A TW201519314 A TW 201519314A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
film
layer
ruthenium
Prior art date
Application number
TW103125678A
Other languages
English (en)
Inventor
Yasutoshi Tsubota
Shin Hiyama
Yuichi Wada
Kenji Kameda
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201519314A publication Critical patent/TW201519314A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之課題在於提供可以提高半導體裝置的品質，同時提高製造生產率的基板處理裝置、半導體裝置之製造方法、以及記錄媒體。 具有：收容在含矽膜上被形成變性層的基板之處理容器、對前述基板供給除去劑之除去劑供給部、對前述基板供給含有2種以上鹵素元素的處理氣體之處理氣體供給部、以及以執行把前述除去劑供給至前述基板的變性層除去步驟，以及把前述處理氣體供給至前述基板的除膜步驟的方式，控制前述除去劑供給部與前述處理氣體供給部的控制部。

Description

基板處理裝置、半導體裝置之製造方法及記錄媒體
本發明係關於處理基板的基板處理裝置、半導體裝置之製造方法及記錄媒體。
伴隨著大規模積體電路(Large Scale Integrated Circuit：以下簡稱LSI)的細微化，圖案化技術的細微化也同步進行。圖案化主要使用根據藥品之濕式蝕刻。例如參照記載於專利文獻1之技術。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2011-86908號公報
然而，近年來以大型積體電路(LSI)、動態隨機存取記憶體(DRAM,Dynamic Random Access Memory)或快閃記憶體(Flash Memory)為代表的半導 體裝置的最小加工尺寸已變得比30nm寬幅還小。在這樣的半導體裝置的製造步驟之一個步驟之濕式蝕刻，會產生以下的課題。例如，會有濕式蝕刻時使用的液體的表面張力導致圖案崩壞。保持半導體裝置的品質的前提下之細微化或是製造生產率提高的達成變得困難。
本發明之目的在於提供可以提高半導體裝置的品質，同時提高製造生產率的基板處理裝置、半導體裝置之製造方法、以及記錄媒體。
根據一實施態樣，提供具有：收容在含矽膜上被形成變性層的基板之處理容器、對前述基板供給除去劑之除去劑供給部、對前述基板供給含有2種以上鹵素元素的處理氣體之處理氣體供給部、以及以執行把前述除去劑供給至前述基板的變性層除去步驟，以及把前述處理氣體供給至前述基板的除膜步驟的方式，控制前述除去劑供給部與前述處理氣體供給部的控制部之基板處理裝置。
根據其他實施態樣，提供具有對含矽膜上被形成變性層的基板供給除去劑，除去前述變性層之變性層除去步驟，以及對前述基板供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜步驟之半導體裝置之製造方法。
進而根據其他實施態樣， 提供被記錄著使電腦執行對含矽膜上被形成變性層的基板供給除去劑，除去前述變性層之變性層除去程序，以及對前述基板供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜程序之程式的記錄媒體。
根據相關於本發明之基板處理裝置、半導體裝置之製造方法、以及記錄媒體，可以提高半導體裝置的製造品質，同時提高製造生產率。
123‧‧‧外部記憶裝置
410‧‧‧處理室
411‧‧‧承受台
413‧‧‧升降銷
414‧‧‧晶圓支撐銷
430‧‧‧電漿產生室
431‧‧‧處理容器
448‧‧‧底板
452‧‧‧外側護板
454‧‧‧頂板
455‧‧‧氣體供給管
458‧‧‧擋環
459‧‧‧承受器
460‧‧‧擋板
461‧‧‧支柱
463‧‧‧基板加熱部
465‧‧‧排氣板
467‧‧‧導引軸
469‧‧‧底基板
471‧‧‧升降基板
472‧‧‧顯示裝置(顯示器)
473‧‧‧升降銷升降部
474‧‧‧第1排氣室
475‧‧‧排氣連通孔
476‧‧‧第2排氣室
477‧‧‧質流控制器
478‧‧‧開閉閥
479‧‧‧APC閥
480‧‧‧排氣管
481‧‧‧排氣泵
482‧‧‧氣體配管
483‧‧‧質流控制器
490‧‧‧升降驅動部
500‧‧‧控制器
500a‧‧‧CPU
500b‧‧‧RAM
500c‧‧‧記憶裝置
500d‧‧‧I/O埠
500e‧‧‧內部匯流排
501‧‧‧輸入裝置
600‧‧‧晶圓
601‧‧‧作為停止膜之氮化矽膜
602‧‧‧作為筒形狀電極之氮化鈦膜
603‧‧‧作為電極之防倒壞用支撐部之氮化矽膜
604‧‧‧含矽膜
605a‧‧‧變性層
605b‧‧‧界面變性層
606‧‧‧埋入膜
607‧‧‧矽硬遮罩
608‧‧‧IF7氣體分子
609‧‧‧反應性產物
610‧‧‧氧化矽膜除去裝置
611‧‧‧惰性氣體氛圍之容器
612‧‧‧含矽膜除去裝置
613‧‧‧氧化矽膜除去用之反應室
614‧‧‧矽膜除去用之反應室
615‧‧‧以惰性氣體沖洗之真空搬送室
圖1係相關於本發明之一實施型態之基板處理裝置之構成。
圖2(a)係相關於本發明之一實施型態之處理前的基板的構成例；(b)係相關於本發明之一實施型態之處理前的基板之其他構成例；(c)係相關於本發明之一實施型態之處理前的基板之其他的構成例。
圖3係相關於本發明之一實施型態之搬送系統的構成例之側面剖面圖。
圖4係相關於本發明之一實施型態之搬送系統的構成例之俯視剖面圖。
圖5係相關於本發明之一實施型態之控制器之構造例。
圖6係相關於本發明之一實施型態之基板處理步驟之流程例。
圖7係氧化矽膜殘留為殘渣的場合之概念圖。
圖8(a)係相關於本發明之一實施型態之基板處理之實施例；(b)係相關於本發明之一實施型態之基板處理之其他實施例。
其次，說明本發明之較佳的實施型態。
本案發明人等，藉著進行使用後述處理氣體之乾式蝕刻，發現了於一定的溫度區域，至少可以對氧化矽(SiO2)、氮化矽(Si3N4)、氮化鈦(TiN)、非晶質碳(a-C)，可以選擇性除去以矽元素為主成分的含矽膜。此外，發現了藉由使用後述的處理氣體，可以不使處理氣體電漿化，而向同性地除去含矽膜。此處，所謂含矽膜，例如為含90%以上矽元素之膜。
<第1實施型態>
以下，參照圖式更詳細地說明本發明之較佳的實施型態。
(1)基板處理裝置之構成
首先，主要使用圖1說明相關於本實施型態的基板處理裝置的構成。圖1係相關於本實施型態的基板處理裝置之概略構成圖，係以縱剖面顯示處理爐202部分。
(基板)
於作為基板之晶圓600，例如如圖2(a)所示那樣，被形成作為停止膜之氮化矽膜601、作為筒形狀的電極之氮化鈦膜602、作為前述電極之防倒壞支撐部之氮化矽膜603、含矽膜604，於含矽膜604的上部被形成變性層605a。含矽膜604，為前述電極形成用之塑模矽膜，在後述之含矽膜除去步驟被除去。塑模矽膜，例如有非晶質矽、多晶矽、摻雜矽、單晶矽等。變性層605a，例如係在塑模矽膜的表面或上部使氧吸附或擴散而形成的氧化矽膜。此外，圖2(b)，例示在含矽膜604與氮化鈦膜602之界面，存在含矽膜604氧化而形成的變性層(界面變性層605b)的場合。在此場合，除去含矽膜604後會殘留界面變性層605b。如此，亦有存在著塑模含矽膜除去後殘留的界面變性層605b的場合。圖2(c)作為其他例，顯示作為被除去之膜被形成矽硬遮罩607、變性層605a、作為埋入膜之SOC(Spin On Carbon)膜606、作為覆蓋矽基板表面的停止膜被形成的氮化矽膜(或氧化矽膜)601。矽硬遮罩607，例如有非晶質矽、多晶矽、摻雜矽等。這樣之例，設想在矽硬遮罩607表面的自然氧化，或 矽硬遮罩607之進行圖案化的乾式蝕刻步驟或光阻膜之除去步驟，矽硬遮罩607的表面變性，而產生含矽膜表面的變性層605a。
本案發明人，對於圖2(a)~(c)這樣的基板，發現了藉由組合後述之變性層除去步驟，以及含矽膜除去步驟，除去含矽膜之選擇性的基板處理。
(處理室)
處理容器431，通常由非金屬材料之石英玻璃或陶瓷形成為圓筒狀。但是，若無特別不便的話亦可為金屬製材料。處理容器431的上端以頂板454閉塞，下端以作為架台的水平的底板448及底基板469來閉塞，此外，藉由後述的壓力調整機構，氣密地密封。處理容器431內的上側空間，為氣體混合室430。氣體混合室430，藉由所要的氣體流或混合狀態來最佳化。此外，於氣體混合室430設置噴淋板，以對後述的處理室445直接供給氣體的方式構成亦可。此外，此外，底板448面的下側，且被設置晶圓600的空間，為處理室445。此外，使用電漿進行氧化矽膜的除去的場合，在電漿混合室430，且係作為後述的激發部之共振線圈432對向的空間會產生電漿。
(基板支撐部)
於處理室445的底面設有承受器459。承受器459，具有把承受台411與承受器上的晶圓維持於特定溫度的基 板加熱部463。此外，基板加熱部463因應需要，含有供排除過剩的熱之用的冷卻機構亦可。此外，承受器459，為藉由複數根支柱461支撐的構造。貫通此承受台411，設有由複數根構成的升降銷413，於其上部具備晶圓支撐銷414。晶圓支撐銷414延伸往承受器459的中心方向。晶圓600被載置於承受台411或晶圓支撐銷414。在此，晶圓支撐銷414，為支撐晶圓600的外周部的構造，但亦可因應需要而為支撐晶圓600的中心附近的構造。藉由支撐基板的中心附近，可以減輕在支撐基板直徑為450mm那樣的大口徑基板時產生的基板的撓曲，提高處理均勻性。例如，基板撓曲的話，撓曲部份附近的氣體流或晶圓溫度，會與撓曲部分以外的氣流或溫度不同，會有處理均勻性改變的情形。基板支撐部，以晶圓支撐銷414構成。隨著場合不同，亦可合併考量承受台411與升降銷413。升降銷413被連接於升降基板471，被構成為可以沿著導引軸467，藉由升降驅動部490而升降。
(排氣部)
承受器459的下方設有排氣部。排氣部具有作為壓力調整部(壓力調整機構)之APC(自動壓力控制，Auto Pressure Control)閥479與排氣管480。隨場合不同，於排氣部包含排氣泵481亦可。APC閥479的閥開度，係以處理室445內的壓力為根據而被反饋控制的方式構成。處理室445內的壓力，藉由壓力感測器(不圖示)來測定。 在本實施型態使用的含鹵素氣體，比一般的沖洗氣體之氮氣(N2)氣體更重。例如，後述的七氟化碘(IF7)氣體在室溫下的比重約為2.7，比氮氣(N2)重約2.8倍程度。因此，在含鹵素氣體容易滯留的處理室底部設置排氣口對於抑制含鹵素氣體的殘留是有用的。此外，為了促進含鹵素氣體的排出，以可對排氣部供給沖洗氣體的方式構成亦可。
(擋環)
此外，為了改善處理氣體的流動，設置圓筒狀的擋環458與排氣板465亦可。於擋環458在圓筒側面均勻設置多數通氣孔，於排氣板465在中央部設置排氣連通孔475。成為藉由承受器459、擋環458、排氣板465形成第1排氣室474，藉由排氣板465與底基板459形成第2排氣室476的構造，第1排氣室474與第2排氣室476藉由排氣連通孔475連通。又，於第2排氣室476被連通著排氣管480。藉由分別設置第1排氣室474與第2排氣室476，可以由前述晶圓600的全周方向均勻地進行排氣，可以提高對晶圓600之處理均勻性。
(氣體供給部)
於處理容器431上部的頂板454，由圖中省略的氣體供給設備供給所要的複數處理氣體之用的氣體供給管455被附設於氣體導入口433。於氣體供給管455，因應其必 要而設置把作為處理氣體之含鹵素元素氣體供給至基板的處理氣體供給部、把除去劑供給至基板的除去劑供給部、以及供給其他氣體、在此為沖洗用的N2氣體、清潔用的氟化氯(ClF3)氣體等之第三供給部(不圖示)。除去劑，例如使用氟化氫氣體等。又，在此，作為除去劑顯示供給氣體之例，但不限於此，可根據供給液體之蝕刻方法來進行除去的構成亦可。又，把變性層以濺鍍方式除去的場合，流通以氬氣等稀有氣體亦可。在氣體供給部，分別設有流量控制部之質流控制器477、483以及開閉閥478、484，可以控制氣體供給量。在此僅記載到除去劑供給部為止，亦可有第3以後之氣體供給部。此外，把使用的氣體事先進行混合之後流入氣體導入口433亦可。進而，於處理容器431內，為了調整處理氣體的流通，設有約略圓形而由石英玻璃或陶瓷所構成的擋板460。此外，因應需要採取使用噴淋板的構造亦可。藉由量控制部以及APC閥479調整供給量、排氣量，把處理容器431與處理室445的壓力控制於所要的值。
(激發部)
使用電漿進行變性層膜的除去的場合，亦可設置使電漿產生的激發部。
作為激發部之共振線圈432，為了形成特定波長的駐波，被設定以一定波長的模式進行共振的捲繞直徑、捲繞間距、捲繞數目。亦即，共振線圈432的電氣長度，被設 定為相當於由高頻電源444供給的電力之特定頻率之1波長的整數倍(1倍、2倍、．．．)或者半波長或者1/4波長的長度。例如，27.12MHz的場合，1波長的長度約為11公尺。使用的頻率及共振線圈長，因應於所要的電漿產生狀態或電漿產生室430的機械尺寸等而選擇為佳。
更具體地說，共振線圈432，考慮施加的電力 或使其產生的磁場強度或適用的裝置的外形等，例如以藉由800kHz~50MHz、0.5~5kW的高頻電力發生0.01~10高斯程度的磁場的方式，構成為50~300mm2之有效剖面積，且為200~500mm之線圈直徑，在處理容器431的外周側捲繞2~60圈程度。作為構成共振線圈432的素材，例如使用銅管、銅的薄板、鋁管、鋁薄板、在高分子帶蒸鍍銅板或鋁之素材等。共振線圈432，以絕緣性材料形成為平板狀，且藉由鉛直立設於底板448的上端面之複數支撐部來支撐。
共振線圈432的兩端被導電接地，但共振線 圈432之至少一端，為了要在裝置之最初設置時或者處理條件變更時微調該共振線圈的電氣長度，所以透過運轉分接頭462接地。例如，藉由固定接地處所464接地。進而，在裝置之最初設置時或處理條件變更時，為了微調共振線圈432的阻抗，於共振線圈432的被接地的兩端，藉由可動分接頭466構成供電部。
亦即，共振線圈432，於兩端具備被導電接地 的接地部，而且於各接地部之間具備由高頻電源444供給 電力的供電部。此外，至少一方的接地部，為可以調整位置的可變式接地部，供電部為可調整位置的可變式供電部亦可。共振線圈432具備可變式接地部及可變式供電部的場合，如稍後所述，調整電漿產生室430的共振頻率及負荷阻抗時，可以更為簡便地進行調整。
進而，於共振線圈432的一端(或兩端)， 以相位及逆相位電流相關於共振線圈432的電氣中點流動至對象的方式，被插入線圈及護板構成的波形調整電路亦可。這樣的波形調整電路，藉由使共振線圈432的端部為電氣上非連接狀態或者設定為電氣等價狀態而構成開路。 此外，共振線圈432的端部，藉由抗流串聯電阻而成非接地，被直流連接於固定基準電壓亦可。
外側護板452，係為了遮蔽往共振線圈432外 側之電磁波洩漏，同時把構成共振電路所必要的電容成分形成在其與共振線圈432之間而設置的。外側護板452，一般而言使用鋁合金、銅或銅合金等導電性材料形成為圓筒狀。外側護板452，由共振線圈432的外周起，例如隔著5~10mm程度而配置。接著，通常，外側護板452，以電位與共振線圈432兩端相等的方式接地，但為了正確設定共振線圈432的共振數，外側護板452的一端或兩端，使分接頭位置成為可調整，或者是在共振線圈432與外側護板452之間插入調諧電容器(trimming capacitor)亦可。此外，藉由被電氣接地的外側護板452與共振線圈，構成螺旋共振器。
作為高頻電源444，只要是可以對共振線圈 432供給必要的電壓及頻率的電力的電源即可，可以使用RF產生器等適當的電源。例如，使用可以在頻率80kHz~800MHz供給0.5~5kW程度的電力的高頻電源。
此外，於高頻電源444的輸出側設置反射波 電力計468，藉由反射波電力計468檢測出的反射波電力，被輸入做為控制部使用的控制器500。控制器470，不僅控制高頻電源444而已，進行包含了例如基板般送機構或閘閥的動作等之該基板處理裝置全體的控制。作為顯示裝置之顯示器472，例如顯示根據反射波電力計468之反射波的檢測結果等之以設在該基板處理裝置的各種檢測部所檢測出的資料等。又，於高頻電源444設置有控制發訊頻率的頻率整合器446。
於本實施型態，激發部，以共振線圈432構 成，但亦可考慮包含高頻電源444、外部護板452、反射波電力計468、頻率整合器446之中的1個以上。
(基板搬送系統)
其次，使用圖3、圖4說明本實施型態之基板的搬送系統。搬送基板的搬送系統，具有EFEM(設備前端模組，Equipment FrontEnd Module)100，載入載出真空室部200，以及傳送模組部300。
EFEM100具備FOUP(前開式晶圓傳送盒，Front Opening Unified Pod)110、120以及由分別的 FOUP往載入載出真空室搬送晶圓的第1搬送部之大氣搬送機械臂130。於FOUP搭載著25枚晶圓，大氣搬送機械臂130的臂部由FOUP每次5枚地拔出晶圓。因應需要而為了抑制晶圓的自然氧化使EFEM100內與FOUP110、120內成為惰性氣體氛圍亦可。
載入載出真空室部200，具備載入載出真空室 250、260、以及把由FOUP搬送來的晶圓600分別保持在載入載出真空室250、260內的緩衝器單元210、220。緩衝器單元210、220，具備舟皿211、221與其下部之指標組件212、222。舟皿211(221)與其下部之指標組件212(222)，藉由θ軸214(224)同時旋轉。又，載入載出真空室部200內，亦可為真空氛圍或惰性氣體氛圍、或是被供給惰性氣體的減壓氛圍。
傳送模組部300，具備作為搬送室使用的傳送 模組310，先前所述之載入載出真空室250、260，中介著閘閥311、312，被安裝於傳送模組310。於傳送模組310，設有作為第2搬送部使用的真空臂機械臂單元320。又，傳送模組部300內，亦可為真空氛圍或惰性氣體氛圍、或是被供給惰性氣體的減壓氛圍。要提高晶圓600的搬送產出量，抑制往晶圓600上之不經意的氧氣吸附，使載入載出真空室部200內，與傳送模組部300內成為被供給惰性氣體的減壓氛圍為較佳。
製程真空室部400，具備處理室410、420， 以及設於其上部的氣體混合室430、440。處理室410、 420，中介著閘閥313、314被安裝於傳送模組310。在此，處理室420係與410同樣地構成。
(控制器)
控制器500，以進行後述之基板處理步驟的方式，控制前述各部。
(控制部)
如圖5所示，控制部(控制手段)之控制器500，被構成為具備CPU(Central Processing Unit)500a、RAM(Random Access Memory)500b、記憶裝置500c、I/O埠500d之電腦。RAM500b、記憶裝置500c、I/O埠500d，以可以透過內部匯流排500e，而與CPU500a進行資料交換的方式被構成。於控制器500，被連接著例如作為觸控面板等構成的輸出入裝置501。
記憶裝置500c，例如以快閃記憶體、HDD(硬碟，Hard Disk Drive)等來構成。於記憶裝置500c內，有控制基板處理裝置的動作之控制程式，或記載著後述的基板處理的程序或條件等的製程處方等，被可讀出地收容著。又，製程處方，係以使後述的基板處理步驟之各程序在控制器500執行，可以得到特定的結果的方式被組合者，作為程式而發揮機能。以下，總稱此製程處方或控制程式等，也簡稱為程式。又，於本說明書使用程式一詞的場合，有著僅包含製程處方單體而已的場合，有僅包含 控制程式單體的場合，或者有包含其雙方的場合。此外，RAM500b，被構成為暫時保持著藉由CPU500a讀出的程式或資料等的記憶體區域(工作區域)。
I/O埠500d，被連接於前述之升降驅動部 490、基板溫度調整部463、APC閥479、質流控制器477、483、開閉閥478、484、排氣泵481、大氣搬送機械臂130、閘閥313、314、真空臂機械臂單元320等。又，設置激發部的場合，被構成為也可以連接到高頻電源444、可動分接頭466、反射電力計468、頻率整合器446。
CPU500a，以由記憶裝置500c讀出控制程式 而執行，同時因應於來自輸出入裝置501的操作指令的輸入等由記憶裝置500c讀出製程處方的方式構成。接著，CPU500a，以依照讀出的製程配方的內容的方式，來控制：根據升降驅動部490之升降銷413的上下動作、根據基板溫度調整部463之晶圓600的加熱/冷卻動作、根據APC閥479的壓力調整動作、根據質流控制器477、483與開閉閥478、484之處理氣體的流量調整動作等動作的方式構成。
又，控制器500，不限於構成作為專用的電腦 的場合，亦可構成為泛用的電腦。例如，可以藉由準備收容前述程式的外部記憶裝置(例如，磁帶、軟碟或硬碟等磁碟、CD或DVD等光碟、MO等光磁碟、USB記憶體(USB Flash Drive)或記憶卡等半導體記憶體)123，使 用相關的外部記憶裝置123在泛用的電腦安裝程式等，而構成相關於本實施型態的控制器500。又，對電腦供給程式的手段，不限於透過外部記憶裝置123供給的場合。例如，使用網際網路或專線等通訊手段，不透過外部記憶裝置123而供給程式亦可。又，記憶裝置500c或外部記憶裝置123，被構成為電腦可讀取的記錄媒體。以下，將這些總稱，亦簡稱為記錄媒體。又，於本說明書使用記錄媒體一詞的場合，有著僅包含記憶裝置500c單體而已的場合，有僅包含外部記憶裝置123單體的場合，或者有包含其雙方的場合。
(2)基板處理步驟
接著，使用圖6，說明作為相關於本實施型態的半導體製造步驟之一步驟而實施的基板處理步驟。相關的步驟，藉由前述基板處理裝置來實施。又，於以下的說明，構成基板處理裝置的各部動作係藉由控制器500控制。
(基板的搬入步驟S10)
首先，晶圓600，由FOUP110藉由大氣搬送機械臂130搬送至載入載出真空室250。在載入載出真空室250，進行真空排氣，由EFEM內的大氣氛圍或惰性氣體氛圍，被置換為真空氛圍或惰性氣體氛圍、或是被供給惰性氣體的減壓氛圍。氛圍的置換結束時，開放載入載出真空室250與傳送模組310之間的閘閥311，晶圓600藉由 真空臂機械臂單元320由載入載出真空室250搬送至傳送模組310內。被搬送後，閘閥311被關閉。其後，通過設於傳送模組310與電漿處理單元410之間的閘閥313載置於升降銷413上的晶圓支撐銷414。晶圓搬送機構往處理室445外退避時，閘閥313被關閉。於此晶圓600之搬送時，使搬送路徑以惰性氣體沖洗，而且在減壓狀態下進行為佳。藉著使其為惰性氣體氛圍，而且在減壓狀態進行，可以抑制被形成於晶圓600的半導體元件的氧化(氧氣吸附)或非刻意的水分的吸附等。
(基板加熱步驟S20)
其次，使升降銷413下降，把晶圓600載置於承受台411上。在此升降銷413的升降，係根據升降驅動部490來升降。承受器459所具備的基板溫度調整部463，以加熱至預先特定的溫度，使晶圓600由室溫~低溫程度，成為特定的晶圓溫度的方式進行加熱。因應需要也併用供排出過剩的熱(反應熱)之用的冷卻機構。在此，所謂低溫，是後述之除去氣體或處理氣體充分氣化的溫度帶，是被形成於晶圓600的膜特性不會變質的溫度。
(變性層除去步驟S30)
接著，由氣體供給管445把作為特定的除去劑之除去氣體供給至晶圓600，由晶圓600除去變性層。變性層的除去，係藉由對晶圓600供給除去劑而進行的。例如，藉 由供給除去氣體而進行。除去氣體，例如使用HF氣體，在0.1slm~10slm之範圍內設定為特定的氣體流量。例如被設定為3slm。處理室內的壓力例如在1Pa~1300Pa之範圍。被設定於特定的壓力。例如被設定為100Pa。HF氣體特別對於氧化矽膜的除去是有效的，但也可以使用於氮化矽膜的除去。在此場合，把HF氣體導入處理室亦可，把IF7氣體與氫氣(H2)氣體之混合氣體導入處理室進行電漿化使產生HF氣體成分亦可。藉由供給IF7氣體，可以進行後述之含矽膜除去步驟的預備處理。亦即，可以除去變性層與含矽膜之中間層，在含矽膜除去步驟，可以更為確實地除去含矽膜。此外，在此顯示以HF氣體除去變性層之例，但並不以此為限。例如，以供給還原性氣體，除去氧的方式構成亦可。作為還原性氣體，例如有氫氣(H2)氣體。此外，只要是洗淨液等導致之表面上的氧吸附量在容許範圍內的話，作為除去劑以使用除去液(例如HF水溶液)之濕式蝕刻法除去變性層亦可。此外，作為除去劑，使用把氬氣(Ar)等稀有氣體與氫氣等還原性氣體之任一或者雙方予以活化(電漿化)的氣體，對晶圓600供給而除去變性層亦可。藉著把被活化的稀有氣體供給至晶圓600，可以把變性層濺鍍而除去。此外，藉著把被活化的氫供給至晶圓600，可以把變性層還原。 藉由如此般把活化的除去劑(例如活化的氬)供給至晶圓600，與使用HF氣體的場合相比，可以不會損及作為埋入膜之SOC膜606而除去變性層605a。亦即，可以不損 及作為埋入膜的機能，而進行變性層605a的除去。
變性層之除去後，為了新的次一步驟而進行必要的沖洗處理為較佳。
(變性層抑制步驟S40)
在此步驟，防止在變性層之除去後，再度成長出變性層。例如，把晶圓600保持在惰性氣體氛圍、還原性氛圍、真空氛圍中抑制變性層的發生。在本實施型態，使一連串的處理在同一處理室進行，所以不會在處理室的氛圍混入氧氣，可以迅速地移到次一步驟。
(處理氣體供給步驟S50)
接著，由氣體供給管445供給特定的處理氣體。處理氣體，供給作為蝕刻氣體的含鹵素氣體，或沖洗用或稀釋用的惰性氣體等。在此，含鹵素氣體，例如為包含選自氟(F)、氯(Cl)、溴(Br)、碘(I)中的2種以上鹵素元素之氣體。例如，有五氟化碘(IF5)、七氟化碘(IF7)、三氟化溴(BrF3)、五氟化溴(BrF5)、二氟化氙(XeF2)、三氟化氯(ClF3)等。較佳為使用IF7。IF7可以積極地(選擇性地)除去含矽膜。在此，所謂選擇性地，是指例如使含矽膜的蝕刻速率比其他膜(例如金屬膜)的蝕刻速率更高。惰性氣體，例如使用氮氣(N2)氣體，但亦可為He，Ne，Ar等稀有氣體。
藉由在供給氣體的同時以APC閥479調整排 氣量，把處理室445內的全壓力維持在1~1330Pa程度的範圍內、把IF7的分壓維持在1~1330Pa程度的範圍內，維持於特定的壓力。例如維持於100Pa。分別的氣體流量，在0.1~10SLM程度之範圍內設定於特定的流量。例如被設定於3SLM。此外，因應需要，一旦把處理容器431與處理室445之氛圍予以排氣之後供給特定的氣體亦可。此外，被供給IF7氣體之後，開始含矽膜的蝕刻，所以壓力或氣體流量以迅速被設定於特定之值為較佳。
然而，前述處理氣體與矽膜因接觸而產生反 應熱。反應熱會藉由熱傳導而傳導至金屬膜或基板，結果可能會發生金屬膜的特性劣化或基板的翹曲。進而，可能會使晶圓600的溫度超過特定的溫度範圍，導致失去處理氣體之高選擇性。
此外，處理氣體的濃度與蝕刻速率成比例關 係，進而蝕刻速率與反應熱量成比例關係，所以提高處理氣體的濃度使蝕刻速率上升的場合，前述反應熱導致金屬膜或基板的加熱變得顯著。
在此，藉著與處理氣體一起把稀釋氣體供給 至處理室445，稀釋處理氣體的濃度，抑制反應熱導致過度的溫度上升。稀釋氣體的供給量，例如比處理氣體的供給量更增多。
又，稀釋氣體與處理氣體同時供給的方式亦 可，供給稀釋氣體之後供給處理氣體亦可。藉由這樣使處理氣體在稍後供給，可以防止濃度高的處理氣體被供給至 晶圓600，可提高晶圓600的處理均勻性。此外，也可以抑制反應熱導致晶圓600的激烈的溫度變化。
進而較佳者為供給稀釋氣體，使處理室內的 壓力安定之後供給處理氣體。這在稀釋氣體量相對於處理氣體量而言充分地多的場合，對於控制例如蝕刻的深度的製程等是有效的。在壓力安定的狀態下進行蝕刻的緣故，可以使蝕刻速率安定。結果，蝕刻的深度變得容易控制。
(含矽膜除去步驟S60)
藉著使基板溫度、壓力、氣體流量在特定之值維持特定的時間，使含矽膜選擇性地只被除去特定的量。
(變性層除去步驟S70)
因應必要，進行含矽膜除去後殘餘的變性層的除去。進行變性層的除去。變性層的除去，例如，藉由供給除去氣體而進行。在此場合，把HF氣體導入處理室亦可，把IF7氣體與氫氣(H2)氣體之混合氣體導入處理室進行電漿化使產生HF氣體成分亦可。藉由供給IF7氣體，即使在前述之含矽膜除去步驟殘留含矽膜，也可以除去含矽膜。此外，也可以除去含矽膜與變性層之中間膜。此外，作為除去劑，使用把氬氣等稀有氣體與氫氣等還原性氣體之任一或者雙方予以活化(電漿化)的氣體，對晶圓600供給而除去變性層亦可。藉著把被活化的稀有氣體供給至晶圓600，可以把變性層濺鍍而除去。此外，藉著把被活 化的氫供給至晶圓600，可以把變性層還原。藉由如此般把活化的除去劑供給至晶圓600，可以不會損及作為埋入膜之SOC膜606而除去變性層605a。
特別是在除去深寬比大的溝渠構造內部的變 性層的場合，使處理器體電漿化(活化)而射入溝渠內部是有效的。此外，HF氣體的反應性也會受到反應室氛圍中的水分量的左右，所以使用電漿化而充分活性的處理氣體除去變性層是有效的。
(沖洗/冷卻步驟S80)
結束必要的除去步驟之後停止處理氣體的供給，排除處理容器431與處理室445之氛圍氣體。此時，流通以沖洗用的惰性氣體同時排氣亦可。此外，如前述那樣含鹵素氣體比沖洗氣體更重，所以有處理氣體殘留的可能性。因此，為了不要使處理氣體殘存，以進行充分的沖洗為佳。例如，交互進行沖洗用惰性氣體的供給與氛圍氣體的排氣。藉此，可以防止使含鹵素氣體殘留於處理室內，或是往處理室外流出。此外，使升降銷413上升，使晶圓600冷卻至可以離開承受台411而進行搬送的溫度。
(基板搬出步驟S90)
晶圓600被冷卻至可搬送的溫度，完成由處理室搬出的準備之後，以與前述之基板搬入步驟S10相反的順序進行搬出。
(3)變性層的除去步驟
在此，詳細說明相關於本實施型態的變性層之除去步驟。
除去對象之含矽膜為變性層所覆蓋住的場合，該變性層若是充分厚且密實的膜的話，會阻礙IF7氣體的浸透不會發生矽的除去反應。但是，變性層為自然氧化膜那樣薄且粗糙的膜的場合，查明了IF7氣體會透過變性層而與下底的矽反應，矽被除去的同時變性層會以殘渣的形式殘留。這種現象的概念圖顯示於圖7。
特別是含矽膜的表面容易自然氧化，不留意此自然氧化膜的除去的話，在根據IF7氣體之含矽膜除去後，會發生意料之外的殘渣。
進而，即使含矽膜除去前可以進行基板的濕式洗淨，在含矽膜除去後，細微且高深寬比率的構造物會露出，所以多半是無法進行基板的濕式洗淨的場合。在此，所謂細微且高深寬比率的構造物，例如有柱(pillar)構造。這樣的場合，在含矽膜除去後殘留變性層的殘渣的話亦有可能沒有除去的方法。例如，要濕式洗淨細微且高深寬比率的構造物露出之晶圓600的場合，會有如前所述圖案崩倒毀壞的課題。亦即，在含矽膜的除去前除去會成為殘渣的變性層變得特別重要。
其次，作為處理基板流程的其他態樣，使用前述之圖6針對處理例示的基板的流程，例示分割為各個 要素而在不同的場所進行的場合。
圖8(a)例示基板處理流程之其他的態樣。 在此，以變性層除去裝置610進行變性層除去步驟S30之後，以含矽膜除去裝置612進行含矽膜除去步驟S60。此外，作為變性層抑制步驟S40，藉著把基板收容於惰性氣體氛圍的容器611而進行搬送，亦至新的變性層的發生。 作為相關的型態的具體例，例如，可以舉出藉由濕式洗淨裝置除去變性層膜，使用N2沖洗FOUP(Front Opening Unified Pod)把基板搬送至進行含矽膜除去的裝置之例。 此外，變性層除去方法，不限於濕式洗淨，亦可為使用氣體之乾式製程。在此，變性層的除去方法及新的變性層的抑制方法，只要是熟悉該項技藝者，可以在相關於本發明的技術思想的範圍內進行各種各樣的改良、變更、附加。
圖8(b)例示基板處理流程之進而其他的態樣。在此，例示使用叢集型的基板處理裝置，把變性層除去用的反應室613與含矽膜除去用的反應室614，以用惰性氣體沖洗過的真空搬送室615來連結，連續進行一連串的處理的場合。在此，使變性層除去步驟S30及S70在反應室613進行，使變性層抑制步驟S40在真空搬送室615進行，使含矽膜除去步驟S60在反應室614進行。又，變性層除去步驟S30與S70分別在不同的反應室進行亦可。
(4)相關於本實施型態之效果
根據本實施型態，可以達成以下所示的1個或複數個 效果。
(a)此外，於使用IF7選擇性地除去矽的氣體蝕刻處理，可以事前除去阻礙矽除去反應的變性層。
(b)此外，於使用IF7氣體選擇性除去矽的氣體蝕刻處理，可以抑制存在於除去對象的含矽膜表面的變性層所導致的殘渣。
(c)此外，可以抑制因源自前述變性層的殘渣而使基板處理裝置被汙染。
(d)此外，於使用IF7氣體選擇性除去矽的氣體蝕刻處理，可以抑制存在於被除去對象的含矽膜所覆蓋的處所的變性層所導致的殘渣。
(e)此外，藉由以除去氣體除去變性層後以含鹵素氣體除去含矽膜，可以不使形成於基板的電極崩倒毀壞而除去含矽膜。
(f)此外，藉著在含矽膜除去步驟後進行變性層的除去步驟，可以除去被形成於含矽膜與電極的界面之氧化膜。
(g)此外，藉著使用被活化的稀有氣體與被活化的還原性氣體之任一或者雙方來進行變性層的除去，可以無損於埋入膜而進行變性層的除去。
<本發明之其他實施型態>
以上具體說明了本發明之實施型態，但本發明並不以上述實施型態為限，在不逸脫其要旨的範圍可以進行種種 變更。
本發明，係提供於使用了IF7的矽的選擇性乾 蝕刻，藉著組合除去存在於除去對象的含矽膜表面的變性層的步驟，抑制新的變性層的發生的步驟，以及存在於除去對象的含矽膜所覆蓋的處所之變性層的步驟，使不要的變性層被除去，同時可選擇性除去矽的基板處理方法及基板處理裝置，但基板的同時處理枚數、保持基板的方向、稀釋用氣體或沖洗用氣體的種類、清潔方法、基板處理室或加熱機構及冷卻機構的形狀等，並不限定實施範圍。
此外，在本發明，並不限於乾式蝕刻被形成 於基板的變性層及含矽膜之任一方或雙方的步驟，也可以進行堆積於基板處理室內的變性層或含矽膜的除去(清潔)步驟。
此外，在前述記載主要針對使用除去氣體或 處理氣體直接除去對象的膜的步驟，但不限於此，使鹵素鹽氣體與氧化矽膜反應產生反應物，把反應物加熱/氣化而除去亦可。
此外，在前述，作為變性層記載了被形成於 含矽膜的上部的氧化矽膜，但是不限於此。例如，進行光阻灰化時進行使用了氫與氮的電漿處理時，在基板或被形成於基板的膜的表面被形成氮化膜。此氮化膜存在的場合也有可能發生與前述同樣的問題，藉著在除去含矽膜之前除去氮化膜(變性層)可以抑制殘留的氮化膜的量。
此外，在前面敘述了以除去劑除去被形成於 電極形成用的塑模矽膜的變性層，以處理氣體除去塑模矽模之例，但是並不以此為限。例如，在除去以矽為主成分的虛設閘極電極時，以除去劑除去虛設閘極電極的表面之自然氧化膜後，以處理氣體除去虛設閘極電極的方式構成亦可。
此外，本發明不限於相關於本實施型態的基 板處理裝置那樣的處理半導體晶圓的半導體製造裝置等，亦可適用於處理玻璃基板的LCD(液晶顯示器，Liquid Crystal Display)製造裝置、太陽電池製造裝置等基板處理裝置、微機電系統(MEMS,Micro Electro Mechanical Systems)製造裝置。
<本發明之較佳的態樣>
以下，針對本發明之較佳的態樣進行附記。
<附記1>
根據一實施態樣，提供一種基板處理裝置，係具有：收容在含矽膜上被形成變性層的基板之處理容器、對前述基板供給除去劑之除去劑供給部、對前述基板供給含有2種以上鹵素元素的處理氣體之處理氣體供給部、以及以執行把前述除去劑供給至前述變性層的變性層除去步驟，以及把前述處理氣體供給至前述含矽膜的除膜步驟 的方式，控制前述除去劑供給部與前述處理氣體供給部的控制部之基板處理裝置。
<附記2>
如附記1記載之基板處理裝置，較佳為
前述鹵素元素為氟與碘。
<附記3>
如附記1或附記2記載之基板處理裝置，較佳為
前述處理氣體為五氟化碘、七氟化碘、三氟化溴、五氟化溴、二氟化氙、三氟化氯之任一，或者組合2種以上之氣體。
<附記4>
如附記1至附記3之任一項記載之基板處理裝置，較佳為
前述變性層為氧化矽膜。
<附記5>
如附記1至附記4之任一項記載之基板處理裝置，較佳為
以在前述膜除去步驟之後，具有抑制前述變性層的發生之變性層抑制步驟的方式控制前述控制部。
<附記6>
如附記1至附記5之任一項記載之基板處理裝置，較佳為
在前述變性層除去步驟，與前述除膜步驟之任一步驟或者雙方步驟之後，具有變性層抑制步驟。
<附記7>
如附記1至附記6之任一項記載之基板處理裝置，較佳為
前述控制部，於前述變性層除去步驟，以在供給前述除去劑之後供給前述處理氣體的方式控制前述除去劑供給部與前述處理氣體供給部。
<附記8>
如附記1至附記7之任一項記載之基板處理裝置，較佳為
前述控制部，於前述膜除去步驟，以在供給前述處理氣體之後供給前述除去劑的方式控制前述除去劑供給部與前述處理氣體供給部。
<附記9>
如附記7記載之基板處理裝置，較佳為
前述控制部，於前述變性層除去步驟，以在停止前述除去劑的供給之後進行前述膜除去步驟的方式控制前述除 去劑供給部與前述處理氣體供給部。
<附記10>
如附記8記載之基板處理裝置，較佳為
前述控制部，於前述膜除去步驟，以在供給前述除去劑之後停止前述處理氣體的供給的方式控制前述除去劑供給部與前述處理氣體供給部。
<附記11>
如附記1至附記10之任一項記載之基板處理裝置，較佳為
前述處理氣體係使包含鹵素元素的氣體與鹼基性氣體之混合氣體激發而產生。
<附記12>
如附記1至附記11之任一項記載之基板處理裝置，較佳為
前述除去劑為被活化的稀有氣體。
<附記13>
如附記12記載之基板處理裝置，較佳為
前述變性層之除去係藉由前述活化的稀有氣體來濺鍍而進行的。
<附記14>
如附記1至附記11之任一項記載之基板處理裝置，較佳為
前述除去劑為被活化的還原性氣體。
<附記15>
如附記1至附記11之任一項記載之基板處理裝置，較佳為
前述除去劑係含有鹵素元素1種以上的氣體。
<附記16>
根據其他實施態樣，提供
具有：把在含矽膜上被形成變性層的基板搬入處理容器之步驟、對前述變性層供給除去劑，除去前述變性層之變性層除去步驟，以及對前述含矽膜供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜步驟
之半導體裝置之製造方法。
<附記17>
如附記16記載之半導體裝置之製造方法，較佳為
前述鹵素元素為氟與碘。
<附記18>
如附記16或附記17記載之半導體裝置之製造方法，較佳為
前述處理氣體為五氟化碘、七氟化碘、三氟化溴、五氟化溴、二氟化氙、三氟化氯之任一，或者組合2種以上之氣體。
<附記19>
如附記16至附記18之任一項記載之半導體裝置之製造方法，較佳為
前述變性層為氧化矽膜。
<附記20>
如附記16至附記19之任一項記載之基板處理裝置，較佳為
在前述變性層除去步驟，具有被供給包含稀有氣體的除去氣體的步驟，以及活化該除去氣體的步驟。
<附記21>
如附記16至附記20之任一項記載之基板處理裝置，較佳為
在前述變性層除去步驟，具有被供給包含還原性氣體的除去氣體的步驟，以及 活化該除去氣體的步驟。
<附記22>
如附記16至附記21之任一項記載之基板處理裝置，較佳為
以在前述膜除去步驟之後，具有抑制變性層的發生之變性層抑制步驟。
<附記23>
如附記16至附記22之任一項記載之基板處理裝置，較佳為
在前述變性層除去步驟，與前述除膜步驟之任一步驟或者雙方步驟之後，進行變性層抑制步驟。
<附記24>
如附記16至附記23之任一項記載之半導體裝置之製造方法，較佳為
於前述變性層除去步驟，在供給前述除去劑之後供給前述處理氣體。
<附記25>
如附記16至附記24之任一項記載之半導體裝置之製造方法，較佳為
於前述膜除去步驟，在供給前述處理氣體之後供給前 述除去劑。
<附記26>
如附記24記載之半導體裝置之製造方法，較佳為
於前述變性層除去步驟，在停止前述除去劑的供給之後進行前述膜除去步驟。
<附記27>
進而根據其他實施態樣，提供使電腦執行
把在含矽膜上被形成變性層的基板搬入處理容器之程序、對前述變性層供給除去劑，使前述變性層除去之變性層除去程序，以及對前述含矽膜供給含有2種以上鹵素元素的處理氣體，使前述含矽膜除去之除膜程序之程式。
<附記28>
進而根據其他實施態樣，提供被記錄著使電腦執行
把在含矽膜上被形成變性層的基板搬入處理容器之程序、對前述變性層供給除去劑，使前述變性層除去之變性層除去程序，以及對前述含矽膜供給含有2種以上鹵素元素的處理氣體，使前述含矽膜除去之除膜程序的程式之記錄媒體。
<附記29>
進而根據其他實施態樣，提供
於含矽膜上被形成變性層的基板，其係被施以
對前述變性層供給除去劑，除去前述變性層之變性層除去步驟，以及對前述含矽膜供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜步驟之基板。
<附記30>
進而根據其他實施態樣，提供
具有在含矽膜上被形成變性層的半導體裝置構造的基板，其係被施以
對前述變性層供給除去劑，除去前述變性層之變性層除去步驟，以及對前述含矽膜供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜步驟，具有被形成防止倒壞支撐部及筒狀電極的半導體裝置構造之基板。
200‧‧‧載入載出真空室部
410‧‧‧處理室
411‧‧‧承受台
413‧‧‧升降銷
414‧‧‧晶圓支撐銷
430‧‧‧電漿產生室
431‧‧‧處理容器
432‧‧‧共振線圈
433‧‧‧氣體導入口
444‧‧‧高頻電源
445‧‧‧氣體供給管
446‧‧‧頻率整合器
448‧‧‧底板
452‧‧‧外側護板
454‧‧‧頂板
455‧‧‧氣體供給管
458‧‧‧擋環
459‧‧‧承受器
460‧‧‧擋板
461‧‧‧支柱
462‧‧‧運轉分接頭
463‧‧‧基板加熱部
464‧‧‧固定接地處所
465‧‧‧排氣板
466‧‧‧可動分接頭
467‧‧‧導引軸
468‧‧‧反射電力計
469‧‧‧底基板
471‧‧‧升降基板
472‧‧‧顯示裝置(顯示器)
473‧‧‧升降銷升降部
474‧‧‧第1排氣室
475‧‧‧排氣連通孔
476‧‧‧第2排氣室
477‧‧‧質流控制器
478‧‧‧開閉閥
479‧‧‧APC閥
480‧‧‧排氣管
481‧‧‧排氣泵
482‧‧‧氣體配管
483‧‧‧質流控制器
490‧‧‧升降驅動部
600‧‧‧晶圓

Claims (12)

  1. 一種半導體裝置之製造方法，其特徵為具有：對含矽膜上被形成變性層的基板供給除去劑，除去前述變性層之變性層除去步驟；以及對前述基板供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜步驟。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中前述變性層為氧化矽膜。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中前述變性層為氮化矽膜。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中前述除去劑為被活化的稀有氣體。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中前述除去劑為被活化的還原性氣體。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，前述變性層除去步驟，具有：供給七氟化碘氣體與氫氣的混合氣體之步驟；以及活化該混合氣體的步驟。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中 前述處理氣體含有的鹵素元素為氟與碘。
  8. 如申請專利範圍第1項之半導體裝置之製造方法，其中，前述處理氣體為五氟化碘、七氟化碘、三氟化溴、五氟化溴、二氟化氙、三氟化氯之任一，或者組合2種以上之氣體。
  9. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在前述變性層除去步驟，與前述除膜步驟之任一步驟或者雙方步驟之後，進行抑制前述變性層的發生之變性層抑制步驟。
  10. 如申請專利範圍第1項之半導體裝置之製造方法，其中，具有在前述除膜步驟之後，對前述基板供給前述除去劑，除去在前述除膜步驟後殘留的前述變性層的步驟。
  11. 一種基板處理裝置，其特徵為具有：收容在含矽膜上被形成變性層的基板之處理容器、對前述基板供給除去劑之除去劑供給部、對前述基板供給含有2種以上鹵素元素的處理氣體之處理氣體供給部、以及以執行把前述除去劑供給至前述基板的變性層除去步驟，與把前述處理氣體供給至前述基板的除膜步驟的方式，控制前述除去劑供給部與前述處理氣體供給部的控制部。
  12. 一種記錄媒體，其特徵係記錄有使電腦執行以下步驟之程式：對含矽膜上被形成變性層的基板供給除去劑，除去前述變性層之變性層除去程序；以及對前述基板供給含有2種以上鹵素元素的處理氣體，除去前述含矽膜之除膜程序。
TW103125678A 2013-07-29 2014-07-28 基板處理裝置、半導體裝置之製造方法及記錄媒體 TW201519314A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013156958 2013-07-29

Publications (1)

Publication Number Publication Date
TW201519314A true TW201519314A (zh) 2015-05-16

Family

ID=52431684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125678A TW201519314A (zh) 2013-07-29 2014-07-28 基板處理裝置、半導體裝置之製造方法及記錄媒體

Country Status (5)

Country Link
US (1) US20160155630A1 (zh)
JP (1) JPWO2015016149A1 (zh)
KR (1) KR20160025591A (zh)
TW (1) TW201519314A (zh)
WO (1) WO2015016149A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775214B (zh) * 2019-12-24 2022-08-21 南韓商系統科技公司 基板處理裝置以及基板處理方法
TWI798531B (zh) * 2015-05-22 2023-04-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6817757B2 (ja) * 2016-09-16 2021-01-20 東京エレクトロン株式会社 基板処理装置及び基板移送方法
JP7002268B2 (ja) * 2017-09-28 2022-01-20 東京エレクトロン株式会社 プラズマ処理装置
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JPWO2020255631A1 (zh) * 2019-06-18 2020-12-24
FR3101196B1 (fr) * 2019-09-20 2021-10-01 Semco Smartech France Dispositif d'homogeneisation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196455A (ja) * 1991-07-31 1994-07-15 Kawasaki Steel Corp 半導体基板の処理方法
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JP3545104B2 (ja) * 1994-10-17 2004-07-21 株式会社半導体エネルギー研究所 薄膜半導体の作製方法
US5888906A (en) * 1996-09-16 1999-03-30 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
JPH11150112A (ja) * 1997-11-19 1999-06-02 Sony Corp 半導体製造装置および半導体装置の製造方法
JP3897071B2 (ja) * 1998-01-20 2007-03-22 ソニー株式会社 半導体装置の製造方法
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
JP2002113700A (ja) * 2000-10-05 2002-04-16 Sony Corp マイクロマシン製造装置、マイクロマシンの製造方法、回折格子ライトバルブの製造方法および表示装置の製造方法
JP3985537B2 (ja) * 2002-01-31 2007-10-03 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4115761B2 (ja) * 2002-07-05 2008-07-09 アルプス電気株式会社 アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2004349616A (ja) * 2003-05-26 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体製造装置
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP4944228B2 (ja) 2009-09-16 2012-05-30 株式会社日立国際電気 基板処理方法及び基板処理装置
US9064815B2 (en) * 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798531B (zh) * 2015-05-22 2023-04-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法
TWI818454B (zh) * 2015-05-22 2023-10-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法
TWI775214B (zh) * 2019-12-24 2022-08-21 南韓商系統科技公司 基板處理裝置以及基板處理方法

Also Published As

Publication number Publication date
WO2015016149A1 (ja) 2015-02-05
US20160155630A1 (en) 2016-06-02
JPWO2015016149A1 (ja) 2017-03-02
KR20160025591A (ko) 2016-03-08

Similar Documents

Publication Publication Date Title
TW201519314A (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
US9882124B2 (en) Etching method and substrate processing apparatus
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US20090302002A1 (en) Method and apparatus for removing polymer from a substrate
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
US20130137274A1 (en) Substrate processing method
WO2016181893A1 (ja) クリーニング方法及びプラズマ処理方法
JP6262333B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TW201535510A (zh) 微細圖案的形成方法、半導體裝置的製造方法、基板處理裝置及記錄媒體
JP6446563B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2009515292A (ja) プラズマ処理のための低電圧誘電結合プラズマ発生装置
JP6742287B2 (ja) 半導体製造方法及びプラズマ処理装置
US20090176381A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP3808902B2 (ja) プラズマエッチング方法
WO2009111344A2 (en) Method and apparatus for removing polymer from a substrate
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
TW201907476A (zh) 蝕刻多孔質膜之方法
JP2007220926A (ja) プラズマ処理装置及びプラズマ処理方法
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法
US20200303203A1 (en) Method of etching film and plasma processing apparatus
JP2022166113A (ja) 基板処理装置および半導体装置の製造方法
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体