TW202135293A - 對於高深寬比之3d nand 蝕刻的側壁缺口縮減 - Google Patents
對於高深寬比之3d nand 蝕刻的側壁缺口縮減 Download PDFInfo
- Publication number
- TW202135293A TW202135293A TW109106744A TW109106744A TW202135293A TW 202135293 A TW202135293 A TW 202135293A TW 109106744 A TW109106744 A TW 109106744A TW 109106744 A TW109106744 A TW 109106744A TW 202135293 A TW202135293 A TW 202135293A
- Authority
- TW
- Taiwan
- Prior art keywords
- stack
- etching
- substrate
- processing
- plasma
- Prior art date
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
提供用於將高深寬比的特徵部蝕刻至位於基板上之堆疊中的方法及設備。該特徵部可在3D NAND裝置的形成處理中形成。通常,該堆疊包括材料的交替層,例如係矽氧化物及矽氮化物、或矽氧化物及多晶矽。將WF6
提供至蝕刻化學品,其大幅減少或消除具有問題性的側壁缺口。有利的是,這種側壁缺口中的改善並不會引入其他取捨,例如增加的彎曲度、減低的選擇性、增多的封蓋、或降低的蝕刻速率。
Description
本文的實施例係有關用於對半導體裝置進行加工的方法及設備,更具體而言,係有關用於將高深寬比的特徵部蝕刻至含介電質材料中,具有減少的側壁缺口且不具輪廓取捨的方法及設備。
在半導體裝置的加工期間經常採用的一種處理係將蝕刻柱體或其他凹陷特徵部形成在含介電質材料的堆疊中。舉例而言,這樣的處理常使用於例如對3D NAND(亦稱為垂直NAND、或V-NAND)結構進行加工的記憶體應用中。隨著半導體工業的發展以及裝置尺寸逐漸縮小,越來越難以均勻的方法進行此特徵部的蝕刻,尤其是對於具有寬度窄及/或深度深的高深寬比柱體。
本文所提供的先前技術係為了大致上呈現本揭露的內容。目前列名發明人的工作成果、至此先前技術中所描述的範圍、以及申請時可能不適格作為先前技術的實施態樣,均不明示或暗示地承認為對抗本揭露的先前技術。
本文的某些實施例係涉及在包括介電質材料的堆疊中蝕刻特徵部的方法及設備。通常,係在進行基板上之3D NAND結構的加工時將該特徵部蝕刻至堆疊中。
在本文實施例的一實施態樣中,提供一種當進行3D NAND結構的加工時在包括介電質材料的堆疊中進行特徵部蝕刻的方法,該方法包括:將一基板接收在一反應腔室內的一基板支撐件上,該基板包括該堆疊以及在該堆疊頂部上進行圖案化的一遮罩層,其中該堆疊包括(a)矽氧化物與矽氮化物的複數交替層 、或是(b)矽氧化物與多晶矽的複數交替層;以及將該基板暴露至位於該反應腔室內的一電漿,從而在該基板上的該堆疊中進行該特徵部的蝕刻,其中該電漿係從包括WF6
、一或更多氟碳化物及/或氫氟碳化物、與一或更多氧化劑的一電漿產生氣體所產生,其中WF6
的流量係介於約0.1 – 10 sccm之間,其中該電漿為電容式耦合電漿,其中該基板係以介於約20 kHz與1.5 MHz之間的頻率、以及介於每基板約500W – 20kW之間的RF功率層級而進行偏壓,其中該WF6
、該氟碳化物及/或氫氟碳化物於蝕刻期間在該特徵部的複數側壁上形成基於鎢的聚合物膜,其中該基於鎢的聚合物膜在矽氧化物與矽氮化物的該等交替層之間、或在矽氧化物與多晶矽的該等交替層之間促進均勻的蝕刻速率,使得在蝕刻期間該特徵部的該等側壁不會變成具有缺口的。
在某些實施例中,在蝕刻期間,該WF6
可分解成複數含鎢片段及複數含氟片段,其中與該等含氟片段相比,該等含鎢片段在該特徵部的一頂部附近保持相對集中;而與該等含鎢片段相比,該等含氟片段更深入地滲透至該特徵部中。在一些這樣的實施例中,該基於鎢的聚合物膜沿著該特徵部的該等側壁具有非均勻的組成,使得與該特徵部之一底部附近的該基於鎢的聚合物膜相比,在該特徵部之該頂部附近的該基於鎢的聚合物膜具有較大比例的鎢。
在一些情況下,可在處理期間使用特定條件。舉例來說,該電漿可在介於約20 MHz與100 MHz的激發頻率、以及約6.3 kW或更少的RF功率下產生。在這些或其他情況下,該氧化劑可為O2
,且該O2
的流量可介於約20 – 150 sccm之間。在這些或其他情況下,該電漿產生氣體可更包括SF6
,且該SF6
的流量可介於約1 – 20 sccm之間。在這些或其他情況下,該電漿產生氣體可更包括Kr,且其中該Kr的流量可介於約30 – 120 sccm之間。在這些或其他情況下,該電漿產生氣體可更包括NF3
,且其中該NF3
的流量可約為30 sccm或更少。在這些或其他情況下,該氟碳化物或氫氟碳化物可包括C4
F8
、C3
F8
、C4
F6
、及CH2
F2
中的一或更多者,且其中該氟碳化物及氫氟碳化物的總流量可介於約30 – 240 sccm之間。在這些或其他情況下,當對於該基板進行蝕刻時,該基板支撐件可維持在介於約20 - 80°C的溫度下。在這些或其他情況下,當對於該基板進行蝕刻時,該反應腔室中的壓力可維持在介於約10 - 80 mTorr之間。在這些或其他情況下,可將該特徵部蝕刻進入矽氧化物與矽氮化物的該等交替層內。在這些或其他情況下,該WF6
的流量可介於該電漿產生氣體的總流量之約0.02%與10%之間。在這些或其他情況下,該WF6
的流量可介於該電漿產生氣體的總流量之約0.02%與1%之間。在這些或其他情況下,該WF6
的流量可介於該電漿產生氣體的總流量之約0.02%與0.5%之間。在這些或其他情況下,該基板可在介於約300 kHz與600 kHz之間的RF頻率下進行偏壓。舉例而言,該基板可在約400 kHz的RF頻率下進行偏壓。在這些或其他情況下,該基於鎢的聚合物膜可在矽氧化物的該等層上以一第一厚度形成,並在矽氮化物或多晶矽的該等層上以一第二厚度形成,該第一厚度與該第二厚度係不同的。
在所揭露實施例的另一實施態樣中,提供一種當進行基板上之3D NAND結構的加工時在包括介電質材料的堆疊中進行特徵部蝕刻的設備,該設備包括:一反應腔室,其中具有一基板支撐件;一電容式耦合電漿產生器;一入口,用於將材料導引至該反應腔室;一出口,用於將材料從該反應腔室移除;以及一控制器,配置以造成本文所述的任何方法。
舉例而言,在所揭露實施例的特定態樣中,提供一種當進行基板上之3D NAND結構的加工時在包括介電質材料的堆疊中進行特徵部蝕刻的設備,該設備包括:一反應腔室,其中具有一基板支撐件;一電容式耦合電漿產生器;一入口,用於將材料導引至該反應腔室;一出口,用於將材料從該反應腔室移除;以及一控制器,配置以造成:將該基板接收在該反應腔室內的該基板支撐件上,該基板包括該堆疊以及在該堆疊頂部進行圖案化的一遮罩層,其中該堆疊包括(a)矽氧化物與矽氮化物的複數交替層、或是(b)矽氧化物與多晶矽的複數交替層,將電漿從包括WF6
、一或更多氟碳化物及/或氫氟碳化物、與一或更多氧化劑的一電漿產生氣體產生,其中WF6
的流量係介於約0.1 – 10 sccm之間,將該基板以介於約20 kHz與1.5 MHz之間的頻率、以及介於約500W – 20kW之間的RF功率層級而進行偏壓,將該基板暴露至位於該反應腔室內的該電漿,從而在該基板上的該堆疊中進行該特徵部的蝕刻,其中該WF6
及該氟碳化物及/或氫氟碳化物於蝕刻期間在該特徵部的複數側壁上形成基於鎢的聚合物膜,其中該基於鎢的聚合物膜在矽氧化物與矽氮化物的該等交替層之間、或在矽氧化物與多晶矽的該等交替層之間促進均勻的蝕刻速率,使得在蝕刻期間該特徵部的該等側壁不會變成具有缺口的。
這些及其他特徵將參照相關圖式而描述於下。
圖1及圖2繪示出包括部分加工3D NAND結構的基板101,其中高深寬比特徵部102被蝕刻至包括第一材料104與第二材料105之交替層的堆疊103中。圖1顯示蝕刻前的結構,而圖2顯示蝕刻出高深寬比特徵部102後的結構。在一示例中,第一材料為矽氧化物而第二材料為矽氮化物。在其他示例中,第一材料為矽氧化物而第二材料為多晶矽。該等交替層形成材料對。為了清楚起見,圖1及圖2顯示僅蝕穿一些材料對的特徵部;然而,可理解的是蝕刻操作通常會蝕穿更多的材料對。在一些情況下,材料對的數量可至少約為20、至少約為30、至少約為40、至少約為60、或至少約為75。堆疊103中的各層可具有介於約20-50 nm的厚度,例如介於約30-40 nm。在堆疊103上方的為遮罩層106。將遮罩層106進行圖案化,以在高深寬比特徵部102的待蝕刻位置處具有開口。示例性的遮罩材料包括但不限於非晶形碳、多晶矽、及其他常見的遮罩材料。在進行蝕刻之前,遮罩層可介於約1-2.5 µm厚。蝕刻至堆疊103中的高深寬比特徵部102可具有介於約3-10 µm的深度,例如介於約5-10 µm。高深寬比特徵部102可具有介於約50-150 nm的寬度/直徑,例如介於約60-110 nm。在一些情況中,特徵部的寬度可約為100 nm或更少。相鄰特徵部之間的節距可介於約100-200 nm,例如介於約120-170 nm。
圖1中顯示的基板101係提供至蝕刻所用的半導體處理設備。適當的設備係描述於下。在將基板101導入處理設備後,在該處理設備中產生電漿並將該基板101暴露至該電漿。一段時間後,這種暴露至電漿使得蝕刻在基板101上未被遮罩層106所保護的區域中進行,從而形成如圖2所顯示的高深寬比特徵部102。儘管遮罩層106對於蝕刻化學品具有抗性,但通常在蝕刻處理期間會經歷一些腐蝕。因此,圖2中顯示的遮罩層106係比圖1中顯示的遮罩層106還來得薄。隨著將堆疊103進行蝕刻,鈍化層107會形成在高深寬比特徵部102的側壁上。鈍化層107係由堆疊103中的材料結合蝕刻化學品中的一或更多材料所形成的混合層。因此,鈍化層107的組成係依據上方形成鈍化層之層的組成而定。例如,在矽氧化物層的側壁上形成的部分鈍化層107通常將具有至少包括矽、氧、及碳的組成,而在矽氮化物層的側壁上形成的部分鈍化層107通常將具有至少包括矽、氮、及碳的組成。類似地,在多晶矽層的側壁上形成的部分鈍化層107通常將具有至少包括矽、及碳的組成。在許多情況下,鈍化層為氟碳化物膜,其可為聚合的。
儘管圖2顯示出鈍化層107係相對保形且均勻沉積的,但仍可能不會如此。在一些情況下,鈍化層107可集中於高深寬比特徵部102的頂部附近,而在該特徵部的底部附近具有少量或沒有鈍化層107。在一些情況下,鈍化層107可在第一材料104的層與第二材料105的層之間不均勻地形成,其將進一步描述於下。
如圖2所顯示,當對複數交替層的堆疊進行蝕刻時可能衍生的一個問題為兩種不同層之間的蝕刻速率不均。通常,矽氧化物材料將會比矽氮化物、或多晶矽材料進行較快的垂直蝕刻。氧化物材料中的這種高垂直蝕刻速率造成氧化物層的水平蝕刻相對較少。相反地,氮化物層進行較慢的垂直蝕刻,而較大程度地進行水平蝕刻。此蝕刻速率不匹配的結果為,矽氮化物材料(或多晶矽材料)的側壁可能會形成過度蝕刻的區域,從而造成具有缺口的側壁。在圖2的示例中,第一材料104(例如,矽氧化物)的層進行水平蝕刻的程度小於第二材料105(例如,矽氮化物、或多晶矽)的層。隨著時間,這種蝕刻不均的結果為具有缺口的側壁,如圖2中所顯示。這種缺口並非係期望的。雖然未顯示於圖2中,但該缺口可能會造成大量的離子散射,而可導致大型彎曲(例如,其中特徵部的中間部分係比特徵部的頂部被過度蝕刻)的形成。該缺口亦可能對堆疊中材料的介電性質造成有害的影響。
雖然圖2將堆疊103中的各層顯示為具有垂直側壁,但並非總是如此。在各種實行例中,被過度水平蝕刻的材料層(例如,氧化物 – 氮化物堆疊中的矽氮化物、或氧化物 – 多晶矽堆疊中的多晶矽)係在該層的頂端部分附近被最明顯地過度蝕刻,從而在另一材料層正下方形成底切。被過度蝕刻的層之底端部分可被較小程度地過度蝕刻、或它們可絲毫不被過度蝕刻。因此,被過度蝕刻的層之側壁可為傾斜、彎曲、或除此之外的非垂直。
不希望受理論或作用機制所束縛,據信側壁缺口可能是由於在堆疊103中的不同材料上不均勻形成鈍化層107所造成的。舉例而言,與第二材料105(例如,矽氮化物、或多晶矽)層的側壁相比,鈍化層107可在第一材料104(例如,矽氧化物)層的側壁上以較大的厚度形成。較厚的鈍化層107提供對於橫向蝕刻的較大保護,也因此與其上具有較薄鈍化層107的第二材料層相比,第一材料層係較小程度地進行橫向蝕刻。
替代地或另外地,側壁缺口可能是由兩不同材料的蝕刻速率不均所引起。在一些情況下,這可能會造成轉角的形成,尤其是在介於以第一速率進行蝕刻的上方層與以不同速率進行蝕刻的下方層之間的交點處。這些轉角會暴露於大量的離子轟擊,而可能造成底切的形成,特別是在被過度蝕刻的層之頂部區域處。
側壁缺口亦可能是由兩種不同類型的層之間的應力差所造成。無論是何種原因,顯然該側壁缺口是會發生的。
已開發某些技術以減少側壁缺口。通常,這些技術包括對蝕刻化學品的組成進行調整。更具體而言,已透過將蝕刻基板的電漿中的含氮物種、含氧物種、含碳物種、以及含氟物種之比例進行控制以調整蝕刻化學品。然而,這些技術通常會引入與蝕刻特徵部之輪廓有關的取捨。舉例來說,這樣的技術可能會造成彎曲(例如,其中特徵部的中間部分係比特徵部的頂部進行過度蝕刻)的形成、減低的選擇性、增多的封蓋(capping)、或減低的蝕刻速率。所有的這些結果係不期望的。
已發現到在蝕刻化學品中包括六氟化鎢(WF6
)會消除或大幅減少側壁缺口,而不會導入與彎曲度、選擇性、封蓋、或蝕刻速率有關的取捨。結果為蝕刻特徵部上的側壁更加平滑。此結果是高度期望的。
不希望受理論或作用機制所束縛,據信WF6
可在第一材料(例如,矽氧化物)與第二材料(例如,矽氮化物、或多晶矽)之間造成更均等的垂直及/或水平蝕刻速率。例如,WF6
可降低第一材料的垂直蝕刻速率(例如,從而增加第一材料的水平蝕刻速率)、及/或增加第二材料的垂直蝕刻速率(例如,從而降低第二材料的水平蝕刻速率)。替代地或另外地,WF6
可降低鈍化層在第一材料(例如,矽氧化物)的側壁上的形成速率、及/或增加鈍化層在第二材料(例如,矽氮化物、或多晶矽)的側壁上的形成速率。替代地或另外地,WF6
可抵抗兩不同種類的層之間的膜應力或其他性質之差異。
由於電漿中過量的F*,WF6
可在第一與第二材料之間造成更均勻的蝕刻速率。替代地或另外地,WF6
可產生基於鎢的(例如,在一些情況下係基於鎢氧化物)側壁聚合物膜,其類似於圖2中的鈍化層107。基於鎢的側壁聚合物膜可平滑地沉積在各種層的側壁上,從而防止任何缺口形成。
WF6
常用於沉積基於鎢的膜。然而,WF6
並不常用於作為蝕刻化學品的一部分。在關於將WF6
添加至蝕刻化學品中所觀察到的側壁缺口改善係意料之外的。
圖3繪示圖1的基板101經過根據本文實施例的蝕刻處理後。在此情況下,蝕刻化學品包括WF6
。因此,第一材料104及第二材料105係以均勻的速率進行蝕刻,且所得的側壁係平滑的。鈍化層107係在圖3中顯示為保形且均勻的。然而,並非總是如此。鈍化層107可具有不均一的厚度及/或組成。舉例來說,其可在特徵部的頂部附近相對較厚,而在特徵部的底部附近相對較薄或不存在(或反之亦然)。在一種情況下,鈍化層107的組成可在特徵部的頂部附近具有相對較多的鎢,而在特徵部的底部附近則具有相對較少的鎢(或反之亦然)。在這些或其他情況下,鈍化層107的組成可在特徵部的頂部處具有相對較少的碳,而在特徵部的底部處則具有相對較多的碳(或反之亦然)。在特定的實施例中,鈍化層107可包括兩鈍化層,其中一者係基於鎢的,而另一者係基於碳的。該兩鈍化層可彼此重疊(例如,作為分離的層、或作為混合的層)、及/或它們可形成在特徵部內的不同垂直位置處(例如,比起基於碳的鈍化層而言,基於鎢的鈍化層更接近特徵部的頂部、或特徵部的底部)。如在上述關於圖2中所述,鈍化層107的組成亦可依據上方形成鈍化層之層的組成而定。
在一特定實施例中,與特徵部的底部相比,鈍化層中的鎢可朝著特徵部的頂部集中。換言之,大部分來自WF6
的鎢係留在特徵部的頂部附近。在一些情況下,這可有助於保存遮罩層。特徵部頂部附近的鎢濃度可為鎢與含鎢物種之高黏附係數的結果。當這些高黏附係數物種接觸側壁時,它們較易於「黏附」而不是彈開以更往下行進至特徵部中。來自WF6
的氟具有低得多的黏附係數,並且能更容易地滲透至特徵部的底部而有助於提高蝕刻速率。這兩個因素(例如,留在特徵部頂部附近的含鎢物種、以及行進至特徵部的底部以進一步對堆疊進行蝕刻的含氟物種)均確保將蝕刻選擇性維持在期望的高度。
圖4繪示出對於根據本文中各種實施例而在包含介電質材料的堆疊中蝕刻特徵部之方法進行描述的流程圖。該方法開始於操作401,其中將基板提供至反應腔室。該基板例如可為針對圖1所述的基板。接著,在操作403處,從電漿產生氣體產生電漿。該電漿產生氣體至少包括WF6
。該電漿產生氣體亦包括適合用於對堆疊中的材料進行蝕刻的蝕刻化學品。在各種示例中,蝕刻化學品例如包括一或更多含氧物種、一或更多含碳物種、以及一或更多含氟物種。常用於蝕刻化學品中的示例性材料包括但不限於氟碳化物及氫氟碳化物(例如,C3
F8
、C4
F8
、C4
F6
、CH2
F2
、CH3
F、CHF3
、C5
F8
、C6
F6
等)、氧化劑(例如O2
、O3
、CO、CO2
、COS等)、以及NF3
。亦可在該電漿產生氣體中提供惰性物種。
在電漿產生氣體中WF6
的流量可至少約為0.1 sccm、或至少約為0.2 sccm、或至少約為0.5 sccm、或至少約為1 sccm。在這些或其他情況下,WF6
的流量可約為20 sccm或更少,例如約10 sccm或更少、或約5 sccm或更少、或約2 sccm或更少、或約1 sccm或更少、或約0.5 sccm或更少。在特定實施例中,WF6
的流量可介於約0.1-10 sccm之間。電漿產生氣體的整體流量可至少約為1 sccm、至少約為10 sccm、至少約為50 sccm、或至少約為80 sccm。在這些或其他情況下,電漿產生氣體的整體流量可約為600 sccm或更少、或約500 sccm或更少、或約300 sccm或更少、或約200 sccm或更少、或約100 sccm或更少、或約50 sccm或更少。在一些情況下,可將一或更多氟碳化物源進行混合(在輸送至反應腔室之前、或之後),以例如提供所需比例的碳與氟。在一些示例中,C4
F8
、及/或C3
F8
、及/或C4
F6
的流量可介於約20-120 sccm之間。在這些或其他示例中,CH2
F2
的流量可介於約10-120 sccm之間。在各種實施例中,氟碳化物與氫氟碳化物的總流量可介於約30-240 sccm之間。在這些或其他示例中,NF3
的流量可介於約0-30 sccm之間。在這些或其他示例中,O2
的流量可介於約20-150 sccm之間。在這些或其他示例中,SF6
的流量可介於約1-20 sccm之間。在這些或其他示例中,Kr的流量可介於約30-120 sccm之間。在各種實施例中,WF6
可代表電漿產生氣體之體積流量的至少約0.02%、或至少約0.05%、或至少約0.1%、或至少約0.5%、或至少約1%、或至少約3%。在這些或其他情況下,WF6
可代表電漿產生氣體之體積流量的約10%或更少、或約5%或更少、或約1%或更少、或約0.5%或更少。
在各種情況下,可使用下列條件以產生電漿。該電漿可為電容式耦合電漿。可在介於約13-169 MHz之間的激發頻率(例如介於約20-100 MHz之間(例如,在特定情況下為60 MHz))、以及在介於每300 mm基板約0瓦至6.3 kW之間的功率層級來產生電漿。在各種情況下,用於產生電漿的功率層級可特別高,例如每300 mm基板約5 kW或更高、或約6 kW或更高。可將相對高的偏壓施加至基板,以例如促進高的垂直蝕刻速率。可在頻率介於約20 kHz與1.5 MHz之間、或介於約200 kHz與1.5 MHz之間、或介於約300 kHz與600 kHz之間(例如,在特定情況下為約400 kHz),以及功率層級介於每300 mm基板約500 W與20 kW之間、或介於每300 mm基板約2-10 kW之間以將偏壓施加至基板。在特定實施例中,係在400 kHz、以及介於約500 W與20 kW之間的功率層級將基板偏壓。反應腔室內的壓力可至少約為10 mTorr、或至少約30 mTorr。在這些或其他情況下,反應腔室內的壓力可約為500 mTorr或更少,例如100 mTorr或更少、或約80 mTorr或更少、或約30 mTorr或更少。在一些情況下,可在蝕刻期間維持相對低的壓力(例如,10-80 mTorr),但對於清潔操作則增加至較高壓力(例如,100-500 mTorr、或300-500 mTorr、或400-500 mTorr)以將反應腔室的內壁進行清潔。基板支撐件(基板係提供於上)可維持在介於約-80°C與130°C之間的溫度(例如,透過加熱、及/或冷卻)。在一些情況下,基板支撐件係維持在至少約-80°C、或至少約-50°C、或至少約-20°C、或至少約0°C、或至少約20°C、或至少約50°C、或至少約70°C的溫度。在這些或其他情況下,基板支撐件可維持在約130°C或更低、或約120°C或更低、或約100°C或更低、或約80°C或更低、或約50°C或更低、或約20°C或更低、或約0°C或更低、或約-20°C或更低、或約-50°C或更低的溫度。在特定情況下,基板支撐件可維持在介於約20-80°C之間的溫度。這些溫度可與當基板暴露至電漿時基板支撐件的受控溫度有關。
在一段時間後,特徵部開始在堆疊中形成。在特徵部到達其如圖3所顯示的最終蝕刻深度後,在操作405中係將基板從反應腔室移除。與習知的方法相比,關於圖4中所述的方法能夠形成具有相對少(或不具)缺口的深特徵部。當以適當流量及適當電漿條件下提供電漿產生氣體時,在電漿產生氣體中包括WF6
會大幅減低、或消除側壁缺口。有利的是,此側壁缺口的減少不會導入特徵部彎曲度、選擇性、封蓋、或蝕刻速率方面的取捨。設備
本文所述之方法可由任何合適的設備來執行。合適的設備包括用於完成處理操作的硬體、以及具有指令的系統控制器以用於根據本實施例而對處理操作進行控制。舉例而言,在一些實施例中,該硬體可包括一或更多被包括在處理工具內的處理站。
圖5A-5C繪示可調整間隙的電容式耦合侷限RF電漿反應器500的實施例,其可用於執行本文所述之蝕刻操作。如圖所示,真空腔室502包括圍繞著內部空間的腔室殼504,該內部空間容納下電極506。在腔室502的上部中,上電極508係與下電極506垂直地分隔開。上與下電極508、506的平面係實質上平行的,並且正交於該等電極之間的垂直方向。較佳地,上與下電極508、506係圓形的並且對於一垂直軸為共軸的。上電極508的下表面係面對著下電極506的上表面。被分隔開且相面對的電極表面在其之間界定出可調整間隙510。在操作期間,下電極506係由RF電源(匹配)520所供應RF功率。RF功率係透過RF供應導管522、RF條帶524、及RF功率構件526而供應至下電極506。接地遮屏536可圍繞著RF功率構件526以向下電極506提供更均勻的RF場。如共同擁有的美國專利第7,732,728號中所述(其所有內容在此以參照的方法引入),將晶圓插入通過晶圓通口582並被支撐在下電極506上方的間隙510中以進行處理,將處理氣體供應至間隙510並且透過RF功率而激發成電漿狀態。該上電極508可為接電或接地的。
在圖5A-5C所顯示的實施例中,下電極506係被支撐在下電極支撐板516上。位於下電極506與下電極支撐板516之間的絕緣環514使得下電極506與下電極支撐板516絕緣。
RF偏壓殼530將下電極506支撐在RF偏壓殼盤532上。盤532係藉由將RF偏壓殼530的臂534通過腔室壁板518中的開口而連接至導管支撐板538。在一較佳實施例中,RF偏壓殼盤532及RF偏壓殼臂534係共同形成為一組件,然而臂534及盤532亦可為以螺栓拴住、或結合在一起的兩個分離組件。
RF偏壓殼臂534包括一或更多中空通道,用於使RF功率以及設施,像是氣體冷卻劑、液體冷卻劑、RF能量、用於升降銷控制的電纜、電性監控及致動信號,在下電極506背側上之空間處通過而從真空腔室502外側至真空腔室502內側。RF供應導管522係與RF偏壓殼臂534絕緣,該RF偏壓殼臂534為RF功率提供至RF電源520的返回路徑。設施導管540為設施組件提供通道。該設施組件的更多細節係描述於美國專利第5,948,704號、及第7,732,728號中,且為了敘述的簡潔性而未顯示於此。間隙510較佳地係由限制環部件或護罩(未顯示)所圍繞,其細節可於共同擁有且已公開的美國專利第7,740,736號中找到,並在此以參照的方法引入。真空腔室502的內部係透過真空門580而連接至真空幫浦以維持在低壓。
導管支撐板538係附接到致動機構542。致動機構的細節係描述於共同擁有的美國專利第7,732,728號(於上引入本文中)中。致動機構542(例如,伺服機械馬達、步進馬達等)例如係透過像是滾珠螺桿的螺旋齒輪546、以及使滾珠螺桿轉動的馬達而附接至垂直線性軸承544。在調整間隙510尺寸的操作期間,致動機構542係沿著垂直線性軸承544行進。圖5A繪示當致動機構542位於線性軸承544上的高位置處而造成小間隙510a時的配置。圖5B繪示當致動機構542位於線性軸承544上的中間位置處時的配置。如圖所示,下電極506、RF偏壓殼530、導管支撐板538、RF電源520均相對於腔室殼504與上電極508以往下移動,而造成中等尺寸的間隙510b。
圖5C繪示當致動機構542位於線性軸承上的低位置處時的大間隙510c。較佳地,在間隙調整期間,上與下電極508、506係保持共軸,且越過該間隙的上與下電極之相面對表面係保持平行。
此實施例允許在多步驟的處理配方(BARC、HARC、及STRIP等)期間,位於CCP腔室502之下與上電極506、508之間的間隙510能夠進行調整,以例如在整個大直徑基板(例如300 mm的晶圓、或平板顯示器)上保持均勻的蝕刻。尤其,此腔室涉及機械配置,其允許在下與上電極506、508之間提供可調整間隙所需之線性運動。
圖5A繪示側向偏斜的伸縮軟管550,其在近端處密封至導管支撐板538,並在遠端處密封至腔室壁板518的階梯狀凸緣528。階梯狀凸緣的內徑在腔室壁板518中界定出開口512,其中RF偏壓殼臂534係穿過該開口。伸縮軟管550的遠端係被夾持圈552所夾持。
側向偏斜的該伸縮軟管550在提供真空密封的同時,允許RF偏壓殼530、導管支撐板538、以及致動機構542的垂直移動。RF偏壓殼530、導管支撐板538、以及致動機構542可被稱為懸臂組件。較佳地,RF電源520係與懸臂組件一起移動並可附接至導管支撐板538。圖5B顯示當懸臂組件位於中間位置處時伸縮軟管550位於中立位置中。圖5C顯示當懸臂組件位於低位置處時伸縮軟管550會側向偏斜。
迷宮式密封件548在伸縮軟管550與電漿處理腔室殼504的內部之間提供微粒障壁。固定式遮屏556係不可移動地附接至腔室殼504之內側內壁之腔室壁板518處,以提供迷宮式溝槽560(狹槽),其中可移動遮屏板558係在迷宮式溝槽560內垂直移動以容納懸臂組件的垂直移動。對於所有下電極506的垂直位置處,可移動遮屏板558的外側部分均保持在狹槽內。
在所顯示的實施例中,迷宮式密封件548包括固定式遮屏556,該固定式遮屏556係在腔室壁板518中的開口512周圍處附接至腔室壁板518的內表面,以界定出迷宮式溝槽560。可移動遮屏板558係從RF偏壓殼臂534徑向延伸及附接,其中臂534穿過腔室壁板518中的開口512。可移動遮屏板558延伸進入迷宮式溝槽560中,同時與固定式遮屏556以第一間隙相隔開,並與腔室壁板518的內表面以第二間隙相隔開,以允許懸臂組件進行垂直移動。迷宮式密封件548阻擋從伸縮軟管550剝落的微粒遷移進入真空腔室內部505,並阻擋來自處理氣體電漿的自由基遷移至伸縮軟管550,其中自由基可在伸縮軟管550形成後續剝落的沉積物。
圖5A顯示當懸臂組件位於高位置(小間隙510a)內時,可移動遮屏板558位於RF偏壓殼臂534上方的迷宮式溝槽560中之較高位置處。圖5C顯示當懸臂組件位於低位置(大間隙510c)內時,可移動遮屏板558位於RF偏壓殼臂534上方的迷宮式溝槽560中之較低位置處。圖5B顯示當懸臂組件位於中間位置(中等間隙510b)內時,可移動遮屏板558位於迷宮式溝槽560內的中立、或中間位置中。儘管迷宮式密封件548係顯示為對稱於RF偏壓殼臂534,但在其他實施例中迷宮式密封件548可對於RF偏壓殼臂534為不對稱的。
圖6繪示半導體處理群集架構,其具有與真空傳輸模組638(VTM)相互連接的各種模組。用以在複數儲存設施及處理模組之間「傳輸」基板的傳輸模組配置,可將其稱為「群集工具架構」系統。氣室630,亦稱之為傳送室(loadlock)或傳輸模組,係顯示在具有四個處理模組620a – 620d的VTM 638中,其中可獨立對處理模組進行優化以執行各種加工處理。舉例來說,可將處理模組620a – 620d實施以執行基板蝕刻、沉積、離子植入、基板清潔、濺鍍、及/或其他半導體處理、以及雷射計量、及其他缺陷檢測與缺陷識別方法。可將一或更多處理模組(620a – 620d的任何一者)如本文中所揭露的進行實施,亦即,用於將凹陷特徵部蝕刻至基板中。氣室630與處理模組620a – 620d可被稱為「站」。各站具有將該站連接至VTM 638的維面(facet)636。在維面的內部,感測器1-18係用於當基板626在各自的站之間移動時對基板626的通過進行偵測。
機器人622將基板在站之間傳輸。在一實行例中,機器人可具有一個臂,而在另一實行例中,機器人可具有兩個臂,其中各臂具有端接器624以拾取欲傳輸的基板。位在大氣傳輸模組(ATM)640中的前端機器人632可用於將基板從裝載端口模組(LPM)642中的晶舟、或前開式晶圓傳送盒(FOUP)634傳輸至氣室630。處理模組620a – 620d內部的模組中心628可為用於放置基板的一個位置。ATM 640中的對準器644可用於將基板進行對準。
在一示例性處理方法中,係將基板放置在LPM 642中FOUP 634的其中一者中。前端機器人632將基板從FOUP 634傳輸至對準器644,其允許基板626在被蝕刻、或在上方進行沉積、或除此之外的處理之前被適當地置於中心。在經過對準後,藉由前端機器人632將基板移動至氣室630中。由於氣室模組具有將ATM與VTM之間的環境相匹配的能力,因此基板能夠在兩種壓力環境之間進行移動而不會受損。基板係透過機器人622而從氣室模組630移動通過VTM 638並進入處理模組620a – 620d的其中一者中,例如處理模組620a。為了達成這樣的基板移動,機器人622在其各臂上使用端接器624。在處理模組620a中,基板進行如所述的蝕刻。接著,機器人622將基板移出處理模組620a至下一個期望的位置。
應當注意的是,控制基板移動的電腦可位於群集架構的本地、或可位於製造樓層中群集架構的外部、或位於遠端位置中並透過網路而連接至群集架構。
在一些實行例中,控制器為系統的一部份,該系統可為上述示例的一部分。這樣的系統可包括半導體處理設備,該半導體處理設備包括一或更多處理工具、一或更多腔室、用於處理的一或更多平台、及/或特定處理組件(晶圓台座、氣流系統等)。這些系統可與電子元件進行整合,以在半導體晶圓、或基板的處理之前、期間、與之後控制它們的操作。該電子元件可被稱為「控制器」,其可控制一或更多系統的各種組件或子部件。取決於處理需求、及/或系統類型,可將控制器進行編程以控制本文所揭露的任何處理,包括處理氣體的運輸、溫度設定(例如,加熱、及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流量設定、流體運輸設定、位置及操作設定、對於一工具、及其他傳輸工具、及/或連接至或與特定系統相互連接的傳送室之晶圓傳輸進出。
廣義來說,控制器可定義成具有各種積體電路、邏輯、記憶體、及/或軟體的電子元件,以接收指令、發送指令、控制操作、啟動清除操作、啟動端點測量等。所述積體電路可包括以韌體形式儲存程式指令的晶片、數位訊號處理器(DSP)、定義為特殊應用積體電路(ASIC)的晶片、及/或執行程式指令(例如,軟體)的一或更多微處理器或微控制器。程式指令可係以各種獨立設定(或程式檔案)形式而傳達至控制器的指令,以定義出用於在半導體基板上、或針對半導體基板、或對系統執行特定處理的操作參數。在一些實施例中,操作參數可係為由製程工程師所定義之配方的一部分,以在將基板之一或更多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶粒進行加工的期間完成一或更多的處理步驟。
在一些實行例中,控制器可係為電腦的一部分、或耦接至電腦,所述電腦係整合並耦接至所述系統、或係以其他辦法而網路連接至所述系統、或是其組合。例如,控制器可位於「雲端」、或FAB主電腦系統的全部、或一部分,而可允許對於基板處理的遠端存取。所述電腦可使得對於系統的遠端存取能夠監控加工操作的當前進程、檢查過去加工操作的歷史、檢查來自複數加工操作的趨勢或性能度量、變更當前處理的參數、設定當前處理之後的處理步驟、或是開始新的處理。在一些示例中,遠端電腦(例如,伺服器)可透過網路向系統提供處理配方,其中該網路可包括區域網路、或網際網路。遠端電腦可包括使用者介面,而能夠對參數和/或設定進行輸入或編程,所述參數和/或設定則接著從遠端電腦傳達至系統。在一些示例中,控制器接收數據形式的指令,所述指令係在一或更多操作期間用於待執行之各處理步驟的指定參數。應當理解的是,所述參數可特定於待執行的處理類型、以及控制器所配置以連接或控制的工具類型。因此,如上所述,控制器可例如藉由包括一或更多離散控制器而進行分佈,所述離散控制器係彼此以網路連接且朝共同目的(例如本文所述的處理與控制)而運作。為此目的所分佈的控制器示例將係位於腔室上的一或更多積體電路,其與遠端設置(例如,位於平台層或作為遠端電腦的一部分)、且結合以控制腔室上之處理的一或更多積體電路連通。
不具限制地,示例性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉 – 清洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、晶邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組、或可有關於或使用於半導體晶圓之加工及/或製造中的其他半導體處理系統。
如上所述,取決於工具所待執行的一或更多處理步驟,控制器可連通至一或更多其他工具電路或模組、其他工具組件、群集式工具、其他工具介面、相鄰工具、鄰近工具、遍布於工廠的工具、主電腦、另一控制器、或材料輸送中所使用的工具,而將基板的容器帶進及帶出半導體製造工廠的工具位置、和/或裝載通口。額外的實施例
上述的各種硬體及方法實施例可與例如用於對半導體裝置、顯示器、LED、光電面板等進行加工或製造的微影圖案化工具、或處理結合使用。通常,儘管並非必須的,但這樣的工具/處理將在公共加工設施中使用或實行。
膜的微影圖案化通常包括下列的一些或所有步驟,各步驟係利用許多可行的工具來啟動:(1)使用旋塗(spin-on)或噴塗(spray-on)工具將光阻施加在工件(例如,其上方形成有矽氮化物膜的基板)上;(2)使用加熱板、或爐、或其他適合的固化工具將光阻固化;(3)利用例如晶圓步進器的工具將光阻暴露至可見光、或紫外線、或X射線光;(4)使用例如濕式工作台、或噴霧顯影劑的工具將光阻顯影以選擇性地移除光阻並藉此將其圖案化;(5)透過使用乾式、或電漿輔助蝕刻工具將光阻圖案轉印至下方的膜或工件;以及(6)使用例如RF、或微波電漿光阻剝除器以將光阻移除。在一些實施例中,可在施加光阻之前將可灰化硬遮罩層(例如,非晶形碳層)及另一合適的硬遮罩(例如,抗反射層)進行沉積。
應當理解的是,本文所述之配置及/或方法本質上為示例性的,且因為多種變化是可行的,因此這些特定實施例或示例不應被視為限制性的。本文所述的特定程序或方法可代表任何數量之處理策略中的一或更多者。因此,繪示出的各種動作可照著所示的順序、以其他順序、並行地、或在一些情況下被省略而執行。同樣地,可改變上述處理的順序。某些參考文獻已透過引用的方式引入本文中。應當理解,在這些參考文獻中所做的任何拋棄(disclaimer)或放棄(disavowal)並不需適用於本文所述的實施例。類似地,在本文的實施例中可省略在這些參考文獻中描述為必要的任何特徵。
在本申請中,術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」、及「部分加工之積體電路」能夠互換使用。本領域中具有通常知識者將理解到:術語「部分加工之積體電路」可係指在矽晶圓上進行積體電路加工的許多階段中之任一者期間的矽晶圓。在半導體裝置產業中使用的晶圓、或基板通常具有200 mm、或300 mm、或450 mm的直徑。上方的實施方式係假設實施例係在晶圓上實施。然而,本發明不限於此。工件可為各種形狀、尺寸、及材料。除了半導體晶圓之外,其他有利於本發明的工件包括各種製品,例如印刷電路板、磁性記錄媒介、磁性記錄感測器、鏡體、光學元件、微機械裝置等。除非對於特定參數有另外定義,否則本文中所使用的術語「大約」、及「大致上」係意旨表示相關數值的±10%。
在上方敘述中,許多具體細節係闡述以提供對本揭露的透徹理解。所揭露的實施例可以在不具有某些或所有這些具體細節的情況下實施。在其他情況下,並未詳細描述習知的處理步驟和/或結構,以免不必要地模糊本揭露。儘管結合特定實施例以對所揭露的實施例進行描述,但應當理解的是,這並非意旨對所揭露的實施例進行限制。本揭露的標的包括本文所揭露的各種處理、系統、及配置、及其他特徵、功能、動作、及/或性質的所有新穎與非顯而易見的組合與子組合,及其任何與所有等同物。
1~18:感測器
101:基板
102:高深寬比特徵部
103:堆疊
104:第一材料
105:第二材料
106:遮罩層
107:鈍化層
401, 403, 405:操作
500:可調整間隙的電容式耦合侷限RF電漿反應器
502:腔室
504:腔室殼
505:真空腔室內部
506:下電極
508:上電極
510:間隙
510a:小間隙
510b:中等間隙
510c:大間隙
512:開口
514:絕緣環
516:下電極支撐板
518:腔室壁板
520:RF電源
522:RF供應導管
524:RF條帶
526:RF功率構件
528:階梯狀凸緣
530:RF偏壓殼
532:RF偏壓殼盤
534:RF偏壓殼臂
536:接地遮屏
538:導管支撐板
540:設施導管
542:致動機構
544:線性軸承
546:螺旋齒輪
548:迷宮式密封件
550:伸縮軟管
552:夾持圈
556:固定式遮屏
558:可移動遮屏板
560:迷宮式溝槽
580:真空門
582:晶圓通口
620a, 620b, 620c, 620d:處理模組
622:機器人
624:端接器
626:基板
628:模組中心
630:氣室
632:前端機器人
634:前開式晶圓傳送盒(FOUP)
636:維面
638:真空傳輸模組(VTM)
640:大氣傳輸模組(ATM)
642:裝載端口模組(LPM)
644:對準器
圖1顯示在其上方具有交替材料之堆疊的基板。
圖2顯示圖1的基板經過蝕刻處理後而造成實質的側壁缺口。
圖3顯示圖1的基板經過根據本文實施例的蝕刻處理後。
圖4為描述根據本文中各種實施例之蝕刻方法的流程圖。
圖5A-5C繪示根據某些實施例中可用於執行本文所述之蝕刻處理的反應腔室。
101:基板
102:高深寬比特徵部
103:堆疊
104:第一材料
105:第二材料
106:遮罩層
107:鈍化層
Claims (19)
- 一種當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,該堆疊包括介電質材料,該方法包括: 將一基板接收在一反應腔室內的一基板支撐件上,該基板包括該堆疊以及在該堆疊的頂部上被圖案化的一遮罩層,其中該堆疊包括(a)矽氧化物與矽氮化物的複數交替層、或是(b)矽氧化物與多晶矽的複數交替層;以及 將該基板暴露至位於該反應腔室內的一電漿,從而在該基板上的該堆疊中進行該特徵部的蝕刻, 其中該電漿係從包括WF6 、一或更多氟碳化物及/或氫氟碳化物、與一或更多氧化劑的一電漿產生氣體所產生,其中WF6 的流量係介於約0.1 – 10 sccm之間, 其中該電漿為電容式耦合電漿, 其中該基板係以介於約20 kHz與1.5 MHz之間的頻率、以及介於每基板約500W – 20kW之間的RF功率層級而進行偏壓, 其中該WF6 及該氟碳化物及/或氫氟碳化物於蝕刻期間在該特徵部的複數側壁上形成基於鎢的聚合物膜,其中該基於鎢的聚合物膜在矽氧化物與矽氮化物的該等交替層之間、或在矽氧化物與多晶矽的該等交替層之間促進均勻的蝕刻速率,使得在蝕刻期間該特徵部的該等側壁不會變成具有缺口的。
- 如請求項1所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中在蝕刻期間,該WF6 分解成複數含鎢片段及複數含氟片段,其中與該等含氟片段相比,該等含鎢片段在該特徵部的頂部附近保持相對集中且與該等含鎢片段相比,該等含氟片段更深入地滲透至該特徵部中。
- 如請求項2所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該基於鎢的聚合物膜沿著該特徵部的該等側壁具有非均勻的組成,使得與該特徵部之底部附近的該基於鎢的聚合物膜相比,在該特徵部之該頂部附近的該基於鎢的聚合物膜具有較大比例的鎢。
- 如請求項1所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該電漿係在介於約20 MHz與100 MHz之間的激發頻率、以及約6.3 kW或更少的RF功率下產生。
- 如請求項4所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該氧化劑為O2 ,且其中該O2 的流量係介於約20 – 150 sccm之間。
- 如請求項5所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該電漿產生氣體更包括SF6 ,且其中該SF6 的流量係介於約1 – 20 sccm之間。
- 如請求項6所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該電漿產生氣體更包括Kr,且其中該Kr的流量係介於約30 – 120 sccm之間。
- 如請求項7所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該電漿產生氣體更包括NF3 ,且其中該NF3 的流量係約為30 sccm或更少。
- 如請求項8所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該氟碳化物或氫氟碳化物包括C4 F8 、C3 F8 、C4 F6 、及CH2 F2 中的一或更多者,且其中該氟碳化物及氫氟碳化物的總流量係介於約30 – 240 sccm之間。
- 如請求項9所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中當對於該基板進行蝕刻時,該基板支撐件係維持在介於約20 - 80°C之間的溫度。
- 如請求項10所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中當對於該基板進行蝕刻時,該反應腔室中的壓力係維持在介於約10 - 80 mTorr之間。
- 如請求項11所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中係將該特徵部蝕刻進入矽氧化物與矽氮化物的該等交替層內。
- 如請求項11所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該WF6 的流量係介於該電漿產生氣體的總流量之約0.02%與10%之間。
- 如請求項13所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該WF6 的流量係介於該電漿產生氣體的該總流量之約0.02%與1%之間。
- 如請求項14所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該WF6 的流量係介於該電漿產生氣體的該總流量之約0.02%與0.5%之間。
- 如請求項1所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該基板係在介於約300 kHz與600 kHz之間的RF頻率下進行偏壓。
- 如請求項16所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該基板係在約400 kHz的RF頻率下進行偏壓。
- 如請求項1至17中任一項所述之當進行3D NAND結構的加工時在堆疊中進行特徵部蝕刻的方法,其中該基於鎢的聚合物膜係在矽氧化物的該等層上以第一厚度形成,並在矽氮化物或多晶矽的該等層上以第二厚度形成,該第一厚度與該第二厚度係不同的。
- 一種當進行基板上之3D NAND結構的加工時在堆疊中進行特徵部蝕刻的設備,該堆疊包括介電質材料,該設備包括: 一反應腔室,其中具有一基板支撐件; 一電容式耦合電漿產生器; 一入口,用於將材料導引至該反應腔室; 一出口,用於將材料從該反應腔室移除;以及 一控制器,配置以造成: 將該基板接收在該反應腔室內的該基板支撐件上,該基板包括該堆疊以及在該堆疊的頂部上被圖案化的一遮罩層,其中該堆疊包括(a)矽氧化物與矽氮化物的複數交替層、或是(b)矽氧化物與多晶矽的複數交替層, 將電漿從包括WF6 、一或更多氟碳化物及/或氫氟碳化物、與一或更多氧化劑的一電漿產生氣體產生,其中WF6 的流量係介於約0.1 – 10 sccm之間, 將該基板在介於約20 kHz與1.5 MHz之間的頻率、以及介於約500W – 20kW之間的RF功率層級下進行偏壓, 將該基板暴露至位於該反應腔室內的該電漿,從而在該基板上的該堆疊中進行該特徵部的蝕刻, 其中該WF6 及該氟碳化物及/或氫氟碳化物於蝕刻期間在該特徵部的複數側壁上形成基於鎢的聚合物膜,其中該基於鎢的聚合物膜在矽氧化物與矽氮化物的該等交替層之間、或在矽氧化物與多晶矽的該等交替層之間促進均勻的蝕刻速率,使得在蝕刻期間該特徵部的該等側壁不會變成具有缺口的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109106744A TW202135293A (zh) | 2020-03-02 | 2020-03-02 | 對於高深寬比之3d nand 蝕刻的側壁缺口縮減 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109106744A TW202135293A (zh) | 2020-03-02 | 2020-03-02 | 對於高深寬比之3d nand 蝕刻的側壁缺口縮減 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202135293A true TW202135293A (zh) | 2021-09-16 |
Family
ID=78777364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109106744A TW202135293A (zh) | 2020-03-02 | 2020-03-02 | 對於高深寬比之3d nand 蝕刻的側壁缺口縮減 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW202135293A (zh) |
-
2020
- 2020-03-02 TW TW109106744A patent/TW202135293A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741407B2 (en) | Reduction of sidewall notching for high aspect ratio 3D NAND etch | |
US20180286707A1 (en) | Gas additives for sidewall passivation during high aspect ratio cryogenic etch | |
US10847377B2 (en) | Method of achieving high selectivity for high aspect ratio dielectric etch | |
US10600639B2 (en) | SiN spacer profile patterning | |
TWI673791B (zh) | 高深寬比結構中的接觸窗清洗 | |
US9396961B2 (en) | Integrated etch/clean for dielectric etch applications | |
US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
TW201635334A (zh) | 用於高深寬比圓筒狀物蝕刻的側壁鈍化層之沉積技術 | |
US20230298896A1 (en) | Metal-based liner protection for high aspect ratio plasma etch | |
US20230081817A1 (en) | High aspect ratio etch with infinite selectivity | |
JP2023523677A (ja) | 高アスペクト比の3d nandエッチングのための側壁のノッチ低減 | |
US20230127597A1 (en) | High aspect ratio dielectric etch with chlorine | |
TW202135293A (zh) | 對於高深寬比之3d nand 蝕刻的側壁缺口縮減 | |
US20220351980A1 (en) | Waterborne dispersion composition | |
US20230260798A1 (en) | Chemistry for high aspect ratio etch for 3d-nand | |
TW201835377A (zh) | 用於高深寬比圓筒狀物蝕刻的側壁鈍化層之沉積技術 | |
WO2023137275A1 (en) | High selectivity and uniform dielectric etch | |
JP2024521260A (ja) | 3d-nand用の高アスペクト比エッチングのための化学物質 | |
TW202219644A (zh) | 用於在euv圖案化中減少缺陷的多層硬遮罩 |