TWI673791B - 高深寬比結構中的接觸窗清洗 - Google Patents

高深寬比結構中的接觸窗清洗 Download PDF

Info

Publication number
TWI673791B
TWI673791B TW104128251A TW104128251A TWI673791B TW I673791 B TWI673791 B TW I673791B TW 104128251 A TW104128251 A TW 104128251A TW 104128251 A TW104128251 A TW 104128251A TW I673791 B TWI673791 B TW I673791B
Authority
TW
Taiwan
Prior art keywords
substrate
aspect ratio
plasma
silicon
cleaning
Prior art date
Application number
TW104128251A
Other languages
English (en)
Other versions
TW201626451A (zh
Inventor
巴猶 希由斯沃洛
海倫 蘇
琳達 馬克斯
朴准弘
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201626451A publication Critical patent/TW201626451A/zh
Application granted granted Critical
Publication of TWI673791B publication Critical patent/TWI673791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Plasma Technology (AREA)

Abstract

本文揭露用以清洗具有複數個高深寬比開口之基板的方法與設備。將基板提供到電漿處理腔室中，其中該基板具有複數個高深寬比開口，而複數個高深寬比開口由具有氧化物與氮化物之交替層或氧化物與多晶矽之交替層的垂直結構所界定。在該等高深寬比開口中，該基板具有位於受破壞的或非晶矽層上方的矽氧化物層。為將該矽氧化物層移除，可在低氣壓下將偏壓功率施加到該電漿處理腔室，並使用氟基物種以蝕刻該矽氧化物層。為將下層的該受破壞的或非晶矽層移除，可施加來源功率與偏壓功率到該電漿處理腔室，並使用氫基物種以蝕刻該受破壞的或非晶矽層。

Description

高深寬比結構中的接觸窗清洗
[相關申請案之交互參照]
本申請案主張美國專利申請案第14/577977號之優先權權益，該案之申請日為 2014年12月19日，案名為「CONTACT CLEAN IN HIGH-ASPECT RATIO STRUCTURES」，且該案主張美國臨時專利申請案第62/044117號之優先權權益，案名為「CONTACT CLEAN IN HIGH-ASPECT RATIO STRUCTURES」，申請日為2014年8月29日，各該案以全文及所有用途加入本案之參考資料。
本發明大致上係關於清洗基板的高深寬比開口中的接觸窗與狹縫，且更具體而言係關於對高深寬比開口中的氧化層、矽氧化物、受破壞的矽、及其他的汙染物進行乾蝕刻，而該等高深寬比開口係由具有交替的氧化物與氮化物層、或氧化物與多晶矽層的結構所界定。
在半導體裝置與積體電路的製程中，以電漿為主的蝕刻為重要的處理步驟。然而，以電漿為主的蝕刻可能產生汙染物(包括氧化物與受破壞的或非晶矽) 。氧化物與受破壞的矽存在於材料(包括含有矽與金屬的半導體基板)之表面上，會對後續製程作業產生不利影響，因此影響半導體裝置的效能。具體而言，當氧化物與其他汙染物形成在矽上時，氧化物與其他汙染物係電絕緣性，且不利於半導體裝置或積體電路中的接觸窗的電氣路徑。
記憶體裝置，例如3維度的垂直 NAND (V-NAND) 記憶體裝置，包括在矽基板上具有交替的氧化物與氮化物(ONON)層的垂直結構。在 一些實施例中，裝置具有交替的氧化物與多晶矽(OPOP)層。高深寬比的開口可形成在各個垂直結構之間。接下來，該等高深寬比的開口可作為記憶體裝置中的電氣接觸窗。如本文所使用的高深寬比開口亦可稱為高深寬比接觸窗。在一些實施例中，高深寬比開口為孔洞、狹縫、或溝槽的形狀。高深寬比開口可使用以電漿為主的蝕刻來形成。該以電漿為主的蝕刻使用高濃度的氧與高游離能，而導致氧化物(如矽氧化物)、受破壞的矽、以及其他汙染物(如碳) 形成於高深寬比開口之底部。可使用金屬將該等開口填充或實質上填充，以產生記憶體裝置中的電氣接觸窗。然而，一旦在高深寬比的開口中形成電氣接觸窗，不樂見的氧化物、受破壞的矽、以及其他汙染物之存在，對於記憶體裝置的效能係不利的。
本發明係關於清洗具有複數個高深寬比開口之基板的方法。該方法包括將具有複數個高深寬比開口的基板提供到電漿處理腔室中，其中各個開口具有大於約10:1的高度比側向尺寸的深寬比。該方法更包括將具有氟基物種的第一蝕刻劑流動到該基板，並且施加第一偏壓功率到該電漿處理腔室，而產生該氟基物種的電漿，以將該等高深寬比開口中的矽氧化物移除。該方法更包括將具有氫基物種的第二蝕刻劑流動到該基板，並且施加來源功率與第二偏壓功率到該電漿處理腔室，而產生該氫基物種的電漿，以將該等高深寬比開口中的矽移除。
在一些實施例中，該第二蝕刻劑僅包括氫。在一些實施例中，該第二蝕刻劑包括氫與三氟化氮，其中氫的濃度高於三氟化氮的濃度。在一些實施例中，該第一蝕刻劑僅包括三氟化氮。在一些實施例中，該基板包括界定各個高深寬比開口的複數個垂直結構，而各垂直結構包括交替的氧化物與氮化物層。在一些實施例中，用以將矽移除的該來源功率與該第二偏壓功率之間的比例約等於或大於約2:1。
本發明亦關於清洗具有複數個高深寬比開口的基板的設備。該設備包括一電漿處理腔室，其包括一遠端電漿來源以及一基板固持器，該基板固持器用以將具有複數個高深寬比開口的基板固持，而各開口具有大於約10:1的高度比側向尺寸的深寬比，且在高深寬比開口中的矽層上，該基板具有矽氧化物層。該設備更包括設置以提供指令的一控制器，而該等指令用於執行下列操作: (a) 將具有氟基物種的第一蝕刻劑流動到該基板；(b)施加第一偏壓功率到該電漿處理腔室中的基板固持器，而產生該氟基物種的電漿，以將該矽氧化物層移除；(c)將具有氫基物種的第二蝕刻劑流動到該基板；以及(d)施加來源功率到該遠端電漿來源，並施加第二偏壓功率到該電漿處理腔室中的基板固持器，而產生該氫基物種的電漿，以將該矽層移除。
在一些實施例中，該第二蝕刻劑僅包括氫。在一些實施例中，該第二蝕刻劑包括氫與三氟化氮，其中氫的濃度高於三氟化氮的濃度。在一些實施例中，該第一蝕刻劑僅包括三氟化氮。在一些實施例中，該基板包括界定各個高深寬比開口的複數個垂直結構，而各個垂直結構包括交替的氧化物與氮化物層。在一些實施例中，用以將該矽層移除的該來源功率與該第二偏壓功率之間的比例約等於或大於約2:1。
本發明亦關於清洗具有複數個高深寬比開口的基板的方法。該方法包括:將具有複數個高深寬比開口的基板提供到電漿處理腔室中，其中各個開口具有大於約10:1的高度比側向尺寸的深寬比。該方法更包括將具有氟基物種或氫基物種的第一蝕刻劑流動到該基板，並且施加第一偏壓功率到該電漿處理腔室，而產生該第一蝕刻劑的電漿，以將該等高深寬比開口中的矽氧化物移除。該方法更包括將具有氫基物種的第二蝕刻劑流動到該基板，並且施加來源功率與第二偏壓功率到該電漿處理腔室，而產生該第二蝕刻劑的電漿，以將該等高深寬比開口中的矽移除。在一些實施例中，該第一蝕刻劑包括氫基物種，且被移除的矽氧化物包括被移除的原生矽氧化物。
導言
在接下來的描述中，將闡述許多具體的實施例，以提供本發明概念之全面性的理解。本發明概念毋須一些或全部的該等具體的細節而能實施。在其他例子中，為了避免不必要地混淆所述之發明概念，熟知的處理作業沒有詳細地敘述。雖然若干發明概念結合具體實施例來描述，但應知悉這些實施例不欲為限制性。
清洗高深寬比接觸窗的習知方法非常複雜且高成本。一種習知方法涉及濕蝕刻處理。然而，將濕蝕刻劑用於移除接觸窗之底部的氧化物係相當昂貴的；造成安全疑慮；無法達到相對於其他材料的高選擇性；導致額外暴露到周圍條件，而讓原生氧化物再成長；且對於具有高深寬比特徵部的裝置而言係有問題的。
例如，針對具有高深寬比特徵部的裝置的濕式方法，涉及一連串的濕蝕刻處理。高深寬比特徵部包括高深寬比接觸窗，其具有氧化物與受破壞的矽形成於接觸窗之底部，其中該等高深寬比接觸窗介於ONON疊層的垂直結構之間。首先可使用稀釋的HF溶液將接觸窗之底部的氧化物移除，之後接續另一濕蝕刻步驟以將受破壞的矽移除。然而，因為濕蝕刻處理缺乏方向性，所以稀釋的HF暴露側向地凹入ONON疊層的氧化物側壁，而本質上破壞氧化物層。此步驟係有問題的，因為其產生沿著ONON疊層的側壁的「波紋」。由於此波紋，基板可能經受另一濕蝕刻步驟，以側向地凹入ONON疊層的氮化物層，以嘗試將ONON 側壁校直。氧化物與氮化物的修整步驟需要重複執行複數次，以完全地將 ONON側壁校直。一連串的濕蝕刻步驟係複雜、耗時、且高成本的。
濕蝕刻方法的替代方法為乾蝕刻方法。為將氧化物移除、且為將接觸窗之底部的受破壞的/非晶矽移除，乾蝕刻方法包括以電漿為主的方法。以電漿為主的方法可使用氟基蝕刻劑(例如三氟化氮，NF3 )、氨與三氟化氮之混合物(NH3 /NF3 )、或氫與三氟化氮之混合物(H2 /NF3 )。然而，該蝕刻處理可能面臨不同的困難，其中若干描述如下。
接觸窗的高深寬比的特性產生傳送阻力的問題，使電漿中產生的活性物種無法到達接觸窗之底部。活性物種的濃度愈靠近接觸窗之底部會愈被耗盡，視該等活性物種的尺寸而定。因此，位於接觸窗之底部的氧化物、受破壞的/非晶矽、以及其他汙染物的移除效率會被削弱，且將該者從接觸窗之底部完全地移除係非常困難的。
以電漿為主的方法可使用氟基蝕刻劑來將高深寬比開口之底部的氧化物及受破壞的/非晶矽移除。一般而言，氟基蝕刻劑對於移除矽氧化物係有效的。然而，因為氟基蝕刻劑缺乏選擇性，所以其容易與ONON疊層中的矽氧化物與矽氮化物層起反應。這表示當將矽氧化物從接觸窗之底部移除的同時，氟基蝕刻劑產生破壞ONON側壁的高風險。氟基蝕刻劑以不同的蝕刻速率來蝕刻ONON疊層中的矽氧化物層與矽氮化物層，而產生沿著ONON側壁的波紋。此外，氟基蝕刻劑的濃度會隨著其進一步向下通過高深寬比開口而減少。這表示氟基蝕刻劑在靠近開口之頂部處較在開口之底部處耗損地更快，又表示側向凹入氧化物與氮化物層的量，會隨著進入高深寬比開口的深度而減少。此現象產生ONON側壁中不樂見的錐狀物。此外，開口之底部的氟基蝕刻劑的低濃度，表示此方法必須進行相當長的時間來清洗接觸窗之底部。更長的時間會進一步提高破壞ONON側壁的可能性。為了將接觸窗之底部的氧化物移除，目前可用的乾蝕刻劑依賴某些化學品(NH3 /NF3 與 H2 /NF3 )與產生六氟矽酸銨(NH4 )2 SiF6 之鹽類副產物的相關條件。然而，若未將該副產物完全地移除，則留在高深寬比接觸窗中及周圍的殘餘物會減少裝置的效能。溶液
本發明描述清洗高深寬比接觸窗的方法。該方法包括氧化物擊穿步驟與受破壞的/非晶矽移除步驟。該氧化物擊穿步驟使用氟基物種的電漿(例如NF3 電漿)，其中該電漿僅使用偏壓功率來產生。在一些實施例中，若氧化物擊穿步驟包括移除原生矽氧化物，則該電漿可包括純H2 電漿。在一些實施例中，該電漿處於低壓狀態下。該偏壓功率與低壓提供電漿的方向性，使得高深寬比接觸窗中的側壁不受破壞。受破壞的/非晶矽移除步驟使用氫基物種的電漿(例如純H2 電漿或H2 / NF3 電漿)，其中該電漿使用來源功率與偏壓功率兩者來產生。純H2 電漿或H2 / NF3 電漿對於暴露的氮化物與氧化物材料有高度選擇性，所以對側壁(帶有暴露的氮化物與氧化物)的任何破壞均可忽略。在一些實施例中，電漿對於暴露的氧化物與多晶矽材料有選擇性。無論高方向性的氧化物擊穿步驟(使用NF3 )、或高選擇性的矽移除步驟(使用H2 或H2 / NF3 )，均不會產生不樂見的鹽類副產物。設備
用於執行前述接觸窗清洗的設備包括電漿處理腔室。基板(例如半導體晶圓)可放置在該電漿處理腔室中的支座上。在一些實施例中，該支座為靜電卡盤(ESC)。用以將氣體傳輸進入該電漿處理腔室中的噴淋頭設置在該支座或ESC上方，其中該等氣體可用以處理該基板。該等氣體可暴露到一或更多的電漿來源，以產生用以處理該基板的電漿。該電漿處理腔室連接到來源功率與偏壓功率，以產生待輸送到該基板的電漿。
圖1呈現根據若干實施例的一設備之範例的示意圖，該設備包括連接到來源功率與偏壓功率的電漿處理腔室。設備100包括處理腔室118，系統控制器122、與遠端電漿來源106。處理腔室118包括用以固持基板124的支座120、噴淋頭114、以及如下的其他元件。在圖解於圖1的範例中，設備100更包括RF功率供應器116。
可將處理氣體 102(例如氫 (H2 ) 以及三氟化氮 (NF3 )) 供應到遠端電漿來源106。 其他氣體包括(但不限於):氦 (He)、氬 (Ar)、氮(N­2 )、碳、四氟化碳(CF4 )、及氨 (NH3 )。處理氣體 102可從容納反應劑的一或更多混合物的儲存槽供應出來。 處理氣體 102 流經連接管線108而進入處理腔室118中，其中 處理氣體 102 透過噴淋頭 114而被分配， 以對支座120上的基板124進行處理 。可將處理氣體 102暴露到遠端電漿來源106以產生電漿，該電漿包括處理氣體 102的自由基、離子、及其他活性物種。處理氣體 102的自由基、離子、及其他活性物種透過噴淋頭 114而被分配， 以對支座120上的基板124進行處理 。
可將其他處理氣體或載氣112 供應到混合容器110中。混合容器110 有助於輸送到噴淋頭 114的處理氣體或載氣112 的混合與調節。一或更多的閥可控制處理氣體或載氣112 到混合容器110的引入。噴淋頭 114將處理氣體或載氣112 分配到基板124。已知噴淋頭 114 可具有任何適當形狀，且可具有任何適當數量與配置的埠，以將處理氣體或載氣112分配到基板124。在某些實施例中，噴淋頭 114 配置以在不同溫度下輸送二或更多的氣體。例如，此種 噴淋頭的範例進一步描述於美國專利申請案第13/934597號，申請日為2013年7月3日，案名為「MULTI-PLENUM, DUAL-TEMPERATURE SHOWERHEAD」，該案以全文加入本案之參考資料。
處理腔室118亦可連接、或包括感測器128，其用於感測許多材料或材料的代表濃度、壓力、溫度、及其他製程參數；且用於將製程期間的狀態資訊提供給系統控制器122。在製程期間可被偵測的腔室感測器的範例包括質流控制器、壓力感測器(例如壓力計)、及位於支座120的熱電偶。感測器128亦包括紅外線感測器或光學感測器以偵測氣體在處理腔室118中的存在。透過包括真空泵浦與閥的出口126，可將揮發性副產物與其他過量氣體從處理腔室118中移除。
在一些實施例中，可將支座120升起或降下，以將基板124安置在距離噴淋頭114更遠或更靠近之處。支座120可機械地或流體地耦接於旋轉元件及/或升降元件，以提供相對於噴淋頭114的旋轉及/或高度調整。在一實施例中，可將支座120主動地冷卻或主動地加熱，以控制基板124的溫度。在一實施例中，支座120的溫度可透過一加熱器來控制。在另一實施例中，支座120的溫度可透過在支座120的流體通道中循環的熱傳送流體來控制。
可使用兩個電容耦合板透過將RF電場施加到氣體或氣體混合物來產生電漿。在一些實施例，支座120可作為其中一個電極。該氣體可為透過噴淋頭114而供應的處理氣體112。在該等板之間的氣體因RF電場所造成的游離作用引燃電漿，而在該等兩個電容耦合板之間的電漿放電區產生自由電子。該等電子可被該RF電場加速，並與氣態反應物分子發生碰撞。該等電子與反應物分子的碰撞，可形成參與基板處理的活性物種。在一些實施例中，該電漿放電區形成在基板124的表面正上方。噴淋頭114電氣連接到RF功率供應器116，並且耦接於支座120，以形成該電漿放電區。
如圖解於圖1中的範例，噴淋頭114與支座120電氣連接到RF功率供應器116與匹配網路，以供電給電漿。該電漿可為在噴淋頭114與支座120之間的原位電漿。在一些實施例中，可透過控制一或更多的下列各項來控制電漿的能量:腔室壓力、氣體濃度、RF偏壓功率、RF偏壓頻率、及電漿功率脈衝時程。例如，RF功率供應器116與匹配網路可操作在任何適當的功率下，以形成具有所需組成之活性物種的電漿。RF功率供應器116可提供任何適當頻率的RF功率。在一些實施例中，RF功率供應器116設置以控制彼此獨立的高與低頻RF功率來源。例示性低頻RF頻率包括(但不限於) 在50 kHz與500 kHz之間的頻率。例示性高頻RF頻率包括(但不限於) 在1.8 MHz與 2.45 GHz之間的頻率。已知可斷續地或連續地調節任何適當參數，以提供電漿能量進行基板124之表面上的反應。可控制電漿功率以將離子與基板124之表面的碰撞增加或減少。
在一些實施例中，可藉由一或更多的電漿偵測器來對電漿進行原位偵測。在一方案中，藉由一或更多的電壓、電流感測器(例如VI探針)來偵測電漿功率。在另一方案中，藉由一或更多的光放射光譜(OES)感測器來量測電漿的密度及/或處理氣體的濃度。在一些實施例中，可根據來自此種原位電漿偵測器的量測值而程式化地調整一或更多的電漿參數。例如，可用回饋迴路的方式使用OES感測器以提供電漿功率的程式化控制。已知在一些實施例中，可使用其他偵測器來偵測電漿與其他製程特性。此種偵測器可包括(但不限於)紅外線(IR)偵測器、聲波偵測器、以及壓力傳感器。
在一些實施例中，可藉由輸入/輸出控制(IOC)定序指令來控制電漿。在一範例中，用於設定電漿活化階段的電漿狀態的指令，可包括在一製程配方的相對應的電漿活化配方階段中。在一些例子中，可時序地安排製程配方階段，使得針對一製程階段的所有指令與該製程階段同時地進行。在一些實施例中，用於設定一或更多的電漿參數的指令，可包括在電漿處理階段之前的一配方階段中。例如，第一配方階段可包括設定惰性及/或反應氣體的流速的指令、將電漿產生器設定到功率設定值的指令、以及針對第一配方階段的延遲時間指令。接續的第二配方階段可包括使電漿產生器運作的指令、以及針對第二配方階段的延遲時間指令。第三配方階段可包括使電漿產生器停止運作的指令、以及針對第三配方階段的延遲時間指令。已知該等配方階段可透過任何在本發明領域內的適宜方式，來進一步細分及/或重複。
設備100包括系統控制器或控制器122，用以控制許多製程條件。控制器122典型上包括一或更多的記憶體裝置、以及一或更多的處理器。該處理器包括CPU或電腦、類比及/或數位的輸入/輸出連接件、步進馬達控制板等。典型地，有一和系統控制器122連接的一使用者介面。該使用者介面包含一顯示螢幕、該設備及/或製程條件的圖示軟體顯示器、以及使用者輸入裝置(例如指標裝置、鍵盤、觸控螢幕、麥克風等)。
在一些實施例中，控制器122為系統的一部分，而系統為前述範例之一部分。此種系統包含半導體處理設備，其包括:處理工具(或複數處理工具)、腔室(或複數腔室)、用以處理的工作台(或複數工具台)、及/或特定處理元件(例如晶圓支座、氣流系統等)。這些系統可與電子設備結合，以在處理半導體晶圓或基板之前、期間、與之後，控制系統的操作。該等電子設備可稱為「控制器」，其可控制系統(或複數系統)的各種元件或子部件。根據製程要求及/或系統的類型，可將控制器122編程式，以控制前述之任何處理，包括處理氣體的輸送、溫度設定(例如加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、定位與操作設定、進出工具及連接至特定系統或與特定系統透過介面接合的其他傳送工具及/或負載鎖室之晶圓傳送。
總的來說，控制器122可界定為具有接收指令、發送指令、控制操作、允許清潔操作、允許終點量測等之各種積體電路、邏輯、記憶體、及/或軟體的電子設備。。該積體電路可包括儲存程式指令的韌體形式的晶片、數位訊號處理器(DSPs)、定義為特殊應用積體電路(ASICs)的晶片、及/或執行程式指令(例如軟體)的一或更多的微處理器、或微控制器。程式指令可為以各種個別的設定(或程式檔案)傳送到控制器122的指令其定義用以在半導體晶圓上、或針對半導體晶圓、或對系統執行特定製程的操作參數。。在一些實施例中，該等操作參數為配方的一部分，該配方由製程工程師定義以在一或更多的下列各項之製造期間完成一或更多的處理步驟:層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒。
在一些實施例中，控制器122可為電腦之一部分或與其結合，其與系統整合、結合、或建立網路到系統、或其中之組合。例如，控制器122可在「雲端」中、或在晶圓廠主電腦系統之全部或一部分中，可允許晶圓處理的遠端存取。該電腦能夠遠端存取系統，以監控製程操作之目前進度、檢視先前製程操作之歷史、從大量製程操作檢視趨勢或效能度量指標，用以改變當前處理的參數、用以設定接續當前處理的處理步驟、或用以開啟新的處理。在一些範例中，遠端電腦(例如伺服器)可利用網路將製程配方提供到系統，該網路可包括區域網路或網際網路。該遠端電腦可包括使用者介面，允許參數及/或設定的輸入或程式化、而之後參數及/或設定從該遠端電腦傳遞到該系統。在一些範例中，控制器122接收資料形式的指令，其規定參數，用於在一或更多的操作中待執行的各個處理步驟。應知悉的係，該等參數可特定於待執行之製程的類型、及工具(控制器122係配置成透過介面與該工具接合或控制該工具)的類型。因此，如上所述，可將控制器122分散，例如透過組合一或更多的分散式控制器，該者以網路連結在一起，並針對相同的目的(例如本文中描述之處理與控制項)而運作。用於此種目的之分散式控制器的範例為，一腔室上的一或更多的積體電路與一或更多的分離地放置(例如在平台層級、或為遠端電腦的一部分)的積體電路交流，該者結合以控制該腔室上的處理。
不限制地，例示性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉沖洗腔室或模組、金屬電鍍腔室或模組、清洗腔室或模組、斜面邊緣蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組、以及使用於半導體晶圓之製造及/或加工或與其相關的任何其他半導體處理系統。
如上所載，根據欲使用工具執行的單數或複數的處理步驟，控制器122可與下列之一或更多者通訊:其他工具電路或模組、其他工具組件、叢集工具、其他工具介面、相鄰的工具、附近的工具、坐落在整個工廠的工具、主電腦、另一控制器、或用於材料傳送的工具，其在半導體製程工廠中將晶圓之容器帶進或帶出工具位置、及/或負載埠。
控制器122可配置以控制偏壓功率與來源功率，以在電漿處理腔室118中產生電漿。設備100可透過下列方法來提供活性物種給電漿處理腔室118:使用RF功率供應器116與匹配網路來施加偏壓功率，以在基板124之表面上產生原位電漿。設備100亦可透過下列方法來提供活性物種給電漿處理腔室118:使用遠端電漿來源106，透過至少施加來源功率來產生遠端電漿。在一些實施例中，來源功率可結合偏壓功率而一起施加，以產生用於接觸窗清洗的電漿。可將處理氣體102暴露到遠端電漿來源106以產生處理氣體102的自由基。該電漿可更包括離子與其他活性物種。透過噴淋頭114，自由基、離子與其他活性物種可以氣態朝基板124運送。線圈(未顯示)可圍繞遠端電漿來源106的牆壁並在遠端電漿來源106中產生遠端電漿。在一些實施例中，該線圈可電氣連接至RF功率來源或微波功率來源。遠端電漿來源106的範例包括由美國加利福尼亞州費利蒙(Fremont, CA)的蘭姆研究公司(Lam Research Corporation)所提供的Gamma® 2100、 2130 I2CP (交錯的電感耦合式電漿)、 G400、 GxT、及 SIERRA。另一範例可得自Astron®，其由美國麻薩諸塞州威爾明頓(Wilmington, Massachusetts)的MKS儀器(MKS Instruments)所製造。
在一些實施例中，圖1中的遠端電漿來源106為下游電漿裝置的一部分。圖2呈現根據若干實施例的下游電漿裝置之範例的示意圖。下游電漿裝置200具有電漿來源腔室202與暴露腔室204，兩者被噴淋頭構件206分開。噴淋頭構件206包括噴淋頭208。在暴露腔室204之中，基板212放置在平台、支座、工作臺、ESC、或基板固持器214上。在一些實施例中，面向基板固持器214的噴淋頭208的表面距離位於基板固持器214上的基板212的表面約0.1到2.0吋。基板212的的厚度大致上小於1mm，所以當基板212直接地放在基板固持器214上時，噴淋頭208的表面與基板212的表面之間的距離可大致上視為噴淋頭208的表面與基板固持器214之間的距離。在基板212放在基板固持器214上的固持結構(例如升降銷或氣流緩衝層)上的例子中，噴淋頭208的表面與基板212的表面之間的距離可大致上視為噴淋頭208的表面與該固持結構之間的距離。
在一些實施例中，一RF功率供應器可配置以將RF功率施加到基板固持器214，以提供偏壓來源。在一些實施例中，該RF功率供應器可為低頻功率來源，而在一些實施例中，該RF功率供應器可為高頻功率來源。在其他的實施例中，該RF功率供應器包括低頻與高頻功率來源兩者。
在一些實施例中，經由真空泵浦(未顯示)並經由導管218可達到暴露腔室204中的低壓。在一些實施例中，暴露腔室204中的壓力約 200 毫托(mTorr)到約 3500 mTorr ，而在其他的實施例中，約5 mTorr到超過200 mTorr。
經由進入下游電漿裝置200的電漿來源腔室202的入口220，氣體來源可提供氣體流量。電漿來源腔室202被感應線圈222部分地圍繞，然後感應線圈222連接到功率來源224。可使用感應線圈222與電漿來源腔室202的各種配置與幾何形狀。例如，感應線圈222可以交錯的方式環繞電漿來源腔室202。在另一範例中，電漿來源腔室202可為半球型，而非圓柱型。控制器226(例如本文先前所述之系統控制器)可連接到功率來源224。控制器226可連接到下游電漿裝置200的其他元件，以控制(例如)氣體組成、壓力、基板固持器214的溫度。機械可讀取媒介可與控制器226結合，且其包含用以控制下游電漿裝置200中的操作的製程條件的指令。
根據本發明，可使用各種類型的電漿來源，包括RF、DC、及以微波為主的電漿來源。在一些實施例中，使用下游RF電漿來源。典型上，針對300mm基板的RF電漿功率之範圍介於約300W到約10kW。在一些實施例中，RF電漿功率之範圍介於約2000W到約5000W，例如約3500W。
在一些實施例中，電漿來源腔室202可為由各種材料製成的半球體，材料包括石英、陶瓷、或鋁氮化物(AlN)材料。蝕刻石英半球體中的材料(例如多晶矽)會導致矽氧化物的形成。然而，蝕刻陶瓷半球體中的多晶矽可將矽氧化物的形成減至最低。為減少或者抑制半球體材料之降解，該半球體的表面亦可鍍上薄膜(例如釔氧化物或釔氟化物)。
在操作期間，將氣體混合物引入電漿來源腔室202，並使用功率來源224將感應線圈222施加能量，以產生電漿。換句話說，感應線圈222在電漿來源腔室202中產生電感耦合式電漿。被引入電漿來源腔室202的氣體混合物包含化學活性物種，其被離子化並自由基化而形成電漿。噴淋頭208包括複數個孔洞與通道，來自電漿的電漿物種通過該等孔洞與通道而進入暴露腔室204。在一些實施例中，被施加電壓的噴淋頭208將來自電漿的離子流停止，並允許來自電漿的自由基與其他中性物種流入暴露腔室204。可將噴淋頭208接地或施加電壓(例如0-1000W偏壓)，以在不影響中性物種流動到晶圓的情況下吸引若干活性物種。電漿中的許多電活性物種在噴淋頭208進行再結合。如前文所述，可將基板固持器214施加偏壓。噴淋頭208可為具有孔洞的金屬板，以將電漿與惰性氣體混合物引導進入暴露腔室204中。可設定噴淋頭孔洞的數量與配置，以使蝕刻操作最佳化。進入暴露腔室204中的電漿物種可將材料從基板212上移除。
遠端電漿來源的其他範例描述於美國專利案第8084339號，案名為「REMOTE PLASMA PROCESSING OF INTERFACE SURFACES」，申請日為2011年12月27日；以及美國專利案第 8864935號，案名為「PLASMA GENERATOR APPARATUS」，申請日為2014年10月21日，該等案以全文及其所有用途加入本案之參考資料。
圖1中的設備100可包括、或不包括如圖2所述之下游電漿裝置200。在一些實施例中，圖1中的設備100被描繪為具有電漿處理腔室118的單站的處理設備。然而，已知複數個處理腔室或站可包括在共同的處理工具環境(例如多站處理工具)中。再者，已知在一些實施例中，設備100的一或更多的硬體參數(包括前文詳述者)可透過一或更多的電腦控制器而程式化地調節。
圖3呈現根據若干實施例的多站處理工具之範例的示意圖。多站的處理工具300包括入站的負載閘302與出站的負載閘304，其中之一或兩者包含遠端電漿來源。處於大氣壓力下的機器人306配置以將基板從卡匣(裝載在莢308中)、通過大氣埠310、而移動到入站的負載閘302中。透過機器人306將基板放置在入站的負載閘302中的支座312上、將大氣埠310關閉、並且將負載閘抽真空(pump down)。若入站的負載閘302包含遠端電漿來源，則基板在被引入處理腔室314之前，可在負載閘中暴露到遠端電漿的處理。再者，基板亦可同樣在入站的負載閘302中被加熱，(例如)以將水分及吸附的氣體移除。接下來，開啟通往處理腔室314的腔室傳送埠316，且另一機器人(未顯示)將基板放進反應器的第一站(呈現於反應器中)的支座上以進行處理。雖然圖3中描繪的實施例包括負載閘，但已知在一些實施例中，可設置晶圓進入處理站中的直接通道。
在圖3所呈現的實施例中，描繪的處理腔室 314 包含4個處理站(編號從1到4)。各站具有加熱的支座 (顯示在站1的318)、以及氣體管路入口。已知在一些實施例中，各處理站可具有不同或複數用途。雖然描繪的處理腔室314包含4站，但應知悉根據本發明的處理腔室可具有任何適當的數量的站。例如，在一些實施例，處理腔室具有5或更多的站，而在一些實施例中，處理腔室具有3或更少的站。
圖3描繪晶圓傳送系統309的實施例，其用以在處理腔室314中傳送晶圓。在一些實施例，晶圓傳送系統309在許多處理站之間、及/或在處理站與負載閘之間傳送晶圓。已知可使用任何適當的晶圓傳送系統。非限制性的範例包括晶圓旋轉料架與晶圓傳送機器人。圖3亦描繪系統控制器350的實施例，其用以控制處理工具300的製程條件與硬體狀態。系統控制器350包括一或更多的記憶體裝置356、一或更多的大量儲存裝置354、以及一或更多的處理器352。處理器352包括CPU或電腦、類比及/或數位的輸入/輸出連接件、步進馬達控制板等。
在一些實施例中，控制器350控制處理工具300的所有活動。控制器350可執行系統控制軟體358，而系統控制軟體358儲存在大量儲存裝置354中、載入記憶體裝置356中、並在處理器352上執行。替代地，控制邏輯可被硬編碼在控制器350中。為此緣故可使用特殊應用積體電路、可程式化邏輯裝置(例如場可程式化閘陣列、或FPGAs)、以及其他。在下列討論中，無論使用的係「軟體」或「程式碼」，可使用功能性相當的硬編碼邏輯來取代。系統控制軟體358包括用於控制下列各項的指令:時程、氣體的混合、不完全飽和的氣流的量、腔室及/或站的壓力、腔室及/或站的溫度、晶圓的溫度、目標功率位準、RF功率位準、基板固持器、卡盤、及/或基座的位置、以及由處理工具300所執行的特定製程的其他參數。可以任何適當的方式來配置系統種軟體358。例如，可寫入多樣的處理工具元件的副程式或控制物件，以控制對於實現多樣的處理工具之製程所需之處理工具元件之操作。系統控制軟體358可以任何適當的電腦可讀程式語言來編程式碼。
在一些實施例中，系統控制軟體358包括輸入/輸出控制(IOC)順序指令，用以控制上述許多參數。在一些實施例中，可使用其他電腦軟體及/或程式，其儲存在與控制器350連接的大量儲存裝置354及/或記憶體裝置356中。為此目的之程式或程式區段的範例包括基板定位程式、處理氣體控制程式、壓力控制程式、加熱器控制程式、以及電漿控制程式。裝置結構
圖4A呈現裝置結構之範例的剖面示意圖，該裝置結構具有由複數個垂直結構所界定的複數個高深寬比開口。裝置結構400包括基板410，例如矽基板。裝置結構400包括複數個高深寬比的特徵部。深寬比為由垂直向尺寸比上側向尺寸所界定的比例。高深寬比的特徵部包括具有約10:1或更多、或約40:1或更多的高度比直徑的深寬比的任何特徵部。如圖4A中的範例所示，複數個垂直結構450配置在基板410上。各垂直結構450包括交錯的氧化物層430與氮化物或多晶矽層440。因此，複數個氧化物層430交錯地配置在複數個氮化物層440之間，其中氧化物層430包括矽氧化物，而氮化物層440包括矽氮化物。或，複數個氧化物層430交錯地配置在複數個多晶矽層440之間。在一些實施例中，氧化物層430與氮化物層440之厚度介於約10nm與約100nm之間。垂直結構450界定垂直結構450之間的複數個高深寬比的開口420，其中開口420可為孔洞或溝槽(例如狹縫)的形狀。高深寬比的開口420提供裝置結構400中的電氣接觸窗。電氣接觸窗的高深寬比(可到達10:1、且超過40:1)的特性對於清理接觸窗的底部造成困難。在一些實施例中，裝置結構400可為記憶體裝置(例如 3D V-NAND記憶體裝置)的一部分。
如圖解於圖4A中的裝置結構400可透過在基板410上沉積交錯的氧化物層430與氮化物或多晶矽層440而形成。可透過蝕刻而在交錯的氧化物層430與氮化物或多晶矽層440中形成高深寬比的開口420。此蝕刻步驟可為使用高游離能以及包括氧的化學品的電漿蝕刻。該電漿蝕刻可在到達基板410時停止。然而，該電漿蝕刻可能在高深寬比的開口420的底部與在矽基板410的表面上產生矽氧化物層與受破壞的/非晶矽層。一旦藉由電漿蝕刻來形成高深寬比的開口420，各個高深寬比的開口420被具有交錯的氧化物層430與氮化物或多晶矽層440的垂直結構450所圍繞。在一些實施例中，交錯的氧化物層430與氮化物或多晶矽層440形成用於記憶體裝置(例如 3D V-NAND記憶體裝置)的ONON 或OPOP疊層。
圖4B呈現圖4A中的剖面示意圖的放大圖，其顯示在其中一個高深寬比開口中，氧化物層位於受破壞的/非晶矽層上。當在垂直結構450之間形成高深寬比的開口420時，在受破壞的/非晶矽層470上會形成氧化物層460。在一些實施例中，氧化物層460包括矽氧化物。氧化物層460形成於在高深寬比的開口之底部與矽基板410接觸的受破壞的/非晶矽層470上方。若未將氧化物層460和受破壞的/非晶矽層470移除，該者會提高裝置結構400的接觸窗阻抗值，而對記憶體裝置的效能產生不利的影響。其他汙染物(未顯示) 亦可能存在於高深寬比的開口420之底部。移除氧化物和受破壞的 / 非晶矽
本文中揭露的係清洗與高深寬比結構相關的接觸窗的方法，該高深寬比結構例如用於記憶體裝置中者，且更具體而言為3D V-NAND記憶體裝置。該高深寬比結構包括具有10:1或更大、或40:1或更大的高度比側向尺寸的深寬比的結構。在一記憶體裝置中，高深寬比開口(例如孔洞或溝槽)可被交錯的ONON (氧化物/氮化物) 層或交錯的OPOP (氧化物/多晶矽)層圍繞，如圖4A與4B所示。接觸窗之底部包括不樂見的矽氧化物層、受破壞的/非晶矽層、及其他汙染物(例如碳)。
本發明包括在將對於周圍的ONON層或OPOP層的破壞降至最低的同時將汙染物移除的方法。清洗此種汙染物的方法涉及兩步驟的方法，其中第一步驟包括移除矽氧化物，而第二步驟包括移除受破壞的/非晶矽。在一些實施例中，該第二步驟更包括凹入基板，以確保將基板附近的汙染物移除。在第一步驟中為將矽氧化物移除，化學品包括氟基氣體的活性物種，且操作條件包括施加偏壓功率。在一些實施例中，若移除氧化物包括移除原生矽氧化物，則該化學品包括氫基氣體的活性物種。在一些實施例中，該操作條件包括約為或約小於10mTorr的腔室壓力。在一些實施例中，該氟基氣體為NF3 ，且該操作條件包括僅施加用以產生NF3 電漿的偏壓功率，這表示未施加來源功率。因此，該第一步驟為高方向性的氧化物擊穿步驟。
在第二步驟中為將受破壞的/非晶矽移除，化學品包括氫基氣體的活性物種，且操作條件包括施加偏壓功率與來源功率兩者。在一些實施例中，該化學品包括H2 或 H2 與NF3 的混合物。為了電漿的產生，各步驟應用不同的化學品與不同的操作條件，以在將對周圍的ONON或OPOP層的破壞降至最低的同時將汙染物移除。因此，該第二步驟為對周圍的氧化物與氮化物或多晶矽層有選擇性的矽移除步驟。
圖5呈現清洗具有複數個高深寬比開口的基板之方法的例示性流程圖。方法500從方塊505開始，在505將具有複數個高深寬比開口的基板提供到電漿處理腔室中。例如，可將基板提供到電漿處理腔室中的支座上，如圖1所示。各開口具有特定的高度或深度，以及特定的直徑或寬度。該等開口可具有大於約10:1或大於約40:1的高度比側向尺寸的深寬比。該基板可包括任何半導體晶圓、部分的積體電路、印刷電路板、或其他適當工件。在一些實施例中，該半導體晶圓可為記憶體裝置的一部分。該電漿處理腔室包括基板固持器，其用以固持基板；以及噴淋頭，其用以將氣體輸送到電漿處理腔室中的該基板固持器上方。該電漿處理腔室可配備以使用來源功率或偏壓功率中之一或兩者來產生電漿。在一些實施例中，該來源功率可在遠端下游電漿裝置(例如圖解於圖2中的遠端下游電漿裝置)中產生電感耦合式電漿。在一些實施例中，該偏壓功率可在噴淋頭與支座之間產生電容耦合式電漿，其可在圖1中圖解說明。
該基板可為具有複數個垂直結構形成於其上的矽基板，其中該等複數個垂直結構界定各個高深寬比開口。換句話說，各個開口被該等垂直結構圍繞。各個垂直結構包括交替的氧化物與氮化物層、或交替的氧化物與多晶矽層。例如，垂直結構包括交替的矽氧化物與矽氮化物層。在一些實施例中，高深寬比開口的側壁包括交替的氧化物與氮化物層，且高深寬比開口的底部表面包括位於矽表面上的污染物的子層。該等污染物的子層包括矽氧化物與受破壞的/非晶矽。
方法進行到方塊510，在510將具有氟基物種的第一蝕刻劑流動到該基板。在一些實施例中，該第一蝕刻劑僅由NF3 組成。替代地，若移除氧化物包括移除原生矽氧化物，則該第一蝕刻劑包括氫基物種，並且被流動到該基板。在此種例子中，該第一蝕刻劑可僅由H2 組成。
方法進行到方塊515，在515施加第一偏壓功率到該電漿處理腔室，而產生該氟基物種的電漿，以將該等高深寬比開口中的矽氧化物移除。在被移除的矽氧化物為原生矽氧化物的實施例中，施加該第一偏壓功率以產生氫基物種的電漿。在一些實施例中，將該第一偏壓功率施加到該電漿處理腔室中的基板固持器中。可在藉由噴淋頭將氣態的氟基物種或氫基物種流動到該電漿處理腔室的情況下，同時地施加該第一偏壓功率。RF功率供應器與匹配網路可與該電漿處理腔室電氣連接。在一些實施例中，該RF功率供應器與匹配網路可與該噴淋頭與該基板固持器電氣連接。該RF功率供應器與匹配網路可提供任何適當RF頻率的RF功率。因此，氟基物種或氫基物種的原位電漿可在該噴淋頭與該基板固持器之間產生，其中該基板固持器可做為電極而被施加功率。關於所產生的原位電漿，可控制偏壓功率以增加或減少離子撞擊。在一些實施例中，該第一偏壓功率介於約100W與約2000W之間，或介於約100W與約500W之間。
該第一偏壓功率可產生氟基物種的離子以蝕刻矽氧化物。該第一偏壓功率可提供電漿的方向性，使異相性蝕刻得以達成。施加該第一偏壓功率可降低離子散射效應，並可將氟基物種的離子引導到高深寬比開口的底部。在使第一蝕刻劑流動至基板的同時，可在沒有任何來源功率的情況下施加該第一偏壓功率。例如，不施加來源功率到該遠端下流電漿裝置，以將離子的散射降至最低。可以高方向性的方式將該第一蝕刻劑引導至基板，藉以避免或最小化凹入該等垂直結構的側壁。
該第一偏壓功率可產生電漿以促使NF3 的分解，進而形成氟離子。NF3 電漿可以相當高的蝕刻速率蝕刻矽氧化物。此外，NF3 電漿可避免鹽類的形成且可避免聚合化學品。在有第一偏壓功率的情況下，因為NF3 電漿具有高方向性，所以NF3 電漿可避免或最小化侵蝕含有氧化物的垂直結構的側壁。替代地，該第一偏壓功率可產生電漿以促使H2 的分解，進而形成氫離子，其中H2 電漿可蝕刻原生矽氧化物。
在一些實施例中，當在將該第一蝕刻劑流動到該基板並施加該第一偏壓功率到該電漿處理腔室中時，該電漿處理腔室中的壓力小於約10m Torr。在一些實施例中，該壓力小於約5m Torr，或介於約1 m Torr與約5m Torr之間。在矽氧化物的移除期間，透過將該電漿處理腔室中的壓力降低，可降低離子散射效應，並提高NF3 電漿的方向性。因此，在電漿處理腔室中僅施加偏壓功率，並連同低壓環境的情況下， 可給予NF3 電漿的反應物更多方向性，並在具有最小側向散射(朝向垂直結構的側壁)的情況下，將該NF3 電漿的反應物到達高深寬比開口之底部的可能性提高。因此，在對垂直結構具有最小的破壞的情況下，可將位於高深寬比開口之底部的矽氧化物清除。
方法500進行到方塊520，在520將具有氫基物種的第二蝕刻劑流動到該基板。在一些實施例中，該第二蝕刻劑僅由H2 組成。 在其他實施例中，該第二蝕刻劑包括 H2 與 NF3 。
方法500進行到方塊525，在525施加來源功率與第二偏壓功率到該電漿處理腔室，而產生該氫基物種的電漿，以將該等高深寬比開口中的矽移除。在一些實施例中，施加該來源功率到遠端電漿來源，並施加該第二偏壓功率到基板固持器。可在藉由噴淋頭將氣態的氫基物種流動到該電漿處理腔室的情況下，同時地施加該來源功率與第二偏壓功率。在流動第一蝕刻劑而將高深寬比開口中的矽氧化物移除之後，可改變電漿處理腔室中的條件以執行將高深寬比開口中的矽移除的第二步驟。來源功率可對感應線圈施加能量，以在遠端電漿來源(例如遠端下游電漿裝置)中產生電漿。因此，可在遠端電漿來源中產生氫基物種的遠端電漿，其中該遠端電漿包括氫基物種的自由基。再者，除了該來源功率之外，可施加第二偏壓功率到該電漿處理腔室。該第二偏壓功率可不同於該第一偏壓功率。該第二偏壓功率給予氫基物種的反應物的方向性，並增加離子轟擊。在一些實施例中，可控制該來源功率和第二偏壓功率之間的比例以平衡下列兩者:來自第二偏壓功率的離子轟擊之作用力、以及來自來源功率的自由基化學蝕刻。在一些實施例中，該來源功率介於約100 W與約 2000 W之間、或介於約500 W 與約 1500 W之間，而該第二偏壓功率介於約50 W與約1000 W 之間、或介於約200 W與約 800 W之間。關於來源功率和第二偏壓功率之間的比例，該比例可約等於或大於約 4:1、約等於或大於約 2:1、或約等於或大於約 1:1。該比例為控制蝕刻輪廓之方向性的重要參數，因為其可控制離子轟擊與由自由基所驅使的矽之化學蝕刻之間的平衡。
被移除的矽包括受破壞的/非晶矽。在一些實施例中，為了確保將矽基板附近的周圍的汙染物更完全地移除，亦將來自矽基板的若干矽從高深寬比開口之底部移除。基於該第二蝕刻劑之化學品對氧化物與氮化物/多晶矽的選擇性，其可在避免或最小化凹入氧化物與氮化物/多晶矽層的同時將矽移除。
該來源功率被施加到該電漿處理腔室中的遠端電漿來源，其中流動該第二蝕刻劑之步驟包括將氫基物種暴露到該遠端電漿來源，以產生該氫基物種的自由基。該等自由基可用於蝕刻位於高深寬比開口之底部的矽。將該第二偏壓功率施加到該電漿處理腔室中，而產生該氫基物種的離子，以進一步蝕刻位於高深寬比開口之底部的矽。在將位於高深寬比開口之底部的矽移除時，因為該來源功率提供不太具有方向性的由自由基驅動的蝕刻，所以施加偏壓功率連同該來源功率，可提供更有方向性的蝕刻輪廓。因此，在方塊525的第二蝕刻劑可在有方向性蝕刻輪廓的情況下凹入基板，且凹入的量可被仔細地調諧與控制。
在一些實施例中，該第二蝕刻劑僅由H2 組成。使用氫基物種(例如H2 )可有效地對矽進行蝕刻，同時作為還原劑而將氧化作用與其他暴露材料的損失降至最低。在本發明中，H2 電漿可在實質上無氧化劑(例如氧)的環境中與矽發生反應。使用H2 電漿的矽的蝕刻速率相當良好且對暴露的氮化物與氧化物層的選擇性極高。例如，使用H2 電漿(使用偏壓功率而促成)的矽的蝕刻速率可大於約每分鐘150 Å、或大於約每分鐘500 Å，暴露的氮化物與氧化物層的蝕刻速率可被忽略， 例如小於約每分鐘5 Å 或小於約每分鐘1 Å。藉由施加來源功率，可產生包括氫的自由基的遠端電漿，以與矽起反應。施加偏壓功率亦提供離子輔助化學蝕刻，其可提高接觸窗底部的蝕刻方向性。雖然以氫為主的自由基的存在會產生某些方面的等相性蝕刻，但純 H2 電漿對垂直結構中暴露的氮化物與氧化物層有高選擇性。因此可避免對 ONON 側壁的破壞。因此，該純 H2 電漿不會起反應而產生鹽類副產物，而鹽類副產物會導致不均勻問題與基板與基板之間的可重現性問題。先前用於移除氧化物及/或矽的以電漿為主的方法所使用的習知的操作條件與化學品，容易產生副產物，而降低裝置的效能。
在其他實施例中，該第二蝕刻劑包括H2 與 NF3 。 H2 的濃度大於NF3 的濃度。添加氟基物種 (例如 NF3 )可改變矽的蝕刻行為。添加NF3 可提高矽的蝕刻速率。這有利於提供製造期間的增加的效率與產量。 然而， NF3 對暴露的氧化物與氮化物/多晶矽層並非如此有選擇性。此外，與僅由H2 所組成的蝕刻劑相比，添加NF3 並非同樣地提供平順或方向性的蝕刻輪廓。在一些實施例中，H2 /NF3 電漿中的氟基物種的濃度介於每單位體積約0.1%與約 10% 之間、或介於每單位體積約0.5% 與約 5%之間。 依次地，氫基物種的濃度可大於每單位體積約90% 、或大於每單位體積約95% 。在其他實施例中，氟基物種的濃度可為零，使得該遠端電漿為純H2­­ 電漿。該 純H2­­ 電漿之矽相對於氧化物的選擇性 可大於約1000:1、或大於約10000:1，且該純H2­­ 電漿之矽相對於氮化物的選擇性 可大於約500:1 或大於約1000:1。 該純H2­­ 電漿可提供比H2 /NF3 電漿更具方向性且更平順的蝕刻輪廓。
可配置該電漿處理腔室的條件以最佳化下列動作: 將基板的垂直結構中周圍的氧化物與氮化物的損失降至最低的同時，將高深寬比開口之底部的矽移除。在一些實施例中，該電漿處理腔室中的壓力介於約10 mTorr與約3500 mTorr之間、或介於約200 mTorr 與約1500 mTorr之間。 在一些實施例中，該基板的溫度會影響移除矽的蝕刻速率與蝕刻輪廓。在一些實施例中，溫度介於約5°C 與約 200°C之間、或介於約20°C 與約100°C之間。
用於移除矽氧化物與用於移除矽的操作條件的一範例呈現於表1。針對矽氧化物的移除，化學品包括NF3 電漿。替代的，若移除包括原生矽氧化物的移除，則化學品包括H2 電漿。針對矽的移除，化學品包括純 H2 電漿或 H2 /NF3 電漿。可依序地產生電漿，使得移除矽氧化物與移除矽的 方法500可依序地執行。 NF3 電漿步驟之執行具有高方向性，且H2 電漿步驟之執行具有高選擇性。每個電漿化學品均不會反應形成不樂見的鹽類副產物。 在一些實施例中，可在包括該電漿處理腔室的單一個單站處理設備中執行移除矽氧化物與移除矽的步驟，其範例呈現於圖 1或圖 2。在一些實施例中，可在多站處理設備中的分離的站中執行移除矽氧化物與移除矽的步驟，其範例呈現於圖 3。表1
在一些實施例中，惰性載氣可與移除矽氧化物與矽的該等步驟中之一或兩者一起使用。一般認為惰性載氣可降低氣態的自由基再結合的可能性。惰性載氣的範例包括高貴氣體，例如氦 (He)、氖 (Ne)、與氬 (Ar)。
使用如前述之方法500，透過將高深寬比開口之底部的矽氧化物與矽蝕刻掉，來清洗高深寬比接觸窗。方法500可大致上稱為接觸窗清洗方法。事實上，方法500可使用於任何清洗製程以將矽氧化物與矽移除，特別係用於具有高深寬比特徵部的裝置中。在一些實施例中，複數個高深寬比開口為垂直NAND結構的一部分。在一些實施例中，可使用金屬或其他傳導性材料來填充高深寬比開口。該金屬可在矽基板上形成垂直結構之間的電氣接觸窗，其中該金屬接觸該矽基板。使用如前文所述的接觸窗清洗方法，將電絕緣汙染物移除、將側向凹入的側壁減至最低、並將形成殘餘的鹽類副產物減至最低，裝置中的該等電氣接觸窗可具有改善的電性。
為清洗高深寬比開口，可參考圖1-3執行方法500，以將矽氧化物與矽移除。在一些實施例中，圖1-3中的任何控制器可與指令一起設置，以執行方法500中的操作。該等控制器可提供電漿處理腔室中的操作條件的指令，以執行方法500中的操作。例如，清洗具有複數個高深寬比開口的基板的設備包括電漿處理腔室，其中該電漿處理腔室包括一遠端電漿來源以及用以固持基板的一基板固持器。該基板具有複數個高深寬比開口，而各個開口具有大於約10:1或大於約40:1的高度比側向尺寸的深寬比。在高深寬比開口之底部與基板的表面的矽層上，該基板被矽氧化物層汙染。該設備更包括設置以提供指令的一控制器，而該等指令用於執行下列操作: (a) 將具有氟基物種的第一蝕刻劑流動到該基板；(b)施加第一偏壓功率到該電漿處理腔室中的基板固持器，而產生該氟基物種的電漿，以將該矽氧化物層移除；(c)將具有氫基物種的第二蝕刻劑流動到該基板；以及(d)施加來源功率到該遠端電漿來源，並施加第二偏壓功率到該電漿處理腔室中的基板固持器，而產生該氫基物種的電漿，以將該矽層移除。在一些實施例中，該第一蝕刻劑僅包括NF3 。替代地，若移除矽氧化物包括移除原生矽氧化物，則該第一蝕刻劑包括氫基物種，例如H2 。在一些實施例中，該第二蝕刻劑僅包括H2 。在一些實施例中，該第二蝕刻劑僅包括H2 與NF3 ，其中H2 的濃度高於NF3 的濃度。在一些實施例中，該基板包括界定各個高深寬比開口的複數個垂直結構，而各個垂直結構包括交替的氧化物與氮化物層、或交替的氧化物與多晶矽層。數據
在移除矽時，移除矽的蝕刻速率可取決於一或更多的操作參數。圖6A–6C呈現圖表，該等圖表說明在僅施加來源功率的情況下，純H2 電漿的多晶矽蝕刻速率作為溫度、壓力、及來源功率的函數。圖6A呈現溫度與純H2 電漿的多晶矽蝕刻速率之間的關係。在小於約40°C的溫度下，多晶矽蝕刻速率隨溫度上升而提高。在大於約40°C的溫度下，多晶矽蝕刻速率隨溫度上升而降低。 因此， 最大的多晶矽蝕刻速率表現溫度最大值 (Tmax )，例如 Tmax ~ 40°C。 在 Tmax 以下，將溫度提高可將用於形成揮發性矽烷(SiH4 ) 的熱活化作用增加，藉此提高多晶矽蝕刻速率。在Tmax 以上，在多晶矽的表面有氫原子的再結合作用，而消耗形成揮發性SiH4 所需要的化學吸附氫原子。
圖6B呈現純H2 電漿的多晶矽蝕刻速率作為壓力的函數。隨著壓力上升，多晶矽蝕刻速率逐漸地降低。然而，當壓力低於600mTorr，合理地發現蝕刻速率作為壓力之函數的最大值。在壓力大於約600mTorr且小於約3500mTorr處，多晶矽蝕刻速率降低。當壓力上升時，可預期氫原子在多晶矽表面上的物理吸附會增加。物理吸附的氫原子與化學吸附的氫原子的表面再結合作用的速率會提高而形成H2 氣體，造成SiHx 前驅物的耗損。此外，氫原子的表面(牆壁)與體積再結合作用的速率亦隨壓力而提高，而可能產生較低濃度的氫自由基(可用於與多晶矽表面發生反應)。
圖6C呈現純H2 電漿的多晶矽蝕刻速率作為來源功率的函數。多晶矽蝕刻速率隨純H2 電漿的增加的RF功率而提高。針對單一個300mm晶圓而言，多晶矽蝕刻速率在某一功率接近最大值，針對蘭姆研究公司(Lam Research Corporation)的 Gamma GxT 工具，該功率為約3000 W。超過該最大功率，氫原子的再結合作用夠多，使得多晶矽蝕刻速率不會明顯地變化。
圖7A-7B呈現圖表，該等圖表說明在僅使用來源功率之情況下，H2 /NF3 電漿的多晶矽蝕刻速率作為溫度與壓力的函數。針對帶有H2 與 NF3 的氣體混合物的電漿而言，多晶矽蝕刻速率對溫度表現強的相依性。圖 7A呈現多晶矽蝕刻速率作為溫度的函數。針對NF3 濃度約5%的氣體混合物，多晶矽蝕刻速率在介於約60°C 與約 80°C之間的Tmax 提高到最大值。當溫度高於約 Tmax ，多晶矽蝕刻速率下降。針對NF3 濃度約0.7%的氣體混合物，當溫度高於約 30°C，多晶矽蝕刻速率下降。在此例子中， Tmax 可發生在低於約30°C 的溫度下。此外，針對高於約40°C的溫度， 針對 5% NF3 的多晶矽蝕刻速率高於針對0.7% NF3 者。因此，增加含氟氣體物種的濃度，導致更高的多晶矽蝕刻速率。
針對帶有H2 與 NF3 的氣體混合物的電漿而言，多晶矽蝕刻速率亦對壓力表現強的相依性。圖 7B呈現多晶矽蝕刻速率作為壓力的函數。針對具有約5% NF3 的氣體混合物，當溫度固定在 約100°C 時，在介於約0.6 Torr與約1.5 Torr之間的壓力下，多晶矽蝕刻速率隨壓力增加。然而，在超過約1.5 Torr的壓力下，多晶矽蝕刻速率隨壓力而降低。針對具有約5% NF3 的氣體混合物，當溫度固定在 約60°C 時，在介於約0.6 Torr與約0.8 Torr之間的壓力下，多晶矽蝕刻速率亦隨壓力增加。在約2 Torr的高壓下，發現蝕刻速率急劇地降低。因此，約 5% NF3 時，針對60°C 與 100°C兩者，可知多晶矽蝕刻速率的最大值發生在介於約1.0 Torr 與約1.5 Torr 之間的壓力Pmax 下。
圖8呈現具有交替的矽氧化物與矽氮化物層的垂直結構的TEM影像。該TEM影像對應到一ONON疊層的頂部區域。使用HF濕式蝕刻會產生關於ONON疊層的波紋結構；而使用習知的方向性低的電漿蝕刻(例如NF3 電漿蝕刻)會產生關於ONON疊層的錐狀結構。然而，使用前述兩步驟的方法:僅使用偏壓功率的NF3 電漿蝕刻，之後接續使用來源功率與偏壓功率兩者的H2 電漿蝕刻，可將對ONON疊層的破壞降至最低。在清洗前與清洗後，ONON疊層大部分維持不受影響，呈現出最小的或沒有側壁破壞。
使用TEM影像(例如圖8中的TEM影像)，可計算氧化物與氮化物層的側向損失，作為使用前述之接觸窗清洗方法的結果。可在接觸窗清洗處理之前拍攝一TEM影像，並在該接觸窗清洗處理之後拍攝另一TEM影像。可以在一ONON疊層中，使用頂部四對ONON疊層來描述氧化物與氮化物的側向損失之特性，並將其與底部四對ONON疊層做比較。表2呈現針對頂部層與底部層的氧化物層的側向損失之特性描述，而表3呈現針對頂部層與底部層的氮化物層的側向損失之特性描述。表 2 表 3
針對頂部四個氧化物層所計算而得的平均氧化物損失為1.9nm，而針對底部四個氧化物層者為1.5nm。高深寬比結構的頂部與底部層之間的氧化物損失的0.4nm的差異值，約小於氧化物層的原始寬度的1%。氧化物層的原始寬度約100nm。
相似地，針對頂部四個氮化物層所計算而得的平均氮化物損失為0.8nm，而針對底部四個氮化物層者為2.6nm。高深寬比結構的頂部與底部層之間的1.8nm的差異值，小於氮化物層的原始寬度的2%。氮化物層的原始寬度約100nm。
表2與3中收集與計算的數據呈現出氮化物與氧化物的最小損失。此外，該數據揭露高深寬比結構的頂部與底部之間的材料損失的微小的差異值，這意味該接觸窗清洗處理產生很少的波紋或無波紋。因此，不需要額外的處理來將高深寬比結構中的波紋校直。
圖9A呈現高深寬比開口的TEM影像，其中氧化物層在非晶矽層上。圖9B呈現高深寬比開口的TEM影像，其中氧化物層與非晶矽層被移除。前述的接觸窗清洗方法可成功地將氧化物層與非晶矽層從矽基板上移除。可在有方向性蝕刻輪廓的情況下，將氧化物層與非晶矽層移除。TEM影像的分析指出接觸窗的介面相當地乾淨。該介面無氧與其他汙染物。此外，與接觸窗後處理接觸的矽基板對應到原先的單晶矽。在一些實施例中，接觸窗清洗處理凹入矽基板，以確保在矽基板附近的所有汙染物被完全地移除。
圖10A-10C呈現因改變矽層之移除期間的來源功率:偏壓功率比例而有著不同蝕刻輪廓的高深寬比開口的TEM影像。在移除矽氧化物之步驟之後，可使用來源功率與偏壓功率以產生氫基物種(例如H2 )的電漿，其中H2 電漿可移除矽。來源功率與偏壓功率之間的比例會影響矽之移除的蝕刻輪廓。可透過固定該來源功率並改變該偏壓功率來改變該比例。在一些實施例中，將圖10A–10C 中的來源功率固定在1000 W，而偏壓功率在圖10A中為 250 W ，在圖10B 中為500 W ，且在圖10C中為 700 W。在圖10A中，施加減少的偏壓功率，使得來源功率與偏壓功率之間的比例大於2:1。 來源功率產生更為等相性的蝕刻，導致不具方向性的蝕刻輪廓。在圖10B中， 使偏壓功率與來源功率平衡，使得該比例約為 2:1。可將所產生的蝕刻輪廓最佳化，使得該蝕刻輪廓為方向性且限制表面粗糙度。在圖10C中，提高偏壓功率，使得來源功率與偏壓功率之間的比例小於2:1。所產生的蝕刻輪廓不規則且不平整，且帶有較大程度的表面粗糙度，其至少部分係因為離子撞擊提高所致。
圖11呈現一圖表，其說明多晶矽的蝕刻速率作為溫度的函數。數據點呈現在施加偏壓功率的情況下，純H2 電漿可以相當高的蝕刻速率來蝕刻多晶矽。蝕刻速率取決於基板的溫度，其中蝕刻速率隨著溫度而降低。因此，可改變基板固持器的溫度以控制矽移除與凹入的量。在圖11中的圖表中，多晶矽蝕刻的操作條件包括2.5 slm H2 、 1000 W來源功率、 500 W偏壓功率、400 mTorr、以及 60秒處理。
圖12A-12B呈現因改變矽層之移除期間的溫度而有著不同蝕刻輪廓的高深寬比開口的TEM影像。針對矽移除與凹入矽基板的量，該等TEM影像呈現蝕刻輪廓取決於溫度。針對矽移除與凹入步驟，隨著基板的溫度下降，蝕刻輪廓變得更平順。此外，矽基板的垂直蝕刻速率隨著溫度下降而提高。圖12A呈現因較高的溫度而在蝕刻前緣帶有若干表面粗糙度的蝕刻輪廓。圖12B呈現使用較低的溫度得到的蝕刻輪廓，其帶有較平順的蝕刻前緣與增加的矽在垂直方向上的損失。光微影
上述之該設備/處理，可連同微影圖案化的工具或製程一起使用，例如用於半導體裝置、顯示器、LEDs、太陽能平板以及類似物的加工或製造。典型地但非必要地，此類工具/製程在共同的製造場所中被一起使用或操作。薄膜的微影圖案化典型地包括一些或全部下述之操作，每項操作藉由若干合理的工具而促成:(1)塗佈光阻劑於工件(即基板)上，使用旋塗或噴塗工具；(2)使光阻劑硬化，使用熱板或熔爐或UV硬化工具；(3)暴露該光阻劑到可見光或UV光或X光，使用如晶圓步進器的工具；(4)使該光阻劑顯影以選擇性地移除光阻劑並藉此使之圖案化，使用如濕式清潔台的工具；(5)轉移該光阻劑圖案到下層的薄膜或工件中，使用乾式或電漿輔助蝕刻工具；以及(6)移除該光阻劑，使用如RF或微波電漿光阻剝離器的工具。在一些實施例中，在塗佈光阻劑之前，可沉積可灰化硬遮罩層(例如非晶碳層)及其他適當的硬遮罩(例如抗反射層)。
雖然為了提升明確性與理解之目的，以在具體實施例的內文中詳細描述前文中揭露的技術、操作、處理、方法、系統、設備、工具、薄膜、化學品、與組成，但明顯對於本技術領域中具有通常知識者而言，在本發明的精神與範圍中，有許多執行前述實施例的替代方式。因此，本文所述之實施利應視為例示性(而非限制性)的所揭露之發明概念，且不作為不當地限制任何申請專利範圍(最終導向本發明之標的)的不許可的依據。
100‧‧‧設備
102‧‧‧處理氣體
106‧‧‧遠端電漿來源
108‧‧‧連接管線
110‧‧‧混合容器
112‧‧‧處理氣體或載氣
114‧‧‧噴淋頭
116‧‧‧RF功率供應器
118‧‧‧處理腔室
120‧‧‧支座
122‧‧‧系統控制器
124‧‧‧基板
126‧‧‧出口
128‧‧‧感測器
200‧‧‧電漿裝置
202‧‧‧電漿來源腔室
204‧‧‧暴露腔室
206‧‧‧噴淋頭構件
208‧‧‧噴淋頭
212‧‧‧基板
214‧‧‧基板固持器
218‧‧‧導管
220‧‧‧入口
224‧‧‧功率來源
226‧‧‧控制器
300‧‧‧處理工具
302‧‧‧負載閘
304‧‧‧負載閘
306‧‧‧機器人
308‧‧‧莢
309‧‧‧晶圓傳送系統
310‧‧‧大氣埠
312‧‧‧支座
314‧‧‧處理腔室
316‧‧‧腔室傳送埠
318‧‧‧支座
350‧‧‧系統控制器
352‧‧‧處理器
354‧‧‧大量儲存裝置
356‧‧‧記憶體裝置
358‧‧‧系統控制軟體
400‧‧‧裝置結構
410‧‧‧基板
420‧‧‧開口
430‧‧‧氧化物層
440‧‧‧氮化物或多晶矽層
450‧‧‧垂直結構
460‧‧‧氧化物層
470‧‧‧受破壞的/非晶矽層
圖1呈現包括一電漿處理腔室的設備之範例的示意圖，該電漿處理腔室係配備以提供根據若干實施例的來源功率與偏壓功率。
圖2呈現根據若干實施例的下游電漿裝置之範例的示意圖。
圖3呈現根據若干實施例的多站處理工具之範例的示意圖。
圖4A呈現裝置結構之範例的剖面示意圖，該裝置結構具有由複數個垂直結構所界定的複數個高深寬比開口。
圖4B呈現圖4A中的剖面示意圖的放大圖，其描繪在其中一個高深寬比開口中，氧化物層位於矽層上方。
圖5呈現清洗具有複數個高深寬比開口的基板之方法的例示性流程圖。
圖6A-6C呈現圖表，該等圖表說明純H2 電漿的多晶矽蝕刻速率作為溫度、壓力、及來源功率的函數。
圖7A-7B呈現圖表，該等圖表說明H2 /NF3 電漿的多晶矽蝕刻速率作為溫度、壓力的函數。
圖8呈現具有交替的矽氧化物與矽氮化物層的垂直結構的TEM影像。
圖9A呈現高深寬比開口的TEM影像，其中氧化物層在矽層上方。
圖9B呈現高深寬比開口的TEM影像，其中氧化物層與矽層已經移除。
圖10A-10C呈現因改變矽層之移除期間的來源:偏壓功率比例而有著不同蝕刻輪廓的高深寬比開口的TEM影像。
圖11呈現一圖表，其說明當使用來源與偏壓功率兩者時，多晶矽的蝕刻速率作為溫度的函數。
圖12A-12B呈現因改變矽層之移除期間的溫度而有著不同蝕刻輪廓的高深寬比開口的TEM影像。

Claims (29)

  1. 一種清洗具有複數個高深寬比開口的基板的方法，該方法包括：將具有複數個高深寬比開口的基板提供到電漿處理腔室中，而各個開口具有大於約10：1的高度比側向尺寸的深寬比；將具有氟基物種或氫基物種的第一蝕刻劑流動到該基板；施加第一偏壓功率到該電漿處理腔室，而產生該氟基物種的電漿，以將該等高深寬比開口中的矽氧化物移除，其中在未將任何來源功率施加到該電漿處理腔室的情況下發生該矽氧化物之移除；將具有氫基物種的第二蝕刻劑流動到該基板；以及施加來源功率與第二偏壓功率到該電漿處理腔室，而產生該氫基物種的電漿，以將該等高深寬比開口中的矽移除。
  2. 如申請專利範圍第1項之清洗具有複數個高深寬比開口的基板的方法，其中該第二蝕刻劑僅由氫所組成。
  3. 如申請專利範圍第1項之清洗具有複數個高深寬比開口的基板的方法，其中該第二蝕刻劑包括氫與三氟化氮，而該氫的濃度高於該三氟化氮的濃度。
  4. 如申請專利範圍第1項之清洗具有複數個高深寬比開口的基板的方法，其中該第一蝕刻劑僅由三氟化氮所組成。
  5. 如申請專利範圍第1項之清洗具有複數個高深寬比開口的基板的方法，其中該基板包括界定各個高深寬比開口的複數個垂直結構，而各個垂直結構包括交替的氧化物與氮化物層。
  6. 如申請專利範圍第5項之清洗具有複數個高深寬比開口的基板的方法，其中該交替的氧化物與氮化物層包括交替的矽氧化物與矽氮化物層。
  7. 如申請專利範圍第5項之清洗具有複數個高深寬比開口的基板的方法，其中高深寬比開口中的矽移除係發生在對各個交替的氧化物與氮化物層有大於約500：1的選擇比之情況下。
  8. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中當在將該第一蝕刻劑流動到該基板並施加該第一偏壓功率時，該電漿處理腔室中的壓力小於約10m Torr。
  9. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中用以將矽移除的該來源功率與該第二偏壓功率之間的比例約等於或大於約2：1。
  10. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中該矽包括非晶或受破壞的矽。
  11. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中該來源功率被施加到該電漿處理腔室中的遠端電漿來源，且其中施加該來源功率包括將該第二蝕刻劑的該氫基物種暴露到該遠端電漿來源，以產生該氫基物種的自由基。
  12. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中施加該第一偏壓功率包括將該氟基物種暴露到該第一偏壓功率，以產生該氟基物種的離子，其中該氟基物種的該等離子依一方向性蝕刻輪廓將該矽氧化物移除。
  13. 如申請專利範圍第1-7項其中任一者之清洗具有複數個高深寬比開口的基板的方法，其中該複數個高深寬比開口為垂直NAND結構之一部分。
  14. 一種用於清洗具有複數個高深寬比開口的基板的設備，該設備包括： 一電漿處理腔室，其中該電漿處理腔室包括：一遠端電漿來源；以及一基板固持器，其用以固持具有複數個高深寬比開口的基板，而各個開口具有大於約10：1的高度比側向尺寸的深寬比，且該基板在高深寬比開口中的矽層上具有矽氧化物層；以及一控制器，其設置以提供用於執行下列操作的指令：(a)將具有氟基物種或氫基物種的第一蝕刻劑流動到該基板；(b)施加第一偏壓功率到該電漿處理腔室中的基板固持器，而產生該氟基物種的電漿，以將該矽氧化物層移除，其中在未將任何來源功率施加到該電漿處理腔室的情況下發生該矽氧化物之移除；(c)將具有氫基物種的第二蝕刻劑流動到該基板；以及(d)施加來源功率到該遠端電漿來源，並施加第二偏壓功率到該電漿處理腔室中的基板固持器，而產生該氫基物種的電漿，以將該矽層移除。
  15. 如申請專利範圍第14項之用於清洗具有複數個高深寬比開口的基板的設備，其中該第二蝕刻劑僅由氫組成。
  16. 如申請專利範圍第14項之用於清洗具有複數個高深寬比開口的基板的設備，其中該第二蝕刻劑包括氫與三氟化氮，而該氫的濃度高於該三氟化氮的濃度。
  17. 如申請專利範圍第14項用於清洗具有複數個高深寬比開口的基板的設備，其中該第一蝕刻劑僅由三氟化氮組成。
  18. 如申請專利範圍第14項之用於清洗具有複數個高深寬比開口的基板的設備，其中該基板包括界定各個高深寬比開口的複數個垂直結構，而各個垂直結構包括交替的氧化物與氮化物層。
  19. 如申請專利範圍第18項之用於清洗具有複數個高深寬比開口的基板的設備，其中矽層的移除係發生在對各個交替的氧化物與氮化物層有大於約500：1的選擇比之情況下。
  20. 如申請專利範圍第14-19項其中任一者之用於清洗具有複數個高深寬比開口的基板的設備，其中當在將該第一蝕刻劑流動到該基板並施加該第一偏壓功率時，該電漿處理腔室中的壓力小於約10m Torr。
  21. 如申請專利範圍第14-19項其中任一者之用於清洗具有複數個高深寬比開口的基板的設備，其中用以將該矽層移除的該來源功率與該第二偏壓功率之間的比例約等於或大於約2：1。
  22. 一種清洗具有複數個高深寬比開口的基板的方法，該方法包括：將具有複數個高深寬比開口的基板提供到電漿處理腔室中，其中各個開口具有大於約10：1的高度比側向尺寸的深寬比；將具有氟基物種或氫基物種的第一蝕刻劑流動到該基板；施加第一偏壓功率到該電漿處理腔室，而產生該第一蝕刻劑的電漿，以將該等高深寬比開口中的矽氧化物移除；將具有氫基物種的第二蝕刻劑流動到該基板，其中該第二蝕刻劑包括氫與三氟化氮，而該氫的濃度高於該三氟化氮的濃度；以及施加來源功率與第二偏壓功率到該電漿處理腔室，而產生該第二蝕刻劑的電漿，以將該等高深寬比開口中的矽移除。
  23. 如申請專利範圍第22項之清洗具有複數個高深寬比開口的基板的方法，其中在未將任何來源功率施加到該電漿處理腔室的情況下發生該矽氧化物之移除。
  24. 如申請專利範圍第22項之清洗具有複數個高深寬比開口的基板的方法，其中該第一蝕刻劑僅由三氟化氮所組成。
  25. 如申請專利範圍第22項之清洗具有複數個高深寬比開口的基板的方法，其中該基板包括界定各個高深寬比開口的複數個垂直結構，而各個垂直結構包括交替的氧化物與氮化物層。
  26. 如申請專利範圍第25項之清洗具有複數個高深寬比開口的基板的方法，其中該交替的氧化物與氮化物層包括交替的矽氧化物與矽氮化物層。
  27. 如申請專利範圍第25項之清洗具有複數個高深寬比開口的基板的方法，其中高深寬比開口中的矽移除係發生在對各個交替的氧化物與氮化物層有大於約500：1的選擇比之情況下。
  28. 如申請專利範圍第22項之清洗具有複數個高深寬比開口的基板的方法，其中用以將矽移除的該來源功率與該第二偏壓功率之間的比例約等於或大於約2：1。
  29. 如申請專利範圍第22項之清洗具有複數個高深寬比開口的基板的方法，其中當在將該第一蝕刻劑流動到該基板並施加該第一偏壓功率時，該電漿處理腔室中的壓力小於約10m Torr。
TW104128251A 2014-08-29 2015-08-28 高深寬比結構中的接觸窗清洗 TWI673791B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462044117P 2014-08-29 2014-08-29
US62/044,117 2014-08-29
US14/577,977 2014-12-19
US14/577,977 US9558928B2 (en) 2014-08-29 2014-12-19 Contact clean in high-aspect ratio structures

Publications (2)

Publication Number Publication Date
TW201626451A TW201626451A (zh) 2016-07-16
TWI673791B true TWI673791B (zh) 2019-10-01

Family

ID=55403306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128251A TWI673791B (zh) 2014-08-29 2015-08-28 高深寬比結構中的接觸窗清洗

Country Status (5)

Country Link
US (1) US9558928B2 (zh)
JP (1) JP6646978B2 (zh)
KR (1) KR102402866B1 (zh)
CN (1) CN105390389B (zh)
TW (1) TWI673791B (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8916477B2 (en) * 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9576788B2 (en) * 2015-04-24 2017-02-21 Applied Materials, Inc. Cleaning high aspect ratio vias
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10861693B2 (en) * 2015-12-18 2020-12-08 Applied Materials, Inc. Cleaning method
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9960049B2 (en) 2016-05-23 2018-05-01 Applied Materials, Inc. Two-step fluorine radical etch of hafnium oxide
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US9947558B2 (en) * 2016-08-12 2018-04-17 Lam Research Corporation Method for conditioning silicon part
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
WO2018052475A1 (en) * 2016-09-16 2018-03-22 Applied Materials, Inc. Integrated system and method for source/drain engineering
WO2018055724A1 (ja) * 2016-09-23 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9997366B2 (en) * 2016-10-19 2018-06-12 Lam Research Corporation Silicon oxide silicon nitride stack ion-assisted etch
CN107978604B (zh) * 2016-10-24 2020-04-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US10586696B2 (en) 2017-05-12 2020-03-10 Applied Materials, Inc. Halogen abatement for high aspect ratio channel device damage layer removal for EPI growth
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) * 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US11065654B2 (en) 2017-07-17 2021-07-20 Lam Research Corporation In situ vapor deposition polymerization to form polymers as precursors to viscoelastic fluids for particle removal from substrates
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
CN107611007A (zh) * 2017-08-24 2018-01-19 长江存储科技有限责任公司 一种深沟槽的预清洗方法及3d nand制备工艺
US10544519B2 (en) * 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition
CN107731841A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种改善3d nand闪存seg生长质量的方法
CN107731843A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种提高seg生长高度均一性方法
CN107731825A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种降低3d nand闪存制备中热负载方法
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10128086B1 (en) * 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) * 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
CN107968040A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种提高硅外延生长均匀性的工艺
JP7387618B2 (ja) * 2017-12-01 2023-11-28 エムケーエス インスツルメンツ，インコーポレイテッド ラジカルガス及び短寿命分子に対する複センサガスサンプリング検出システム及び使用方法
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
JP7399863B2 (ja) * 2018-02-05 2023-12-18 ラム リサーチ コーポレーション アモルファスカーボン層の開孔プロセス
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) * 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
CN109166857A (zh) * 2018-09-03 2019-01-08 长江存储科技有限责任公司 半导体结构及其形成方法
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
CN109216372B (zh) * 2018-09-19 2021-03-30 长江存储科技有限责任公司 半导体结构的形成方法
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
CN109346470A (zh) * 2018-11-12 2019-02-15 长江存储科技有限责任公司 三维存储器及其形成方法
US11437242B2 (en) * 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN111696863B (zh) * 2019-03-15 2024-04-12 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法
KR102523367B1 (ko) * 2020-02-13 2023-04-21 세메스 주식회사 실리콘 구조물 표면 러프니스 개선 방법 및 기판 처리 장치
KR20220041358A (ko) * 2020-09-25 2022-04-01 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102559095B1 (ko) * 2020-11-11 2023-07-25 주식회사 테스 기판 처리 방법
KR102603741B1 (ko) * 2021-10-21 2023-11-17 주식회사 원익큐엔씨 불화 대상물의 불화 가공 방법 및 이에 의해 불화 가공된 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483103B (en) * 1999-09-03 2002-04-11 Applied Materials Inc Cleaning contact with successive fluorine and hydrogen plasmas
TW200607017A (en) * 2004-06-29 2006-02-16 Unaxis Usa Inc A method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
TW200739715A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Etch methods to form anisotropic features for high aspect ratio applications

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505816A (en) 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
JP4395896B2 (ja) * 1998-03-10 2010-01-13 ソニー株式会社 半導体装置の製造方法
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
KR100316721B1 (ko) 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
US6544838B2 (en) * 2001-03-13 2003-04-08 Infineon Technologies Ag Method of deep trench formation with improved profile control and surface area
JP2003309083A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR20080061930A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 낸드 플래쉬 메모리소자의 고전압 트랜지스터 제조방법
JP5710267B2 (ja) * 2007-12-21 2015-04-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
US8883650B2 (en) 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
JP4972594B2 (ja) 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
KR101061178B1 (ko) * 2008-12-30 2011-09-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101422155B1 (ko) * 2010-02-01 2014-07-22 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 그것을 사용한 드라이 에칭 방법
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US9039911B2 (en) * 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US8916477B2 (en) 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US9034773B2 (en) 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8969212B2 (en) * 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064812B2 (en) * 2013-09-05 2015-06-23 Applied Materials, Inc. Aspect ratio dependent etch (ARDE) lag reduction process by selective oxidation with inert gas sputtering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483103B (en) * 1999-09-03 2002-04-11 Applied Materials Inc Cleaning contact with successive fluorine and hydrogen plasmas
TW200607017A (en) * 2004-06-29 2006-02-16 Unaxis Usa Inc A method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
TW200739715A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Etch methods to form anisotropic features for high aspect ratio applications

Also Published As

Publication number Publication date
TW201626451A (zh) 2016-07-16
CN105390389A (zh) 2016-03-09
US9558928B2 (en) 2017-01-31
JP2016051900A (ja) 2016-04-11
KR20160027925A (ko) 2016-03-10
JP6646978B2 (ja) 2020-02-14
KR102402866B1 (ko) 2022-05-26
US20160064212A1 (en) 2016-03-03
CN105390389B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI673791B (zh) 高深寬比結構中的接觸窗清洗
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
TWI808998B (zh) 高能量原子層蝕刻
TWI726989B (zh) 蝕刻基板的材料之方法及設備
JP6009520B2 (ja) シリコン含有膜の平滑ＳｉＣｏｎｉエッチング
JP6284786B2 (ja) プラズマ処理装置のクリーニング方法
TW201903833A (zh) 具有原子層蝕刻重置之選擇性沉積
TW201921488A (zh) 蝕刻方法
KR20200027568A (ko) 순환적 패시베이션 및 에칭을 사용한 고 종횡비 선택적 측방향 에칭
US9390935B2 (en) Etching method
KR20140121367A (ko) 반도체 제조를 위한 내부 플라즈마 그리드
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
JP2005109514A (ja) エッチングプロセス中に最小寸法を制御する方法
US10260150B2 (en) Method and system for sculpting spacer sidewall mask
KR20210011493A (ko) 고 종횡비 구조체들의 효율적인 세정 및 에칭
WO2020028119A1 (en) Non-selective and selective etching through alternating layers of materials
US20230134436A1 (en) Plasma processing method and plasma processing apparatus
TW202135293A (zh) 對於高深寬比之3d nand 蝕刻的側壁缺口縮減
JP2024533354A (ja) 帯電誘起欠陥を低減するためのサイクリングレシピにおける多状態ｒｆパルシング
TW202025301A (zh) 將半導體元件上的矽化鎳層圖案化之方法