CN107731825A - 一种降低3d nand闪存制备中热负载方法 - Google Patents

一种降低3d nand闪存制备中热负载方法 Download PDF

Info

Publication number
CN107731825A
CN107731825A CN201710755069.9A CN201710755069A CN107731825A CN 107731825 A CN107731825 A CN 107731825A CN 201710755069 A CN201710755069 A CN 201710755069A CN 107731825 A CN107731825 A CN 107731825A
Authority
CN
China
Prior art keywords
silicon
flash memories
nand flash
prepared
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710755069.9A
Other languages
English (en)
Inventor
吴林春
杨要华
何佳
刘藩东
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710755069.9A priority Critical patent/CN107731825A/zh
Publication of CN107731825A publication Critical patent/CN107731825A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明提供了一种降低3D NAND闪存制备中热负载方法，所述方法包括以下步骤：沉积衬底堆叠结构并刻蚀衬底堆叠结构以形成沟道和衬底表面的硅槽；对沟道和硅槽进行刻蚀后处理(Post Etch Treatment，PET)；采用DHF第一次低温清洗以去除硅槽界面处氧化物；采用NH4OH第二次以去除硅槽界面处非晶硅。本发明可以降低器件的热负载，而降低热负载对周边期间的性能有利，并可以改善SEG底部的形貌，而改善SEG底部的形貌可以提高硅外延生长高度的均一性，进而提高3D NAND闪存的整体的性能。

Description

一种降低3D NAND闪存制备中热负载方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构通道孔的SEG的制作方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。
现有技术中通常在沟道孔刻蚀和刻蚀后处理(Post Etch Treatment，PET)后进行硅的选择性外延生长(SEG)，此时界面处会存在氧化物(OX)和非晶硅(a-Si)，现有技术中，采用氢(H2)在高温烘烤8分钟去除氧化物，并采用HCl高温烘烤去除界面处的非晶硅，然后在HCl烘烤后进行SEG的沉积生长
然而，氢(H2)在高温烘烤和HCl高温烘烤将增加器件的热负载，对周边器件的性能不利；而且，盐酸烘烤将刻蚀硅衬底并改变底部SEG的形貌。
发明内容
本发明的目的在于提供一种降低3D NAND闪存制备中热负载方法，该方法通过改进SEG生长前硅槽和沟道孔的处理工艺来改善SEG的生长质量，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种降低3D NAND闪存制备中热负载方法，包括以下步骤：
沉积衬底堆叠结构；
刻蚀衬底堆叠结构以形成沟道和衬底表面的硅槽；
对沟道和硅槽进行刻蚀后处理(Post Etch Treatment，PET)；
第一次低温清洗以去除硅槽界面处氧化物；
第二次低温清洗去除硅槽界面处非晶硅；
硅外延生长。
进一步的，所述沉积衬底堆叠结构，具体为，提供衬底，在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化物层，所述牺牲介质层为氮化硅层，从而形成NO堆叠结构(NOStacks)。
进一步的，所述刻蚀衬底堆叠结构，具体为，采用各向异性的干法刻蚀工艺垂直向下刻蚀所述衬底堆叠结构以形成沟道，所述沟道通至所述衬底并形成一定深度的硅槽。
进一步的，所述刻蚀后处理为，采用氮气(N2)、氮气(N2)和一氧化碳(CO)的混合气体或氮气(N2)和氢气(H2)的混合气体对被刻蚀的硅槽区域进行吹扫。
进一步，所述第一次低温清洗为采用低温下均匀气体流进行硅槽界面处氧化物的去除，例如，使用ULVAC工具进行。
进一步，所述第二次低温清洗以去除硅槽界面处非晶硅为采用氢氧化铵(NH4OH)进行处理。
进一步的，所述硅外延生长是在硅槽处新生硅衬底表面进行硅的外延生长形成硅外延层(SEG)。
本发明还提供了一种3D NAND闪存，其由上述降低3D NAND闪存制备中热负载方法制备得到。
刻蚀后处理的界面将残留氧化物(OX)、非晶硅(a-Si)；其中，氧化物将导致硅外延层不能在其表面生长，从而形成空位；而在非晶硅表面，硅外延层生长速度慢，影响硅外延层的质量，并且也可能形成空位。而现有的采用氢(H2)在高温烘烤和HCl高温烘烤去除非晶硅的方法将对周边期间造成热负载。
基于上述原因，与现有技术相比，本发明采用的方法的有益效果主要体现在：
第一，采用低温下均匀气体流进行硅槽界面处氧化物的去除，例如，使用ULVAC工具进行；可以避免对器件造成热负载
第二，用氢氧化铵(NH4OH)可以去除非晶硅，也是在低温下进行，也不对器件造成热负载；
第三，不采用氢(H2)在高温烘烤和HCl进行高温烘烤可以降低器件的热负载，而降低热负载对周边期间的性能有利，并可以改善SEG底部的形貌，而改善SEG底部的形貌可以提高硅外延生长高度的均一性，进而提高3D NAND闪存的整体的性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-d为本发明中一种提高SEG生长高度均一性方法工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例中，提出了一种降低3D NAND闪存制备中热负载方法，包括以下步骤：
S100：沉积衬底堆叠结构；
S200：刻蚀衬底堆叠结构以形成沟道和衬底表面的硅槽；
S300：对沟道和硅槽进行刻蚀后处理(Post Etch Treatment，PET)；
S400：第一次低温清洗以去除硅槽界面处氧化物；
S500：第二次以去除硅槽界面处非晶硅；
S600：硅外延生长。
具体的，请参考图1a，在步骤S100中，沉积衬底堆叠结构，具体为，提供衬底100，所述衬底100表面形成有多层交错堆叠的层间介质层110及牺牲介质层120，所述牺牲介质层120形成于相邻的层间介质层110之间；所述层间介质层110为氧化物层，所述牺牲介质层120为氮化硅层，从而形成NO堆叠结构(NO Stacks)；
请继续参考图1a，在步骤S200中，刻蚀所述衬底堆叠结构，具体为，采用各向异性的干法刻蚀工艺垂直向下刻蚀所述层间介质层110及牺牲介质层120以形成沟道130，所述沟道130通至所述衬底100并形成一定深度的硅槽140。
请继续参考图1a，在步骤S300中，对沟道和硅槽进行刻蚀后处理(Post EtchTreatment，PET)，即采用氮气(N2)、氮气(N2)和一氧化碳(CO)或氮气(N2)和氢气(H2)对被刻蚀的硅槽区域进行吹扫，在这一处理后将在硅槽表面产生非晶硅150和氧化物160；
请参考图1b，在步骤S400中，第一次低温清洗所述沟道130和硅槽140以去除界面处氧化物160，具体的，采用低温下均匀气体流进行硅槽界面处氧化物的去除，例如，使用ULVAC工具进行所述第一次低温清洗；
请参考图1c，在步骤S500中，采用氢氧化铵(NH4OH)进行所述第二次低温清洗以去除硅槽界面处非晶硅，获得具有新生Si表面的硅槽170；
请参考图1d，在步骤S600中，硅外延生长，具体为在新生硅槽170处进行硅的外延生长形成硅外延层180(SEG)。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种降低3D NAND闪存制备中热负载方法，其特征在于，包括以下步骤：
沉积衬底堆叠结构；
刻蚀衬底堆叠结构以形成沟道和衬底表面的硅槽；
对沟道和硅槽进行刻蚀后处理(Post Etch Treatment，PET)；
第一次低温清洗以去除硅槽界面处氧化物；
第二次低温清洗以去除硅槽界面处非晶硅；
硅外延生长。
2.如权利要求1所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述沉积衬底堆叠结构，具体为，提供衬底，在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化物层，所述牺牲介质层为氮化硅层，从而形成NO堆叠结构(NO Stacks)。
3.如权利要求2所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述刻蚀衬底堆叠结构，具体为，采用各向异性的干法刻蚀工艺垂直向下刻蚀所述衬底堆叠结构以形成沟道，所述沟道通至所述衬底并形成一定深度的硅槽。
4.如权利要求1所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述刻蚀后处理为，采用氮气(N2)、氮气(N2)和一氧化碳(CO)的混合气体或氮气(N2)和氢气(H2)的混合气体对被刻蚀的硅槽区域进行吹扫。
5.如权利要求1所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述第一次低温清洗为所述清洗为采用均匀气体流进行硅槽界面处氧化物的去除，例如，使用ULVAC工具进行。
6.如权利要求1所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述第二次低温清洗以去除硅槽界面处非晶硅为采用氢氧化铵(NH4OH)进行处理。
7.如权利要求1所述的降低3D NAND闪存制备中热负载方法，其特征在于，所述硅外延生长是在硅槽处新生硅衬底表面进行硅的外延生长形成硅外延层(SEG)。
8.一种3D NAND闪存，其由权利要求1-7任意一项所述的降低3D NAND闪存制备中热负载方法制备得到。
CN201710755069.9A 2017-08-29 2017-08-29 一种降低3d nand闪存制备中热负载方法 Pending CN107731825A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710755069.9A CN107731825A (zh) 2017-08-29 2017-08-29 一种降低3d nand闪存制备中热负载方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710755069.9A CN107731825A (zh) 2017-08-29 2017-08-29 一种降低3d nand闪存制备中热负载方法

Publications (1)

Publication Number Publication Date
CN107731825A true CN107731825A (zh) 2018-02-23

Family

ID=61204822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710755069.9A Pending CN107731825A (zh) 2017-08-29 2017-08-29 一种降低3d nand闪存制备中热负载方法

Country Status (1)

Country Link
CN (1) CN107731825A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887176A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法
CN105390389A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 高深宽比结构中的触点清洁
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887176A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法
CN105390389A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 高深宽比结构中的触点清洁
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof

Similar Documents

Publication Publication Date Title
CN107611130A (zh) 一种3d nand闪存结构中硅外延生长的工艺
CN107591409B (zh) 一种3d nand闪存中沟道结构的制作方法
CN107482017A (zh) 一种3d nand闪存沟道孔的制备工艺
CN107706191A (zh) 一种3d nand闪存沟道孔多晶硅连接层形成方法
US20080237680A1 (en) Enabling flash cell scaling by shaping of the floating gate using spacers
TW201117270A (en) Integrated nanostructure-based non-volatile memory fabrication
CN106030814A (zh) 用于在单个管芯上实现多个晶体管鳍部尺寸的技术
CN104241204B (zh) 3d nand闪存的形成方法
CN107731849A (zh) 3d nand闪存沟道孔的制备方法及3d nand闪存
CN106129010B (zh) 一种形成3d nand闪存的方法
CN107731741B (zh) 一种改善接触孔插塞氧化物凹陷的工艺方法
CN107658222A (zh) 一种3d nand闪存沟道孔的平坦化工艺
CN107731841A (zh) 一种改善3d nand闪存seg生长质量的方法
CN107731671B (zh) 改善硅外延生长中离子注入硼元素扩散的工艺
CN107591408B (zh) 一种3d nand闪存结构及其制作方法
CN107731840B (zh) 一种3d nand闪存结构的制备工艺
CN101807548B (zh) 纳米晶分栅式闪存的制造过程
CN107731825A (zh) 一种降低3d nand闪存制备中热负载方法
CN107731824B (zh) 一种3d nand闪存的制作方法
CN107994030B (zh) 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存
CN107658223A (zh) 一种闪存结构中多晶硅插塞的制备工艺
CN107731843A (zh) 一种提高seg生长高度均一性方法
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
CN208674118U (zh) 3d-nand闪存
CN107946311B (zh) 控制3d nand闪存结构中沟道关键尺寸的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223