KR102559095B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR102559095B1
KR102559095B1 KR1020200149888A KR20200149888A KR102559095B1 KR 102559095 B1 KR102559095 B1 KR 102559095B1 KR 1020200149888 A KR1020200149888 A KR 1020200149888A KR 20200149888 A KR20200149888 A KR 20200149888A KR 102559095 B1 KR102559095 B1 KR 102559095B1
Authority
KR
South Korea
Prior art keywords
silicon
etching
layer
processing method
substrate
Prior art date
Application number
KR1020200149888A
Other languages
English (en)
Other versions
KR20220063927A (ko
Inventor
김세찬
권봉수
박유리
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020200149888A priority Critical patent/KR102559095B1/ko
Priority to TW110132953A priority patent/TWI814075B/zh
Publication of KR20220063927A publication Critical patent/KR20220063927A/ko
Application granted granted Critical
Publication of KR102559095B1 publication Critical patent/KR102559095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

실리콘 화합물층의 표면에 보호성 고체 부산물을 생성하지 않으면서 높은 식각 선택비로 실리콘층을 식각할 수 있는 기판 처리 방법에 대하여 개시한다.
본 발명에 따른 기판 처리 방법은 실리콘층과 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, 상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되, 상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되는 것을 특징으로 한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 삼불화질소(NF3)와 수소(H2)로 이루어진 식각 가스를 이용한 플라즈마 식각 공정을 통해 실리콘과 실리콘 산화막의 선택적 식각 방법에 관한 것이다.
반도체 소자를 제조하는 공정은 실리콘, 실리콘산화물, 실리콘질화물 등 다양한 물질들이 형성되어 있는 상태에서 예를 들어 실리콘만을 선택적으로 식각하기 위한 선택적 식각 공정들을 포함한다.
예를 들어 기판 상에 실리콘층과 실리콘산화물층(또는 실리콘질화물층)이 공존하는 경우, 실리콘층을 선택적으로 식각하는 방법으로는 실리콘산화물층에 마스크를 형성한 상태에서 실리콘층만을 식각하는 방법이 널리 알려져 있다. 그러나, 이 방법의 경우 별도의 마스크 공정이 요구된다.
이를 개선하기 위해, 실리콘산화물층 표면에 보호성 고체 부산물을 생성시켜 지속적으로 실리콘산화물층이 식각되는 것을 억제하면서 실리콘층만을 선택적으로 식각하는 방법이 개발되었다.
실리콘산화물층 표면에 형성되는 보호성 고체 부산물은 일종의 염(salt) 이며, 상온~80℃의 온도에서 생성되는 것으로 알려져 있다. 따라서, 실리콘 산화막에 보호성 고체 부산물을 생성을 지속하기 위해 기판 온도 상온~80℃에서 실리콘 식각 공정이 진행될 필요가 있다. 실리콘층의 식각 후에는 실리콘산화물층 상의 보호성 고체 부산물을 승화시키기 위해 약 90℃ 이상의 기판 온도에서 후열처리를 수행할 필요가 있다.
이 방법을 이용하여 실리콘과 실리콘 산화막이 공존하는 경우의 실리콘층의 선택적 식각을 하게 되면, 저온의 실리콘산화물층 표면에 보호성 부산물이 생성되는 것에 의해 흄(Fume) 측면에서 불리하다. 또한 기판 온도 90℃ 이상으로 후열처리를 진행하게 되면 보호성 부산물은 제거되지만 이와 함께 실리콘산화물층의 손실이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층의 표면에 보호성 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있는 방법을 제공하는 것이다.
상기 과제를 해결하기 위한, 본 발명의 일실시예에 따른 기판 처리 방법은 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, 상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되, 상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되는 것을 특징으로 한다.
본 발명의 발명자들은 많은 연구를 수행한 결과, 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 삼불화질소와 수소로 이루어진 식각 가스를 이용하여 플라즈마 식각을 수행한 경우, 실리콘 화합물층의 표면에 보호성 부산물을 생성시키지 않으면서 또한 높은 식각 선택비로 실리콘층을 선택적으로 식각할 수 있음을 알아내었다.
상기 플라즈마 식각 단계는 기판 온도 90~150℃에서 수행되는 것이 바람직하다. 상기 기판 온도 범위에서 실리콘 화합물층의 식각을 억제할 수 있다.
상기 플라즈마 식각 단계는 기판 온도 100~120℃에서 수행되는 것이 보다 바람직하다. 상기 기판 온도 범위에서 높은 선택비와 더불어 높은 식각 깊이로 실리콘층을 식각할 수 있다.
상기 플라즈마 식각 단계는 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것이 바람직하다. 상기 범위에서 높은 선택비로 실리콘층을 식각할 수 있다.
상기 과제를 해결하기 위한, 본 발명의 일실시예에 따른 기판 처리 방법은 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, (a) 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계; (b) 퍼지 및 펌핑을 수행하여 상기 (a) 단계의 식각 생성물을 반응 챔버 외부로 배출하는 단계를 포함하고, 상기 (a) 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되며, 상기 (a) 단계 및 (b) 단계를 포함하는 단위 사이클을 2회 이상 수행하는 것을 특징으로 한다.
본 실시예와 같은 사이클릭 방식의 경우, 플라즈마 식각 단계에서 식각 가스와 실리콘이 반응하여 생성된 반응 생성물의 배출이 용이하여 실리콘의 지속적인 식각이 가능하다.
본 발명에 따른 기판 처리 방법은 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 플라즈마 식각을 수행함으로써 실리콘 화합물층의 표면에 보호성 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있다.
또한, 본 발명에 따른 기판 처리 방법에서는 보호성 고체 부산물 자체가 생성되지 않거나 보호성 고체 부산물이 생성 직후 제거되기 때문에, 실리콘 화합물층 표면의 보호성 고체 부산물을 생성하면서 플라즈마 식각을 수행하는 방법에 비해 흄(Fume) 측면에서 유리하며, 보호성 고체 부산물을 제거하기 위한 후열처리를 생략할 수 있다.
도 1a은 본 발명의 일실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다.
도 1b는 도 1a의 실리콘층의 선택적 식각을 개략적으로 나타내는 것이다.
도 2a는 본 발명의 다른 실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다.
도 2b는 도 2a의 실리콘층의 선택적 식각 및 식각 생성물의 배출을 개략적으로 나타내는 것이다.
도 3은 기판 온도에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 4는 식각 가스의 수소 비율에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 5는 식각 가스의 수소 비율에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 플라즈마를 이용한 선택적 식각 방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
요소 또는 층이 다른 소자 또는 "위" 또는 "상"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다. 또한, 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
공간적으로 상대적인 용어인 "아래", "하부", "위", "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시, 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1a은 본 발명의 일실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다. 도 1b는 도 1a의 실리콘층의 선택적 식각을 개략적으로 나타내는 것으로, 도 1a에 따른 실리콘층의 선택적 식각 방법을 설명함에 있어 도 1b를 참조하기로 한다.
도 1a를 참조하면, 도시된 실리콘층의 선택적 식각 방법은 기판 마련 단계(S110) 및 플라즈마 식각 단계(S120)를 포함한다.
기판 마련 단계(S110)에서는 실리콘층(110)과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층(120)이 포함된 기판을 마련한다.
예를 들어, 실리콘 기판 상에 실리콘산화물(및/또는 실리콘질화물) 패턴이 형성되어 있으며, 실리콘 기판의 일부가 노출된 상태의 기판을 마련할 수 있다.
다른 예로, 실리콘과 다른 재질의 기판 상에 실리콘층이 형성되어 있으며, 실리콘층 상에 실리콘산화물(및/또는 실리콘질화물) 패턴이 형성되어 있으며, 실리콘층의 일부가 노출된 상태의 기판을 마련할 수 있다.
기판의 실리콘층(120)이나 실리콘 화합물층(120)은 실리콘층의 선택적 식각이 수행되는 챔버와는 별도의 챔버에서 형성될 수 있다. 다른 예로, 실리콘 화합물층(120)은 실리콘층의 선택적 식각이 수행되는 챔버에서 형성될 수도 있다.
도 1b에서는 실리콘층(110) 상에 특정 패턴의 실리콘산화물층(120)이 형성되어 있고, 실리콘산화물 패턴 사이에 실리콘층(110)이 노출되어 있다.
다음으로, 플라즈마 식각 단계(S120)에서는 삼불화질소 및 수소를 포함하는 식각 가스(NF3+H2)를 반응 챔버 내에 공급하여 실리콘층을 선택적으로 식각한다. 이때, 식각 가스는 원격에서 또는 반응 챔버 내에서 플라즈마화되어 실리콘층의 실리콘과 반응하여 식각을 일으킨다.
플라즈마화된 또는 이온화된 식각 가스와 실리콘 간의 반응은 다음과 같다.
5NF3 + 9H2 + 3Si → 3SiF4 + 3HF +5NH3
본 발명에서 플라즈마 식각 단계(S120)는 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행된다. 종래기술에서 언급한 바와 같이 실리콘산화물층과 같은 실리콘 화합물층 표면에 형성되는 보호성 고체 부산물은 일종의 염(salt)이며, 상온~80℃의 온도에서 생성되는 것으로 알려져 있다. 따라서, 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도는 예를 들어 기판 온도 80℃ 초과이다.
이하의 도 3에서 볼 수 있는 바와 같이 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 플라즈마 식각을 수행하면, 실리콘 화합물층 표면에 어떠한 보호성 고체 부산물이 생성되지 않거나 생성 직후 제거되기 때문에 높은 식각 선택비로 실리콘층을 선택적으로 식각할 수 있다. 본 발명에서 "보호성 고체 부산물이 생성되지 않는다"는 보호성 고체 부산물 자체가 생성되지 않는 경우 및 보호성 고체 부산물이 생성 직후 제거된 경우도 포함하는 개념이다.
또한, 본 발명에 따른 기판 처리 방법에서는 흄(Fume) 측면에서 유리하다. 흄은 식각 부산물이 열에 의해 완전히 휘발되지 않고 기판에 잔류하는 불소(F) 및 불소 화합물을 의미한다. 흄의 예로는 미립자 형태의 NH4F나 NH2F2 등이 있으며, 보호성 고체 부산물로부터 유래할 수 있다. 이러한 흄의 경우 막의 표면이나 장비의 표면 오염을 야기할 수 있으며, 미세 패턴 신뢰성에도 영향을 미친다. 본 발명에서는 또한, 본 발명에 따른 기판 처리 방법에서는 보호성 고체 부산물 자체가 생성되지 않거나 생성 직후 제거되기 때문에, 흄 발생 확률을 낮출 수 있다.
한편, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 기판 온도 90~150℃에서 수행되는 것이 바람직하다. 기판 온도 90℃ 이상에서는 보다 안정적으로 실리콘산화물층과 같은 실리콘 화합물층의 표면에 보호성 고체 부산물을 생성시키지 않을 수 있다. 다만, 기판 온도가 150℃를 초과하면 실리콘층의 식각량이 너무 작아져 식각 선택비가 무의미해질 수 있다.
보다 바람직하게는 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 기판 온도 100~120℃에서 수행되는 것이 보다 바람직하다. 상기 온도 범위에서 극히 낮은 실리콘 화합물층의 식각 깊이를 통한 실리콘 화합물층에 대한 실리콘층의 500 이상의 높은 식각 선택비로 실리콘층을 식각할 수 있으며, 또한 적정한 실리콘층 식각 깊이를 얻을 수 있다.
또한, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것이 바람직하다. 수소 가스의 비율이 부피%로 74% 미만일 경우에는 실리콘 화합물층의 식각이 발생하여 식각 선택비가 높지 않을 수 있으며, 수소 가스의 비율일 부피%로 90%를 초과하는 경우 실리콘층의 식각량이 지나치게 부족할 수 있다.
한편, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각에서 식각 가스 공급 이전에 그리고 필요에 따라서는 상기 식각 가스의 공급과 함께, 아르곤 가스(Ar)와 같은 불활성 가스가 반응 챔버 내에 공급되는 것이 바람직하다. 불활성 가스는 플라즈마 점화 가스의 역할을 할 수 있으며, 가스량 조절에 따라 실리콘층 식각률을 조절할 수 있다.
도 2a는 본 발명의 다른 실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다. 도 2b는 도 2a의 실리콘층의 선택적 식각 및 식각 생성물의 배출을 개략적으로 나타내는 것으로, 도 2a의 실리콘층의 선택적 식각 방법을 설명함에 있어 도 2b를 참조하기로 한다.
도 2a를 참조하면, 도시된 기판 처리 방법은 기판 마련 단계(S210), 플라즈마 식각 단계(S220), 퍼지 단계(S230) 및 펌핑 단계(S240)를 포함한다. 또한, 도 2a를 참조하면, 플라즈마 식각 단계(S220), 퍼지 단계(S230) 및 펌핑 단계(S240)를 단위 사이클로 할 때, 이 단위 사이클을 반복한다.
기판 마련 단계(S210)에서는 실리콘층(110)과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층(120)이 포함된 기판을 마련한다.
플라즈마 식각 단계(S120)에서는 삼불화질소 및 수소를 포함하는 식각 가스를 원격에서 또는 반응 챔버 내에서 플라즈마화하여 실리콘층을 선택적으로 식각한다. 이때, 플라즈마 식각은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행된다.
(c) 퍼지 단계(S230)에서는 플라즈마를 OFF한 상태에서 아르곤 가스(Ar), 질소 가스(N2) 등과 같은 불활성 가스만을 반응 챔버 내에 공급하여 식각에 의해 생성된 트렌치 내부에 적체된 SiF4와 같은 식각 생성물을 트렌치 외부로 유동시킨다.
이후, 펌핑 단계에서는 가스 공급없이 펌핑을 수행하여 반응 챔버 내의 모든 부산물 및 가스를 펌핑한다.
플라즈마에 의한 실리콘층의 선택적 식각에 의해 종횡비가 큰 트렌치가 형성될 수 있다. 이 경우, 단위 사이클을 반복하는 사이클릭 방법에 의하면, 트렌치 내에 적체된 식각 생성물(도 1b의 130)의 배출이 보다 원할하게 이루어질 수 있으므로, 실리콘층의 지속적인 식각이 가능하다.
전술한 바와 같이 본 발명에 따른 기판 처리 방법은 보호성 고체 부산물 생성 온도보다 높은 온도에서 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각을 수행함으로써 실리콘산화물층이나 실리콘질화물층의 표면에 보호성 고체 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있다. 이에 따라, 본 발명은 실리콘 화합물층 표면의 보호성 고체 부산물을 생성하면서 플라즈마 식각을 수행하는 방법에 비해 퓸(Fume) 측면에서 유리할 뿐만 아니라 보호성 고체 부산물을 제거하기 위한 후열처리를 생략할 수 있다.
이하 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 하기 실시예에 의해 본 발명의 내용이 한정되는 것은 아니다.
도 3은 기판 온도에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 3에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 3에서 실리콘산화물층은 열산화로 형성되었으며 TOX로 표시하였다.
도 3에서는 반응 챔버 내부로 공급되는 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율(H2/(NF3+H2))을 부피%로 74%로 고정한 상태에서 기판 온도를 80℃에서 150℃까지 변화시키면서 실리콘층의 식각 깊이(Å) 및 실리콘산화물층의 식각 깊이(Å)를 측정하고, 이를 토대로 실리콘산화물층에 대한 실리콘층의 식각 선택비(POLY/TOX SEL)를 계산하여 나타내었다. 예를 들어, 기판 온도 100℃에서 폴리실리콘층의 식각 깊이는 약 370Å로 측정되었고, 실리콘산화물층의 식각 깊이는 0.4Å로 측정되었다. 이에 따라, 실리콘산화물층에 대한 실리콘층의 식각 선택비는 370Å/0.4Å = 925로 계산될 수 있다.
한편, 기판 온도 80℃에서는 실리콘산화물층 표면에 고체 부산물이 존재하였으며, 고체 부산물을 제거한 후에 실리콘산화물층의 식각 깊이를 측정하였다. 실리콘화합물층 표면에 고체 부산물이 존재한다는 것은 이러한 고체 부산물이 제거되어야 하는 것을 고려하면 실리콘화합물에 대하여도 식각이 있는 것이라 볼 수 있으므로, 선택적 식각 측면에서는 바람직하지 못하다.
도 3을 참조하면, 기판 온도가 80℃인 경우, 실리콘산화물층에 대하여도 식각이 있었으며, 이에 따라 실리콘산화물층에 대한 실리콘층의 식각 선택비가 높지 않은 결과를 나타내었다.
이에 비해, 기판 온도가 90℃ 이상인 경우 실리콘산화물층의 식각 깊이가 매우 작으며, 기판 온도가 100℃ 이상인 경우에서는 실리콘산화물층의 식각 깊이가 거의 없는 것을 볼 수 있다. 이러한 실리콘산화물층의 작은 식각 깊이는 실리콘산화물층에 대한 실리콘층의 식각 선택비를 높이는데 유리하게 작용한다.
특히, 도 3을 참조하면, 기판 온도가 100~120℃인 경우 실리콘산화물층에 대한 실리콘층의 식각 선택비가 특히 높았다. 이는 실리콘층의 식각 깊이와 관련된다. 도 3를 참조하면, 기판 온도가 100℃까지는 실리콘층의 식각 깊이에 큰 차이가 없으나, 기판 온도가 100℃보다 높아지면 실리콘층의 식각 깊이가 점차 감소하는 것을 볼 수 있다. 따라서, 실리콘산화물층에 대한 실리콘층의 식각 선택비가 높으면서도 충분한 실리콘층의 식각 깊이를 얻기 위해서는 기판 온도 100~120℃에서 식각을 수행하는 것이 바람직하다.
도 3에서는 반응 챔버 내부로 공급되는 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 74%로 고정한 상태에서 기판 온도 변화에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타내었다. 도시하지는 않았으나, 반응 챔버 내부로 공급되는 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 90%로 고정한 상태에서 기판 온도 변화에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 평가한 경우에 있어서도 유사한 결과를 나타났다. 또한, 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 74% 및 90%로 고정한 상태에서 기판 온도 변화에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비 변화 역시 유사하게 나타났다.
도 4는 식각 가스의 수소 비율에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 4에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 4에서 실리콘산화물층은 열산화로 형성되었으며 TOX로 표시하였다.
도 4에서는 기판 온도를 100℃로 고정한 상태에서 반응 챔버 내부로 공급되는 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율(H2/(NF3+H2))을 부피%로 23%에서 100%까지 변화시키면서 실리콘층의 식각 깊이(Å), 실리콘산화물층의 식각 깊이(Å)를 측정하고, 이를 토대로 실리콘산화물층에 대한 실리콘층의 식각 선택비(POLY/TOX SEL)를 나타내었다.
한편, 기판 온도 80℃에서는 실리콘산화물층 표면에 고체 부산물이 존재하였으며, 고체 부산물을 제거한 후에 실리콘산화물층의 식각 깊이를 측정하였다.
도 4를 참조하면, 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 50%까지는 실리콘산화물층의 식각에 의해 실리콘산화물층에 대한 실리콘층의 식각 선택비가 그리 높지 않았다.
그러나, 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 74% 내지 90%에서는 실리콘산화물층의 식각이 거의 이루어지지 않았으며, 이에 따라 실리콘산화물층에 대한 실리콘층의 식각 선택비가 매우 높게 나타났다.
식각 가스 중 수소 가스의 비율이 높아지면 실리콘층의 식각 깊이도 감소하는 경향이 있으나, 식각 가스 중 수소 가스의 비율이 74~90% 범위에서는 실리콘층의 식각 깊이가 유사하였다.
다만, 수소 가스(H2)의 비율이 90%를 초과하는 경우나 수소 가스(H2)의 비율이 100%인 경우에는 식각 가스 내 불소의 양이 지나치게 작거나 식각 가스 내 불소가 포함되어 있지 않으므로 실리콘층 역시 거의 식각되지 않은 결과를 나타내었다.
이상의 사항을 토대로, 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 부피%로 74% 내지 90%인 경우에 높은 식각 선택비를 얻을 수 있다.
도 5는 식각 가스의 수소 비율에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 5에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 5에서 실리콘질화물층은 증착으로 형성되었으며 SiN으로 표시하였다.
도 5를 참조하면, 도 4의 경우와 마찬가지로 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2) 의 비율이 50%까지는, 실리콘질화물층의 식각이 존재하였다. 이러한 실리콘질화물층의 식각에 의해 실리콘질화물층에 대한 실리콘층의 식각 선택비가 그리 높지 않았다.
이에 반해, 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 부피%로 74% 내지 90%에서는 실리콘질화물층의 식각이 거의 이루어지지 않은 반면 실리콘층의 식각이 원활하게 이루어졌으며, 이에 따라 실리콘질화물에 대한 실리콘층의 식각 선택비가 매우 높게 나타났다. 다만, 도 5의 경우에도 도 4의 경우와 마찬가지로 수소 가스(H2) 의 비율이 100%인 경우에는 실리콘층 역시 식각되지 않은 결과를 나타내었다.
도 4 및 도 5에 나타난 결과를 토대로 보면, 실리콘 화합물층에 대한 실리콘층의 식각 선택비를 극대화하기 위해서는 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2) 의 비율을 부피%로 74% 내지 90%하는 것이 바람직하다는 것을 볼 수 있다.
이상에서는 실리콘층과 실리콘산화물층만 존재하는 실시예와 실리콘층과 실리콘질화물층만 존재하는 실시예에 대하여 설명하였으나, 본 발명에 따른 기판 처리 방법이 실리콘층, 실리콘산화물층 및 실리콘질화물층이 모두 존재하는 예에도 적용될 수 있음은 자명하다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해할 수 있을 것이다.
110 : 실리콘층
120 : 실리콘 화합물층
130 : 식각 생성물

Claims (8)

  1. 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서,
    상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되,
    상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도 조건 및 수소 가스가 식각 가스 전체 부피의 74∼90% 조건으로 수행되는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 플라즈마 식각 단계는 기판 온도 90℃ 이상에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서,
    상기 플라즈마 식각 단계는 기판 온도 100~120℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  4. 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서,
    (a) 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계;
    (b) 퍼지 및 펌핑을 수행하여 상기 (a) 단계의 식각 생성물을 반응 챔버 외부로 배출하는 단계를 포함하고,
    상기 (a) 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도 조건 및 수소 가스가 식각 가스 전체 부피의 74∼90% 조건으로 수행되며,
    상기 (a) 단계 및 (b) 단계를 포함하는 단위 사이클을 2회 이상 수행하는 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서,
    상기 (a) 단계는 기판 온도 90~150℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  6. 제4항에 있어서,
    상기 (a) 단계는 기판 온도 100~120℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  7. 삭제
  8. 삭제
KR1020200149888A 2020-11-11 2020-11-11 기판 처리 방법 KR102559095B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200149888A KR102559095B1 (ko) 2020-11-11 2020-11-11 기판 처리 방법
TW110132953A TWI814075B (zh) 2020-11-11 2021-09-06 基材處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200149888A KR102559095B1 (ko) 2020-11-11 2020-11-11 기판 처리 방법

Publications (2)

Publication Number Publication Date
KR20220063927A KR20220063927A (ko) 2022-05-18
KR102559095B1 true KR102559095B1 (ko) 2023-07-25

Family

ID=81800955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200149888A KR102559095B1 (ko) 2020-11-11 2020-11-11 기판 처리 방법

Country Status (2)

Country Link
KR (1) KR102559095B1 (ko)
TW (1) TWI814075B (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials

Also Published As

Publication number Publication date
TW202220052A (zh) 2022-05-16
TWI814075B (zh) 2023-09-01
KR20220063927A (ko) 2022-05-18

Similar Documents

Publication Publication Date Title
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
US8440568B2 (en) Substrate etching method and system
US10510518B2 (en) Methods of dry stripping boron-carbon films
US9202745B2 (en) Directional SiO2 etch using low-temperature etchant deposition and plasma post-treatment
US9474163B2 (en) Germanium oxide pre-clean module and process
EP3038142A1 (en) Selective nitride etch
KR101148252B1 (ko) 트렌치 및 비아 프로파일 변형 장치 및 방법
US9299581B2 (en) Methods of dry stripping boron-carbon films
KR101146063B1 (ko) 사이클형 고압 및 저압 세정 단계들을 이용한 원격 플라즈마 세정 방법
US10283615B2 (en) Ultrahigh selective polysilicon etch with high throughput
US10720337B2 (en) Pre-cleaning for etching of dielectric materials
US20070006893A1 (en) Free radical initiator in remote plasma chamber clean
JP2012510164A5 (ko)
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR102559095B1 (ko) 기판 처리 방법
CN110931432A (zh) 半导体器件及其制备方法
JP2010098101A (ja) 半導体装置の製造方法
CN116097407A (zh) 各向同性氮化硅移除
KR20230049254A (ko) 기판 처리 방법
KR20130022433A (ko) 애쉬-후 측벽 힐링
CN112216608A (zh) 生成物层的处理方法
KR20070036300A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant