KR20230049254A - 기판 처리 방법 - Google Patents
기판 처리 방법 Download PDFInfo
- Publication number
- KR20230049254A KR20230049254A KR1020210132139A KR20210132139A KR20230049254A KR 20230049254 A KR20230049254 A KR 20230049254A KR 1020210132139 A KR1020210132139 A KR 1020210132139A KR 20210132139 A KR20210132139 A KR 20210132139A KR 20230049254 A KR20230049254 A KR 20230049254A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon oxide
- etching
- etching step
- oxide film
- silicon nitride
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000012545 processing Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 276
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 191
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 191
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 150
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 150
- 238000003672 processing method Methods 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims description 56
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 21
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000003517 fume Substances 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
실리콘 산화막과 실리콘 질화막을 동일 챔버에서 일괄 식각할 수 있는 기판 처리 방법에 대하여 개시한다.
본 발명에 따른 기판 처리 방법은 최외측으로부터 제1 실리콘 산화막, 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서, 상기 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및 상기 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고, 상기 제1 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막을 일괄 식각하는 것을 특징으로 한다.
본 발명에 따른 기판 처리 방법은 최외측으로부터 제1 실리콘 산화막, 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서, 상기 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및 상기 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고, 상기 제1 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막을 일괄 식각하는 것을 특징으로 한다.
Description
본 발명은 기판 처리 방법에 관한 것이다. 보다 상세하게는, 기판 상에 실리콘 질화막 및 실리콘 산화막이 적층되어 있을 때, 식각 대상이 되는 영역의 실리콘 질화막 및 실리콘 산화막을 건식 식각 방식으로 일괄 식각할 수 있는 기판 처리 방법에 관한 것이다.
최근 반도체 소자의 미세화에 따라, 반도체 소자는 점차 고집적화되고 있다. 실리콘 질화막은 화학적으로 안정한 특성을 가지고 있는 유전막 또는 절연막으로 사용되기 때문에, 메모리 소자의 기본적인 소자분리 공정뿐 만 아니라 컨택트(Contact) 공정이나 캡핑(Capping)공정에 사이드월(Sidewall) 소재로 사용되는 등 DRAM 및 FLASH Memory 제조 공정에 광범위하게 사용되고 있다.
한편, 반도체 소자 제조시 기판 상에 실리콘 산화막 및 실리콘 질화막이 다층으로 적층된 경우가 있다. 이 경우, 실리콘 산화막과 실리콘 질화막을 식각하기 위해서는 다수의 식각 공정이 요구된다.
도 1a 내지 도 1d는 실리콘 산화막의 식각 공정과 실리콘 질화막의 식각 공정을 포함하는 종래의 기판 처리 방법을 개략적으로 나타낸 것이다.
도 1a 내지 도 1d를 참조하면, 종래의 기판 처리 방법은, 하부 실리콘 산화막(110), 실리콘 질화막(120) 및 상부 실리콘 산화막(130)이 적층된 기판(101)(도 1a)에서 식각 대상 영역의 실리콘 산화막들(110, 130) 및 실리콘 질화막(120)을 식각하기 위해 다음과 같은 공정들을 수행한다.
우선, 제1 식각 공정으로서, 건식 식각 방식으로 식각 대상 영역의 상부 실리콘 산화막(130)을 식각한다(도 1b). 식각 비대상 영역에는 실리콘 질화막(140)과 그 하부막들이 형성되어 있다. 이후, 제2 식각 공정으로서, 습식 식각 방식으로 실리콘 질화막(120)을 식각한다(도 1c). 이후, 제3 식각 공정으로서, 건식 식각 방식으로 하부 실리콘 산화막(110)을 식각한다(제3 식각 공정, 도 1d).
그러나, 종래의 기판 처리 방법은 상부 실리콘 산화막을 식각하는 제1 식각 공정(도 1b), 실리콘 질화막을 식각하는 제2 식각 공정(도 1c) 및 하부 실리콘 산화막을 식각하는 제3 식각 공정(도 1d)을 각각 수행하여야 한다. 또한 상부 및 하부 실리콘 산화막들의 경우 건식 식각 방식으로 식각이 진행되고, 실리콘 질화막의 경우 주로 습식 식각 방식으로 식각이 진행되는 바, 여러 식각 공정들을 동일 챔버 내에서 수행할 수 없는 단점이 있다. 이는 식각 공정에 요구되는 시간을 증가시키고 공정 비용을 증가시키는 요인이 된다.
이를 해결하기 위해 실리콘 산화막과 실리콘 질화막을 균등하게 식각할 수 있는 식각액이 개발되었다(예를 들어 특허문헌 1).
도 2a 및 도 2b는 한번의 식각 공정으로 실리콘 산화막과 실리콘 질화막을 식각하는 예를 나타낸 것이다.
도 2a 내지 도 2b를 참조하면, 실리콘 산화막과 실리콘 질화막을 한번의 공정으로 식각하기 위한 방법은, 실리콘 산화막과 실리콘 질화막을 모두 식각할 수 있는 식각액을 이용하여 하부 실리콘 산화막(110), 실리콘 질화막(120) 및 상부 실리콘 산화막(130)이 적층된 기판(101)(도 2a)에서 실리콘 산화막들(110, 130) 및 실리콘 질화막(120)을 일괄 식각한다.
그러나, 습식 식각은 표면 장력에 기인하여 식각액이 소자 패턴 내로 침투해버리거나, 최하부 막까지 식각이 제대로 이루어지지 않는 문제점이 있다. 이러한 문제점은 반도체 소자의 층수가 더 많아지고 패턴이 더 미세해짐에 따라 더 심화된다.
본 발명이 해결하고자 하는 과제는 기판 상에 실리콘 질화막 및 실리콘 산화막이 적층되어 있을 때 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있는 기판 처리 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 식각 대상 영역의 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있는 한편, 식각 비대상 영역의 막들을 보호할 수 있는 기판 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 제1 실시예에 따른 기판 처리 방법은 최외측으로부터 제1 실리콘 산화막, 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서, 상기 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및 상기 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고, 상기 제1 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막을 일괄 식각하는 것을 특징으로 한다.
상기 제1 식각 단계 및 제2 식각 단계는 동일 챔버 내에서 수행될 수 있다.
상기 제1 식각 단계는, 상기 제1 실리콘 산화막의 잔류층 두께가 상기 제2 식각 단계에 적용되는 조건과 동일한 조건으로 상기 제1 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행되는 것이 바람직하다.
상기 제2 식각 단계는 식각 가스로 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다.
상기 제2 식각 단계는 식각과 램핑(lamping)으로 이루어지는 단위 사이클을 복수회 반복 수행할 수 있다.
상기 제2 식각 단계 이후, 기판 온도를 200℃ 이상, 바람직하게는 200~250℃로 최종 램핑하는 단계를 추가로 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 제2 실시예에 따른 기판 처리 방법은 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 산화막, 제1 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제2 실리콘 질화막을 포함하는 하나 이상의 막이 적층되어 있는 기판을 처리하는 방법으로서, 상기 제1 영역의 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및 상기 제1 식각 단계보다 고온에서, 상기 제1 영역의 제1 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고, 상기 제1 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제3 실시예에 따른 기판 처리 방법은 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 산화막, 제1 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제3 실리콘 산화막 및 제2 실리콘 질화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서, 상기 제1 영역의 제1 실리콘 산화막 및 제2 영역의 제3 실리콘 산화막을 식각하는 제1 식각 단계; 및 상기 제1 식각 단계보다 고온에서, 상기 제1 영역의 제1 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고, 상기 제1 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 영역의 상기 제2 실리콘 질화막을 노출시키며, 상기 제2 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 한다.
상기 제1 식각 단계 및 제2 식각 단계는 동일 챔버 내에서 수행될 수 있다.
상기 제1 식각 단계는, 상기 제1 실리콘 산화막의 잔류층 두께가 상기 제2 식각 단계에 적용되는 조건과 동일한 조건으로 상기 제1 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행되는 것이 바람직하다.
상기 제2 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다.
상기 제2 식각 단계는 60℃ 이상의 온도에서 수행될 수 있다.
상기 제2 식각 단계는 식각과 램핑으로 이루어지는 단위 사이클을 복수회 반복 수행할 수 있다.
상기 제2 식각 단계 이후, 기판 온도를 200℃ 이상으로 최종 램핑하는 단계를 추가로 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 제4 실시예에 따른 기판 처리 방법은 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 질화막, 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제2 실리콘 질화막을 포함하는 하나 이상의 막이 적층되어 있는 기판을 처리하는 방법으로서,
상기 제1 영역의 제1 실리콘 질화막 상에 희생 실리콘 산화막을 형성하는 희생 실리콘 산화막 형성 단계; 및
상기 제1 영역의 제1 실리콘 질화막 및 실리콘 산화막을 식각하는 식각 단계를 포함하고,
상기 식각 단계에서, 상기 제1 영역의 희생 실리콘 산화막, 제1 실리콘 질화막 및 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 한다.
상기 희생 실리콘 산화막 형성 단계는 상기 희생 실리콘 산화막의 두께가 상기 식각 단계에 적용되는 조건과 동일한 조건으로 상기 희생 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 되도록 수행될 수 있다.
상기 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다.
상기 식각 단계는 60℃ 이상의 온도에서 수행될 수 있다.
상기 식각 단계는 식각과 램핑으로 이루어지는 단위 사이클을 복수회 반복 수행할 수 있다.
상기 식각 단계 이후, 기판 온도를 200℃ 이상으로 최종 램핑하는 단계를 추가로 포함할 수 있다.
본 발명에 따른 기판 처리 방법은 기판 상에 실리콘 질화막 및 실리콘 산화막이 적층되어 있을 때 동일 챔버에서 건식 식각 방식을 이용하여 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있다.
또한, 본 발명에 따른 기판 처리 방법은 실리콘 질화막이 노출되어 있을 때, 이 실리콘 질화막은 고온에서 에치 스토퍼로 작용하는 현상을 응용하여, 식각 대상 영역의 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있는 한편, 식각 비대상 영역의 막들을 보호할 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 상세한 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 내지 도 1d는 실리콘 산화막의 식각 공정과 실리콘 질화막의 식각 공정을 포함하는 종래의 기판 처리 방법을 개략적으로 나타낸 것이다.
도 2a 및 도 2b는 한번의 식각 공정으로 실리콘 산화막과 실리콘 질화막을 식각하는 예를 나타낸 것이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 4는 제2 식각 단계에 적용될 수 있는 식각 방법의 예를 나타낸 것이다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 7은 실리콘 질화물 필름에 대하여 불화 수소(HF) 및 암모니아(NH3)를 적용한 건식 식각 테스트를 수행한 결과를 나타낸 것이다.
도 2a 및 도 2b는 한번의 식각 공정으로 실리콘 산화막과 실리콘 질화막을 식각하는 예를 나타낸 것이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 4는 제2 식각 단계에 적용될 수 있는 식각 방법의 예를 나타낸 것이다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 7은 실리콘 질화물 필름에 대하여 불화 수소(HF) 및 암모니아(NH3)를 적용한 건식 식각 테스트를 수행한 결과를 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
요소 또는 층이 다른 소자 또는 "위" 또는 "상"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다. 또한, 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
공간적으로 상대적인 용어인 "아래", "하부", "위", "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시, 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 기판 처리 방법에 관하여 상세히 설명하면 다음과 같다.
실리콘 질화물에 대한 식각 반응은 다음과 같은 과정으로 수행된다.
Si3N4 (s) + 16HF (g) → 2(NH4)2SiF6 (s) + SiF4 (g)
(NH4)2SiF6 (s) → NH4HF2 (s) + SiF4 (g) + NH3 (g)
실리콘 산화물과 실리콘 질화물의 식각 반응은 H2O의 생성 여부에서 차이가 있다. 실리콘 산화물의 경우 H2O가 생성이 되며 식각이 가속화 되는 반면, 실리콘질화물의 경우 산소(O) 성분이 없기 때문에 기본적으로 식각이 느리게 일어나게 된다.
순수한 실리콘 질화물의 경우, HF에 의해 식각이 잘 되지 않는다. 그러나, 특이하게도 실리콘 질화물 표면에 산소(O) 성분이 존재하는 경우, HF에 의해 산소 성분이 존재하는 실리콘 질화물의 표면 및 산소 성분이 실질적으로 존재하지 않는 실리콘 질화물의 내부의 식각이 진행되는 것을 확인하였다. 또한, 표면에 산소 성분이 존재하는 실리콘 질화물 표면을 식각하고 염제거 과정을 거치면, 순수 실리콘 질화물 표면이 형성되고, 이후에는 추가로 HF에 의한 식각을 진행하더라도 실리콘 질화물은 식각이 잘 되지 않는 것을 확인하였다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 3a 내지 도 3c를 참조하면, 본 발명의 실시에에 따른 기판 처리 방법은 제1 식각 단계(도 3b) 및 제2 식각 단계(도 3c)를 포함한다.
본 실시예에서 처리 대상이 되는 기판은 도 3a에 도시된 예와 같이, 최외측으로부터 제1 실리콘 산화막(230), 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 포함하는 막들이 적층되어 있는 기판(201)이다. 기판 상에는 상기 막들(210, 220, 230) 이외에 제2 실리콘 질화막(240)과 같은 식각 대상이 아닌 막들이 추가로 적층되어 있을 수 있다.
본 발명에서 "적층"은 수직 방향의 적층 뿐만 아니라 수평 방향의 적층도 의미한다. 따라서, "최외측"은 수직 방향의 최상부 뿐만 아니라 수평 방향의 최측부를 의미할 수 있다.
또한, 기판(201)과 제2 실리콘 산화막(210) 사이에는 산화막, 질화막, 금속막 등과 같은 추가의 막들이 적층되어 있을 수 있다. 도 3a에서는 제2 실리콘 산화막(210)까지만 나타나 있으므로, 이하에서는 제1 실리콘 산화막(230), 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 식각하는 것 위주로 설명하지만, 제2 실리콘 산화막(210) 하부에 실리콘 질화막과 실리콘 산화막이 추가로 적층되어 있다면 이들 역시 식각 대상이 될 수 있다.
또한, 도 3a에서 A 영역은 식각 대상인 영역이며, B 영역은 식각 비대상인 영역이다. A 영역과 B 영역은 서로 인접한 영역일 수 있으나, 서로 이격된 영역일 수 있다. A 영역과 B 영역이 서로 이격된 영역일 경우, 예를 들어 A 영역의 어느 실리콘 산화막과 B 영역의 어느 실리콘 산화막은 동일한 층으로 형성된 것일 수 있고, 다른 층으로 형성된 것일 수도 있다.
도 3b를 참조하면, 제1 식각 단계에서는 제1 실리콘 산화막을 식각한다.
제1 식각 단계 전에, 예를 들어 불화수소 가스없이 암모니아 가스와 캐리어 가스 등으로 예비 식각 단계가 포함될 수 있다.
제1 식각 단계는 식각 가스로 예를 들어 불화수소(HF) 및 암모니아(NH3)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다. 제1 식각 단계는 고속 사이클 공정을 위해, 60℃ 이상의 온도에서 수행될 수 있다.
제1 식각 단계는 공정 효율 측면에서 1 사이클로 이루어지는 것이 바람직하지만, 이에 한정되는 것은 아니며, 제1 실리콘 산화막(230) 하부의 실리콘 질화막(220)이 노출되지 않는다면 1 사이클 또는 n 사이클(n≥2)로 수행될 수 있다.
이후, 도 3c를 참조하면, 제2 식각 단계에서는 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 식각한다. 제2 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행할 수 있다.
제1 식각 단계 및 제2 식각 단계는 수백 mTorr 내지 수 Torr의 공정 압력으로 수행될 수 있으나, 이에 제한되지 않는다.
한편, 제1 식각 단계 및 제2 식각 단계에서는 동일한 식각 가스를 이용할 수 있다. 예를 들어, 제1 식각 단계 및 제2 식각 단계에서는 예를 들어 유량비로 1:1 내지 3:1, 바람직하게는 1:1 내지 2:1, 보다 바람직하게는 1.3:1 내지 1.7:1의 HF와 NH3 혼합 가스를 이용할 수 있다.
한편, 제1 식각 단계 및 제2 식각 단계에 적용되는 전체 유량이나 공정 압력이 상이할 수 있다. 예를 들어, 제1 식각 단계는 약 1.2 Torr의 공정 압력에서 수행되고, 제2 식각 단계는 약 0.8 Torr의 공정 압력에서 수행될 수 있다. 또한, 제1 식각 단계에 비해 제2 식각 단계에 적용되는 식각 가스의 유량이 약 30% 정도 클 수 있다.
한편, 본 발명에서는 도 3b에서 볼 수 있는 바와 같이 제1 식각 단계에서, 제1 실리콘 산화막의 잔류층(235)을 남기고, 제2 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층(235), 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 일괄 식각하는 것을 특징으로 한다. 이때 "제1 실리콘 산화막의 잔류층"이라 함은 "제1 실리콘 산화막의 식각되지 않은 하부 부분"에 해당하며, 그 하부의 실리콘 질화막은 노출되지 않는 것으로 볼 수 있다.
본 발명의 발명자는 오랜 연구 결과, 실리콘 산화막과 실리콘 질화막을 모두 식각할 수 있는 식각 가스(예를 들어 불화수소 가스와 암모니아 가스)를 이용하여 건식 식각을 수행할 때, 수십 Å 정도의 얇은 실리콘 산화막이 노출되어 있는 경우, 해당 실리콘 산화막 아래의 실리콘 질화막과 다른 실리콘 산화막이 모두 식각될 수 있는 것을 알아내었다. 반면, 두꺼운 실리콘 산화막이 노출되어 있는 경우, 실리콘 산화막의 식각 속도가 느리고, 결과적으로는 실리콘 산화막 아래의 실리콘 질화막과 다른 실리콘 산화막이 충분히 식각되지 못하는 것을 확인하였다.
또한, 본 발명자는 실리콘 질화막이 노출되어 있는 경우, 실리콘 질화막은 고온에서 식각이 거의 이루어지지 않는 에치 스토퍼로 작용하는 것을 알아내었다.
다시, 도 3b 및 도 3c로 돌아가면, 본 발명에 따른 기판 처리 방법에서는 제1 식각 단계에서 제1 실리콘 산화막의 잔류층(235)을 남김으로써, 제2 식각 단계에서 제1 실리콘 산화막의 잔류층(235), 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 일괄 식각할 수 있다.
이와 같이, 본 발명의 경우, 제1 식각 단계 및 제2 식각 단계 모두 건식 식각 방식으로 수행될 수 있는 바, 제1 식각 단계 및 제2 식각 단계는 동일 챔버 내에서 동일한 식각 가스를 이용하여 수행될 수 있다. 이는 챔버를 변경하는 것에 비해 식각 시간 및 비용을 줄일 수 있는 장점을 제공한다.
한편, 제1 식각 단계는, 제1 실리콘 산화막의 잔류층(235) 두께가, 제2 식각 단계에 적용되는 조건과 동일한 조건으로 제1 실리콘 산화막(230)을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행될 수 있다. 제1 실리콘 산화막(230)을 1회 식각할 때 제거될 수 있는 최대 두께는 제2 식각 단계에 적용되는 식각 가스, 온도, 압력 등에 따라 달라질 수 있다. 따라서, 제1 실리콘 산화막의 잔류층(235)의 두께는 한정적이지 않지만, 대체로 100Å 이하 정도가 될 수 있다.
제1 실리콘 산화막의 잔류층(235)이 남지 않으면, 실리콘 질화막(220)이 노출되어 2차 식각 단계에서 식각이 제대로 진행되지 않는다.
한편, 실리콘 산화막의 식각은 자기제한적 반응을 수반하기 때문에 일정 두께까지 식각이 진행되면 반응 부산물에 의해 더 이상 식각이 진행되지 않는다. 제1 실리콘 산화막의 잔류층(235)의 두께가 너무 두꺼우면 제2 식각 단계에서 제1 실리콘 산화막 잔류층(235)의 식각이 완전히 진행되지 않아 하부의 실리콘 질화막이나 제2 실리콘 산화막의 식각이 불충분 또는 불균일할 수 있다. 또한 제1 실리콘 산화막의 잔류층에 대한 과도한 식각 과정에서 원치 않는 막의 불균일한 식각이 발생할 가능성이 존재한다.
제2 식각 단계는 제1 식각 단계보다 동일하거나 더 높은 온도에서 수행될 수 있으며, 바람직하게는 60℃ 이상의 온도에서 수행될 수 있다. 제2 식각 단계의 상한 온도는 특별한 제한은 없으나 식각 안정성 측면에서 110℃ 이하가 될 수 있다. 실리콘 질화막이 노출되어 있을 때, 노출된 실리콘 질화막은 60℃ 이상에서 에치 스토퍼로 작용하여 노출된 실리콘 질화막 및 그 아래에 있는 막들은 식각이 억제될 수 있다. 따라서, 제2 식각 공정에서 실리콘 질화막(예를 들어, 식각 비대상 영역에 배치된 제2 실리콘 질화막(240) 등)이 노출되어 있는 부분에 별도의 마스크를 배치하지 않을 수 있다.
도 4는 제2 식각 단계에 적용될 수 있는 식각 방법의 예를 나타낸 것이다.
제2 식각 단계는 도 4에 도시된 예와 같이, 식각(410)과 램핑(Lamping)(420)으로 이루어지는 단위 사이클을 복수회 반복 수행할 수 있다. 식각과 램핑 사이(램핑 전 또는 후)에는 챔버 내부에 대한 퍼지(purge)가 포함될 수 있다. 램핑은 식각 후 가스를 주입하여 반응 부산물을 제거하기 위해 기판이 승온되도록 램프를 턴온시키는 것을 의미한다. 램핑(420)은 기판 온도가 60℃ 이상이 되도록 램프를 턴온시키는 방법으로 수행될 수 있고, 예를 들어 기판 온도가 약 120~200℃가 되도록 약 30초동안 램프를 턴온하는 방법으로 수행될 수 있다. 식각(410) 과정에서 온도가 점차 떨어져 60℃ 미만으로 될 수 있기 때문에, 식각(410)과 램핑으로 이루어진 단위 사이클을 n회(n≥2) 반복함으로써 제2 식각이 충분히 높은 온도, 예를 들어 60℃ 이상에서 수행될 수 있도록 함으로써 제1 실리콘 산화막의 잔류층(235), 실리콘 질화막(220)과 제2 실리콘 산화막(210)을 충분히 식각할 수 있다.
한편, 제2 식각 단계 이후에는, 기판 온도를 200℃ 이상, 예를 들어 200~250℃로 최종 램핑하는 단계를 추가로 포함할 수 있다. 이는 흄(fume) 관리 측면에서 유리하다. 흄은 식각 부산물이 열에 의해 완전히 휘발되지 않고 기판에 잔류하는 미립자 형태의 NH4F나 NH2F2 등을 의미한다. 이러한 흄의 경우 막의 표면이나 장비의 표면 오염을 야기할 수 있으며, 미세 패턴 신뢰성에도 영향을 미친다. 따라서, 제2 식각 단계 이후, 기판 온도를 200℃ 이상으로 최종 램핑함으로써, 식각 이후 흄이 남는 것을 잔류를 억제할 수 있다. 다만, 설비 안정성과 공정 관리 측면에서 기판 온도는 250℃ 이하로 승온되는 것이 보다 바람직하다. 기판 온도가 250℃를 초과하면, 설비 부담이 증가하고 공정 재현성 및 이상 식각 현상이 발생할 확률이 증가할 수 있다.
또한, 도 3a를 참조하면, 비식각 대상 영역인 B 영역에는 제2 실리콘 질화막(240)이 적층되어 있다. 이 제2 실리콘 질화막(240)이 노출되어 있기 때문에, 제2 식각 단계에서 A 영역의 제1 실리콘 산화막의 잔류층(235), 제1 실리콘 질화막(220) 및 제2 실리콘 산화막(210)이 일괄 식각되는 동안, 제2 실리콘 질화막(240)은 식각되지 않고 잔류한다. 이는 전술한 바와 같이 고온에서 실리콘 질화막이 에치 스토퍼로 작용하는 것에 기인한다고 볼 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 5a 내지 도 5c를 참조하면, 도시된 기판 처리 방법은 식각 대상인 제1 영역(A 영역)에 최외측으로부터 제1 실리콘 산화막(230), 제1 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역(B 영역)에 최외측으로부터 제3 실리콘 산화막(230) 및 제2 실리콘 질화막(220)을 포함하는 막들이 적층되어 있는 기판을 제1 식각 단계 및 제2 식각 단계를 통하여 처리한다. 도 5a에서 제1 실리콘 산화막과 제3 실리콘 산화막. 제1 실리콘 질화막과 제2 실리콘 질화막 동일 층으로 형성된 막이고, 따라서 동일한 도면 부호가 부여되었다.
제1 식각 단계에서는 도 5b에 도시된 예와 같이, 제1 영역(A 영역)의 제1 실리콘 산화막 및 제2 영역(B 영역)의 제3 실리콘 산화막을 식각한다.
제2 식각 단계에서는 제1 식각 단계보다 고온에서, 도 5c에 도시된 예와 같이, 제1 영역(A 영역)의 제1 실리콘 질화막(220) 및 제2 실리콘 산화막(210)을 식각한다.
이때, 제1 식각 단계에서, 도 5b에 도시된 예와 같이, 제1 영역(A 영역)의 제1 실리콘 산화막의 잔류층(235)을 남기고, 제2 영역의 제2 실리콘 질화막을 노출시킨다. 제1 실리콘 산화막의 두께가 제3 실리콘 산화막의 두께보다 잔류층의 두께만큼 더 크다면, 제1 식각 단계 이후, 제1 영역의 제1 실리콘 산화막의 잔류층만 남을 수 있다.
제1 식각 단계의 결과, 제2 식각 단계에서는, 제1 영역(A 영역)의 제1 실리콘 산화막의 잔류층(235), 실리콘 질화막(220) 및 제2 실리콘 산화막(210)이 일괄 식각되며, 제2 영역(B 영역)의 제2 실리콘 질화막(220)이 에치 스토퍼로서 작용하여 제2 실리콘 질화막(220) 및 그 아래에 있는 막들은 실질적으로 식각이 거의 이루어지지 않는다.
본 실시예에 따른 기판 처리 방법의 경우에도 도 3a 내지 도 3c에서 설명한 특징들이 그대로 적용될 수 있다.
즉, 제1 식각 단계 및 제2 식각 단계는 각각 건식 식각 방식으로 수행될 수 있으므로, 동일 챔버 내에서 수행될 수 있다. 또한, 상기 제1 식각 단계는, 제1 실리콘 산화막의 잔류층(235) 두께가, 제2 식각 단계에 적용되는 조건과 동일한 조건으로 제1 실리콘 산화막(230)을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행될 수 있다. 또한, 제2 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다.
또한 제2 식각 단계는 제2 식각 단계는 제1 식각 단계보다 동일하거나 더 높은 온도에서 수행될 수 있으며, 60℃ 이상의 온도에서 수행될 수 있다. 또한, 제2 식각 단계는 식각과 램핑으로 이루어진 단위 사이클을 복수회 반복 수행할 수 있다. 또한, 제2 식각 단계 이후, 기판 온도를 200℃ 이상으로 최종 램핑하는 단계를 추가로 포함할 수 있다.
도 6a 내지 도 6c는 본 발명의 또 다른 실시예에 따른 기판 처리 방법을 개략적으로 나타낸 것이다.
도 6a 내지 도 6c의 경우, 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 질화막, 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제2 실리콘 질화막을 포함하는 하나 이상의 막이 적층되어 있는 기판을 처리하는 방법을 나타낸다.
본 실시예의 경우, 도 6b에 도시된 예와 같이 식각 대상인 제1 영역(A 영역)의 제1 실리콘 질화막(220) 상에 희생 실리콘 산화막(236)을 형성한다. 희생 실리콘 산화막(236)의 형성은 증착이 될 수 있고, 이외에도 산소 플라즈마 처리, 자연 산화막 형성 등이 될 수 있다. 희생 실리콘 산화막의 형성 결과는 도 5b의 1차 식각이 진행된 결과와 실질적으로 유사하다. 즉, 도 5b의 경우 1차 식각의 산물이고, 도 6b의 경우 증착 등의 산물이지만, 그 결과는 실질적으로 유사하다.
즉, 본 실시예에서는 증착 등을 통하여 전술한 제1 실리콘 산화막의 잔류층에 대응하는 실리콘 산화막을 형성함으로써, 도 5c에 도시된 예와 같이, 후속하는 식각 단계에서 제1 영역(A 영역)의 희생 실리콘 산화막(236), 제1 실리콘 질화막(220) 및 실리콘 산화막(210)을 일괄 식각할 수 있다.
식각 대상이 아닌 제2 영역(B 영역)의 경우, 희생 실리콘 산화막이 형성되지 않아 실리콘 질화막이 노출되어 있기 때문에, 도 5c에 도시된 예와 같이, 노출된 실리콘 질화막이 고온의 식각 단계에서 에치 스토퍼로서 작용하여 제2 영역(B 영역)의 실리콘 질화막 및 그 아래의 막의 식각을 방지할 수 있다.
본 실시예에 따른 기판 처리 방법의 경우에도 도 3a 내지 도 3c에서 설명한 특징들 중 일부가 그대로 적용될 수 있다.
희생 실리콘 산화막 형성 단계는 증착, 산소플라즈마, 자연산화 등의 방법으로 형성될 수 있다. 희생 실리콘 산화막 형성 단계는 희생 실리콘 산화막(236)의 두께가, 식각 단계에 적용되는 조건과 동일한 조건으로 희생 실리콘 산화막(236)을 1회 식각할 때 제거될 수 있는 최대 두께 미만, 예를 들어 100Å 이하의 두께가 되도록 수행될 수 있다.
식각 단계는 식각 가스로서 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행될 수 있다.
또한, 상기 식각 단계는 60℃ 이상의 온도에서 수행될 수 있다. 상기 식각 단계는 식각과 램핑으로 이루어진 단위 사이클을 복수회 반복 수행할 수 있다. 상기 식각 단계 이후, 기판 온도를 200℃ 이상으로 최종 램핑하는 단계를 추가로 포함할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 기판 처리 방법은 기판 상에 실리콘 질화막 및 실리콘 산화막이 적층되어 있을 때 동일 챔버에서 건식 식각 방식을 이용하여 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있다.
또한, 본 발명에 따른 기판 처리 방법은 식각 비대상 영역의 막들을 보호하면서 식각 대상 영역의 실리콘 질화막 및 실리콘 산화막을 일괄 식각할 수 있다.
실리콘 질화물 필름에 대하여 유량비로 1.5:1의 불화 수소(HF) 및 암모니아(NH3) 혼합 가스를 이용하여 건식 식각 테스트를 수행한 결과 도 7과 같은 결과를 얻었다.
1차 식각시 실리콘 질화물 필름의 식각량은 약 100Å이었다.
이후, 다음과 같은 조건으로 2차 식각을 진행하였다: 1차 식각 후 즉시, 1차 식각 후 대기중 노출 후, 1차 식각 후 산소 플라즈마 처리 후.
i) 1차 식각 후, 즉시 : 도 7을 참조하면, 1차 식각 후, 즉시 65℃에서 2차 식각을 진행하면 실리콘 질화물의 추가 식각이 거의 이루어지지 않은 것을 볼 수 있다.
ii) 1차 식각 후, 대기중 노출 : 도 7을 참조하면, 1차 식각 후, 3일 동안 대기 중에 실리콘 질화물을 노출한 경우, 65℃에서 2차 식각시 약 25Å 정도의 식각이 이루어진 것을 볼 수 있다. 이는 대기 중 노출동안 실리콘 질화물 표면에 자연 산화막이 형성된 것에 기인한다. 실리콘 질화물 표면의 자연 산화막은 이상에서 설명한 제1 산화막의 잔류층에 해당할 수 있다.
iii) 1차 식각 후, 산소 플라즈마 처리 : 도 7을 참조하면, 1차 식각 후, 실리콘 질화물 표면을 산소 플라즈마 처리한 경우, 65℃에서 2차 식각시 약 80Å 정도의 식각이 이루어진 것을 볼 수 있다. 이는 산소 플라즈마 처리에 의해, 실리콘 질화물 표면에 강제 산화막이 형성된 것에 기인한다. 산소 플라즈마 공정에 기인하여 실리콘 질화물 표면에 형성된 산화막은 이상에서 설명한 제1 산화막의 잔류층에 해당할 수 있다.
즉, 도 7의 결과로부터 실리콘질화물 표면에 자연 산화막 또는 강제 산화막이 존재할 때 실리콘질화물에 대한 추가 식각이 가능하며, 실리콘 질화물 표면에 이러한 산화막이 존재하지 않을 때에는 60℃ 이상의 고온에서 실리콘질화물이 에치 스토퍼로 작용하여 실리콘질화물에 대한 추가의 식각이 거의 이루어지지 않는다는 알 수 있다.
이러한 결과로부터 식각 비대상이 되는 실리콘질화물의 식각을 거의 수반하지 않으면서, 잔류 산화물층을 이용하여 식각 대상이 되는 실리콘산화막과 실리콘질화막의 일괄 식각이 가능하다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
201 : 기판
210 : 제2 실리콘 산화막
220 : 실리콘 질화막 (제1 실리콘 질화막)
230 : 제1 실리콘 산화막
235 : 제1 실리콘 산화막의 잔류층
236 : 증착된 실리콘 산화물
240 : 제2 실리콘 질화막
410 : 식각 단계
420 : 램핑 단계
430 : 최종 램핑 단계
210 : 제2 실리콘 산화막
220 : 실리콘 질화막 (제1 실리콘 질화막)
230 : 제1 실리콘 산화막
235 : 제1 실리콘 산화막의 잔류층
236 : 증착된 실리콘 산화물
240 : 제2 실리콘 질화막
410 : 식각 단계
420 : 램핑 단계
430 : 최종 램핑 단계
Claims (20)
- 최외측으로부터 제1 실리콘 산화막, 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서,
상기 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및
상기 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고,
상기 제1 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층을 남기고,
상기 제2 식각 단계에서, 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막을 일괄 식각하는 것을 특징으로 하는 기판 처리 방법.
- 제1항에 있어서,
상기 제1 식각 단계 및 제2 식각 단계는 동일 챔버 내에서 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제1항에 있어서,
상기 제1 식각 단계는 상기 제1 실리콘 산화막의 잔류층 두께가 상기 제2 식각 단계에 적용되는 조건과 동일한 조건으로 상기 제1 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제1항에 있어서,
상기 제2 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제1항에 있어서,
상기 제2 식각 단계는 식각과 램핑(Lamping)으로 이루어지는 단위 사이클을 복수회 반복 수행하는 것을 특징으로 하는 기판 처리 방법
- 제1항에 있어서,
상기 제2 식각 단계 이후, 기판 온도를 200~250℃로 최종 램핑하는 단계를 추가로 포함하는 것을 특징으로 하는 기판 처리 방법.
- 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 산화막, 제1 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제2 실리콘 질화막을 포함하는 하나 이상의 막이 적층되어 있는 기판을 처리하는 방법으로서,
상기 제1 영역의 제1 실리콘 산화막을 식각하는 제1 식각 단계; 및
상기 제1 식각 단계보다 고온에서, 상기 제1 영역의 제1 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고,
상기 제1 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층을 남기고,
상기 제2 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 하는 기판 처리 방법.
- 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 산화막, 제1 실리콘 질화막 및 제2 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제3 실리콘 산화막 및 제2 실리콘 질화막을 포함하는 막들이 적층되어 있는 기판을 처리하는 방법으로서,
상기 제1 영역의 제1 실리콘 산화막 및 제2 영역의 제3 실리콘 산화막을 식각하는 제1 식각 단계; 및
상기 제1 식각 단계보다 고온에서, 상기 제1 영역의 제1 실리콘 질화막 및 제2 실리콘 산화막을 식각하는 제2 식각 단계를 포함하고,
상기 제1 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층을 남기고, 상기 제2 영역의 상기 제2 실리콘 질화막을 노출시키며,
상기 제2 식각 단계에서, 상기 제1 영역의 상기 제1 실리콘 산화막의 잔류층, 실리콘 질화막 및 제2 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 하는 기판 처리 방법.
- 제7항 또는 제8항에 있어서,
상기 제1 식각 단계 및 제2 식각 단계는 동일 챔버 내에서 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제7항 또는 제8항에 있어서,
상기 제1 식각 단계는, 상기 제1 실리콘 산화막의 잔류층 두께가 상기 제2 식각 단계에 적용되는 조건과 동일한 조건으로 상기 제1 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 될 때까지 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제7항 또는 제8항에 있어서,
상기 제2 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제7항 또는 제8항에 있어서,
상기 제2 식각 단계는 60℃ 이상의 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제12항에 있어서,
상기 제2 식각 단계는 식각과 램핑(Lamping)으로 이루어지는 단위 사이클을 복수회 반복 수행하는 것을 특징으로 하는 기판 처리 방법
- 제13항에 있어서,
상기 제2 식각 단계 이후, 기판 온도를 200~250℃로 최종 램핑하는 단계를 추가로 포함하는 것을 특징으로 하는 기판 처리 방법.
- 식각 대상인 제1 영역에 최외측으로부터 제1 실리콘 질화막, 실리콘 산화막을 포함하는 막들이 순차적으로 적층되어 있으며, 식각 비대상인 제2 영역에 최외측으로부터 제2 실리콘 질화막을 포함하는 하나 이상의 막이 적층되어 있는 기판을 처리하는 방법으로서,
상기 제1 영역의 제1 실리콘 질화막 상에 희생 실리콘 산화막을 형성하는 희생막 형성 단계; 및
상기 제1 영역의 제1 실리콘 질화막 및 실리콘 산화막을 식각하는 식각 단계를 포함하고,
상기 식각 단계에서, 상기 제1 영역의 희생 실리콘 산화막, 제1 실리콘 질화막 및 실리콘 산화막이 일괄 식각되며, 상기 제2 영역의 제2 실리콘 질화막이 에치 스토퍼로서 작용하는 것을 특징으로 하는 기판 처리 방법.
- 제15항에 있어서,
상기 희생 실리콘 산화막 형성 단계는 상기 희생 실리콘 산화막의 두께가 상기 식각 단계에 적용되는 조건과 동일한 조건으로 상기 희생 실리콘 산화막을 1회 식각할 때 제거될 수 있는 최대 두께 미만이 되도록 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제15항에 있어서,
상기 식각 단계는 식각 가스로 불화수소 가스(HF) 및 암모니아 가스(NH3)를 포함하는 혼합 가스 또는 삼불화질소 가스(NF3) 및 암모니아 가스(NH3) 또는 수소 가스(H2)를 포함하는 혼합 가스를 플라즈마화하여 이용하는 건식 식각 방식으로 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제15항에 있어서,
상기 식각 단계는 60℃ 이상의 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
- 제18항에 있어서,
상기 식각 단계는 식각과 램핑(Lamping)으로 이루어지는 단위 사이클을 복수회 반복 수행하는 것을 특징으로 하는 기판 처리 방법
- 제19항에 있어서,
상기 식각 단계 이후, 기판 온도를 200~250℃로 최종 램핑하는 단계를 추가로 포함하는 것을 특징으로 하는 기판 처리 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132139A KR20230049254A (ko) | 2021-10-06 | 2021-10-06 | 기판 처리 방법 |
| TW111130970A TW202316519A (zh) | 2021-10-06 | 2022-08-17 | 處理基板的方法 |
| CN202211200674.7A CN115938936A (zh) | 2021-10-06 | 2022-09-29 | 基板处理方法 |
| US17/958,830 US20230107815A1 (en) | 2021-10-06 | 2022-10-03 | Method of processing substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132139A KR20230049254A (ko) | 2021-10-06 | 2021-10-06 | 기판 처리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230049254A true KR20230049254A (ko) | 2023-04-13 |
Family
ID=85773850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210132139A KR20230049254A (ko) | 2021-10-06 | 2021-10-06 | 기판 처리 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230107815A1 (ko) |
| KR (1) | KR20230049254A (ko) |
| CN (1) | CN115938936A (ko) |
| TW (1) | TW202316519A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823461B1 (ko) | 2007-05-11 | 2008-04-21 | 테크노세미켐 주식회사 | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 |
-
2021
- 2021-10-06 KR KR1020210132139A patent/KR20230049254A/ko not_active Application Discontinuation
-
2022
- 2022-08-17 TW TW111130970A patent/TW202316519A/zh unknown
- 2022-09-29 CN CN202211200674.7A patent/CN115938936A/zh active Pending
- 2022-10-03 US US17/958,830 patent/US20230107815A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823461B1 (ko) | 2007-05-11 | 2008-04-21 | 테크노세미켐 주식회사 | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230107815A1 (en) | 2023-04-06 |
| TW202316519A (zh) | 2023-04-16 |
| CN115938936A (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10354888B2 (en) | Method and apparatus for anisotropic tungsten etching | |
| JP2002222861A (ja) | プラズマ前処理モジュールを具備した装置における半導体素子の製造方法 | |
| US6902681B2 (en) | Method for plasma etching of high-K dielectric materials | |
| TW201405656A (zh) | 具有高選擇性之多晶矽及原生氧化層的移除 | |
| KR102192281B1 (ko) | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 | |
| US7947605B2 (en) | Post ion implant photoresist strip using a pattern fill and method | |
| US20040009634A1 (en) | Method for fabricating a gate structure | |
| JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
| EP1928011A2 (en) | Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium | |
| KR20040102337A (ko) | 기판으로부터 잔류물을 제거하는 방법 | |
| US11158517B2 (en) | Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing | |
| US20050211375A1 (en) | Method of manufacturing a semiconductor device | |
| US11658043B2 (en) | Selective anisotropic metal etch | |
| KR20230049254A (ko) | 기판 처리 방법 | |
| US9570582B1 (en) | Method of removing dummy gate dielectric layer | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| US20200006081A1 (en) | Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry | |
| KR102599015B1 (ko) | 기판 처리 방법 | |
| TWI836713B (zh) | 基板處理方法 | |
| KR20220063927A (ko) | 기판 처리 방법 | |
| KR100802307B1 (ko) | 금속막 식각 방법 | |
| KR20010005085A (ko) | 반도체 소자 제조방법 | |
| JP2005327957A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |