CN115938936A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN115938936A
CN115938936A CN202211200674.7A CN202211200674A CN115938936A CN 115938936 A CN115938936 A CN 115938936A CN 202211200674 A CN202211200674 A CN 202211200674A CN 115938936 A CN115938936 A CN 115938936A
Authority
CN
China
Prior art keywords
etching
oxide film
silicon oxide
region
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211200674.7A
Other languages
English (en)
Inventor
权捧秀
金洗璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TES Co Ltd
Original Assignee
TES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TES Co Ltd filed Critical TES Co Ltd
Publication of CN115938936A publication Critical patent/CN115938936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Abstract

根据本发明的基板处理方法是对从最外侧开始堆叠包括第一氧化硅膜、氮化硅膜及第二氧化硅膜的膜的基板进行处理的方法，包括以下步骤：第一刻蚀步骤，对所述第一氧化硅膜进行刻蚀；以及第二刻蚀步骤，对所述氮化硅膜及所述第二氧化硅膜进行刻蚀，在所述第一刻蚀步骤中，保留所述第一氧化硅膜的残留层，且在所述第二刻蚀步骤中，对所述第一氧化硅膜的残留层、所述氮化硅膜及所述第二氧化硅膜统一进行刻蚀。本发明具有可对刻蚀对象区域的氮化硅膜及氧化硅膜统一进行刻蚀、且另一方面可保护非刻蚀对象区域的膜的效果。

Description

基板处理方法
技术领域
本发明涉及一种基板处理方法。更详细来说，涉及一种当在基板上堆叠有氮化硅膜及氧化硅膜时可利用干式刻蚀方式对作为刻蚀对象的区域的氮化硅膜及氧化硅膜统一进行刻蚀的基板处理方法。
背景技术
近来随着半导体元件的微细化，半导体元件渐渐高集成化。由于氮化硅膜用作在化学上具有稳定的特性的介电膜或绝缘膜，因此不仅在存储器元件的基本的元件分离工艺中而且在接触件(Contact)工艺或封盖(Capping)工艺中广泛用于用作侧壁(Sidewall)原材料等的动态随机存取存储器(dynamic random access memory，DRAM)及快闪存储器(FLASH Memory)制造工艺。
另一方面，在制造半导体元件时，存在在基板上堆叠多层氧化硅膜及氮化硅膜的情况。在这种情况下，为了对氧化硅膜与氮化硅膜进行刻蚀，要求多个刻蚀工艺。
图1a至图1d概略性地示出包括氧化硅膜的刻蚀工艺与氮化硅膜的刻蚀工艺的以往的基板处理方法。
参照图1a至图1d，以往的基板处理方法为了在堆叠有下部氧化硅膜110、氮化硅膜120及上部氧化硅膜130的基板101(图1a)中对刻蚀对象区域的氧化硅膜110、130及氮化硅膜120进行刻蚀，执行如下所示的工艺。
首先，作为第一刻蚀工艺，利用干式刻蚀方法对刻蚀对象区域的上部氧化硅膜130进行刻蚀(图1b)。在非刻蚀对象区域中形成氮化硅膜140与其下部膜。之后，作为第二刻蚀工艺，利用湿式刻蚀方式对氮化硅膜120进行刻蚀(图1c)。之后，作为第三刻蚀工艺，利用干式刻蚀方式对下部氧化硅膜110进行刻蚀(第三刻蚀工艺)(图1d)。
然而，以往的基板处理方法应分别执行对上部氧化硅膜进行刻蚀的第一刻蚀工艺(图1b)、对氮化硅膜进行刻蚀的第二刻蚀工艺(图1c)及对下部氧化硅膜进行刻蚀的第三刻蚀工艺(图1d)。另外，在上部氧化硅膜及下部氧化硅膜的情况下利用干式刻蚀方式进行刻蚀，且在氮化硅膜的情况下主要利用湿式刻蚀方式进行刻蚀，从而存在无法在同一腔室内执行多个刻蚀工艺的缺点。这成为增加刻蚀工艺需要的时间且增加工艺成本的主要原因。
为了解决此问题，开发了可均匀地对氧化硅膜与氮化硅膜进行刻蚀的刻蚀液(例如专利文献1)。
图2a及图2b示出利用一次刻蚀工艺对氧化硅膜与氮化硅膜进行刻蚀的例子。
参照图2a至图2b，用于利用一次工艺对氧化硅膜与氮化硅膜进行刻蚀的方法是利用可对氧化硅膜与氮化硅膜二者进行刻蚀的刻蚀液在堆叠有下部氧化硅膜110、氮化硅膜120及上部氧化硅膜130的基板101(图2a)中对氧化硅膜110、130及氮化硅膜120统一进行刻蚀。
然而，湿式刻蚀存在由于表面张力而刻蚀剂渗透到元件图案内、或者刻蚀不能顺利进行到最下部膜的问题。这种问题随着半导体元件的层数变得更多且图案变得更微细而变得严重。
[现有技术文献]
[专利文献]
[专利文献1]注册专利公报第10-0823461号(2008年04月21日公告)
发明内容
[发明所要解决的问题]
本发明欲解决的课题是提供一种当在基板上堆叠有氮化硅膜及氧化硅膜时可对氮化硅膜及氧化硅膜统一进行刻蚀的基板处理方法。
另外，本发明欲解决的课题是提供一种可对刻蚀对象区域的氮化硅膜及氧化硅膜统一进行刻蚀、且另一方面可保护非刻蚀对象区域的膜的基板处理方法。
[解决问题的技术手段]
用于解决所述课题的根据本发明第一实施例的基板处理方法是对从最外侧开始堆叠包括第一氧化硅膜、氮化硅膜及第二氧化硅膜的膜的基板进行处理的方法，其中包括：第一刻蚀步骤，对所述第一氧化硅膜进行刻蚀；以及第二刻蚀步骤，对所述氮化硅膜及所述第二氧化硅膜进行刻蚀，在所述第一刻蚀步骤中，保留所述第一氧化硅膜的残留层，且在所述第二刻蚀步骤中，对所述第一氧化硅膜的残留层、所述氮化硅膜及所述第二氧化硅膜统一进行刻蚀。
所述第一刻蚀步骤及第二刻蚀步骤可在同一腔室内执行。
优选为执行所述第一刻蚀步骤，直到所述第一氧化硅膜的残留层的厚度小于在与应用于所述第二刻蚀步骤的条件相同的条件下对所述第一氧化硅膜进行一次刻蚀时可移除的最大厚度时为止。
所述第二刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
所述第二刻蚀步骤可重复执行多次由刻蚀与加热(Heating)组成的单位循环。
在所述第二刻蚀步骤之后，可进一步包括最终加热使基板温度达到200℃以上、优选为200℃至250℃的步骤。
用于解决所述课题的根据本发明第二实施例的基板处理方法是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氧化硅膜、第一氮化硅膜及第二氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第二氮化硅膜的一个以上的膜，其中包括：第一刻蚀步骤，对所述第一区域的第一氧化硅膜进行刻蚀；以及第二刻蚀步骤，在比所述第一刻蚀步骤高的温度下对所述第一区域的第一氮化硅膜及第二氧化硅膜进行刻蚀，在所述第一刻蚀步骤中，保留所述第一区域的所述第一氧化硅膜的残留层，在所述第二刻蚀步骤中，对所述第一区域的所述第一氧化硅膜的残留层、所述第一氮化硅膜及所述第二氧化硅膜统一进行刻蚀，且所述第二区域的第二氮化硅膜作为刻蚀停止件(stopper)起作用。
用于解决所述课题的根据本发明第三实施例的基板处理方法是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氧化硅膜、第一氮化硅膜及第二氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第三氧化硅膜及第二氮化硅膜的膜，其中包括：第一刻蚀步骤，对所述第一区域的第一氧化硅膜及第二区域的第三氧化硅膜进行刻蚀；以及第二刻蚀步骤，在比所述第一刻蚀步骤高的温度下对所述第一区域的第一氮化硅膜及第二氧化硅膜进行刻蚀，在所述第一刻蚀步骤中，保留所述第一区域的所述第一氧化硅膜的残留层，并使所述第二区域的所述第二氮化硅膜暴露出，在所述第二刻蚀步骤中，对所述第一区域的所述第一氧化硅膜的残留层、所述第一氮化硅膜及所述第二氧化硅膜统一进行刻蚀，且所述第二区域的第二氮化硅膜作为刻蚀停止件起作用。
所述第一刻蚀步骤及第二刻蚀步骤可在同一腔室内执行。
优选为执行所述第一刻蚀步骤，直到所述第一氧化硅膜的残留层的厚度小于在与应用于所述第二刻蚀步骤的条件相同的条件下对所述第一氧化硅膜进行一次刻蚀时可移除的最大厚度时为止。
所述第二刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
所述第二刻蚀步骤可在60℃以上的温度下执行。
所述第二刻蚀步骤可重复执行多次由刻蚀与加热组成的单位循环。
在所述第二刻蚀步骤之后，可进一步包括最终加热使基板温度达到200℃以上的步骤。
用于解决所述课题的根据本发明第四实施例的基板处理方法是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氮化硅膜、氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第二氮化硅膜的一个以上的膜，其中包括：
牺牲氧化硅膜形成步骤，在所述第一区域的第一氮化硅膜上形成牺牲氧化硅膜；以及
刻蚀步骤，对所述第一区域的第一氮化硅膜及氧化硅膜进行刻蚀，
在所述刻蚀步骤中，对所述第一区域的牺牲氧化硅膜、第一氮化硅膜及氧化硅膜统一进行刻蚀，且所述第二区域的第二氮化硅膜作为刻蚀停止件起作用。
可以以下方式执行所述牺牲氧化硅膜形成步骤：使所述牺牲氧化硅膜的厚度小于在与应用于所述刻蚀步骤的条件相同的条件下对所述牺牲氧化硅膜进行一次刻蚀时可移除的最大厚度。
所述刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
所述刻蚀步骤可在60℃以上的温度下执行。
所述刻蚀步骤可重复执行多次由刻蚀与加热组成的单位循环。
在所述刻蚀步骤之后，可进一步包括最终加热使基板温度达到200℃以上的步骤。
[发明的效果]
根据本发明的基板处理方法可当在基板上堆叠有氮化硅膜及氧化硅膜时在同一腔室中利用干式刻蚀方式对氮化硅膜及氧化硅膜统一进行刻蚀。
另外，根据本发明的基板处理方法应用在当氮化硅膜暴露出时此氮化硅膜在高温下作为刻蚀停止件起作用的现象，从而具有可对刻蚀对象区域的氮化硅膜及氧化硅膜统一进行刻蚀、且另一方面可保护非刻蚀对象区域的膜的效果。
本发明的效果不限于以上所提及的效果，未提及的另一效果通过以下详细的说明对本领域技术人员而言可清楚地理解。
附图说明
图1a至图1d概略性地示出包括氧化硅膜的刻蚀工艺与氮化硅膜的刻蚀工艺的以往的基板处理方法。
图2a及图2b示出利用一次刻蚀工艺对氧化硅膜与氮化硅膜进行刻蚀的例子。
图3a至图3c概略性地示出根据本发明实施例的基板处理方法。
图4示出可应用于第二刻蚀步骤的刻蚀方法的例子。
图5a至图5c概略性地示出根据本发明实施例的基板处理方法。
图6a至图6c概略性地示出根据本发明实施例的基板处理方法。
图7示出对氮化硅膜执行应用氟化氢(HF)及氨气(NH3)的干式刻蚀测试的结果。
具体实施方式
本发明的优点及特征、以及达成其等的方法将参照附图以及以下详细描述的实施例而变得明确。然而，本发明不限定于以下揭示的实施例，而是以彼此不同的各种方式实现，但本实施例仅是为了使本发明的揭示完整，且对本发明所属技术领域中具有通常知识者完整地告知发明的范畴而提供，本发明仅由权利要求的范畴定义。贯穿整个说明书，相同的参考符号指代相同的构成要素。为了说明的明了性，对图中层及区域的大小及相对大小可进行夸张说明。
称要素或层位于另一元件“上方”或“上”的情形不仅包括直接位于另一元件或层的上方，而且包括在中间介置其他层或其他元件的情形。相反，称元件“直接位于…上方”或“正上”的情形表示在中间不介置其他元件或其他层。另外，应理解，在某种构成要素被记载为与另一构成要素“连接”、“结合”或“相连”的情况，虽然所述构成要素可彼此直接连接或相连，但在各构成要素之间也可“介置”其他构成要素，或者各构成要素通过其他构成要素进行“连接”、“结合”或“相连”。
作为空间相对性用语的“下方”、“下部”、“上方”、“上部”等可用于容易地记述如图所示一个元件或构成要素与另一元件或构成要素的相关关系。空间相对性用语应理解为除图中所示的方向以外还包括元件在使用或操作时彼此不同的方向的用语。例如，在将图中所示的元件翻转的情况，被记述为另一元件的“下方”的元件可能被置于另一元件的“上方”。因此，作为例示性的用语的“下方”可包括下方与上方两个方向。
在本说明书中使用的用语用于对实施例进行说明，因此并非对本发明进行限制。在本说明书中，除非在上下文中特别提及，否则单数形也包括复数形。在说明书中使用的“包括”和/或“包括的”提及的构成要素、步骤、动作和/或元件不排除存在或附加一个以上的其他构成要素、步骤、动作和/或元件。
以下，参照附图针对根据本发明优选实施例的基板处理方法详细地进行说明，如下所示。
氮化硅的刻蚀反应以如下所示的过程执行。
Si3N4(s)+16HF(g)→2(NH4)2SiF6(s)+SiF4(g)
(NH4)2SiF6(s)→NH4HF2(s)+SiF4(g)+NH3(g)
氧化硅与氮化硅的刻蚀反应在是否生成H2O方面存在差异。在氧化硅的情况下，生成H2O且加速刻蚀，相反，在氮化硅的情况下，由于没有氧(O)成分，因此实质上缓慢地发生刻蚀。
在纯氮化硅的情况下，不能被HF顺利地刻蚀。但，特别地当在氮化硅表面存在氧(O)成分的情况下，确认了利用HF在存在氧成分的氮化硅的表面及实质上不存在氧成分的氮化硅的内部进行刻蚀。另外，确认了如果对在表面存在氧成分的氮化硅表面进行刻蚀并经过除盐过程，则形成纯氮化硅表面，之后即使进一步进行利用HF的刻蚀，也不能顺利地对氮化硅进行刻蚀。
图3a至图3c概略性地示出根据本发明实施例的基板处理方法。
参照图3a至图3c，根据本发明实施例的基板处理方法包括第一刻蚀步骤(图3b)及第二刻蚀步骤(图3c)。
在本实施例中，如图3a示出的例子所示，作为处理对象的基板是从最外侧开始堆叠包括第一氧化硅膜230、氮化硅膜220及第二氧化硅膜210的膜的基板201。在基板上，除了所述膜210、220、230之外，可进一步堆叠如第二氮化硅膜240等并非刻蚀对象的膜。
在本发明中，“堆叠”不仅指垂直方向的堆叠，也指水平方向的堆叠。因此，“最外侧”可不仅指垂直方向的最上部，而且指水平方向的最侧部。
另外，在基板201与第二氧化硅膜210之间可堆叠有如氧化膜、氮化膜、金属膜等附加的膜。在图3a中，由于仅示出到第二氧化硅膜210，因此以下以对第一氧化硅膜230、氮化硅膜220及第二氧化硅膜210进行刻蚀的情形为主进行说明，但如果在第二氧化硅膜210下部进一步堆叠氮化硅膜与氧化硅膜，则其等也可成为刻蚀对象。
另外，在图3a中，区域A为作为刻蚀对象的区域，且区域B为作为非刻蚀对象的区域。区域A与区域B可为彼此相邻的区域，但可为彼此隔开的区域。在区域A与区域B为彼此隔开的区域的情况，例如区域A的某一氧化硅膜与区域B的某一氧化硅膜可由同一层形成，也可由不同的层形成。
参照图3b，在第一刻蚀步骤中对第一氧化硅膜进行刻蚀。
在第一刻蚀步骤之前，可包括例如没有氟化氢气体而利用氨气与载气等的预备刻蚀步骤。
第一刻蚀步骤可利用将例如包含氟化氢(HF)及氨气(NH3)的混合气体等离子体化并将其用作刻蚀气体的干式刻蚀方式执行。为了进行高速循环工艺，第一刻蚀步骤可在60℃以上的温度下执行。
第一刻蚀步骤在工艺效率方面优选为由一个循环组成，但并非限定于此，如果第一氧化硅膜230下部的氮化硅膜220并未暴露出，则可执行一个循环或n个循环(n≥2)。
之后，参照图3c，在第二刻蚀步骤中对氮化硅膜220及第二氧化硅膜210进行刻蚀。第二刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
第一刻蚀步骤及第二刻蚀步骤可利用数百毫托(mTorr)至数托(Torr)的工艺压力来执行，但不限定于此。
另一方面，在第一刻蚀步骤及第二刻蚀步骤中可使用相同的刻蚀气体。例如，在第一刻蚀步骤及第二刻蚀步骤中，可使用例如流量比为1:1至3:1、优选为1:1至2:1、更优选为1.3:1至1.7:1的HF与NH3混合气体。
另一方面，应用于第一刻蚀步骤及第二刻蚀步骤的整体流量或工艺压力可不同。例如，第一刻蚀步骤可在约1.2托的工艺压力下执行，且第二刻蚀步骤在约0.8托的工艺压力下执行。另外，应用于第二刻蚀步骤的刻蚀气体的流量与第一刻蚀步骤相比可大约30％左右。
另一方面，在本发明中，如在图3b中可观察到的，其中在第一刻蚀步骤中保留第一氧化硅膜的残留层235，且在第二刻蚀步骤中对所述第一氧化硅膜的残留层235、氮化硅膜220及第二氧化硅膜210统一进行刻蚀。此时，可观察到称为“第一氧化硅膜的残留层”是对应于“第一氧化硅膜未被刻蚀的下部部分”，且其下部的氮化硅膜未暴露出。
本发明的发明人通过长期研究结果得知，在利用可对氧化硅膜与氮化硅膜二者进行刻蚀的刻蚀气体(例如氟化氢气体与氨气)执行干式刻蚀时，在暴露出数十埃左右的薄的氧化硅膜的情况，可对相应氧化硅膜下方的氮化硅膜与另一氧化硅膜二者进行刻蚀。反之，在暴露出厚的氧化硅膜的情况，确认了氧化硅膜的刻蚀速度慢，结果不能对氧化硅膜下方的氮化硅膜与另一氧化硅膜充分地进行刻蚀。
另外，本发明人得知，在氮化硅膜暴露出的情况，氮化硅膜在高温下作为几乎不进行刻蚀的刻蚀停止件起作用。
再次回到图3b及图3c，在根据本发明的基板处理方法中，通过在第一刻蚀步骤中保留第一氧化硅膜的残留层235，从而在第二刻蚀步骤中可对第一氧化硅膜的残留层235、氮化硅膜220及第二氧化硅膜210统一进行刻蚀。
如上所述，在本发明的情况下，第一刻蚀步骤及第二刻蚀步骤二者均可利用干式刻蚀方式执行，第一刻蚀步骤及第二刻蚀步骤可在同一腔室内利用相同的刻蚀气体来执行。这与更改腔室相比提供可减少刻蚀时间及成本的优点。
另一方面，可执行第一刻蚀步骤，直到第一氧化硅膜的残留层235的厚度小于在与应用于第二刻蚀步骤的条件相同的条件下对第一氧化硅膜230进行一次刻蚀时可移除的最大厚度时为止。在对第一氧化硅膜230进行一次刻蚀时可移除的最大厚度可根据应用于第二刻蚀步骤的刻蚀气体、温度、压力等变不同。因此，虽然第一氧化硅膜的残留层235的厚度并非限定性的，但大体上可为
Figure BDA0003872328550000091
以下左右。
如果不保留第一氧化硅膜的残留层235，则氮化硅膜220暴露出，从而在二次刻蚀步骤中不能顺利地进行刻蚀。
另一方面，由于氧化硅膜的刻蚀伴随着自限性反应，因此刻蚀进行到一定厚度时因反应副产物而不能继续进行刻蚀。如果第一氧化硅膜的残留层235的厚度太厚，则在第二刻蚀步骤中不能完全地对第一氧化硅膜的残留层235进行刻蚀，从而下部的氮化硅膜或第二氧化硅膜的刻蚀可能不充分或不均匀。另外，在对第一氧化硅膜的残留层进行过度刻蚀的过程中存在可能产生不期望的膜的不均匀刻蚀。
第二刻蚀步骤可在与第一刻蚀步骤相同的温度或在比第一刻蚀步骤更高的温度下执行，优选为可在60℃以上的温度下执行。第二刻蚀步骤的上限温度没有特别的限制，但在刻蚀稳定性方面可为110℃以下。在氮化硅膜暴露出时，暴露出的氮化硅膜在60℃以上的情况下作为刻蚀停止件起作用，从而可抑制对暴露出的氮化硅膜及处于其下方的膜的刻蚀。因此，在第二刻蚀步骤中，在暴露出氮化硅膜(例如，配置在非刻蚀对象区域的第二氮化硅膜240等)的部分可不配置单独的掩模。
图4示出可应用于第二刻蚀步骤的刻蚀方法的例子。
如图4示出的例子所示，第二刻蚀步骤可重复执行多次由刻蚀410与加热(Heating)420组成的单位循环。在刻蚀与加热之间(加热前或加热后)可包括对腔室内部的吹扫(purge)。加热是指在进行刻蚀后注入气体以移除反应副产物并打开灯以使基板升温。加热420可执行打开灯以使基板温度达到60℃以上的方法，例如可执行打开灯约30秒以使基板温度达到约120℃至200℃的方法。在刻蚀410过程中，由于温度逐渐下降，可达到小于60℃，因此通过重复n次(n≥2)由刻蚀410与加热组成的单位循环，使第二刻蚀步骤可在足够高的温度、例如60℃以上执行，从而可对第一氧化硅膜的残留层235、氮化硅膜220与第二氧化硅膜210充分地进行刻蚀。
另一方面，在第二刻蚀步骤之后，可进一步包括最终加热430使基板温度达到200℃以上(例如200℃至250℃)的步骤。这在烟雾(fume)管理方面有利。烟雾是指刻蚀副产物因热而不能完全挥发且残留在基板上的微粒形态的NH4F或NH2F2等。在这种烟雾的情况下，可能引起膜的表面或装备的表面被污染，且对微细图案的可靠性也会造成影响。因此，在第二刻蚀步骤之后，通过最终加热使基板温度达到200℃以上，可在刻蚀之后抑制留有烟雾的残留。但，在设备稳定性与工艺管理方面，基板温度更优选为升温到250℃以下。如果基板温度超过250℃，则可能增加设备负担且增加产生工艺再现性及异常刻蚀现象的概率。
另外，参照图3a，在作为非刻蚀对象区域的区域B堆叠有第二氮化硅膜240。由于此第二氮化硅膜240暴露出，因此在第二刻蚀步骤中在对区域A的第一氧化硅膜的残留层235、第一氮化硅膜220及第二氧化硅膜210统一进行刻蚀期间，第二氮化硅膜240未被刻蚀且残留。可看出这是由于如上所述在高温下氮化硅膜作为刻蚀停止件起作用。
图5a至图5c概略性地示出根据本发明实施例的基板处理方法。
参照图5a至图5c，示出的基板处理方法是通过第一刻蚀步骤及第二刻蚀步骤对以下基板进行处理，所述基板在作为刻蚀对象的第一区域(区域A)依序从最外侧开始堆叠包括第一氧化硅膜230、第一氮化硅膜220及第二氧化硅膜210的膜，且在作为非刻蚀对象的第二区域(区域B)从最外侧开始堆叠包括第三氧化硅膜230及第二氮化硅膜220的膜。在图5a中，第一氧化硅膜与第三氧化硅膜、第一氮化硅膜与第二氮化硅膜是由同一层形成的膜，因此赋予相同的附图符号。
在第一刻蚀步骤中，如图5b示出的例子所示，对第一区域(区域A)的第一氧化硅膜及第二区域(区域B)的第三氧化硅膜进行刻蚀。
在第二刻蚀步骤中，在比第一刻蚀步骤高的温度下，如图5c示出的例子所示，对第一区域(区域A)的第一氮化硅膜220及第二氧化硅膜210进行刻蚀。
此时，在第一刻蚀步骤中，如图5b示出的例子所示，保留第一区域(区域A)的第一氧化硅膜的残留层235，且使第二区域的第二氮化硅膜暴露出。如果第一氧化硅膜的厚度比第三氧化硅膜的厚度大残留层的厚度，则在第一刻蚀步骤之后，可仅保留第一区域的第一氧化硅膜的残留层。
在第一刻蚀步骤的结果、第二刻蚀步骤中，对第一区域(区域A)的第一氧化硅膜的残留层235、氮化硅膜220及第二氧化硅膜210统一进行刻蚀，且第二区域(区域B)的第二氮化硅膜220作为刻蚀停止件起作用，从而实质上几乎不会对第二氮化硅膜220及处于其下方的膜进行刻蚀。
在根据本实施例的基板处理方法的情况下也可照原样应用图3a至图3c中说明的特征。
即，由于第一刻蚀步骤及第二刻蚀步骤可分别利用干式刻蚀方式执行，因此可在同一腔室内执行。另外，可执行所述第一刻蚀步骤，直到第一氧化硅膜的残留层235的厚度小于在与应用于第二刻蚀步骤的条件相同的条件下对第一氧化硅膜230进行一次刻蚀时可移除的最大厚度时为止。另外，第二刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
另外，第二刻蚀步骤可在与第一刻蚀步骤相同或比第一刻蚀步骤更高的温度下执行，且可在60℃以上的温度下执行。另外，第二刻蚀步骤可重复执行多次由刻蚀与加热组成的单位循环。另外，在第二刻蚀步骤之后，可进一步包括最终加热使基板温度达到200℃以上的步骤。
图6a至图6c概略性地示出根据本发明又一实施例的基板处理方法。
在图6a至图6c的情况下，示出对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氮化硅膜、氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第二氮化硅膜的一个以上的膜。
在本实施例的情况下，如图6b示出的例子所示，在作为刻蚀对象的第一区域(区域A)的第一氮化硅膜220上形成牺牲氧化硅膜236。牺牲氧化硅膜236的形成可通过沉积实现，除此之外也可通过氧等离子体处理、自然氧化膜形成等实现。牺牲氧化硅膜的形成结果与图5b进行一次刻蚀的结果实质上相似。即，虽然图5b的情况是一次刻蚀的产物，且图6b的情况是沉积等的产物，但其结果实质上相似。
即，在本实施例中，通过沉积等形成与上述第一氧化硅膜的残留层对应的氧化硅膜，从而如图5c示出的例子所示，在以下将述的刻蚀步骤中可对第一区域(区域A)的牺牲氧化硅膜236、第一氮化硅膜220及氧化硅膜210统一进行刻蚀。
在不是刻蚀对象的第二区域(区域B)的情况，由于未形成牺牲氧化硅膜且氮化硅膜暴露出，因此如图5c示出的例子所示，暴露出的氮化硅膜在高温的刻蚀步骤中作为刻蚀停止件起作用，从而可防止第二区域(区域B)的氮化硅膜及其下方的膜被刻蚀。
在根据本实施例的基板处理方法的情况下也可照原样应用图3a至图3c中说明的特征中的一部分。
牺牲氧化硅膜形成步骤可利用沉积、氧等离子体、自然氧化等方法形成。牺牲氧化硅膜形成步骤可以以下方式执行：使牺牲氧化硅膜236的厚度小于在与应用于刻蚀步骤的条件相同的条件下对牺牲氧化硅膜236进行一次刻蚀时可移除的最大厚度，例如
Figure BDA0003872328550000121
以下的厚度。
刻蚀步骤可利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体(HF)及氨气(NH3)的混合气体或者包含三氟化氮气体(NF3)及氨气(NH3)或氢气(H2)的混合气体等离子体化并将其用作刻蚀气体。
另外，所述刻蚀步骤可在60℃以上的温度下执行。所述刻蚀步骤可重复执行多次由刻蚀与加热组成的单位循环。在所述刻蚀步骤之后，可进一步包括最终加热使基板温度达到200℃以上的步骤。
如以上说明所示，根据本发明的基板处理方法是当在基板上堆叠有氮化硅膜及氧化硅膜时可在同一腔室中利用干式刻蚀方式对氮化硅膜及氧化硅膜统一进行刻蚀。
另外，根据本发明的基板处理方法可在保护非刻蚀对象区域的膜的同时对刻蚀对象区域的氮化硅膜及氧化硅膜统一进行刻蚀。
作为对氮化硅膜使用流量比为1.5:1的氟化氢(HF)及氨气(NH3)混合气体执行干式刻蚀测试的结果，获得如图7所示的结果。
在进行一次刻蚀时，氮化硅膜的刻蚀量约为
Figure BDA0003872328550000131
之后，以如下所示的条件进行二次刻蚀：在进行一次刻蚀后立即进行二次刻蚀、在进行一次刻蚀后暴露在大气中后进行二次刻蚀、在进行一次刻蚀后进行氧等离子体处理后进行二次刻蚀。
i)在进行一次刻蚀后立即进行二次刻蚀：参照图7可观察到，如果在进行一次刻蚀后，立即在65℃下进行二次刻蚀，则几乎不对氮化硅进行进一步刻蚀。
ii)在进行一次刻蚀后暴露在大气中进行二次刻蚀：参照图7可观察到，在进行一次刻蚀后，在将氮化硅暴露在大气中三天时间的情况，在65℃下进行二次刻蚀时，刻蚀了约
Figure BDA0003872328550000132
左右。这是由于在暴露于大气中期间在氮化硅表面形成自然氧化膜。氮化硅表面的自然氧化膜可对应于以上说明的第一氧化膜的残留层。
iii)在进行一次刻蚀后进行氧等离子体处理后进行二次刻蚀：参照图7可观察到，在进行一次刻蚀后，在对氮化硅表面进行氧等离子体处理的情况，在65℃下进行二次刻蚀时，刻蚀了约
Figure BDA0003872328550000133
左右。这是由于利用氧等离子体处理在氮化硅表面形成强氧化膜。因氧等离子体工艺在氮化硅表面形成的氧化膜可对应于以上说明的第一氧化膜的残留层。
即，从图7的结果可知，当在氮化硅表面存在自然氧化膜或强氧化膜时，可对氮化硅进行进一步刻蚀，且当在氮化硅表面不存在这种氧化膜时，在60℃以上的高温下氮化硅作为刻蚀停止件起作用，从而几乎不会对氮化硅进行进一步的刻蚀。
根据这种结果，几乎不发生对作为非刻蚀对象的氮化硅的刻蚀，且可利用残留氧化物层对作为刻蚀对象的氧化硅膜与氮化硅膜统一进行刻蚀。
以上，虽然以本发明的实施例为中心进行说明，但可在本领域技术人员的水平上进行各种变更或变形。这种变更与变形在不脱离本发明的范围的情况下均可属于本发明。因此，本发明的权利范围应根据以上所记载的权利要求来判断。

Claims (10)

1.一种基板处理方法，是对从最外侧开始堆叠包括第一氧化硅膜、氮化硅膜及第二氧化硅膜的膜的基板进行处理的方法，所述方法包括：
第一刻蚀步骤，对所述第一氧化硅膜进行刻蚀；以及
第二刻蚀步骤，对所述氮化硅膜及所述第二氧化硅膜进行刻蚀，
在所述第一刻蚀步骤中，保留所述第一氧化硅膜的残留层，
在所述第二刻蚀步骤中，对所述第一氧化硅膜的残留层、所述氮化硅膜及所述第二氧化硅膜统一进行刻蚀。
2.一种基板处理方法，是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氧化硅膜、第一氮化硅膜及第二氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第二氮化硅膜的一个以上的膜，所述方法包括：
第一刻蚀步骤，对所述第一区域的所述第一氧化硅膜进行刻蚀；以及
第二刻蚀步骤，在比所述第一刻蚀步骤高的温度下，对所述第一区域的所述第一氮化硅膜及所述第二氧化硅膜进行刻蚀，
在所述第一刻蚀步骤中，保留所述第一区域的所述第一氧化硅膜的残留层，
在所述第二刻蚀步骤中，对所述第一区域的所述第一氧化硅膜的残留层、所述第一氮化硅膜及所述第二氧化硅膜统一进行刻蚀，且所述第二区域的所述第二氮化硅膜作为刻蚀停止件起作用。
3.一种基板处理方法，是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠开始包括第一氧化硅膜、第一氮化硅膜及第二氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第三氧化硅膜及第二氮化硅膜的膜，所述方法包括：
第一刻蚀步骤，对所述第一区域的所述第一氧化硅膜及所述第二区域的所述第三氧化硅膜进行刻蚀；以及
第二刻蚀步骤，在比所述第一刻蚀步骤高的温度下对所述第一区域的所述第一氮化硅膜及所述第二氧化硅膜进行刻蚀，
在所述第一刻蚀步骤中，保留所述第一区域的所述第一氧化硅膜的残留层，并使所述第二区域的所述第二氮化硅膜暴露出，
在所述第二刻蚀步骤中，对所述第一区域的所述第一氧化硅膜的残留层、所述第一氮化硅膜及所述第二氧化硅膜统一进行刻蚀，且所述第二区域的所述第二氮化硅膜作为刻蚀停止件起作用。
4.根据权利要求1至3中任一项所述的基板处理方法，其中，
所述第一刻蚀步骤及所述第二刻蚀步骤在同一腔室内执行。
5.根据权利要求1至3中任一项所述的基板处理方法，其中，
执行所述第一刻蚀步骤，直到所述第一氧化硅膜的残留层的厚度小于在与应用于所述第二刻蚀步骤的条件相同的条件下对所述第一氧化硅膜进行一次刻蚀时能够移除的最大厚度时为止。
6.根据权利要求1至3中任一项所述的基板处理方法，其中，
所述第二刻蚀步骤利用干式刻蚀方式执行，所述干式刻蚀方式是将包含氟化氢气体及氨气的混合气体或者包含三氟化氮气体及氨气或氢气的混合气体等离子体化并将其用作刻蚀气体。
7.根据权利要求1至3中任一项所述的基板处理方法，其中，
所述第二刻蚀步骤重复执行多次由刻蚀与加热组成的单位循环。
8.根据权利要求7所述的基板处理方法，其中，
在所述第二刻蚀步骤之后，进一步包括最终加热使基板温度达到200℃至250℃的步骤。
9.根据权利要求2或3所述的基板处理方法，其中，
所述第二刻蚀步骤在60℃以上的温度下执行。
10.一种基板处理方法，是对以下基板进行处理的方法，所述基板在作为刻蚀对象的第一区域依序从最外侧开始堆叠包括第一氮化硅膜、氧化硅膜的膜并且在作为非刻蚀对象的第二区域从最外侧开始堆叠包括第二氮化硅膜的一个以上的膜，其中包括：
牺牲膜形成步骤，在所述第一区域的所述第一氮化硅膜上形成牺牲氧化硅膜；以及
刻蚀步骤，对所述第一区域的所述第一氮化硅膜及所述氧化硅膜进行刻蚀，
在所述刻蚀步骤中，对所述第一区域的所述牺牲氧化硅膜、所述第一氮化硅膜及所述氧化硅膜统一进行刻蚀，且所述第二区域的所述第二氮化硅膜作为刻蚀停止件起作用。
CN202211200674.7A 2021-10-06 2022-09-29 基板处理方法 Pending CN115938936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0132139 2021-10-06
KR1020210132139A KR20230049254A (ko) 2021-10-06 2021-10-06 기판 처리 방법

Publications (1)

Publication Number Publication Date
CN115938936A true CN115938936A (zh) 2023-04-07

Family

ID=85773850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211200674.7A Pending CN115938936A (zh) 2021-10-06 2022-09-29 基板处理方法

Country Status (4)

Country Link
US (1) US20230107815A1 (zh)
KR (1) KR20230049254A (zh)
CN (1) CN115938936A (zh)
TW (1) TW202316519A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823461B1 (ko) 2007-05-11 2008-04-21 테크노세미켐 주식회사 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물

Also Published As

Publication number Publication date
US20230107815A1 (en) 2023-04-06
KR20230049254A (ko) 2023-04-13
TW202316519A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
US10727080B2 (en) Tantalum-containing material removal
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
US9378975B2 (en) Etching method to form spacers having multiple film layers
EP0202907B1 (en) In-situ photoresist capping process for plasma etching
US7132370B2 (en) Method for selective removal of high-k material
US8501626B2 (en) Methods for high temperature etching a high-K material gate structure
US6008139A (en) Method of etching polycide structures
JP5122059B2 (ja) 金属ゲートパターンを有する半導体素子の製造方法
US20080149135A1 (en) Wet photoresist stripping process and apparatus
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
US20040009634A1 (en) Method for fabricating a gate structure
US20040237997A1 (en) Method for removal of residue from a substrate
US20200234968A1 (en) Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
US11658043B2 (en) Selective anisotropic metal etch
CN115938936A (zh) 基板处理方法
US9570582B1 (en) Method of removing dummy gate dielectric layer
JP2010098101A (ja) 半導体装置の製造方法
JP2005057276A (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
CN110073467B (zh) 用于提供低k间隔物的方法
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
US20070037100A1 (en) High aspect ratio mask open without hardmask
KR102599015B1 (ko) 기판 처리 방법
US20240112919A1 (en) Low-Temperature Etch
JP4380414B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination