JP5122059B2 - 金属ゲートパターンを有する半導体素子の製造方法 - Google Patents

金属ゲートパターンを有する半導体素子の製造方法 Download PDF

Info

Publication number
JP5122059B2
JP5122059B2 JP2003313274A JP2003313274A JP5122059B2 JP 5122059 B2 JP5122059 B2 JP 5122059B2 JP 2003313274 A JP2003313274 A JP 2003313274A JP 2003313274 A JP2003313274 A JP 2003313274A JP 5122059 B2 JP5122059 B2 JP 5122059B2
Authority
JP
Japan
Prior art keywords
layer
gate pattern
metal gate
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313274A
Other languages
English (en)
Other versions
JP2004111962A (ja
Inventor
滋欽 具
彰原 李
盛俊 許
宣弼 尹
星萬 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004111962A publication Critical patent/JP2004111962A/ja
Application granted granted Critical
Publication of JP5122059B2 publication Critical patent/JP5122059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は金属ゲートパターンを有する半導体素子の製造方法に係り、より詳細には比抵抗が非常に低い金属層を含む金属ゲートパターンのエッチング時に発生するダメージをキュアリングするために行われる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法に関する。
半導体素子の集積度が高まるにつれて個別半導体素子のサイズが急に小さくなり、これにより、信号遅延時間の短縮のために比抵抗が低い物質を幅広く使用するのに至った。特に、ゲートの面抵抗及びゲートスタックの高さを低くするために比抵抗が非常に低い金属系列の物質を利用した金属ゲートに関する研究が活発に進行している。このような研究のうち工程の集積度の側面で実行可能性の大きいタングステン（Ｗ）／タングステンナイトライド（ＷＮ）／ポリシリコンスタック構造の金属ゲートが開発された。
このような金属ゲートスタック構造は、一般にシリコン基板上にゲート絶縁層を形成した後にポリシリコン層、タングステンナイトライド層、タングステン層及びゲートマスク層を順に積層した後、フォトリソグラフィ工程を利用してエッチングマスク層を形成した後にドライエッチングして金属ゲートパターンを形成する。この時、ドライエッチング工程によって露出されたシリコン基板の表面や金属ゲートパターンの側壁に通常的にダメージが発生するため、これをキュアリングするために酸化工程をさらに行う。これをいわゆる「ゲートポリシリコン再酸化工程」という。
しかし、一般的なゲートポリシリコン再酸化工程は乾式酸化工程によって行うが、金属ゲートパターンに含まれた金属層であるタングステン層の露出された表面が酸化する問題が発生し、このようなタングステン層の酸化によってゲートの有効断面積が減少して導電ラインであるゲートラインの抵抗値を増加させて信号伝達の遅延を招く。またタングステン層の酸化は金属ゲートパターンの垂直プロファイルを不良にする要因となる。
このような問題を克服するために金属ゲートパターンに含まれているタングステン層の酸化を抑制しつつ、ポリシリコン層及びシリコン基板を酸化させる工程が要求されており、このためにＨ２ＯとＨ２との分圧比を利用した選択的酸化工程が開発された。
しかし、前記従来の一般的な乾式酸化工程と比較する時、前記選択的酸化工程は水素ガスが豊富な湿式酸化工程であるので、ポリシリコン層に対する酸化が相異なる様相を表している。下記の表１は従来の乾式酸化工程及び従来の湿式工程の選択的酸化工程を各々行った後、シリコン基板及びポリシリコン層の表面に形成される酸化層の厚さを整理したものである。
Figure 0005122059
表１から分かるように、シリコン基板及びポリシリコン層に対して設定厚さ（５０Å）を同じにして各々８５０℃で乾式酸化工程及び湿式の選択的酸化工程を行った結果、乾式酸化工程の場合、ポリシリコン層に形成される酸化層の厚さはシリコン基板上に形成される酸化層の厚さに比べて約２．２９倍程度であるが、湿式酸化工程の場合、約３．１４倍程度でポリシリコンに対する酸化速度が非常に速いことが分かる。設定厚さを３０Åにした場合にも湿式の選択的酸化工程の場合、ポリシリコン層での酸化層がシリコン基板上の酸化層に比べて約３．０２倍程度厚いことが分かった。したがって、乾式酸化工程に比べて湿式の選択的酸化工程時にはポリシリコンの酸化が非常によく発生することが分かる。
図１は、従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。図１を参照すれば、シリコン基板上にゲートオキサイド層及びポリシリコン層を含むゲートパターンについての選択的酸化工程をＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）装備及びファーネス装備で色々な工程条件下で行った結果、ゲート長が１８０ｎｍ以上ではゲートパターンの中央付近でのゲートオキサイド層の厚さが約５５Å程度であるが、ゲート長が９０ｎｍ以下ではゲートオキサイド層の厚さが約８５Åないし９０Å以上に増加することが分かる。
すなわち、ゲート長が短くなる場合、選択的酸化工程を進行すれば、酸化工程時に発生するゲートオキサイド層のバーズビークによるパンチスルーでゲートオキサイド層の厚さが急に増加することを意味する。しかし、図１には示されていないが、基準となる通常の乾式酸化工程の場合にはゲート長が９０ｎｍないし１００ｎｍでもゲートオキサイド層の厚さの増加が１０Å以内に維持されてゲートパンチスルーが湿式工程の選択的酸化工程に比べて微小であることが分かる。
したがって、選択的酸化工程は金属ゲートパターンに適用する場合、金属ゲートパターンに含まれた金属層の酸化なしにダメージをキュアリングするために必然的に進行しなければならないが、湿式の選択的酸化工程を進行する場合、増加するゲートオキサイド層の厚さがゲート長によって増加する程度が異なって制御性の側面でも不利であり、このように増加したゲートオキサイドは主にポリシリコン層が酸化したものであるので、ゲートオキサイド層の品質の側面でも望ましくないため、ゲートオキサイド層、特に短いゲート長（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ：ＣＤ）でのゲートオキサイド層のパンチスルーは可能な限り最小化されなければならない。
一方、従来の乾式酸化工程の例として、Ｏ２ガス及びＮＦ３ガスの混合ガス下で急速熱処理でポリシリコンゲートを再酸化する技術が特許文献１に記載されている。
米国特許第５,６７２,５２５号明細書
本発明が解決しようとする課題は、金属ゲートパターンに含まれた金属層の酸化を抑制しつつ、ゲートパターンのエッジにあるシリコン含有物質を選択的に酸化させてダメージを良好にキュアリングできる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法を提供することである。
本発明が解決しようとする他の課題は、金属ゲートパターンのエッジで発生したダメージをキュアリングしつつ、ゲート絶縁層のパンチスルーを防止できる金属ゲートパターンを有する半導体素子の製造方法を提供することである。
前記課題を解決するための本発明による金属ゲートパターンを有する半導体素子の製造方法は、シリコン基板上にゲート絶縁層を形成した後、前記ゲート絶縁層が形成されたシリコン基板上に少なくとも金属層を含む金属ゲート物質層を蒸着する。次いで、前記金属ゲート物質層をエッチングして金属ゲートパターンを形成した後、前記金属ゲートパターン上にキャッピング層を形成し、前記金属ゲートパターンを形成するためのエッチング時に発生したダメージをキュアリングするために前記金属ゲートパターンに含まれた前記金属層の酸化を抑制しつつ、シリコンを含有した物質を選択的に酸化させる選択的酸化工程を行う。
前記ゲート絶縁層は、シリコンオキサイド（ＳｉＯ２）、シリコンオキシナイトライド（ＳｉＯＮ）、シリコンナイトライド（ＳｉＮ）、金属酸化物、金属シリケート、高誘電物質のような絶縁性物質層を少なくとも一層以上含む。また、前記金属層は、Ｗ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉのうち少なくとも一つ以上を含むことができる。
一方、前記金属ゲートパターンは、金属層／バリヤ金属層／ポリシリコン層／ゲート絶縁層、金属層／ポリシリコン層／ゲート絶縁層、金属層／バリヤ金属層／ゲート絶縁層または金属層／ゲート絶縁層のうち何れか一つを含んでなされ、望ましくは前記金属ゲートパターンはゲートマスク層／タングステン層／タングステンナイトライド層／ポリシリコン層／ゲート絶縁層よりなる。
前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階を含み、前記キャッピング層の前記シリコンオキサイド層は数百Å以下、望ましくは５００Å以下に形成できる。
前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階は、前記金属ゲートパターンが形成された前記シリコン基板を蒸着工程が行われる反応チャンバ内にローディングした後、例えば、前記反応チャンバ内に低温で分解できる窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成し、前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記金属ゲートパターン上に前記シリコンオキサイド層を蒸着する段階を含みうる。
前記窒素雰囲気ガスとして、酸素元素を含まないガスを使用でき、望ましくはアンモニア（ＮＨ３）ガスを使用できる。また、前記シリコンソースガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤのうち何れか一つを使用でき、前記酸素ソースガスとして、Ｎ２Ｏ、ＮＯまたはＯ２を使用できる。
一方、前記シリコンソースガスを前記酸素ソースガスよりも少なくとも先に投入しても、前記シリコンソースガス及び前記酸素ソースガスを同時に投入しても良い。前記窒素雰囲気ガスは前記酸素ソースガスの投入後にその投入を中断しても、前記酸素ソースガスの投入と同時にその投入を中断しても、前記シリコンソースガスまたは酸素ソースガスの投入前にその投入を中断しても良い。
一方、前記シリコンオキサイド層を蒸着する段階は、工程圧力が低圧、例えば、０．０１ないし５００Ｔｏｒｒ範囲内で行い、工程圧力がこの範囲内となるように排気ポンプのポンピング速度、シリコンソースガス及び酸素ソースガスのような工程ガスの流量を適切に調節できる。
また、前記シリコンオキサイド層を蒸着する段階は、少なくとも５００℃以上の高温で熱的化学気相蒸着法によって行うことが望ましいが、工程ガスの流量を非常に少なくして蒸着速度を下げる制限された範囲内であれば、リモートプラズマを利用したＰＥＣＶＤ法によって行うことができる。
前記キャッピング層を形成する段階では、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層を異方性エッチングして前記金属ゲートパターンの側壁にシリコンオキサイドスペーサを形成する段階をさらに含み、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層の全面にシリコンナイトライド層を蒸着する段階をさらに含み、前記シリコンナイトライド層を蒸着した以後、前記シリコンナイトライド層を異方性エッチングして前記金属ゲートパターンの側壁に形成された前記シリコンオキサイド層上にシリコンナイトライドスペーサを形成する段階をさらに含むこともある。また、前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンナイトライド層を形成する段階を含むことができる。
一方、前記選択的酸化工程を行う段階は、Ｈ２ＯとＨ２との分圧比を利用した湿式酸化工程、望ましくは水素ガスが豊富な湿式酸化工程でありうる。
前記選択的酸化工程を行う段階以後に、前記金属ゲートパターンをイオン注入マスクとして前記シリコン基板内に不純物イオンを注入する段階をさらに含み、前記キャッピング層を除去するか、またはそのまま維持しつつ後続工程を行うこともある。
本発明によれば、金属層を含む金属ゲートパターンを有する半導体素子に対する再酸化工程の選択的酸化工程を適用する前に前記金属ゲートパターン上にキャッピング層をさらに蒸着した後、選択的酸化工程を進行するためにこのキャッピング層によって選択的酸化工程中に酸化体の拡散が制限されて金属ゲートパターンの形成のためのドライエッチング工程時に発生したゲートパターンエッジでのダメージをキュアリングできるが、ゲート絶縁層のパンチスルーを防止できる。
本発明によれば、金属ゲートパターン上に酸化工程時に酸化体の拡散を制限できるキャッピング層を金属ゲートパターン内に含まれた金属層の酸化なしに形成した後、選択的酸化工程を行うためにゲートパターンのエッジで発生したエッチングダメージを十分にキュアリングできると同時に金属ゲートパターンの中央に位置するゲート絶縁層の酸化を抑制してゲート絶縁層のパンチスルーを最小化して信頼性のある半導体素子を製造できる。
また、本発明によればキャッピング層の形成時、蒸着雰囲気に露出された金属層の表面で金属の酸化が起らないため、金属層の抵抗増加を防止でき、ゲートラインの垂直プロファイルが良好に確保できる。
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。しかし、本発明は多くの相異なる形態に具現でき、ここで説明される実施例に限定されるものと解釈されてはならず、ただこのような実施例はその開示内容を完全にして発明の思想を当業者に十分に伝達するために提供されるものである。図面で、層及び領域の厚さは明瞭性のために誇張されている。同じ参照番号は全体的に同じ要素を表す。層、領域または基板のような要素が他の要素「上」にあると言及される時、これは他の要素上に直接あったり中間要素が介入されることもある。一方、ある要素が他の要素「直接上」にあると言及される時、そこには中間要素が存在しないことを意味する。
図２は、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートであり、図４及び図５は本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示す工程断面図である。
図２、図４及び図５を参照して、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を詳細に説明する。
まず、比抵抗が低い金属層を少なくとも一つ以上含む金属ゲート物質層を蒸着した（Ｓ１０）後、フォトリソグラフィ工程によるドライエッチングで金属ゲートパターンを形成する（Ｓ２０）。すなわち、図４で示されたように、例えば、単結晶シリコンよりなるシリコン基板１０上にゲート絶縁層１２としてゲート酸化層、第１導電層１４としてポリシリコン層、第２導電層１６としてタングステンナイトライド層、第３導電層１８としてタングステン層、及びゲートマスク層２０として絶縁性のシリコンナイトライド層を順次に積層した後、一般的なフォトリソグラフィ工程によってこれら層よりなる金属ゲートパターンを形成する。前記のような金属ゲートパターンの形成はドライエッチング工程によって行われるため、露出されたシリコン基板１０の表面及び金属ゲートパターンのエッジには多くのダメージが発生する。
本実施例では金属ゲートパターンがゲートマスク層／タングステン層／タングステンナイトライド層／ポリシリコン層／ゲート酸化層で構成されたスタック構造について例示しているが、本発明はここに限定されず、少なくとも金属層を含む多様な形態の金属ゲートパターンを形成できる。例えば、前記金属ゲートパターンは金属層／バリヤ金属層／ポリシリコン層／ゲート絶縁層、金属層／ポリシリコン層／ゲート絶縁層、金属層／バリヤ金属層／ゲート絶縁層または金属層／ゲート絶縁層のうち何れか一つの形態を有するスタック構造に形成でき、各スタック構造の金属層上にはシリコンナイトライドよりなる絶縁性のゲートマスク層が形成される。
一方、前記金属ゲートパターンの例で見られるように、本発明が適用される金属ゲートパターンはゲート絶縁層上にポリシリコン層が形成されることがポリシリコン層の再酸化工程という側面で望ましいゲートパターンと言えるが、本発明は必ずしもこれに限定されず、シリコン基板上に金属ゲートパターンが形成される場合であれば、再酸化工程中にシリコン基板の表面で酸化が発生してゲートパターンエッジでのダメージについての所定のキュアリングを達成できるため、ゲート絶縁層上に直接金属層が形成された金属ゲートパターンについても本発明を適用できる。
一方、前記金属ゲートパターンで前記ゲート絶縁層１２は、ＳｉＯ２層以外にもＳｉＯＮ、ＳｉＮ、ＨｆＯｘ、ＺｒＯｘ、ＨｆＡｌＯｘのような金属酸化物、金属シリケート、その他の高誘電物質層のような絶縁性物質層が単層よりなるか、またはこれらの複数層よりなることもある。
一方、前記金属層としてはタングステン（Ｗ）やタングステンナイトライド（ＷＮ）以外にもＮｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉの比抵抗が小さな物質のうち少なくとも一つで形成することもある。
次いで、図２及び図５に示されたように、金属ゲートパターンが形成されたシリコン基板１０の全面に第１キャッピング層２２を蒸着する（Ｓ３０）。本発明の実施例で前記第１キャッピング層２２としてシリコンオキサイド層を使用したが、シリコンナイトライド層を使用しても良い。また、後述する図７のように第１キャッピング層２２としてシリコンオキサイド層、第２キャッピング層２４としてシリコンナイトライド層の二重層を使用しても良い。本発明で前記第１キャッピング層２２としてシリコンオキサイド層を金属ゲートパターン上に蒸着する場合、金属ゲートパターン内に含まれた金属層の酸化は抑制されなければならない。
金属層のタングステンナイトライド層１６及びタングステン層１８の表面を酸化させずにシリコンオキサイド層を金属ゲートパターン上に形成する望ましい実施例を具体的に説明する。
まず、図４に示された金属ゲートパターンが形成されたシリコン基板１０を化学気相蒸着工程を行える反応チャンバ内にローディングする。本実施例で使用する前記反応チャンバとしては、枚葉式反応チャンバまたはバッチ式反応チャンバのうち何れかを使用しても良い。また、設備の種類によって最適の工程条件は差があり、これは当業者が適切な条件を設定できる。
次いで、前記反応チャンバ内を窒素雰囲気に維持する。前記反応チャンバを窒素雰囲気で維持するために反応チャンバ内に少なくとも窒素元素を含む窒素雰囲気ガスを一定流量で一定時間フローさせる。前記窒素雰囲気ガスとしては低温で分解でき、タングステンのような金属層の酸化が起らないように少なくとも酸素元素を含まないガスを使用し、本実施例ではＮＨ３ガスを使用した。
次いで、前記窒素雰囲気で維持される反応チャンバ内にシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にキャッピング層２２であるシリコンオキサイド層を形成する。前記シリコンソースガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤのようなソースガスを使用でき、前記酸素ソースガスとしてはＮ２Ｏ、ＮＯまたはＯ２を使用できる。本実施例ではシリコンソースガスとしてシランガスを使用し、酸素ソースガスとして酸素ガスを使用した。
前記反応チャンバ内を窒素雰囲気で維持する段階とシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキサイド層を形成する段階とについてさらに具体的に説明すれば、アンモニアガスを投入して反応チャンバを窒素雰囲気で維持した後、酸素ガスが反応チャンバ内に投入された後にアンモニアガスの投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入されると同時にその投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入される前にその投入を中断する形態にもできる。また、各々シランガスを酸素ガスよりも先に投入しても、シランガス及び酸素ガスを同時に投入しても良い。
前記各実施例での工程条件は反応チャンバの種類、サイズ、使用ガスの種類、圧力によって変えられ、本発明の実施例に使われる工程条件は次のようである。すなわち、反応チャンバの設備形態が枚葉式である場合、工程温度は５００℃ないし８５０℃、工程圧力は１００Ｔｏｒｒないし３００Ｔｏｒｒ、ＮＨ３流量は５０ｓｃｃｍないし５００ｓｃｃｍ、ＳｉＨ４流量は１ｓｃｃｍないし１０ｓｃｃｍ、Ｎ２Ｏ流量は５００ｓｃｃｍないし５０００ｓｃｃｍの範囲の工程条件に設定されるか、または工程温度が５００℃ないし８５０℃、工程圧力が０．１Ｔｏｒｒないし３Ｔｏｒｒ、ＮＨ３流量が５０ｓｃｃｍないし１０００ｓｃｃｍ、ＳｉＨ４流量が１ｓｃｃｍないし５０ｓｃｃｍ、Ｎ２Ｏ流量が５０ｓｃｃｍないし１０００ｓｃｃｍの範囲の工程条件に設定され、設備形態がバッチ式である場合、工程温度は５００℃ないし８５０℃、工程圧力は０．１Ｔｏｒｒないし２Ｔｏｒｒ、ＮＨ３流量は５０ｓｃｃｍないし１０００ｓｃｃｍ、ＤＣＳ流量は５ｓｃｃｍないし２００ｓｃｃｍ、Ｎ２Ｏ流量は５０ｓｃｃｍないし１０００ｓｃｃｍの範囲の工程条件に設定されうる。
一方、酸素ソースガスを反応チャンバに投入する前に窒素雰囲気ガスの投入を中断する場合であっても窒素雰囲気ガスの中断時点と酸素ソースガスの投入時点との間の間隔を短くして反応チャンバ内を窒素雰囲気で維持したままシリコンソースガス及び酸素ソースガスを投入することもある。
本実施例で前記第１キャッピング層２２は、約５００Å以下の厚さとなるように形成し、本実施例では約１００Å程度に設定して形成した。
一方、図６は、本発明の他の実施例を示す図面であって、図５で第１キャッピング層２２のシリコンオキサイド層を形成した後、後述する選択的酸化工程を行う前に前記シリコンオキサイド層について異方性エッチング工程を行って金属ゲートパターンの側壁に第１キャッピング層スペーサ２２ａを形成した実施例を示す。
図７は、本発明のさらに他の実施例を示す図面であって、図５に示された第１キャッピング層２２であるシリコンオキサイド層上に第２キャッピング層２４であるシリコンナイトライド層を形成した場合を示す。図８は、本発明のさらに他の実施例を示す図面であって、図７で第２キャッピング層２４であるシリコンナイトライド層について異方性エッチング工程を行って第１キャッピング層２２の側壁に第２キャッピング層スペーサ２４ａを形成した実施例を示す。
図６及び図７は、図３によるフローチャートによって形成されたものを示し、金属ゲートパターン上にキャッピング層を蒸着した（Ｓ３０）後、金属ゲートパターンの側壁にスペーサを形成する段階（Ｓ３５）をさらに追加する場合の実施例である。
また、図２を参照すれば、金属ゲートパターン上にキャッピング層を蒸着（Ｓ３０）した後、選択的酸化工程を行う（Ｓ４０）。前記選択的酸化工程は、金属ゲートパターンを形成するためのドライエッチング時にシリコン基板１０の露出された表面や金属ゲートパターンのエッジ部分で発生したダメージをキュアリングするためのものであって、前記金属ゲートパターンに含まれた前記タングステン層１８またはタングステンナイトライド層１６の酸化を抑制しつつシリコンを含有した物質である前記シリコン基板１０及びポリシリコン層１４の表面を選択的に酸化させる。前記選択的酸化工程は、Ｈ２０とＨ２との分圧比を利用した湿式酸化工程であって、Ｈ２が豊富な雰囲気下で行う。
次いで、前記キャッピング層２２が形成された状態、または前記キャッピング層２２だけを除去した状態で金属ゲートパターンをイオン注入マスクとしてシリコン基板１０内に不純物イオンを注入して不純物領域、望ましくは低濃度でドーピングされた不純物領域を形成するなど半導体素子の製造過程による後続工程を行う。
図９及び図１０は、本発明の実施例によってキャッピング層２２をシリコンオキサイド層で約１００Å程度に形成した後、選択的酸化工程を進行してもタングステン層１８及びタングステンナイトライド層１６の酸化は発生せず、シリコン基板１０及びポリシリコン層１４にだけ酸化が起こることを示す走査電子顕微鏡写真である。図９は、半導体メモリー装置でゲートパターンが密集されてゲート長が短いセル領域での断面を示す写真であり、図１０はゲートパターンが密集されず、ゲート長が相対的に長い周辺領域での断面を示す写真である。
図９及び図１０の場合、全て金属ゲートパターン上にシリコンオキサイド層を形成した後、選択的酸化工程を行った後、シリコン基板の全面にポリシリコン層を厚く形成し、シリコン基板を垂直に切断したものである。切断されたシリコン基板はＨＦ処理をし、ＨＦ処理を行えばポリシリコンや金属ゲートパターンの他の物質層よりもシリコンオキサイド層が選択的に早くエッチングされる。図９及び図１０で、ゲートラインに沿って黒くあらわれる部分はシリコンオキサイド層が蒸着された部分とシリコン基板及びポリシリコン層が酸化された部分とである。
図９及び図１０から、金属ゲートパターンに含まれた金属層１６，１８の酸化なしにシリコン基板１０及びポリシリコン層１４のみ選択的に酸化されたことが分かる。
次いで、金属ゲートパターンのエッジでのダメージキュアリング及びゲート絶縁層のパンチスルーの発生の如否を説明する。
図１１Ａは、９０ｎｍのゲート長を有する金属ゲートパターンについて従来技術のようにキャッピング層の蒸着なしに選択的酸化工程を行った場合、ゲートパターンのエッジでのゲートオキサイド層の厚さを示す写真であり、図１１Ｂはゲートパターンの中央でのゲートオキサイド層の厚さを各々示す写真である。
ゲートパターンのエッジでのゲートオキサイド層は９８Åであり、中央でのゲートオキサイド層の厚さは９０Åである。選択的酸化工程を行う前のゲートオキサイド層の厚さが５５Åであることと比較する時、選択的酸化工程によってゲートオキサイド層のパンチスルーがはげしく発生したことが分かる。
これに比べて図１２Ａ及び図１２Ｂは、本発明の実施例によって９０ｎｍのゲート長を有する金属ゲートパターンについて約１００Åのシリコンオキサイド層をキャッピング層として形成した後、図１１Ａ及び図１１Ｂと同じ条件下で選択的酸化工程を行った場合、ゲートエッジ及び中央でのゲートオキサイド層の厚さを示す写真である。
図１２Ａに示されたように、ゲートパターンのエッジでのゲートオキサイド層の厚さは９１Åであり、図１２Ｂのようにゲートパターンの中央でのゲートオキサイド層の厚さは６３Åである。図１１Ａ及び図１１Ｂと比較する時、ゲートパターンのエッジではゲートパターンのエッジでのエッチングダメージを十分にキュアリングできる程度にほとんど同じ程度の酸化が起こるが、ゲートパターンの中央ではゲートオキサイド層の厚さの増加が１０Å以内であって、ゲートオキサイド層のパンチスルーが最小化されることが分かる。
以上本発明の実施例について詳細に説明したが、本発明の技術範囲は前記実施の形態に限定されず、本発明の技術的思想を外れない範囲内で当業者の技術水準によって色々に変更されうる。例えば、前記実施の形態で例示された各層の材料、膜の厚さ、製造工程における各種の工程条件のような具体的な数値は単に一例に過ぎず、反応チャンバの種類及び工程ガスの選択によって工程条件について適切に変更できる。
また、本実施例では金属ゲートパターン上にキャッピング層を形成する方法として、反応チャンバをあらかじめ窒素雰囲気で維持した後、シリコンソースガス及び酸素ソースガスを投入してシリコンオキサイド層を形成したが、金属ゲートパターン内に含まれた金属層を酸化させず、金属ゲートパターン上にシリコンオキサイド層を形成する多様な方法を適用できる。具体的には、約４００℃ないし５５０℃の低温でＰＥＣＶＤ法によってシリコンオキサイド層を形成する場合であって、このような低温では酸素ガスが分解されないため、タングステン層の酸化が起らず、プラズマを点火してシリコンオキサイド層を蒸着する間にシリコンソースガスであるシランガスもフローされている状態であるので、シリコン及び酸素が反応してタングステンの酸化なしにシリコンオキサイド層が蒸着できる。
また、約７５０℃程度の高温でＰＥＣＶＤ法によってシリコンオキサイド層を形成する場合、酸素ガス及びシランガスを同時にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
また、約７５０℃程度の温度で低圧化学気相蒸着法によってシリコンオキサイド層を形成する場合、ＳｉＨ４ガスをＮ２０ガスよりもやや先にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
また、本実施例ではキャッピング層の形成時に枚葉式反応チャンバに対する化学気相蒸着工程について工程条件をあげて説明したが、チャンバの容積が大きいファーネスを使用する場合にもその圧力、温度及び流量を適切に設定して本発明を適用できる。また、本実施例ではたとえば熱的化学気相蒸着法によるシリコンオキサイド層の蒸着について説明したが、工程ガスの流量を非常に少なくしたり、リモートプラズマを利用して蒸着速度を非常に遅くしたりする場合にプラズマを利用した蒸着工程にも適用できる。
本発明は金属層やポリシリコン層を含むゲートパターンを有する半導体素子のゲート再酸化工程において、金属層の酸化を防止し、ゲート絶縁層のパンチスルーを防止するために利用される。
従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。 本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。 本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。 本発明の実施例による金属ゲートパターンの一例を示す断面図である。 本発明の実施例によるキャッピング層の多様な形態を示す断面図である。 本発明の実施例によるキャッピング層の多様な形態を示す断面図である。 本発明の実施例によるキャッピング層の多様な形態を示す断面図である。 本発明の実施例によるキャッピング層の多様な形態を示す断面図である。 本発明の実施例を適用して製造された半導体素子のセル領域での断面を示す写真である。 本発明の実施例を適用して製造された半導体素子の周辺領域での断面を示す写真である。 従来技術によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。 従来技術によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。 本発明の実施例によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。 本発明の実施例によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。
符号の説明
１０ 基板
１２ ゲート絶縁層
１４ 第１ゲート導電層
１６ 第２ゲート導電層
１８ 第３ゲート導電層
２０ ゲートマスク層
２２ 第１キャッピング層
２４ 第２キャッピング層
２２ａ 第１キャッピング層スペーサ
２４ａ 第２キャッピング層スペーサ

Claims (22)

  1. シリコン基板上にゲート絶縁層を形成する段階と、
    前記ゲート絶縁層が形成されたシリコン基板上に少なくとも金属層とポリシリコンとを含む金属ゲート物質層を蒸着する段階と、
    前記金属ゲート物質層をエッチングして金属ゲートパターンを形成する段階と、
    前記金属ゲートパターン上にキャッピング層を形成する段階と、
    前記金属ゲートパターンを形成するためのエッチング時に発生したダメージをキュアリングするために前記金属ゲートパターンに含まれている前記金属層の酸化を抑制しつつ、前記金属ゲートパターンのエッジにある前記ポリシリコンを選択的に酸化させる選択的酸化工程を行う段階と、を順次遂行し、
    前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれている前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階を含み、
    前記選択的酸化工程を行う段階は、Ｈ２ＯとＨ２との分圧比を利用した湿式酸化工程であり、
    前記選択的酸化工程によって前記金属ゲートパターンの中央における前記ゲート絶縁層の厚さ増加が１０Å以内になり、
    前記シリコンオキサイド層を形成する段階は、
    前記金属ゲートパターンが形成された前記シリコン基板を蒸着工程が行われる反応チャンバ内にローディングする段階と、
    前記反応チャンバ内に低温で分解できる窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階と、
    前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記金属ゲートパターンが形成された前記半導体基板の全面に前記シリコンオキサイド層を蒸着する段階と、を含み、
    前記窒素雰囲気ガスとして、酸素元素を含まないガスを使用する
    ことを特徴とする金属ゲートパターンを有する半導体素子の製造方法。
  2. 前記ゲート絶縁層は、シリコンオキサイド（ＳｉＯ２）、シリコンオキシナイトライド（ＳｉＯＮ）、シリコンナイトライド（ＳｉＮ）、金属酸化物、金属シリケートのいずれかの絶縁性物質層を少なくとも一層以上含む
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  3. 前記金属層は、Ｗ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉのうちの何れか一つである
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  4. 前記金属ゲートパターンは、金属層／バリヤ金属層／ポリシリコン層／ゲート絶縁層または金属層／ポリシリコン層／ゲート絶縁層を含んでなる
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  5. 前記金属ゲートパターンは、ゲートマスク層／タングステン層／タングステンナイトライド層／ポリシリコン層／ゲート絶縁層よりなる
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  6. 前記キャッピング層の前記シリコンオキサイド層は５００Å以下に形成する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  7. 前記窒素雰囲気ガスとして、アンモニア（ＮＨ３）ガスを使用する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  8. 前記シリコンソースガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤのうちの何れか一つを使用する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  9. 前記酸素ソースガスとして、Ｎ２Ｏ、ＮＯまたはＯ２を使用する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  10. 前記シリコンソースガスを前記酸素ソースガスよりも少なくとも先に投入する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  11. 前記シリコンソースガス及び前記酸素ソースガスを同時に投入する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  12. 前記窒素雰囲気ガスは、前記酸素ソースガスの投入後にその投入を中断する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  13. 前記窒素雰囲気ガスは、前記酸素ソースガスの投入と同時にその投入を中断する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  14. 前記窒素雰囲気ガスは、前記シリコンソースガスまたは酸素ソースガスの投入前にその投入を中断する
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  15. 前記シリコンオキサイド層を蒸着する段階は、熱的化学気相蒸着法によって行う
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  16. 前記シリコンオキサイド層を蒸着する段階は、リモートプラズマを利用したプラズマ強化化学気相蒸着（ＰＥＣＶＤ）法によって行う
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  17. 前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層を異方性エッチングして前記金属ゲートパターンの側壁にシリコンオキサイドスペーサを形成する段階をさらに含む
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  18. 前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層の全面にシリコンナイトライド層を蒸着する段階をさらに含む
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  19. 前記シリコンナイトライド層を蒸着した以後、前記シリコンナイトライド層を異方性エッチングして前記金属ゲートパターンの側壁に形成された前記シリコンオキサイド層上にシリコンナイトライドスペーサを形成する段階をさらに含む
    ことを特徴とする請求項１８に記載の金属ゲートパターンを有する半導体素子の製造方法。
  20. 前記選択的酸化工程を行う段階以後に、前記金属ゲートパターンをイオン注入マスクとして前記シリコン基板内に不純物イオンを注入する段階をさらに含む
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  21. 前記金属ゲートパターンの長さは１００ｎｍ以下である
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
  22. 前記キャッピング層はシリコンオキサイド層であり、前記選択的酸化工程を行った段階以後に前記ポリシリコンの側壁に形成された前記シリコンオキサイド層の厚さが、前記金属層の側壁に形成された前記シリコンオキサイド層の厚さより厚い
    ことを特徴とする請求項１に記載の金属ゲートパターンを有する半導体素子の製造方法。
JP2003313274A 2002-09-19 2003-09-04 金属ゲートパターンを有する半導体素子の製造方法 Expired - Fee Related JP5122059B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-057456 2002-09-19
KR10-2002-0057456A KR100459725B1 (ko) 2002-09-19 2002-09-19 금속 게이트 패턴을 갖는 반도체소자의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011179112A Division JP5492842B2 (ja) 2002-09-19 2011-08-18 半導体素子

Publications (2)

Publication Number Publication Date
JP2004111962A JP2004111962A (ja) 2004-04-08
JP5122059B2 true JP5122059B2 (ja) 2013-01-16

Family

ID=32291672

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003313274A Expired - Fee Related JP5122059B2 (ja) 2002-09-19 2003-09-04 金属ゲートパターンを有する半導体素子の製造方法
JP2011179112A Expired - Fee Related JP5492842B2 (ja) 2002-09-19 2011-08-18 半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011179112A Expired - Fee Related JP5492842B2 (ja) 2002-09-19 2011-08-18 半導体素子

Country Status (4)

Country Link
US (4) US7109104B2 (ja)
JP (2) JP5122059B2 (ja)
KR (1) KR100459725B1 (ja)
CN (1) CN100452301C (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
US7256349B2 (en) * 2004-08-11 2007-08-14 3M Innovative Properties Company Telecommunications cable enclosure
US20060051975A1 (en) * 2004-09-07 2006-03-09 Ashutosh Misra Novel deposition of SiON dielectric films
US7205187B2 (en) * 2005-01-18 2007-04-17 Tokyo Electron Limited Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
KR100739964B1 (ko) * 2005-04-22 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7442319B2 (en) 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
WO2007083651A1 (ja) * 2006-01-17 2007-07-26 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
DE102007003541A1 (de) * 2007-01-24 2008-07-31 Robert Bosch Gmbh Elektronisches Bauteil
US7611979B2 (en) * 2007-02-12 2009-11-03 International Business Machines Corporation Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks
DE102007014107A1 (de) * 2007-03-21 2008-09-25 Evonik Degussa Gmbh Aufarbeitung borhaltiger Chlorsilanströme
KR100972675B1 (ko) * 2008-01-10 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US7666746B2 (en) * 2008-01-14 2010-02-23 International Business Machines Corporation Semiconductor transistors having high-K gate dielectric layers, metal gate electrode regions, and low fringing capacitances
US20100062592A1 (en) * 2008-09-09 2010-03-11 Tokyo Electron Limited Method for forming gate spacers for semiconductor devices
US8148249B2 (en) * 2008-09-12 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating high-k metal gate devices
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100193847A1 (en) * 2009-01-30 2010-08-05 Freescale Semiconductor, Inc. Metal gate transistor with barrier layer
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
US9184214B2 (en) 2011-04-11 2015-11-10 Globalfoundries Inc. Semiconductor device exhibiting reduced parasitics and method for making same
KR101851259B1 (ko) 2013-11-05 2018-06-11 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
CN105934819B (zh) * 2014-01-21 2019-04-26 应用材料公司 用于3d闪存应用的电介质-金属堆叠
CN104538308A (zh) * 2014-12-25 2015-04-22 上海芯亮电子科技有限公司 降低功率晶体管导通电阻的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
KR950005214Y1 (ko) * 1992-10-09 1995-07-03 김진태 걸이형 컵 걸이대
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
EP0849806A3 (en) * 1996-12-19 1999-08-25 Texas Instruments Incorporated Improvements in or relating to semiconductor devices having tungsten nitride sidewalls
JPH10256183A (ja) * 1997-03-07 1998-09-25 Sony Corp 半導体装置の製造方法
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
KR19990066542A (ko) * 1998-01-30 1999-08-16 윤종용 스페이서를 이용한 게이트 전극 형성방법 및 이를 이용한 자기정렬콘택 형성방법
JPH11307774A (ja) * 1998-04-24 1999-11-05 Nippon Steel Corp 半導体装置及びその製造方法
DE19819164C1 (de) * 1998-04-24 2000-02-17 Siemens Ag Baugruppe
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6245605B1 (en) * 1998-09-29 2001-06-12 Texas Instruments Incorporated Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
EP1020922A3 (en) * 1998-12-28 2001-08-08 Infineon Technologies North America Corp. Insulated gate field effect transistor and method of manufacture thereof
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US6221708B1 (en) * 1999-07-23 2001-04-24 Micron Technology, Inc. Field effect transistor assemblies, integrated circuitry, and methods of forming field effect transistors and integrated circuitry
JP4488565B2 (ja) * 1999-12-03 2010-06-23 富士通株式会社 半導体記憶装置の製造方法
KR100541701B1 (ko) * 1999-12-15 2006-01-12 주식회사 하이닉스반도체 반도체소자 제조방법
KR100344841B1 (ko) * 2000-08-19 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR20030005603A (ko) * 2001-07-09 2003-01-23 주식회사 하이닉스반도체 반도체 장치의 게이트 및 그의 제조방법
KR20030093445A (ko) * 2002-06-03 2003-12-11 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR100459725B1 (ko) 2004-12-03
US20060270204A1 (en) 2006-11-30
KR20040025479A (ko) 2004-03-24
US7306996B2 (en) 2007-12-11
US7544996B2 (en) 2009-06-09
US7772643B2 (en) 2010-08-10
US7109104B2 (en) 2006-09-19
US20060270205A1 (en) 2006-11-30
JP2011258977A (ja) 2011-12-22
CN1490845A (zh) 2004-04-21
US20040132272A1 (en) 2004-07-08
JP2004111962A (ja) 2004-04-08
US20090250752A1 (en) 2009-10-08
JP5492842B2 (ja) 2014-05-14
CN100452301C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
JP5492842B2 (ja) 半導体素子
US8524589B2 (en) Plasma treatment of silicon nitride and silicon oxynitride
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2006339624A (ja) フラッシュメモリ素子の製造方法
KR100425666B1 (ko) 반도체 장치에서 게이트 전극 형성방법 및 이를 이용한불휘발성 메모리 장치에서 셀 게이트 전극 형성 방법
JP4493295B2 (ja) シリコンオキシド層を含む半導体素子の製造方法
KR20040013612A (ko) 유전막을 갖는 반도체 장치의 제조방법
JP4642390B2 (ja) フラッシュメモリ素子の製造方法
KR100580587B1 (ko) 반도체 장치의 제조 방법
KR100739964B1 (ko) 반도체 소자의 제조방법
KR100665396B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100390956B1 (ko) 플래쉬 메모리 소자의 제조 방법
TWI243414B (en) Method of forming gate electrode in flash memory device
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
JP2005033166A (ja) フラッシュメモリ素子の製造方法
KR100529873B1 (ko) 반도체소자의 제조방법
US7825014B2 (en) Method for fabricating semiconductor device
JP2005285805A (ja) 半導体装置の製造方法
JP2011119525A (ja) 半導体装置の製造方法
KR20070013724A (ko) 반도체 소자의 게이트 구조물 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110825

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5122059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees