JP2006339624A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006339624A JP2006339624A JP2005372831A JP2005372831A JP2006339624A JP 2006339624 A JP2006339624 A JP 2006339624A JP 2005372831 A JP2005372831 A JP 2005372831A JP 2005372831 A JP2005372831 A JP 2005372831A JP 2006339624 A JP2006339624 A JP 2006339624A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitride film
- depositing
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 150000004767 nitrides Chemical class 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 34
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- -1 ONO2 nitride Chemical class 0.000 claims description 37
- 229910004679 ONO2 Inorganic materials 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 5
- 238000006757 chemical reactions by type Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910017855 NH 4 F Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000005137 deposition process Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000001629 suppression Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 218
- 239000007789 gas Substances 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 125000001893 nitrooxy group Chemical group [O-][N+](=O)O* 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】フィールド領域とアクティブ領域に画定される半導体基板31の表面に洗浄工程を行った後、半導体基板31の上に窒化膜32aを蒸着する段階と、N2OまたはNOガス雰囲気中でアニール工程を用いた酸化工程を行い、窒化膜32aと半導体基板31との界面にシリコン酸化膜32bを形成することにより、半導体基板31の上に、シリコン酸化膜と窒化膜32aが積層された構造のトンネル酸化膜32を形成する段階と、アクティブ領域のトンネル酸化膜32の上にゲートパターンを形成する段階とを含む。
【選択図】図2
Description
32a 窒化膜
32b 酸化膜
33 第1ポリシリコン膜
34a ONO2窒化膜
34b ONO1酸化膜
34c ONO3酸化膜
35a 第2ポリシリコン膜
35b 金属シリサイド膜
36 ハードマスク膜
37 反射防止膜
38 フォトレジスト
Claims (24)
- フィールド領域とアクティブ領域に画定される半導体基板の表面に洗浄工程を行った後、前記半導体基板の上に窒化膜を蒸着する段階と、
N2OまたはNOガス雰囲気中でアニール工程を用いた酸化工程を行い、前記窒化膜と前記半導体基板との界面にシリコン酸化膜を形成することにより、前記半導体基板の上に、前記シリコン酸化膜と前記窒化膜が積層された構造のトンネル酸化膜を形成する段階と、
前記アクティブ領域の前記トンネル酸化膜の上にゲートパターンを形成する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。 - 前記ゲートパターンを形成する段階は、
前記トンネル酸化膜の上にフローティングゲート用第1ポリシリコン膜を蒸着する段階と、
前記第1ポリシリコン膜の表面に洗浄工程を行った後、前記第1ポリシリコン膜の上にONO2窒化膜を蒸着する段階と、
前記N2OまたはNOガス雰囲気のアニール工程を用いた酸化工程を行い、前記ONO2窒化膜と前記第1ポリシリコン膜との界面にONO1酸化膜を形成する段階と、
前記ONO2窒化膜の上にONO3酸化膜を蒸着して、前記第1ポリシリコン膜の上に、前記ONO1酸化膜、前記ONO2窒化膜、および前記ONO3酸化膜が積層された構造のONO誘電体膜を形成する段階と、
前記ONO2窒化膜のピンホールを除去し、前記ONO2窒化膜のストレスを緩和させるために、スリームアニール工程を行う段階と、
前記ONO誘電体膜の上にコントロールゲート用第2ポリシリコン膜と金属シリサイド膜を順次蒸着する段階と、
前記金属シリサイド膜の上にハードマスク膜、反射防止膜およびフォトレジストを順次蒸着する段階と、
前記フォトレジストをパターニングした後、前記フォトレジストパターンをエッチングマスクとして用いて、前記ゲートパターンが形成されるべき領域を除いた残り領域の前記反射防止膜と前記ハードマスク膜をエッチングして除去する段階と、
前記フォトレジストパターンと前記反射防止膜を除去し、前記ハードマスク膜をエッチングマスクとして用いて、前記残り領域の前記金属シリサイド膜、前記第2ポリシリコン膜、前記ONO誘電体膜および前記第1ポリシリコン膜をエッチングして除去する段階とを含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。 - 前記ゲートパターンを形成する段階は、前記第1ポリシリコン膜を蒸着する段階の後、前記フィールド領域にトレンチ絶縁膜を形成する段階をさらに含み、
前記トレンチ絶縁膜を形成する段階は、
前記第1ポリシリコン膜の上にハードマスク窒化膜、ハードマスク酸化膜、反射防止膜およびフォトレジストを順次蒸着する段階と、
前記フォトレジストをパターニングした後、前記フォトレジストパターンをエッチングマスクとして用いるエッチング工程を行うことにより、前記フィールド領域の前記反射防止膜と前記ハードマスク酸化膜を除去する段階と、
前記フォトレジストパターンと前記反射防止膜を除去し、前記ハードマスク酸化膜をエッチングマスクとして用いて、前記フィールド領域の前記ハードマスク窒化膜、前記第1ポリシリコン膜、前記トンネル酸化膜および前記半導体基板をエッチングして、前記フィールド領域にトレンチを形成する段階と、
前記ハードマスク酸化膜を除去し、全体構造の上部にHDP(High Density Plasma)酸化膜を蒸着する段階と、
前記ハードマスク窒化膜を停止層として用いて、前記HDP酸化膜を平坦化した後、前記ハードマスク窒化膜を除去することにより、前記フィールド領域に前記トレンチ絶縁膜を形成する段階とを含むことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。 - 前記第1ポリシリコン膜は、PまたはAsのドーパントを用いてドープされたポリシリコン膜であることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記第1ポリシリコン膜における前記ドーパントのドーピング濃度は120〜521cm−3であることを特徴とする、請求項4に記載のフラッシュメモリ素子の製造方法。
- 前記第1ポリシリコン膜を蒸着する段階は、
前記トンネル酸化膜の上に、ドープされていないポリシリコン膜を蒸着する段階と、
前記ドープされていないポリシリコン膜の上に、ドープされたポリシリコン膜を蒸着する段階と、
PH3雰囲気中でプラズマ熱工程を行い、前記ドープされていないポリシリコン膜をドープすることにより、前記トンネル酸化膜の上に、ドープされたポリシリコン膜からなる前記第1ポリシリコン膜を形成する段階とを含むことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。 - 前記第1ポリシリコン膜を蒸着する段階は、前記ドープされていないポリシリコン膜の表面にリップルを形成する工程をさらに含むことを特徴とする、請求項6に記載のフラッシュメモリ素子の製造方法。
- 前記第2ポリシリコン膜はドープされたポリシリコン膜であり、前記金属シリサイド膜はWSi2であることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記洗浄工程は、常温で80℃までの温度を有するSC−1(NH4OH/H2O2/H2O溶液が所定の割合で混合された溶液)とDHF(Diluted HF;50:1の割合でH2Oによって希釈されたHF溶液)を用いて行われるか、またはBOE(Buffer Oxide Etchant;100:1または300:1の割合でH2Oによって希釈されたHFとNH4Fの混合溶液)と前記SC−1を用いて行われる工程であることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階と、前記ONO2窒化膜を蒸着する段階は、SiH4とNH3との混合気体、またはSiH2Cl2とNH3との混合気体を用いて、600℃〜800℃の温度と0.05Torr〜2Torrの圧力で行われるCVD工程によって実行されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階と、前記ONO2窒化膜を蒸着する段階において、前記窒化膜と前記ONO2窒化膜は、N2のみを使用しまたはN2とArとの混合気体を使用したプラズマを用いて形成されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階と、前記ONO2窒化膜を蒸着する段階は、NH3のみ、またはNH3とArの混合気体、またはNH3とN2の混合気体を用いて、600℃〜800℃の温度と20Torr〜760Torrの圧力で行われる急速熱処理工程によって実行されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階において、蒸着される前記窒化膜の膜厚は20Å〜70Åであり、前記ONO2窒化膜を蒸着する段階において、蒸着される前記ONO2窒化膜の膜厚は20Å〜70Åであることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階は、前記半導体基板の表面酸化を抑制するために、300℃以下の低温雰囲気で行われ、前記ONO2窒化膜を蒸着する段階は、前記第1ポリシリコンの表面酸化を抑制するために、300℃以下の低温雰囲気で行われることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記アニール工程は、前記窒化膜または前記ONO2窒化膜の蒸着工程の後、時間遅延なく、前記N2OまたはNOガス雰囲気中で600℃〜1000℃の温度で行われる工程であることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記アニール工程は、500Torr〜760Torrの圧力で行われる工程であることを特徴とする、請求項15に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜と前記半導体基板との界面に形成される前記シリコン酸化膜の膜厚は10Å〜50Åであり、前記ONO1酸化膜の膜厚は10Å〜50Åであることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記アニール工程は、前記アニール工程の温度を低めるために、前記N2Oガスを、酸化装備の花火反応タイプのトーチまたはランプタイプのトーチに予め通過させることにより、前記アニール工程が行われるファネースに流入する前に予め前記N2Oガスを分解させる工程を含むことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記アニール工程は、前記アニール工程の温度を低めるために、前記NOガスを、酸化装備の花火反応タイプのトーチまたはランプタイプのトーチに予め通過させることにより、前記アニール工程が行われるファネースに流入する前に予め前記NOガスを分解させる工程を含むことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記トンネル酸化膜を形成する段階の後、前記トンネル酸化膜の膜湿を改善させ、前記シリコン酸化膜と前記窒化膜との結合力を強化させるために、750℃〜800℃の温度で湿式および乾式酸化方式によって行われる追加のアニール工程をさらに含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記ONO誘電体膜を形成する段階において、前記ONO3酸化膜は、SiH4とN2Oとの混合気体、またはSiH2Cl2とN2Oとの混合気体を用いて、700℃〜900℃の温度と0.05Torr〜2Torrの圧力で行われるCVD工程によって形成されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記ONO誘電体膜を形成する段階において、前記ONO2窒化膜の上に蒸着される前記ONO3酸化膜の膜厚は30Å〜100Åであることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記スチームアニール工程は、前記ONO誘電膜の膜質を改善させ、前記ONO1酸化膜、前記ONO2窒化膜および前記ONO3酸化膜の結合力を強化させるために、750℃〜800℃の温度で湿式酸化方式によって行われる工程であることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
- 前記窒化膜を蒸着する段階において、前記窒化膜は、前記半導体基板の洗浄工程の後、時間遅延なく前記半導体基板の上に蒸着され、
前記ONO2窒化膜を蒸着する段階において、前記ONO2窒化膜は、前記第1ポリシリコン膜の洗浄工程の後、時間遅延なく前記第1ポリシリコン膜の上に蒸着され、
前記ONO誘電体膜を形成する段階において、前記ONO3酸化膜は、前記ONO1酸化膜を形成する段階の後、時間遅延なく前記ONO2窒化膜の上に蒸着されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050045694A KR100766229B1 (ko) | 2005-05-30 | 2005-05-30 | 플래시 메모리 소자의 제조 방법 |
KR10-2005-0045694 | 2005-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339624A true JP2006339624A (ja) | 2006-12-14 |
JP5052787B2 JP5052787B2 (ja) | 2012-10-17 |
Family
ID=37463985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005372831A Expired - Fee Related JP5052787B2 (ja) | 2005-05-30 | 2005-12-26 | フラッシュメモリ素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7374997B2 (ja) |
JP (1) | JP5052787B2 (ja) |
KR (1) | KR100766229B1 (ja) |
TW (1) | TWI287272B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7400009B2 (en) | 2001-06-28 | 2008-07-15 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
US7473959B2 (en) | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
US8525275B2 (en) | 2007-07-16 | 2013-09-03 | Samsung Electronics Co., Ltd. | Methods of forming non-volatile memory devices |
JP2017509149A (ja) * | 2014-03-27 | 2017-03-30 | インテル・コーポレーション | 3次元nandメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス |
US9761314B2 (en) | 2001-06-28 | 2017-09-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655432B1 (ko) * | 2005-04-12 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 제조방법 |
JP4892199B2 (ja) * | 2005-06-06 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
KR100791333B1 (ko) * | 2006-01-17 | 2008-01-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 |
US8114735B2 (en) | 2006-09-20 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing a non-volatile memory device |
KR100788364B1 (ko) * | 2006-12-19 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
KR100933835B1 (ko) * | 2007-11-12 | 2009-12-24 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
KR101897214B1 (ko) * | 2011-11-16 | 2018-10-23 | 주식회사 원익아이피에스 | 박막 제조 방법 |
KR102334379B1 (ko) | 2017-06-02 | 2021-12-02 | 삼성전자 주식회사 | 콘택 구조를 포함하는 반도체 소자 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02262333A (ja) * | 1989-04-03 | 1990-10-25 | Meidensha Corp | 低抵抗シリコン薄膜の製造方法 |
JPH05251439A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | 半導体装置の絶縁膜形成方法 |
JPH07221092A (ja) * | 1994-02-09 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09219400A (ja) * | 1995-12-07 | 1997-08-19 | Applied Materials Inc | 絶縁膜形成方法 |
JPH10163197A (ja) * | 1996-12-05 | 1998-06-19 | Sharp Corp | 絶縁膜の形成方法 |
JP2000101038A (ja) * | 1998-09-17 | 2000-04-07 | Sony Corp | 半導体装置の製造方法 |
JP2001156186A (ja) * | 1999-11-17 | 2001-06-08 | Chartered Semiconductor Mfg Ltd | 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法 |
JP2002252291A (ja) * | 2001-02-27 | 2002-09-06 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2003197788A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの製造方法 |
JP2003218241A (ja) * | 2002-01-23 | 2003-07-31 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法、並びに半導体製造装置 |
JP2003224214A (ja) * | 2002-01-31 | 2003-08-08 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US20030199149A1 (en) * | 2002-04-18 | 2003-10-23 | Samsung Electronics Co., Ltd. | Shallow trench isolation method and method for manufacturing non-volatile memory device using the same |
JP2003347543A (ja) * | 2002-05-29 | 2003-12-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
JP2005079559A (ja) * | 2003-09-04 | 2005-03-24 | Hitachi Ltd | 半導体装置 |
JP2005093865A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2005116864A (ja) * | 2003-10-09 | 2005-04-28 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304146A (ja) * | 1992-04-28 | 1993-11-16 | Oki Electric Ind Co Ltd | 絶縁膜形成方法 |
US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
US6051467A (en) | 1998-04-02 | 2000-04-18 | Chartered Semiconductor Manufacturing, Ltd. | Method to fabricate a large planar area ONO interpoly dielectric in flash device |
US6074917A (en) | 1998-06-16 | 2000-06-13 | Advanced Micro Devices, Inc. | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices |
US6245652B1 (en) * | 1998-09-04 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming ultra thin gate dielectric for high performance semiconductor devices |
KR100304980B1 (ko) * | 1998-11-10 | 2001-10-19 | 김영환 | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 |
US6218689B1 (en) * | 1999-08-06 | 2001-04-17 | Advanced Micro Devices, Inc. | Method for providing a dopant level for polysilicon for flash memory devices |
KR100585073B1 (ko) * | 1999-09-15 | 2006-06-01 | 삼성전자주식회사 | 반도체 장치의 트렌치 형성 방법 |
US6410968B1 (en) * | 2000-08-31 | 2002-06-25 | Micron Technology, Inc. | Semiconductor device with barrier layer |
TW575959B (en) | 2002-09-26 | 2004-02-11 | Ememory Technology Inc | A flash memory structure and method of fabrication |
TW584944B (en) | 2003-03-04 | 2004-04-21 | Taiwan Semiconductor Mfg | Method to increase coupling ratio of source to floating gate in split-gate flash and the structure thereof |
KR100945999B1 (ko) * | 2003-06-27 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 절연막 형성 방법 |
KR100546394B1 (ko) * | 2003-11-14 | 2006-01-26 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US7405125B2 (en) * | 2004-06-01 | 2008-07-29 | Macronix International Co., Ltd. | Tunnel oxynitride in flash memories |
DE102004054818B4 (de) * | 2004-11-12 | 2009-02-26 | Qimonda Ag | Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen |
US7396728B2 (en) * | 2005-06-29 | 2008-07-08 | Texas Instruments Incorporated | Methods of improving drive currents by employing strain inducing STI liners |
-
2005
- 2005-05-30 KR KR1020050045694A patent/KR100766229B1/ko not_active IP Right Cessation
- 2005-12-02 US US11/292,733 patent/US7374997B2/en not_active Expired - Fee Related
- 2005-12-23 TW TW094146406A patent/TWI287272B/zh not_active IP Right Cessation
- 2005-12-26 JP JP2005372831A patent/JP5052787B2/ja not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02262333A (ja) * | 1989-04-03 | 1990-10-25 | Meidensha Corp | 低抵抗シリコン薄膜の製造方法 |
JPH05251439A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | 半導体装置の絶縁膜形成方法 |
JPH07221092A (ja) * | 1994-02-09 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09219400A (ja) * | 1995-12-07 | 1997-08-19 | Applied Materials Inc | 絶縁膜形成方法 |
JPH10163197A (ja) * | 1996-12-05 | 1998-06-19 | Sharp Corp | 絶縁膜の形成方法 |
JP2000101038A (ja) * | 1998-09-17 | 2000-04-07 | Sony Corp | 半導体装置の製造方法 |
JP2001156186A (ja) * | 1999-11-17 | 2001-06-08 | Chartered Semiconductor Mfg Ltd | 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法 |
JP2002252291A (ja) * | 2001-02-27 | 2002-09-06 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2003197788A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの製造方法 |
JP2003218241A (ja) * | 2002-01-23 | 2003-07-31 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法、並びに半導体製造装置 |
JP2003224214A (ja) * | 2002-01-31 | 2003-08-08 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US20030199149A1 (en) * | 2002-04-18 | 2003-10-23 | Samsung Electronics Co., Ltd. | Shallow trench isolation method and method for manufacturing non-volatile memory device using the same |
JP2003347543A (ja) * | 2002-05-29 | 2003-12-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
JP2005079559A (ja) * | 2003-09-04 | 2005-03-24 | Hitachi Ltd | 半導体装置 |
JP2005093865A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2005116864A (ja) * | 2003-10-09 | 2005-04-28 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7400009B2 (en) | 2001-06-28 | 2008-07-15 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
US7473959B2 (en) | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
US9761314B2 (en) | 2001-06-28 | 2017-09-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
US8525275B2 (en) | 2007-07-16 | 2013-09-03 | Samsung Electronics Co., Ltd. | Methods of forming non-volatile memory devices |
JP2017509149A (ja) * | 2014-03-27 | 2017-03-30 | インテル・コーポレーション | 3次元nandメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス |
US9847340B2 (en) | 2014-03-27 | 2017-12-19 | Intel Corporation | Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices |
Also Published As
Publication number | Publication date |
---|---|
TW200642045A (en) | 2006-12-01 |
JP5052787B2 (ja) | 2012-10-17 |
US20060270157A1 (en) | 2006-11-30 |
KR100766229B1 (ko) | 2007-10-10 |
TWI287272B (en) | 2007-09-21 |
US7374997B2 (en) | 2008-05-20 |
KR20060124001A (ko) | 2006-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052787B2 (ja) | フラッシュメモリ素子の製造方法 | |
US6943075B2 (en) | Method for manufacturing flash memory device | |
JP4921837B2 (ja) | 半導体装置の製造方法 | |
JP5122059B2 (ja) | 金属ゲートパターンを有する半導体素子の製造方法 | |
US8241974B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
KR20060112450A (ko) | U자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
JP2009260070A (ja) | 半導体装置及びその製造方法 | |
JP2006032948A (ja) | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 | |
KR20060100092A (ko) | 반도체 장치의 제조 방법 | |
KR100624290B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
JP2010034552A (ja) | フラッシュメモリ素子のトンネル絶縁膜形成方法 | |
US20090096012A1 (en) | Flash memory device and method of fabricating the same | |
JP2006024879A (ja) | デュアルゲート誘電体構造を有する半導体素子の製造方法 | |
JP2005236247A (ja) | フラッシュメモリ素子の製造方法 | |
JP2004214608A (ja) | 半導体素子の製造方法 | |
JP2004193577A (ja) | 半導体素子の製造方法 | |
US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006086486A (ja) | 不揮発性メモリ素子のゲート電極形成方法 | |
KR100665396B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR20070018223A (ko) | 반도체 소자의 제조방법 | |
JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2009253195A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2004260203A (ja) | 半導体装置の製造方法 | |
KR100965023B1 (ko) | 반도체 소자의 텅스텐 실리사이드층 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |