TWI287272B - Method of manufacturing flash memory device - Google Patents

Method of manufacturing flash memory device Download PDF

Info

Publication number
TWI287272B
TWI287272B TW094146406A TW94146406A TWI287272B TW I287272 B TWI287272 B TW I287272B TW 094146406 A TW094146406 A TW 094146406A TW 94146406 A TW94146406 A TW 94146406A TW I287272 B TWI287272 B TW I287272B
Authority
TW
Taiwan
Prior art keywords
film
depositing
nitride film
oxide film
nitride
Prior art date
Application number
TW094146406A
Other languages
English (en)
Other versions
TW200642045A (en
Inventor
Kwang-Chul Joo
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200642045A publication Critical patent/TW200642045A/zh
Application granted granted Critical
Publication of TWI287272B publication Critical patent/TWI287272B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

1287272 九、發明說明： 【發明所屬之技術領域】 本發明一般係與一種製造半導體記憶體裝置之方法有 關，更特定言之，係與一種製造快閃記憶體裝置之方法有 關。 【先前技術】 一般而言，快閃記憶體裝置之記憶體單元圖案具有一結 構，其中按順序層壓一半導體基板u、一隧道氧化物臈 13、一浮閘！4、一ΟΝΟ介電膜15及一控制閘極16，如圖ι 所示。近來，形成隧道氧化物膜13時，並非僅採用純氧化 石夕膜（Si〇2) ’而是在形成時包括一氮氧化物層，其中將氮 併入到氧化矽（Si〇2)中。形成隧道氧化物膜（由氮氧化物製 成）時，在半導體基板11上按順序執行一沈積氧化石夕膜 (Si〇2)之製程及一組合氮與該氧化矽膜（Si〇2)之製程。由 氮氧化物形成之隧道氧化物膜之電荷崩潰（Qbd)、F〇wle> Nordheim(F-N)應力、熱載子注入及耐用性特徵優於由純 氧化矽膜（Si02)構成之隧道氧化物膜之對應特徵。 已發現，隧道氧化物膜中氮的濃度越低，有在浮閘處截 獲越多電荷之趨向，即，記憶體單元之臨界電壓發生偏 移。因此，需要使隧道氧化物膜中氮的濃度維持在一預定 範圍内。因為製造整合度更高之半導體記憶體之要求導致 晶片上的特徵更小且裝置密度更高，故會減小隧道氧化物 膜之厚度。隨著隧道氧化物膜之厚度的減小，應該對應地 減小要併入到隧道氧化矽膜（Si〇2)中氮的數量。當快閃記 106927.doc 1287272 隐體4置具有一典型尺寸為7〇⑽或更小的超細圖案時， 以上問題成為一更大關注點。在此等特徵尺寸情況ΐ會出 現額外問題，因為隨道氧化物膜之崩潰特徵因電子穿二該 隧道氧化物膜而劣化’且在記憶體單元上重複執行程式： 計與抹除操作時，閘極特徵會劣化。 ΟΝΟ介電膜15具有—結構，其中按順序層疊形成— 0Ν02氧化物膜15a、— 〇ν〇2氮化物膜i5b及—⑽〇3氧化 >物膜15c。ΟΝΟ介電膜15對記憶體單元之程式設計、抹除 及項取插作之電特徵有顯著影響。ΟΝΟ介電膜15之厚度以 及三層（ΟΝ02氧化物膜i 5a、_2氮化物膜i 5b及⑽^氧 化物膜15c中的每一層之品質皆對記憶體單元之操作特徵 有顯著影響。在此等影響因素中，簡2氧化物膜…之丄 度與品質對單元電晶體之電荷泡漏與電荷保持特徵影塑最 大。此係因為⑽02氧化物膜15a之功能係阻斷注入料閉 14中之電子引起之洩漏電流。因此，應使所形成的⑽⑴ • 氧化物膜15a薄，但具有高品質。 -般使用DSC(二氯甲石夕烧，SiH2Cl2)或石夕垸⑻叫，藉 由化學汽相沈積（CVD)方法來沈積⑽〇2氧化物膜仏^ 0N03氧化物膜15e '然而，藉由㈣所形成之氧化物膜之 ^次於藉由熱乾式與濕式氧化製程所形成之氧化物膜之 品質。因此，為了使所形成的氧化物膜具有薄厚度與良好 膜品質，-般使用熱氧化製程。然而，難以藉由熱氧化製 程在浮閘14上形成-薄的咖2氧化物膜15&，因為浮賴 係一摻雜多晶石夕膜。 106927.doc 1287272 由於構成浮閘14之多晶矽膜具有一顆粒結構，故其表面 上顆粒邊界處存在溝渠’如圖1所示。在浮閘14上沈積 0N02氧化物膜15a時，因熱力學驅動力，使得多晶矽膜之 表面上’顆粒邊界溝渠附近之0N02氧化物膜15a變得較 厚。不僅0N02氧化物膜15a之厚度增大，而且其亦具有一 不穩定介面。 此外，如此沈積的0N02氮化物膜15b通常具有一多孔結 構且易損壞。為改善0N02氮化物膜15b之品質，在沈積 0N02氮化物膜15b之後執行一高溫退火製程。基於此原 因，為獲得記憶體單元所必需之操作特徵（電荷洩漏與電 荷保持），沈積ΟΝΟ介電膜15之後，在大氣壓力下、長時 間地執行一高溫濕式退火製程用於改善0Ν0介電膜15之膜 品質。 然而’在高溫濕環境下長時間地曝露0Ν0介電膜丨5時， 0N0 "電膜15内部的熱驅動再生長導致〇Nq2氮化物膜層 15b中出現「打孔」現象。此導致介電膜15之介電常 數改變且單元電晶體之讀取、程式設計及抹除操作特徵劣 化。 【發明内容】 本發明係與一種製造一快閃記憶體裝置之方法有關，其 中可形成具有良好膜品質之一薄隧道氧化物膜或一 〇ν〇2 氧化物膜。首先在一半導體基板或一多晶矽膜上沈積一氮 化物層，且藉由一包括退火之氧化製程而在該氮化物膜下 方形成一氧化物膜。從而改善記憶體單元之操作性能。 106927.doc 1287272 在一具體實施例中，-種製造—快閃記憶體裝置之方法 包括在其中已形成一場區域與一作用區域之一半導體基板 之一表面上執行一清潔製程；接著在該半導體基板上沈積 一氮化物膜；及接著在一 ；^2〇或]^〇氣體環境中執行使用一 退火製程之一氧化製程以在該氮化物膜與該半導體基板之 間之介面處形成一氧化矽膜層。此且 (其中以-者位於另-者上方之方式分層形成該L二
與该氮化物膜）之隧道氧化物膜。在該作用區域之隧道氧 化物膜上形成一閘極圖案。 【實施方式】 現在將參考附圖，結合較佳具體實施例說明本發明。 由於提供該等較佳具體實施例係為了幫助熟習此項技術 者明白並實施本發明，故應明白，其可以各種方式加以修 改且下述具體實施例並不限制本發明之範疇。 / 圖2A至2E係說明依據本發明之一具體實施例之一製造 快閃記憶體裝置之方法之斷面圖。 應注意，基於簡單起見，圖2入至冗顯示包含一作用區 域(其中形成一閘極圖案(即，一單元圖案”之裝置之一部 分。在圖2A至2£中，使用相同參考數字來表示 似部分。 類 參考圖2A，在半導體基板31(其中分割一場區域（ 不）與-作用區域（未顯示））之—表面上執行—清潔製^ 在已清潔半導體基板31上沈積—氮化物膜％。可使 在室溫至8〇°C範圍内之-s度下之SC-U—傳統溶液，： 106927.doc 1287272 中將重量百分比為大約28%之NH3氫氧化銨溶液、重量百 分比為30%之過氧化氫溶液及水按大約1:1:5之一預定比混 合在一起）與50:1的已稀釋HF(—溶液，其中將一份重量百 分比為49%的氫氟酸採用50份水稀釋，即比為le5〇)或緩衝 氧化物蝕刻劑（BOE ;將大約6份（按體積計）重量百分比為 40%之NHUF與1份（按體積計）重量百分比為49%2HF之混 合物按100:1或300:1之比稀釋在水中）來執行該清潔製程。 此外，可藉由下面將說明的各種方法來沈積氮化物膜 32a。可藉由CVD製程，使用之氣體混合物或 SiH^Cl2與NH3之氣體混合物，在6〇(TC至8〇(rC之溫度下以 及0.05托至2托之壓力下來沈積氮化物膜32a。或者，可在 相對低溫下’採用一電漿（僅使用&或使用乂與Ar之氣體 混合物）來沈積該氮化物膜32a。此外，可藉由一快速熱處 理製程，僅使用NH3、使用NH;與Ar之氣體混合物或1^1^與 N2之氣體混合物，在60(TCs8〇(rc之溫度下以及2〇托至 760托之壓力下來沈積氮化物膜32a。 可在300 C或更低之低溫下沈積該氮化物膜32&以防止半 導體基板31之表面氧化且沈積厚度可為2〇人至7〇a。在半 導體基板3 1之清潔製程之後，可在無時間延遲時在半導體 基板3 1上沈積该氮化物膜3 2 a。在無時間延遲時沈積氮化 物膜32a之一原因係防止大氣中的c〇2或空氣中的其他雜質 污染半導體基板3 1 ’因為此可使氮化物膜32a不規則。· 參考圖2B，在N2〇或NO氣體環境下，在其上沈積氮化物 膜32a之半導體基板31上執行一氧化製程，其使用一退火 106927.doc 1287272 製程。從而在氮化物膜32a與半導體基板31之間之介面處 形成:氧化石夕膜32b。從而在半導體基板31上形成隨道氧 化物膜32’其具有其上分層形成之氧化石夕膜與氮化物 膜 32a 〇 .在N2〇*NO氣體環境下執行該氧化製程而不是使用一採 用〇2氣體環境之氧化方法之一原因係，在〇2氣體環境中執 行氧化時’會使氮化物膜32a之一表面層氧化且氧難以到 # 料導體基板31。在此情況下，氧化物膜會形成於氮化物 f2a之頂面上而不是氮化物膜％與半導體基板η之間之 介面處。因此，藉由在N2〇slN〇氣體環境中進行氧化（使 用一退火製程）所形成之随道氧化物膜32之膜品質比使用 傳統濕式與乾式方法進行氧化所形成之膜品質好。 在半導體基板31上沈積氮化物膜32a之後，可在無時間 延遲時（例如，就地執行）在_或_氣體環境中執行退火 製程。可在_t；至刪。c之溫度下、在谓托至·耗之 •壓力下執行該退火製程。此外，為了降低退火製程之溫 度，該退火製程可包括將N2〇5ilN〇氣體引入到於其中執行 =火製程之-爐中之前’藉由使該等N2〇或恥氣體穿過 氧化&備之-火焰反應型氣炬或—燈型氣炬來分解該等 N20或No氣體之一製程。 下表顯示氧化製程中每一處理氣體之鍵結能。 106927.doc -10- 1287272 表1 分子 n2 NO 〇2 n2o 鍵結能（Kcal/mol) 225 150 117 57.4 鍵結能（KJ/mol) 950 633 494 242 鍵結能（eV) 9.85 6.56 5.12 2.51 如表所示，N2〇氣體分解成N2與〇所需能量係最低的。 Ν2〇之化學反應速率係最高的。因此，若在使用退火製程
之氧化製程中使用Ν2〇氣體，則可在更低溫度下執行該氧 化製程。 可在10Α至5 0Α之範圍内選擇氮化物膜32a與半導體基板 31之介面處所形成之氧化矽膜32b之厚度。 雖然圖式中未顯示，但形成隧道氧化物膜32之後，可執 行一退火製程（其係在750°C至800°C之溫度下，藉由一濕 式與乾式氧化方法加以執行）以改善隧道氧化物膜32之膜 品質並增強氧化矽膜32b與氮化物膜32a之間之黏著。 此後’為了形成一閘極圖案，在隧道氧化物膜32上沈積 第夕曰日石夕膜33(用於形成浮閘），如圖2C所示。可藉由 沈積4雜夕曰曰矽膜來形成該第一多晶矽膜，該摻雜多 晶矽膜使用摻雜劑！>或&且該摻雜劑之濃度可在丨俨至 5 X 1 021 cirf3之範圍内。或去 组 ^者 了精由下面將說明的一方法 來沈積該第一多晶石夕膜Μ / 曰曰7膜33。在此方法中，首先在隧道氧化 物膜3 2上沈積一未摻雜多曰 ^雅夕日日矽膜（未顯不）並在該未摻雜多 晶石夕膜上沈積一摻雜客曰a过 b雜夕日日矽膜。此後，藉由在pH3環境中 執行一電漿熱處理製裎，尨田# L &丄 採用其上所沈積之摻雜多晶矽膜 106927.doc 1287272 中的摻雜劑來摻雜該未摻 儿仏2 不㈣夕曰曰矽膜。以此方式在隧道氧 匕物膜32上形成該第一摻雜多晶矽膜33。 首先沈積未推雜多晶石夕膜 m m 夕曰曰矽M之一原因係防止將摻雜多晶矽 膜直接沈積於隨道氧化物膜32上時，摻雜劑（例如， ^參透_道氧化物膜32中而降低随道氧化物心之膜品 質或者，在沈積未摻雜多晶石夕膜之後，可在未推雜多晶 石夕膜之表面上形成漣波。 儘管圖2C未顯示’但同時’將該第—多晶㈣33沈積於 随道氧化物膜32上之後，亦可在場區域中形成—溝渠絕緣 膜（未顯示）。下面將作更詳細的說明。 在該第一多晶矽膜33上按順序沈積一硬光罩氮化物膜 (未顯不）、一硬光罩氧化物膜（未顯示广一抗反射膜（未顯 不）及一光阻（未顯示）。在圖案化該光阻之後，執行一蝕刻 製程（將該光阻圖案用作一蝕刻光罩）以將場區域之抗反射 膜與硬光罩氧化物膜移除。將光阻圖案與抗反射膜移除之 後，執行一蝕刻製程（將該硬光罩氧化物膜用作一蝕刻光 罩）以蝕刻場區域之硬光罩氮化物膜、該第一多晶矽膜 33、隧道氧化物膜32及半導體基板31。從而在場區域中形 成一溝渠（未顯示）。 此後’剝離該硬光罩氧化物膜且在整個結構上沈積一高 密度電漿（HDP)氧化物膜。執行一將該硬光罩氮化物膜用 作一阻止層之拋光製程（例如，化學機械拋光（CMP))且移 除該硬光罩氮化物膜以在場區域中形成一溝渠絕緣膜。 再次參考圖2C，將該第一多晶矽膜33沈積於隧道氧化物 106927.doc 12 1287272 膜32上之後，在該第一多晶矽膜33之表面上執行一清潔製 程。在無時間延遲時在該第一多晶矽膜33上沈積一 0N02 氮化物膜34a。 在無時間延遲時在該第一多晶矽膜33上沈積該〇Ν〇2氮 化物膜34a之一原因係，如上所述，藉由防止c〇2或空氣中 的雜質污染該第一多晶矽膜33來防止該0N02氮化物膜34a 之表面變得不規則。該清潔製程係與已參考圖2a加以說明 的半導體基板3 1之清潔製程實質上相同。因此此處不再對 其加以重複。 參考圖2D，將0N02氮化物膜34a沈積於該第一多晶矽膜 33上之後，在N2〇或NO氣體環境下執行一退火製程以在 0N02氮化物膜34a與該第一多晶石夕膜33之間之介面處形成 一 0N02氧化物膜34b。用於形成0N02氧化物膜34b之退火 製程之方法與處理狀況以及0N02氧化物膜3仆之厚度範圍 係與形成隧道氧化物膜32時所使用的對應内容（已參考圖 _ 2B加以說明）實質上相同。因此此處不再重複該說明。 參考圖2E，在形成0N02氧化物膜3朴之後，在無時間延 遲時在0N02氮化物膜34a上沈積一 0N03氧化物膜34c。因 此，該0N0介電膜34具有一結構，其中0N02氧化物膜 34b、0Ν02氮化物膜34a及0Ν03氧化物膜34c係分層形成 於該第一多晶矽膜（即，浮閘）33上方。可藉由CVD方法， 使用SiH4與仏0之氣體混合物或3出2(：12與N20之氣體混合 物，在700°C至900°C之溫度下以及0.05托至2托之壓力下 來沈積0N03氧化物膜34c。此外，形成於0N02氮化物膜 106927.doc -13 - 1287272 34a上之0N03氧化物膜34c之厚度可在30A至ΙΟΟΑ之範圍 内。 此後，將ON02氮化物膜34c之針孔移除。為了減緩 0N02氮化物膜34a之機械應力，執行一蒸汽退火製程。可 藉由一濕式氧化方法，在750°C至800°C之溫度下執行該蒸 汽退火製程以改善0N0介電膜之膜品質以及0N02氧化物 膜、0Ν02氮化物膜及0Ν03氧化物膜之黏著。 此後，在0Ν0介電膜34上按順序沈積一第二多晶矽膜 1 35a(用於形成一控制閘極）與一金屬矽化物膜35b。可將一 摻雜多晶矽膜用作該第二多晶矽膜35a且可將WSi2用作該 金屬矽化物膜35b。在該金屬矽化物膜35b上按順序沈積一 硬光罩膜36、一抗反射膜37及一光阻38。 儘管圖2E未顯示，但要圖案化該光阻38並執行一蝕刻製 程（將該光阻38圖案用作一蝕刻光罩）以移除其中將形成閘 極圖案之一區域之外剩餘區域之抗反射膜與硬光罩膜。剝 丨 離光阻3 8圖案與抗反射膜3 7且執行一钱刻製程（將硬光罩 膜3 6用作蝕刻光罩）以剝離剩餘區域之金屬矽化物膜3 5b、 該第二多晶矽膜35a、ΟΝΟ介電膜34及該第一多晶石夕膜 33 〇 如上所述，依據本發明，首先在一半導體基板或一多晶 矽膜上沈積一氮化物膜，且藉由一氧化製程（使用一退火 製程）而在該氮化物膜下方形成一氧化物膜。因此，可形 成具有一薄厚度與一良好膜品質之一隧道氧化物膜或一 0Ν02氧化物膜且可改善記憶體單元之性能。 106927.doc -14 - χ287272 已使用以上特定具體實施例說明本發明。 ^ ^ H . u χ員技術 ^ ’可對以上特定具體實施例進行變更與修改而不 背離本發明之精神與範疇。
【圖式簡單說明J 圖1係用於說明有關技術中一製造快閃記憶體裝置之方 法之一半導體基板之一部分之斷面圖，·及 圖2Α至2Ε係說明依據本發明之一具體實施例之一製造 快閃記憶體裝置之方法之斷面圖。 【主要元件符號說明】 11 半導體基板 13 隧道氧化物膜 14 浮閘 15 ΟΝΟ介電膜 15a 0Ν02氧化物膜 15b 0Ν02氮化物膜 15c 0Ν03氧化物膜 16 控制閘極 31 半導體基板 32 隧道氧化物膜 32a 氮化物膜 32b 氧化矽膜 33 第一多晶石夕膜 34 0Ν0介電膜 34a 0Ν02氮化物膜 106927.doc -15· 1287272 34b 0N02氧化物膜 34c 0N03氧化物膜 35a 第二多晶矽膜 35b 金屬矽化物膜 36 硬光罩膜 37 抗反射膜 38 光阻 106927.doc -16-

Claims (1)

1287272 十、申請專利範圍： 種製造包括一浮閘與控制閘極之一快閃記憶體裝置之 方法，其包含： 清潔一半導體基板之一表面； 在該半導體基板上沈積一氮化物膜； 在一氮環境中執行涉及一退火製程之一氧化製程以在 該氮化物膜與該半導體基板之間之一介面處形成一氧化 矽膜，其中在該半導體基板上方形成一隧道氧化物膜結 構其中该氧化石夕膜與該氮化物膜彼此層疊而形成；及 在該隧道氧化物膜上方形成一閘極圖案。 2·如請求項1之方法，其中形成該閘極圖案之步驟包含·· 在該隧道氧化物膜上方沈積一第一多晶石夕膜以形成該 浮閘； 清潔該第一多晶矽膜之一表面； 在該第一多晶矽膜上方沈積一 〇N〇2氮化物膜； 在一氮環境中執行使用一退火製程之一氧化製程以在 該0N02氮化物膜與該第一多晶矽膜之間之一介面處形 成一 0N02氧化物膜； 在該0N02氮化物膜上沈積一 〇n〇3氧化物膜以形成一 包含該0N02氧化物膜、該〇n〇2氮化物膜及該〇N〇3氧 化物膜之ΟΝΟ介電膜； 在該0Ν0介電膜上方按順序沈積用於一控制閘極之一 第二多晶矽膜及一金屬矽化物膜； 在該金屬矽化物膜上方按順序沈積一硬光罩膜、一抗 106927.doc 1287272 反射膜及一光阻； 圖案化該光阻並將該光阻圖案用作一蝕刻光罩來剝離 其中將形成一閘極圖案之一區域之外剩餘區域之抗反射 膜與硬光罩膜；及 移除該光阻圖案與該抗反射膜並將該硬光罩膜用作一 餘刻光罩來移除該等剩餘區域之該金屬矽化物膜、該第 二多晶矽膜、該ΟΝΟ介電膜及該第一多晶矽膜。 > 3·如請求項2之方法，其中形成該閘極結構之該步驟進一 步包括執行一蒸汽退火製程以移除該0Ν02氮化物膜之 一針孔並減緩該0Ν02氮化物膜之機械應力， 其中形成該閘極圖案之該步驟進一步包含在沈積該第 一多晶矽膜之該步驟之後，在該場區域中形成一溝渠絕 緣膜，及 其中开〉成該溝渠絕緣膜之該步驟包含在該第一多晶石夕 膜上方按順序沈積一硬光罩氮化物膜、一硬光罩氧化物 I 膜、一抗反射膜及一光阻； 圖案化該光阻且接著執行一將該光阻圖案用作一钱刻 光罩之蝕刻製程以移除該場區域之該抗反射膜與該硬光 罩氧化物膜； 移除該光阻圖案與該抗反射膜並將該硬光罩氧化物膜 用作一蝕刻光罩來蝕刻該場區域之該硬光罩氮化物膜、 該第一多晶矽膜、該隧道氧化物膜及該半導體基板，從 而在該場區域中形成一溝渠； 移除該硬光罩氧化物膜並在該整個結構上沈積一高密 】06927.doc 1287272 度電漿（HDP)氧化物膜；及 將該硬光罩氮化物膜用作一阻止層來拋光該HDP氧化 物膜且接著移除該硬光罩氮化物膜以在該場區域中形成 一溝渠絕緣膜。 4·如睛求項2之方法，其中使用一摻雜劑p*As來沈積該第 一多晶矽膜。
如明求項4之方法，其中該第一多晶矽膜中之一摻雜劑 濃度係在1〇20至5xl〇2】cm_3之範圍内。 如凊求項2之方法，其中沈積該第一多晶矽膜之該步驟 包含 在該隧道氧化物膜上方沈積一未摻雜多晶矽膜； 在该未摻雜多晶矽膜上方沈積一摻雜多晶矽膜；及 在一 PH3環境中執行一電漿熱處理製程以摻雜該未摻 雜多晶秒膜。
月长員6之方法，其中沈積該第一多晶石夕膜之該步驟 進:步包括在該未摻雜多晶梦膜之—表面上形成連波。 士:月求項2之方法’其中該第二多晶矽膜係一摻雜多晶 矽膜且該金屬矽化物膜係WSi2。 士 '求項2之方法’其中使用處在室溫至80。。之範圍内 之一溫度下之SC·1與選自包含50:1已稀釋HF與一緩衝氧 刻劑（卿)之群組之—溶液來執行該清潔該第一 夕日日石夕膜之一表面之步驟。 10·如請求項2之方法’其中藉由一 CVD製 至刚。(：之範圍内 " 固1之⑽度下且在大約〇〇5托至2托之範 106927.doc 1287272 圍内之一壓力下，使用包含NH3及選自 一氣體之一氣體成分來執行沈積該氮化物膜之該步驟與 沈積該0N02氮化物膜之該步驟。 11 ·如請求項2之方法，其中在沈積該氮化物膜之該步驟及 沈積該0N02氮化物膜之該步驟中，使用採用或包括 N2與Ar之一氣體混合物所產生之電漿來形成該氮化物膜 與該0N02氮化物膜。 _ 12.如請求項2之方法，其中藉由一快速熱處理製程，在6〇〇 。(：至800°C之一溫度下且在2〇托至760托之一壓力下，使 用選自NH3、包括ΝΑ與Ar之一氣體混合物、及包括nH3 與沁之一氣體混合物之一氣體成分來執行沈積該氮化物 膜之該步驟與沈積該0N02氮化物膜之該步驟。 13·如請求項2之方法，其中該〇1^〇2氮化物膜之厚度係2〇人 至 70A。 14·如請求項2之方法，其中在3〇〇。(：或更低溫度下執行在該 _ 半導體基板上方沈積該氮化物膜之該步驟以防止該半導 體基板之表面氧化且在30(rC或更低溫度下執行在該第 一多晶矽膜上方沈積該0N02氮化物膜之該步驟以防止 該第一多晶矽膜之表面氧化。 1 5·如請求項2之方法，其中形成該閘極結構之該步驟進一 步包括執行一蒸汽退火製程以移除該〇n〇2氮化物膜之 一針孔並減緩該0N02氮化物膜之機械應力， 其中在一氮氣體環境中，在600°C至i〇〇〇°C之一溫度 下就地執行該蒸汽退火製程。 106927.doc 1287272 6·如明求項15之方法，其中在500托至760托之一壓力下執 行該蒸汽退火製程。 7·如印求項2之方法，其中形成於該氮化物膜與該半導體 基板之間之該介面處之該氧化矽膜之厚度係10Α至50Α 且形成於該0Ν02氮化物膜與該第一多晶矽膜之間之該 介面處之該0Ν02氧化物膜之厚度係10Α至50Α。 18·如4求項2之方法，其中該退火製程包括在將ν2〇氣體引 _ 入到於其中執行該退火製程之一爐中之前，藉由使該 Ν2〇氣體穿過一氣炬來分解該Ν2〇氣體，以降低該退火 製程之溫度，其中該爐係選自一氧化設備之一火焰反應 型氣炬與一燈型氣炬。 9·如明求項2之方法，其中該退火製程包括在將no氣體引 入到於其中執行該退火製程之一爐中之前，藉由使該 NO氣體穿過一氣炬來分解該N〇氣體，以降低該退火製 程之溫度，其中該爐係選自一氧化設備之一火焰反應型 魯 氣炬與一燈型氣炬。 〇.如明求項1之方法，其進一步包含一額外退火製程，其 係藉由一濕式與乾式氧化方法，在750°C至800°C之一溫 度下執行，以改善該隧道氧化物膜之膜品質並增強已形 成省隨道氧化物膜之後，該氧化石夕膜與該氮化物膜之間 之黏著。 1 ·如明求項2之方法，其中該氮環境包括N20或：ΝΌ，其中 在形成該ΟΝΟ介電膜之該步驟中，藉由一cVD製程，使 用述自S1H4與Ν2〇之一混合物及SiH2Cl2與Ν2〇之一混合 J06927.doc 1287272 物之一氣體混合物，在700°C至900°C之一溫度下及0.05 托至2托之一壓力下形成該0N03氧化物膜。 22. 如請求項2之方法，其中沈積於該0N02氮化物膜上方之 該0N03氧化物膜之厚度係在30人至100A之範圍内。 23. 如請求項3之方法，其中藉由一濕式氧化方法，在750°C 至800°C之一溫度下執行該蒸汽退火製程以改善該ΟΝΟ 介電膜之膜品質以及該ΟΝ02氧化物膜、該0Ν02氮化物 膜及該0Ν03氧化物膜之黏著。 I Ρ 24.如請求項2之方法，其中清潔該半導體基板之後，就地 在該半導體基板上方沈積該氮化物膜， 其中清潔該第一多晶矽膜之該表面之後，就地在該第 一多晶矽膜上沈積該0Ν02氮化物膜，及 其中形成該ΟΝ02氧化物膜之後，就地在該0Ν02氮化 物膜上沈積該0Ν03氧化物膜。
106927.doc
TW094146406A 2005-05-30 2005-12-23 Method of manufacturing flash memory device TWI287272B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045694A KR100766229B1 (ko) 2005-05-30 2005-05-30 플래시 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW200642045A TW200642045A (en) 2006-12-01
TWI287272B true TWI287272B (en) 2007-09-21

Family

ID=37463985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094146406A TWI287272B (en) 2005-05-30 2005-12-23 Method of manufacturing flash memory device

Country Status (4)

Country Link
US (1) US7374997B2 (zh)
JP (1) JP5052787B2 (zh)
KR (1) KR100766229B1 (zh)
TW (1) TWI287272B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473959B2 (en) 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
DE10228768A1 (de) 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
KR100655432B1 (ko) * 2005-04-12 2006-12-08 삼성전자주식회사 비휘발성 메모리 장치 및 제조방법
JP4892199B2 (ja) * 2005-06-06 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
KR100791333B1 (ko) * 2006-01-17 2008-01-07 삼성전자주식회사 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자
US8114735B2 (en) 2006-09-20 2012-02-14 Samsung Electronics Co., Ltd. Method of manufacturing a non-volatile memory device
KR100788364B1 (ko) * 2006-12-19 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR101897214B1 (ko) * 2011-11-16 2018-10-23 주식회사 원익아이피에스 박막 제조 방법
US9847340B2 (en) 2014-03-27 2017-12-19 Intel Corporation Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices
KR102334379B1 (ko) 2017-06-02 2021-12-02 삼성전자 주식회사 콘택 구조를 포함하는 반도체 소자

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754701B2 (ja) * 1989-04-03 1998-05-20 株式会社明電舎 低抵抗シリコン薄膜の製造方法
JP3040556B2 (ja) * 1991-10-22 2000-05-15 沖電気工業株式会社 半導体装置の絶縁膜形成方法
JPH05304146A (ja) * 1992-04-28 1993-11-16 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH07221092A (ja) * 1994-02-09 1995-08-18 Fujitsu Ltd 半導体装置の製造方法
JPH09219400A (ja) * 1995-12-07 1997-08-19 Applied Materials Inc 絶縁膜形成方法
JP3899150B2 (ja) * 1996-12-05 2007-03-28 シャープ株式会社 絶縁膜の形成方法
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
US6051467A (en) * 1998-04-02 2000-04-18 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate a large planar area ONO interpoly dielectric in flash device
US6074917A (en) * 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6245652B1 (en) * 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
JP2000101038A (ja) * 1998-09-17 2000-04-07 Sony Corp 半導体装置の製造方法
KR100304980B1 (ko) * 1998-11-10 2001-10-19 김영환 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법
US6218689B1 (en) * 1999-08-06 2001-04-17 Advanced Micro Devices, Inc. Method for providing a dopant level for polysilicon for flash memory devices
KR100585073B1 (ko) * 1999-09-15 2006-06-01 삼성전자주식회사 반도체 장치의 트렌치 형성 방법
JP2001156186A (ja) * 1999-11-17 2001-06-08 Chartered Semiconductor Mfg Ltd 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
JP4911826B2 (ja) * 2001-02-27 2012-04-04 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
JP2003218241A (ja) * 2002-01-23 2003-07-31 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法、並びに半導体製造装置
JP2003224214A (ja) * 2002-01-31 2003-08-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
TW575959B (en) 2002-09-26 2004-02-11 Ememory Technology Inc A flash memory structure and method of fabrication
TW584944B (en) 2003-03-04 2004-04-21 Taiwan Semiconductor Mfg Method to increase coupling ratio of source to floating gate in split-gate flash and the structure thereof
KR100945999B1 (ko) * 2003-06-27 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 절연막 형성 방법
JP4449374B2 (ja) * 2003-09-04 2010-04-14 株式会社日立製作所 半導体装置
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2005116864A (ja) * 2003-10-09 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
KR100546394B1 (ko) * 2003-11-14 2006-01-26 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7405125B2 (en) * 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
DE102004054818B4 (de) * 2004-11-12 2009-02-26 Qimonda Ag Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
US7396728B2 (en) * 2005-06-29 2008-07-08 Texas Instruments Incorporated Methods of improving drive currents by employing strain inducing STI liners

Also Published As

Publication number Publication date
JP2006339624A (ja) 2006-12-14
KR100766229B1 (ko) 2007-10-10
US7374997B2 (en) 2008-05-20
TW200642045A (en) 2006-12-01
KR20060124001A (ko) 2006-12-05
JP5052787B2 (ja) 2012-10-17
US20060270157A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
TWI287272B (en) Method of manufacturing flash memory device
US6664160B2 (en) Gate structure with high K dielectric
TWI604562B (zh) 選擇性氮化方法
JP2010021204A (ja) 半導体装置及びその製造方法
US8241974B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2004111962A (ja) 金属ゲートパターンを有する半導体素子の製造方法
KR20200012038A (ko) 비-휘발성 전하 트랩 메모리 디바이스들 및 로직 cmos 디바이스들의 집적
US6326670B1 (en) Semiconductor device and method for manufacturing the same
JP2006339371A (ja) 半導体装置の製造方法
TWI245347B (en) Method of fabricating a semiconductor structure
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
US20110073931A1 (en) Semiconductor device manufacturing method
US20100317186A1 (en) Enhancing nand flash floating gate performance
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
JP2008072001A (ja) 半導体装置及びその製造方法
JP2002043435A (ja) システムオンチップの製造方法、半導体装置の製造方法
JP4946017B2 (ja) 半導体装置の製造方法
KR20070018223A (ko) 반도체 소자의 제조방법
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
KR20120089147A (ko) 반도체 소자의 제조 방법
KR100933812B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees