JP2754701B2 - 低抵抗シリコン薄膜の製造方法 - Google Patents
低抵抗シリコン薄膜の製造方法Info
- Publication number
- JP2754701B2 JP2754701B2 JP8434689A JP8434689A JP2754701B2 JP 2754701 B2 JP2754701 B2 JP 2754701B2 JP 8434689 A JP8434689 A JP 8434689A JP 8434689 A JP8434689 A JP 8434689A JP 2754701 B2 JP2754701 B2 JP 2754701B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- gas
- thin film
- film
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体薄膜の製造方法に係り、特に低抵抗
シリコン薄膜の製造方法に関する。
シリコン薄膜の製造方法に関する。
B.発明の概要 本発明は、低抵抗多結晶シリコンの製造方法におい
て、 多結晶シリコン上にプラズマCVD法によりドーピング
材（B,P等を含む）を含んだａ−Si薄膜を形成し、これ
に熱処理を加えることにより、低抵抗シリコンを得る。
て、 多結晶シリコン上にプラズマCVD法によりドーピング
材（B,P等を含む）を含んだａ−Si薄膜を形成し、これ
に熱処理を加えることにより、低抵抗シリコンを得る。
C.従来の技術 例えば金属−酸化物−半導体電界効果トランジスタ等
の半導体素子の電極材として使用される低抵抗多結晶シ
リコンの製造方法としては、従来より次のような各種の
方法がある。
の半導体素子の電極材として使用される低抵抗多結晶シ
リコンの製造方法としては、従来より次のような各種の
方法がある。
（１）多結晶シリコンの成膜と同時に低抵抗化のための
ドーパントＰ（リン）を混入する方法である同時成膜
法。
ドーパントＰ（リン）を混入する方法である同時成膜
法。
（２）多結晶シリコン成膜後にＰ拡散を行う方法である
拡散法。
拡散法。
（３）多結晶シリコン成膜後にイオン注入によりＰをド
ーピングするイオン注入法。
ーピングするイオン注入法。
D.発明が解決しようとする課題 （１）の同時成膜法は、作製速度の低下のために、実
用的でない。（２）の拡散法は拡散時に高温（1000℃程
度）を必要とする。（３）のイオン注入法は高エネルギ
ーイオンを照射することによる欠陥の発生が起こるな
ど、それぞれ問題点を持っている。
用的でない。（２）の拡散法は拡散時に高温（1000℃程
度）を必要とする。（３）のイオン注入法は高エネルギ
ーイオンを照射することによる欠陥の発生が起こるな
ど、それぞれ問題点を持っている。
本発明は、上述の問題点に鑑みてなされたもので、そ
の目的は、LPCVD法とプラズマCVD法を有効に利用するこ
とにより、作製速度の低下がなく、抵抗値のコントロー
ルが容易にして高信頼性の低抵抗多結晶シリコン薄膜の
製造方法を提供することである。
の目的は、LPCVD法とプラズマCVD法を有効に利用するこ
とにより、作製速度の低下がなく、抵抗値のコントロー
ルが容易にして高信頼性の低抵抗多結晶シリコン薄膜の
製造方法を提供することである。
E.課題を解決するための手段と作用 本発明は、上述の目的を達成するために、SiH4ガスと
H2ガスとの混合ガス雰囲気中で圧力67〜133Pa,温度600
〜700℃の条件で基板上に多結晶シリコン膜を形成し、
この多結晶シリコン膜に、SiH4ガス,H2ガスおよびPH3ガ
スの混合ガス雰囲気中で200〜300℃の条件でラジオ周波
数の電力を印加して前記多結晶シリコン膜上にａ−Si膜
を形成し、しかる後に窒素ガス雰囲気中で600〜700℃で
所定時間熱処理してリンドープ多結晶シリコンを形成す
る。また、薄膜中のドーパント濃度を変えることによ
り、多結晶シリコンの抵抗率を制御する。
H2ガスとの混合ガス雰囲気中で圧力67〜133Pa,温度600
〜700℃の条件で基板上に多結晶シリコン膜を形成し、
この多結晶シリコン膜に、SiH4ガス,H2ガスおよびPH3ガ
スの混合ガス雰囲気中で200〜300℃の条件でラジオ周波
数の電力を印加して前記多結晶シリコン膜上にａ−Si膜
を形成し、しかる後に窒素ガス雰囲気中で600〜700℃で
所定時間熱処理してリンドープ多結晶シリコンを形成す
る。また、薄膜中のドーパント濃度を変えることによ
り、多結晶シリコンの抵抗率を制御する。
F.実施例 以下に本発明の実施例を第１図〜第４図を参照しなが
ら説明する。
ら説明する。
第１図および第２図は本発明の実施例による低抵抗シ
リコン薄膜の製造方法に用いる薄膜形成装置を示す。
リコン薄膜の製造方法に用いる薄膜形成装置を示す。
第１図はLPCVD法に用いる装置であって、１は真空容
器、２は真空容器１内に配設されたヒータ、3a,3bは真
空室１内に流入するガス体の流量を制御するためのマス
フローコントローラ（流量制御器）、４は真空室１内に
流入したガス体を排出するためのロータリーポンプで、
ヒータ２には基板８が配設される。
器、２は真空容器１内に配設されたヒータ、3a,3bは真
空室１内に流入するガス体の流量を制御するためのマス
フローコントローラ（流量制御器）、４は真空室１内に
流入したガス体を排出するためのロータリーポンプで、
ヒータ２には基板８が配設される。
第２図はプラズマCVD法に用いる装置であって、真空
容器１内においてアノード電極６とカリード電極７を対
設する。アノード電極６には基板８を配設し、両電極間
にラジオ周波数電源（RF電源）から1350MHzの電圧を印
加する。
容器１内においてアノード電極６とカリード電極７を対
設する。アノード電極６には基板８を配設し、両電極間
にラジオ周波数電源（RF電源）から1350MHzの電圧を印
加する。
まず、第２図の装置によるLPCVD法において、流量制
御部3a通してSiH4ガスを10SCCM（m3/S）、流量制御部3b
を通してH2ガスを10SCCM真空容器１内に流入する。この
ときの真空容器１内の圧力は67〜133Paとし、ヒータ２
により600〜700℃に加熱して、第１図（Ａ）に示すよう
に基板８に多結晶シリコンを成膜した。
御部3a通してSiH4ガスを10SCCM（m3/S）、流量制御部3b
を通してH2ガスを10SCCM真空容器１内に流入する。この
ときの真空容器１内の圧力は67〜133Paとし、ヒータ２
により600〜700℃に加熱して、第１図（Ａ）に示すよう
に基板８に多結晶シリコンを成膜した。
次に第３図の装置によるプラズマCVD法によって、第
１図（Ａ）に示すものをアノード電極６に配設し、流量
調節器3aを通してSiH4ガスを5SCCM、流量調節器3bを通
してH2ガスを35SCCM,流量調節器3Cを通してPH3ガスを0.
05〜0.5SCCM真空容器１内に流入する。しかる後に、RF
電源５によりRF電力（13.56MHz0.5W/cm2）を印加する。
この時の基板温度は200〜300℃とし、第１図（Ｂ）に示
すように多結晶シリコン膜９上にリンドープａ−Si膜を
成膜した。
１図（Ａ）に示すものをアノード電極６に配設し、流量
調節器3aを通してSiH4ガスを5SCCM、流量調節器3bを通
してH2ガスを35SCCM,流量調節器3Cを通してPH3ガスを0.
05〜0.5SCCM真空容器１内に流入する。しかる後に、RF
電源５によりRF電力（13.56MHz0.5W/cm2）を印加する。
この時の基板温度は200〜300℃とし、第１図（Ｂ）に示
すように多結晶シリコン膜９上にリンドープａ−Si膜を
成膜した。
さらに、第１図（Ｂ）に示すものを窒素ガス雰囲気中
で、600〜700℃,0.5〜２時間アニールして、第１図
（Ｃ）に示すように基板８上にリンドープ多結晶シリコ
ン膜11を形成した。
で、600〜700℃,0.5〜２時間アニールして、第１図
（Ｃ）に示すように基板８上にリンドープ多結晶シリコ
ン膜11を形成した。
以上のようにして、作製した多結晶シリコンにより、
抵抗率として10-2〜10-3の低抵抗多結晶シリコンが得ら
れた。
抵抗率として10-2〜10-3の低抵抗多結晶シリコンが得ら
れた。
また、第４図に示すようにａ−Si作製時のＰ濃度を変
化させることにより、多結晶シリコンの低抵抗を制御す
ることができる。
化させることにより、多結晶シリコンの低抵抗を制御す
ることができる。
G.発明の効果 本発明は、上述の如くであって、次のような利点を有
する。
する。
（１）多結晶シリコン作製後のドーピングのため、同時
成膜法に見られるような作製速度の低下がない。
成膜法に見られるような作製速度の低下がない。
（２）ａ−Siという固体からの拡散ドープであるため、
従来の拡散法（気体ドーパント）のような、高温を必要
としないため、高温による悪影響が少ない。
従来の拡散法（気体ドーパント）のような、高温を必要
としないため、高温による悪影響が少ない。
（３）ａ−Si作製時のＰ濃度を制御することにより、多
結晶シリコンの抵抗率を制御できるため、多結晶シリコ
ンを抵抗器等に使用する場合、抵抗値のコントロールが
簡単である。
結晶シリコンの抵抗率を制御できるため、多結晶シリコ
ンを抵抗器等に使用する場合、抵抗値のコントロールが
簡単である。
（４）低電力密度のRFを使用するため、多結晶シリコン
さらにはその下の基板に対するダメージが少ない。
さらにはその下の基板に対するダメージが少ない。
第１図（Ａ）〜（Ｃ）は本発明の実施例による薄膜製造
方法によって得られる低抵抗シリコン薄膜の形成課程を
示す図、第２図は本発明の方法に用いるLPCVD法を行う
装置の概略構成図、第３図は同じく本発明の方法に用い
るプラズマCVD法を行う装置の概略構成図、第４図は抵
抗率特性図である。 ８……基板、９……多結晶シリコン、10……リンドープ
ａ−Si、11……リンドープ多結晶シリコン。
方法によって得られる低抵抗シリコン薄膜の形成課程を
示す図、第２図は本発明の方法に用いるLPCVD法を行う
装置の概略構成図、第３図は同じく本発明の方法に用い
るプラズマCVD法を行う装置の概略構成図、第４図は抵
抗率特性図である。 ８……基板、９……多結晶シリコン、10……リンドープ
ａ−Si、11……リンドープ多結晶シリコン。
Claims (1)
- 【請求項１】SiH4ガスとH2ガスとの混合ガス雰囲気中で
圧力67〜133Pa,温度600〜700℃の条件で基板上に多結晶
シリコン膜を形成し、この多結晶シリコン膜に、SiH4ガ
ス,H2ガスおよびPH3ガスの混合ガス雰囲気中で200〜300
℃の条件でラジオ周波数の電力を印加して前記多結晶シ
リコン膜上にａ−Si膜を形成し、しかる後に窒素ガス雰
囲気中で600〜700℃で所定時間熱処理してリンドープ多
結晶シリコンを形成することを特徴とする低抵抗シリコ
ン薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8434689A JP2754701B2 (ja) | 1989-04-03 | 1989-04-03 | 低抵抗シリコン薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8434689A JP2754701B2 (ja) | 1989-04-03 | 1989-04-03 | 低抵抗シリコン薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262333A JPH02262333A (ja) | 1990-10-25 |
| JP2754701B2 true JP2754701B2 (ja) | 1998-05-20 |
Family
ID=13827952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8434689A Expired - Fee Related JP2754701B2 (ja) | 1989-04-03 | 1989-04-03 | 低抵抗シリコン薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754701B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US5192708A (en) * | 1991-04-29 | 1993-03-09 | International Business Machines Corporation | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization |
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
-
1989
- 1989-04-03 JP JP8434689A patent/JP2754701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02262333A (ja) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0888173A (ja) | 半導体装置及びその製造方法 | |
| JPH02301131A (ja) | 半導体装置の製造方法 | |
| JP2754701B2 (ja) | 低抵抗シリコン薄膜の製造方法 | |
| JP2002280309A (ja) | 薄膜形成方法 | |
| JP3588497B2 (ja) | 半導体装置の製造方法 | |
| JPH0817845A (ja) | 半導体装置及びその製造方法 | |
| JP3421862B2 (ja) | トランジスタ製造方法 | |
| JPH0590490A (ja) | 半導体素子の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH06104280A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63236317A (ja) | 半導体装置の製造方法 | |
| JPH09232521A (ja) | 半導体装置およびその製造方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3202401B2 (ja) | Ｍｏｓ型半導体装置におけるゲート酸化膜の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JPH033326A (ja) | 半導体装置における多結晶シリコン膜の形成方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPS57147279A (en) | Field effect transistor using amorphous silicon and manufacture of insulating film for the same transistor | |
| JPS6445172A (en) | Hydrogen plasma treatment of polycrystalline silicon thin film transistor | |
| JP2732543B2 (ja) | シリコン系薄膜の成膜方法 | |
| JPH03220763A (ja) | 半導体装置の製造方法 | |
| JP3632605B2 (ja) | 抵抗素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |