JPH0888173A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0888173A
JPH0888173A JP6248310A JP24831094A JPH0888173A JP H0888173 A JPH0888173 A JP H0888173A JP 6248310 A JP6248310 A JP 6248310A JP 24831094 A JP24831094 A JP 24831094A JP H0888173 A JPH0888173 A JP H0888173A
Authority
JP
Japan
Prior art keywords
film
thin film
gas
silicon
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6248310A
Other languages
English (en)
Other versions
JP3599290B2 (ja
Inventor
Hideo Miura
英生 三浦
Shunji Moribe
俊二 守部
Hisayuki Kato
久幸 加藤
Atsuyoshi Koike
淳義 小池
Shuji Ikeda
修二 池田
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24831094A priority Critical patent/JP3599290B2/ja
Priority to TW090130222A priority patent/TW541684B/zh
Priority to TW084109517A priority patent/TW475252B/zh
Priority to US08/527,942 priority patent/US5670793A/en
Priority to EP02001183A priority patent/EP1209726A3/en
Priority to EP95114554A priority patent/EP0707344B1/en
Priority to KR1019950030252A priority patent/KR100270192B1/ko
Priority to DE69527827T priority patent/DE69527827T2/de
Priority to CN95117312A priority patent/CN1054235C/zh
Publication of JPH0888173A publication Critical patent/JPH0888173A/ja
Priority to US08/880,445 priority patent/US6080611A/en
Priority to KR1019990019595A priority patent/KR100397086B1/ko
Priority to US09/413,890 priority patent/US6187100B1/en
Priority to US09/597,985 priority patent/US6204155B1/en
Priority to KR1020010000579A priority patent/KR100396400B1/ko
Priority to US09/809,046 priority patent/US6559037B2/en
Application granted granted Critical
Publication of JP3599290B2 publication Critical patent/JP3599290B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【目的】本発明の目的は、主として特定の結晶面方位に
揃えた多結晶層及び、該手段を使用して作製した半導体
装置構造を提供することにある。 【構成】基板１上の下地膜２の界面近傍３０における不
純物濃度を膜内部よりも極端に低く（限り無くゼロに近
く）するか、十分高いかに制御された層３を設けること
により、該シリコン層４を結晶化した後の多結晶層の結
晶面方位を主として特定の結晶面方位に揃えることで、
薄膜の内部応力等の機械的特性、あるいは多結晶シリコ
ンの各結晶粒内に形成する半導体素子の電気特性を良好
にし、該多結晶シリコン薄膜の表面を酸化して形成する
シリコン熱酸化膜の膜厚均一にすることが達成される。 【効果】結晶面の配向性を特定の結晶面方向に制御する
ことができるので、内部応力の値を制御した均質な多結
晶層を安定して得られるという効果がある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン薄膜を使用し
た半導体装置及びその製造方法において、膜内部応力の
変化、及び内部応力の変化に起因した結晶欠陥の発生を
防止する方法に関する。
【０００２】
【従来の技術】半導体装置の製造には、シリコン薄膜が
電極あるいは配線材料として使用されている。このシリ
コン薄膜は、半導体材料であるので、配線材料として使
用するためには、電気抵抗を低減する必要があり、一般
的にIII族あるいはV族の元素（例えばＢ、Ｐ、Ａｓ等）
が拡散導入されている。従来この不純物導入には、膜表
面からの熱拡散あるいはイオン打ち込み技術が応用され
ている。
【０００３】近年、半導体装置構造が複雑化しているた
め、薄膜を堆積する表面の段差をできる限り小さくする
ことで、薄膜堆積の均一性を向上させることを目的とし
て、シリコン薄膜をはじめとして各薄膜の膜厚を薄くす
る傾向がある。膜厚が薄くなると、膜表面からの熱拡散
あるいはイオン打ち込み技術で不純物を導入した場合、
膜下地まで不純物が入り込んでしまう、あるいは下地界
面近傍に導入した不純物が濃縮偏析してしまうなどの問
題が生じた。このため、シリコン薄膜堆積時に不純物を
同時に導入するというin-situドーピング技術が提案さ
れ、製品製造に適用されている。
【０００４】シリコン薄膜を堆積する方法としては、ま
ずアモルファス状態で堆積した後、熱処理で多結晶化す
る方法と、始めから多結晶状態で堆積する方法がある。
一般的に、アモルファス状態を経て熱処理で多結晶層を
形成した方が結晶粒径が粗大化する傾向にあるため、薄
膜の低抵抗化を達成するためにはこの方法で多結晶膜を
形成する方が好ましい。このため、不純物を同時に導入
したアモルファスシリコン薄膜を堆積し、熱処理で結晶
化させて多結晶シリコン薄膜を形成する方法が広く使用
されている。
【０００５】尚、この種の従来技術としては、特開昭６
２−５４４２３号、特開平４−１３７７２４号公報に開
示のものが挙げられる。
【０００６】
【発明が解決しようとする課題】しかしながら前述した
各従来技術では以下のような問題点があった。◆アモル
ファス（微結晶状態も含む）シリコン薄膜を熱処理を用
いて結晶化させる場合、一般に結晶核はシリコン薄膜と
下地の界面から成長することが知られている。従って、
下地界面近傍のアモルファスシリコン膜の不純物濃度あ
るいはその分布によって、成長する結晶の状態（例えば
結晶核の発生密度や発生温度、ひいては結晶粒径、ある
いは成長する結晶面指数）が変化してしまう場合があ
る。
【０００７】この結晶化反応時には、薄膜の体積変化も
生じるため、膜の内部応力状態も大きく変化する。この
結晶化反応時に発生する応力の符号（すなわち引張り応
力か圧縮応力か）及びその絶対値は、成長する結晶状態
によって大きく変化する。このため、アモルファス（微
結晶状態も含む）薄膜内部の不純物濃度及び分布を制御
しないと、シリコン薄膜の内部応力あるいは結晶状態が
制御できなくなり、発生応力が大きくなる、あるいは薄
膜を堆積するウエハ内部で、薄膜の内部応力や成長する
結晶面に分布が生じ、薄膜端部近傍に発生する応力集中
の度合いや結晶状態も分布を持つことになり、シリコン
単結晶基板内部に転位などの結晶欠陥が発生したり、シ
リコン単結晶内部に形成した半導体素子の電気特性にウ
エハ内部で分布が生じるなどの不良が発生してしまうと
いう問題が生じている。
【０００８】本発明は、この点に鑑みてなされたもので
あり、本発明の目的は、当該半導体装置の製造歩留りあ
るいは信頼性を向上できる半導体装置構造及びその製造
方法を提供することにある。
【０００９】
【課題を解決するための手段】アモルファス（微結晶状
態も含む）シリコン薄膜と下地（例えば二酸化硅素膜）
界面近傍の不純物濃度及びその分布を制御し、結晶核の
発生状態を均一に近い状態になるようにし、熱処理後の
多結晶膜の結晶状態（結晶粒径あるいは結晶の配向性）
が安定（均一）となるようにすればよい。
【００１０】下地界面近傍の不純物濃度及びその分布を
最も簡単に制御する方法としては、界面近傍に不純物を
導入しない層を設けるか、逆に界面近傍の不純物濃度を
極端に高くする方法がある。これらの手段により、結晶
化後の多結晶層の結晶面方位が主として特定の方位に揃
うため、結晶状態の安定に伴い上記目的が達成される。
【００１１】
【作用】不純物を含まないシリコン薄膜を堆積するガス
で結晶成長モードが均一になるような厚さの層を形成し
た後、不純物を含んだガスも導入してシリコン薄膜を堆
積する。若しくはシリコン薄膜を形成する場合に、不純
物を導入するガスで下地表面より高濃度の不純物層を形
成した後、シリコン薄膜を堆積するガスも導入してシリ
コン薄膜を堆積する。以上の方法により、前記の下地界
面近傍の制御を行い、結晶の問題による半導体装置の製
造歩留りを防ぎ、信頼性を向上させることができる。
【００１２】
【実施例】アモルファスシリコン薄膜を熱処理によって
多結晶化させたとする。膜断面における結晶化反応進行
状態の結晶構造観察例によると、シリコン薄膜は例えば
厚さ約１００nmのシリコンの熱酸化膜上に形成されてい
る。ただし、この酸化膜の膜厚は数nm以上あれば十分で
ある。そして、アモルファス状態の一部が結晶化してい
る状況が捉えられる。
【００１３】多結晶化された膜は、各結晶粒が下地界面
近傍から成長を開始し、膜表面に向けて柱状に成長して
いくことが確認できる。言い換えると、各結晶粒の結晶
核は、膜と下地の界面近傍において発生していることに
なる。しかし、ここで注目すべき点は、膜の表面方向か
ら観察場合、結晶粒の平面形状が大きく二種類に別れて
いることがわかる。すなわち、ヒトデ形状に成長してい
る結晶粒と、楕円形状に成長している結晶粒が混在して
いる。
【００１４】この中で、楕円形状に成長している結晶粒
は、シリコンの単結晶であり、膜上面に向けてシリコン
結晶の（３１１）面が成長していることが電子線回折法
による測定で明らかになっている。一方、ヒトデ形に成
長した結晶は、シリコンの多結晶であること、及び各”
手”の部分の結晶はシリコンの（１１１）結晶面を向い
た単結晶状態となっていることが同様にして明らかにな
っている。
【００１５】特に本結晶粒は、ヒトデ形の中央付近から
各”手”が成長しており、ヒトデ形の中心部近傍のＰ濃
度が膜の平均濃度よりも３０％〜５０％も高くなってい
ることも分析によって明らかになっている。この結果か
ら、本結晶粒の核は、Ｐが高濃度に偏析して形成されて
いるものと考えられる。この傍証としては、本ヒトデ形
の結晶粒密度が、結晶成長の開始時点からほとんど変化
しないという実験事実がある。
【００１６】結晶粒の成長過程では、まずヒトデ形の結
晶粒が成長を開始し、楕円形の結晶粒は、遅れて成長を
開始する。ただし、楕円形の結晶粒密度は、時間と共に
単調に増加する傾向にあり、この点においても成長形態
が大きく異なる。シリコン結晶の物理特性には結晶異方
性が存在するため、このように結晶面の配向が異なる結
晶粒が混在すると、膜の中で物理特性にミクロな分布が
形成されることになる。
【００１７】半導体素子の製造にこのような膜を使用す
ることは好ましいことではなく、結晶の配向性は極力揃
っていることが望ましい。さらに、結晶面の配向性によ
って、膜の内部応力状態にも変化が生じる。この内部応
力の値は（１１１）結晶面が成長した場合が最も高い値
を示し、結晶面指数が高く（（１１１）面から（２１
１）、（３１１）面へと向かう方向）なるほど低くな
る。測定例を挙げると結晶面指数が（１１１）面のとき
は内部応力は１２００MPa、（２１１）面のときは１０
００MPa、（３１１）面のときは８００MPaである。これ
は、シリコン結晶においては、（１１１）結晶面が最稠
密面で最も原子密度が高いため、他の結晶面が成長した
場合と比較すると相対的に膜の収縮率が大きくなるため
と考えられる。
【００１８】膜単体が自由収縮する場合には応力は発生
しないが、実際には下地とシリコン薄膜が接着（あるい
は密着）しているために膜は拘束されて自由収縮は行な
えず、結果として膜内部に応力が発生する。発生する応
力の値は収縮率が大きい膜ほど高くなると考えられ、こ
のため（１１１）結晶面が成長した場合に最も膜の内部
応力が高くなる。
【００１９】この膜の内部応力の値は、主として単一の
結晶面が成長した場合の応力例であり、異なった結晶面
方向に成長した結晶粒が混在した場合には、各結晶方位
の結晶粒の占積率に応じて中間状態の値をとることにな
る。この場合には膜の内部応力を制御するということは
非常に困難となる。なお、膜の内部応力値が高い（１１
１）結晶面が成長する場合でも、半導体素子構造あるい
は使用材料の組み合わせ等を変更することで、素子全体
の内部応力を不良が発生しないレベルに低減することは
可能であるため、発生する応力値が既知でありさえすれ
ば、使用不可能ということにはならない。あくまで、成
長結晶が異なった結晶面を有した混在状態であることが
膜の均質性（応力値が変動するという点も含め）の点で
問題となる。
【００２０】そこで、下地界面近傍におけるＰ濃度を積
極的に制御して膜の堆積を行ない、結晶成長過程の観察
を行なった。
【００２１】その結果から、Ｐドープを行なってシリコ
ン薄膜を形成する場合に、下地界面近傍のＰ濃度を積極
的に制御することでシリコン薄膜の結晶成長を制御でき
ることが明らかとなった。本薄膜堆積方法を使用するこ
とで特定の結晶面を成長させることが可能となる。つま
り本薄膜堆積方法により薄膜を形成後に熱処理を施し、
薄膜を結晶化させることで、電気抵抗が十分低く、かつ
結晶状態がそろった多結晶シリコン薄膜（すなわち、内
部応力状態もばらつかない多結晶シリコン薄膜）を得る
ことができる。
【００２２】以上の観点から均質性の高い、成長結晶面
の揃った多結晶膜を得るためには、膜の結晶成長を制御
することが重要であることがわかる。さらに、膜堆積時
点で最初から多結晶層を成長させる場合においても膜堆
積開始時点のＰ濃度を制御することが結晶成長を制御す
るという観点からは重要となる。故に、本膜堆積方法は
多結晶薄膜の結晶面制御という観点からは非常に重要と
なることがわかる。
【００２３】本発明では、III族あるいはV族元素を導入
したシリコン薄膜を使用してなる半導体装置において、
該シリコン薄膜の膜下地界面近傍における不純物濃度を
膜内部の平均濃度よりも極端に低いか（限り無くゼロに
近い）か、十分高いかに制御されていることを特徴と
し、結果的には結晶化後の多結晶層の結晶面方位が主と
して特定の結晶面方位にそろっていることを特徴とす
る。
【００２４】以下、本発明の第一の実施例として下地界
面近傍の不純物濃度及びその分布を制御する方法の中
で、界面近傍に不純物を導入しない場合について図１、
図２、図３、図４、図５、図６、図７を使用して説明す
る。本実施例は、本発明をＭＯＳ(MetalーOxideーSemicon
ductor)型トランジスタのゲート電極製造に適用したも
のである。図１は膜堆積直後（パターニング後）の断面
構造を示したものであり、図２は多結晶膜を形成し、絶
縁膜６を堆積した後の断面構造を示したものである。図
３、図４、図５、図６はシリコン薄膜に導入する不純物
として、例えばＰ（燐）を平均濃度で４×１０20／cm3
程度下地界面近傍にまで導入した厚さ約５００nmのアモ
ルファスシリコン薄膜を熱処理によって多結晶化させた
場合の結晶成長過程の透過電子顕微鏡観察例の膜断面図
（図３、図５）と表面図（図４、図６）であり、うち図
５、図６はノンドープ層を形成したときのものである。
図７はゲート電極膜の形成方法を示した流れ図である。
【００２５】図７の流れ図に基づいて表面にシリコン酸
化膜２を形成したシリコン基板１上にＰドープシリコン
薄膜を堆積する方法を説明する。Ｐドープシリコン薄膜
を堆積を開始する（i）。まずシリコン膜を堆積するガ
ス（例えばSiH4ガスあるいはSi2H6ガス）のみを使用し
て所定の時間アモルファス膜の堆積を行なう（ii）。こ
れにより図１の積極的にＰをドープしないノンドープ層
３が形成される（iii）。所定の時間経過後からＰドー
プガス（例えばPH3ガス）を導入を開始する（iv）。そ
してＰドープアモルファスシリコン膜４の堆積を連続し
て所定の厚さになるまで行なう（v）。このときに膜全
体の厚さ及び平均Ｐ濃度は、下地界面近傍におけるＰ濃
度の制御を積極的に行わなかったときの膜と同様にす
る。これにより図１に示した構造のアモルファスシリコ
ン薄膜が形成される（vi）。この後熱処理によって結晶
化反応を生じさせＰドープ多結晶シリコン膜５を形成す
る。
【００２６】以上の方法により多結晶化された膜は、各
結晶粒が下地界面近傍から成長を開始し、膜表面に向け
て柱状に成長していくことが膜の断面方向から観察した
図３及び図５より確認できる。言い換えると、各結晶粒
の結晶核は、膜と下地の界面近傍において発生している
ことになる。しかし、ここで注目すべき点は、膜の表面
方向から観察した場合、ノンドープ層を形成していない
図４では結晶粒の平面形状が大きく二種類に別れている
ことがわかる。すなわち、ヒトデ形状に成長している結
晶粒と、楕円形状に成長している結晶粒が混在してい
る。それに対してノンドープ層を形成した図６ではヒト
デ形結晶粒が認められずに全ての結晶粒が楕円型の成長
をしていることが分かる。この楕円型の結晶は、先に述
べたようにシリコンの（３１１）結晶面が膜表面に向け
て成長しているものであることが電子線回折測定結果か
ら確認されている。
【００２７】本測定結果から、積極的にＰをドープしな
いノンドープ層を膜下地界面近傍に形成することで（３
１１）結晶面のみが成長する膜を形成することが可能で
あることが明らかとなった。
【００２８】膜全体の電気抵抗率を低減させるために
は、この不純物を導入しない層の厚さを無闇に厚くする
ことはできないが、結晶成長モードが均一になるような
必要最小限の厚さのみ不純物を導入しない層を設け、該
層の上部膜には膜全体の電気抵抗を所定の値に制御する
に十分な量の不純物を導入すればよい。
【００２９】なお、このノンドープ層の厚さは１nm以上
ないと効果が低減してしまうことが実験から明らかとな
った。これは、ノンドープ層形成後にＰドープが開始さ
れるため、ノンドープ層の厚さが１nm以上ないとＰドー
プ膜堆積中にＰが拡散してノンドープ層に侵入してしま
うためと考えられる。そのために、特定の結晶面の成長
が支配的でなくなり、通常の製造方法の様に内部応力の
制御が困難になる。１nm以上あればＰドープ膜堆積中に
Ｐが拡散しても下地界面近傍のノンドープ層までは影響
が及ばず、結晶粒の成長には影響がでないためと考えら
れる。また、該膜厚は１０nm以下で十分であることも実
験的に確認されている。１０nm以上にしても、特定の結
晶面の成長の割合は変化せずにむしろシリコン薄膜の電
気抵抗をが増加してしまう。よってシリコン薄膜の電気
抵抗を低減させるためには、不純物を含まない層の厚さ
は１nm以上１０nm以下の範囲で十分である。それ故、前
記のアモルファス膜の堆積を行なう所定の時間とは、こ
の範囲の膜厚が得られるまでのことである。
【００３０】また、膜堆積時点ではじめから多結晶層を
成長させる場合においても膜堆積開始時点のＰ濃度を制
御することで結晶成長を制御することが出来る。例えば
SiH4ガスを使用してシリコン酸化膜上に多結晶層を形成
する場合には、Ｐの導入に時間遅れを設けると先の例の
ように（３１１）結晶面が、Ｐを積極的に導入すると
（２１１）結晶面が、それぞれ支配的に成長することが
明らかとなっている。
【００３１】本構造の薄膜の形成は特に二回に分けて行
なう必要はなく、不純物を導入したシリコン薄膜をin-s
ituドーピングで形成する場合に、不純物を導入するガ
スの流入をシリコン薄膜を形成するガスの流入開始から
所定の時間遅らせて開始させればよい。これにより、連
続的に不純物を含まないシリコン薄膜層と不純物を含ん
だシリコン薄膜層を形成することができる。
【００３２】シリコン薄膜を形成する際に導入する元素
は、必ずしもＰである必要はなく、Ｂ（ほう素）あるい
はＡｓ（ヒ素）でも構わない。従ってドープガスやドー
プアモルファスシリコン膜、多結晶膜は、他案としてＢ
（ほう素）あるいはＡｓ（ヒ素）等のドープをしたガス
やアモルファスシリコン膜、多結晶膜もありうる。以下
の実施例についても同様である。
【００３３】なお、本実施例では、アモルファスシリコ
ン膜をパターニングした後（図１の後）で結晶化反応生
じさせているが、これはパターニングの前でも構わな
い。さらに、シリコン薄膜中に導入する元素も、必ずし
もＰある必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ
素）でも構わない。以下の実施例についても同様であ
る。
【００３４】また、本薄膜形成方法及び構造は、ＭＯＳ
型トランジスタ構造のゲート電極のみに限定されるもの
ではなく、バイポーラトランジスタのエミッタ電極、ベ
ース電極コレクタ電極形成、あるいはフラッシュメモリ
構造のゲート電極、浮遊電極、制御電極等に適用しても
構わない。
【００３５】次に、本発明の第二の実施例としてシリコ
ン薄膜の下地界面近傍の不純物濃度を十分高い値に制御
する場合を図８、図９、図１０を使用して説明する。本
実施例は第一の実施例と同様に、本発明をＭＯＳ型トラ
ンジスタのゲート電極製造に適用したものである。図８
は膜の堆積過程を示した流れ図であり、図９は膜堆積直
後の断面構造（膜堆積後のパターニング実施後）を示し
たものであり、図１０は多結晶膜を形成し、絶縁膜６を
した後の断面構造を示したものである。
【００３６】シリコン薄膜の下地界面近傍の不純物濃度
を十分高い値に制御するためにはシリコン薄膜を形成す
る場合に、不純物を導入するガスを、シリコン薄膜を堆
積するSiH4ガスあるいはSi2H6ガスよりも所定の時間早
く導入し、下地表面近傍に高濃度の不純物層を形成した
後で、SiH4ガスあるいはSi2H6ガスを導入して不純物を
含んだシリコン薄膜を堆積すればよい。
【００３７】図８の流れ図により本実施例を説明する。
本実施例では表面にシリコン酸化膜２を形成したシリコ
ン基板１上にＰドープアモルファスシリコン膜４を堆積
する（i）。まず、膜堆積開始直後にＰドープガスのみ
を導入する（ii）。所定の時間導入し、Ｐ高濃度層７を
形成する（iii）。その後シリコン薄膜を堆積するガス
（例えばSiH4ガスあるいはSi2H6ガス）を導入する（i
v）。そしてＰドープアモルファスシリコン膜４の堆積
を連続して所定の厚さになるまで行う（v）。このとき
の膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃
度の制御を積極的に行わなかったときの膜と同様にす
る。これにより図９に示した構造のアモルファスシリコ
ン薄膜が形成される（vi）。この後熱処理によって結晶
化反応を生じさせＰドープ多結晶シリコン膜５を形成す
る。
【００３８】本堆積方法を採用することにより、下地と
なるシリコン酸化膜２の界面近傍に、偏析しているＰ高
濃度層７が形成された後、Ｐドープアモルファスシリコ
ン膜４が形成される。この膜に熱処理を施し、結晶化反
応を生じさせ多結晶層を形成すると高濃度に偏析したＰ
が結晶核となり結晶成長が進行することで、ヒトデ型の
結晶粒が実質９割以上と支配的に成長し、成長粒はシリ
コン結晶の（１１１）結晶面が膜表面に向かうように成
長する。このため、結晶化反応完了後の多結晶膜は、膜
表面が（１１１）結晶面に揃った均質な膜となり、内部
応力も安定した所定の値を持った状態となる。
【００３９】本薄膜形成方法及び構造は、ＭＯＳ型トラ
ンジスタ構造のゲート電極のみに限定されるものではな
く、バイポーラトランジスタのエミッタ電極、ベース電
極、コレクタ電極形成、あるいはフラッシュメモリ構造
のゲート電極、浮遊電極、制御電極等に適用しても構わ
ない。
【００４０】次に本発明の第三の実施例を図７、図１
１、図１２を使用して説明する。本実施例は、本発明を
トランジスタやダイオード等の半導体素子を形成する多
結晶シリコン薄膜形成に適用したものである。図７は該
多結晶シリコン薄膜の形成過程の流れ図を示したもの
で、図１１は膜堆積直後の断面構造、図１２は多結晶シ
リコン膜を堆積して、該多結晶シリコン薄膜中にトラン
ジスタを形成したものの断面構造を示したものである。
なお、該トランジスタを形成するための不純物の導入過
程は本発明の本質とは直接関係ないので省略してある。
【００４１】本実施例においては、基板１２上にシリコ
ン基板１とは異なる材質の下地膜８を形成し、その上に
Ｐドープシリコン薄膜を形成する（i）。まずシリコン
薄膜を堆積するガス（例えばSiH4ガスあるいはSi2H6ガ
ス）のみを導入する（ii）。所定の時間導入し、ノンド
ープアモルファスシリコン層３を所定の膜厚となるよう
形成する（iii）。その後不純物Ｐをドープするガスを
導入する（iv）。そしてＰドープアモルファスシリコン
膜４の堆積を連続して所定の厚さになるまで行う
（v）。このときの膜全体の厚さ及び平均Ｐ濃度は、下
地界面近傍のＰ濃度の制御を積極的に行わなかったとき
の膜と同様にする。こうして形成した薄膜の断面構造を
示したのが図１１である（vi）。
【００４２】本例においては、初期のノンドープ層にお
いて既に（３１１）結晶面が成長を開始しているため、
Ｐドープ層も（３１１）結晶面の成長が継続し、最終的
に（３１１）結晶面が膜表面に向いた均質な多結晶膜を
堆積することができる。また、第一の実施例同様Ｐを積
極的に導入すると（２１１）結晶面が支配的に成長す
る。この後熱処理によって結晶化反応を生じさせＰドー
プ多結晶シリコン膜５を形成する。その後にトランジス
タを形成した半導体装置の断面構造を示したものが図１
２である。
【００４３】本実施例ではバイポーラトランジスタを形
成しているため、ベース電極１０、エミッタ電極９、コ
レクタ電極１１等も形成されている。これら各電極は必
ずしも近接させて設ける必要はなく、また並びの順番も
任意で構わない。また、該多結晶層中に形成するのは必
ずしもバイポーラトランジスタに限定されるものではな
く、ダイオードや他の型のトランジスタ等の半導体素子
でも構わない。
【００４４】本実施例においては、Ｐドープアモルファ
スシリコン薄膜の下地界面近傍にノンドープ層が存在し
ていることから、熱処理による結晶化反応時にシリコン
の（３１１）あるいは（２１１）結晶面が膜表面に向け
て支配的（９０％以上）な多結晶層が得られ、かつ内部
応力状態も安定したＰドープシリコン薄膜が得られるた
め、各結晶粒内に形成した半導体素子（例えばトランジ
スタ）の特性がばらつきが少なく安定化されるという効
果がある。
【００４５】次に本発明の第四の実施例を図８、図１
３、図１４を使用して説明する。本実施例は、本発明を
膜中にトランジスタやダイオード等の半導体素子を形成
する多結晶シリコン薄膜形成に適用したものである。図
８は膜形成過程の流れ図を示したもので、図１３は膜堆
積直後の断面構造、図１４は形成した多結晶シリコン薄
膜中に形成したトランジスタの断面構造を示したもので
ある。なお、該トランジスタを形成するための不純物の
導入過程は本発明の本質とは直接関係ないので省略して
ある。
【００４６】図８の流れ図により本実施例を説明する。
本実施例においては、基板１２上にシリコン基板１とは
異なる材質の下地膜８を形成し、その上にＰドープシリ
コン薄膜４を形成する（i）。まず、膜堆積開始直後に
Ｐドープガスのみを導入する（ii）。所定の時間導入
し、Ｐ高濃度層７を形成する（iii）。その後シリコン
薄膜を堆積するガス（例えばSiH4ガスあるいはSi2H6ガ
ス）を導入する（iv）。そしてＰドープアモルファスシ
リコン膜４の堆積を連続して所定の厚さになるまで行う
（v）。このときの膜全体の厚さ及び平均Ｐ濃度は、下
地界面近傍のＰ濃度の制御を積極的に行わなかったとき
の膜と同様にする。これにより図１３示した構造のアモ
ルファスシリコン薄膜が形成される（vi）。
【００４７】この膜に熱処理を施し、結晶化反応を生じ
させＰドープ多結晶シリコン膜５を形成すると高濃度に
偏析したＰが結晶核となり結晶成長が進行することで、
成長粒はシリコン結晶の（１１１）結晶面が膜表面に向
かうように成長する。このため、結晶化反応完了後の多
結晶膜は、膜表面が（１１１）結晶面に揃った均質な膜
となり、均質な多結晶層が得られ、内部応力も安定した
所定の値を持った状態のＰドープシリコン薄膜が得られ
るため、各結晶粒内に形成した半導体素子（例えばトラ
ンジスタ）の特性がばらつきが少なく安定化されるとい
う効果がある。
【００４８】該多結晶層中にトランジスタを形成した半
導体装置の断面構造を示したのが図１４である。本実施
例ではバイポーラトランジスタを形成しているため、ベ
ース電極１０、エミッタ電極９、コレクタ電極１１等も
形成されている。これら各電極は必ずしも近接させて設
ける必要はなく、また並びの順番も任意で構わない。ま
た、該多結晶層中に形成するのは必ずしもバイポーラト
ランジスタに限定されるものではなく、ダイオードや他
の型のトランジスタ等の半導体素子でも構わない。さら
に、シリコン薄膜中に導入する元素は、必ずしもＰであ
る必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも
構わない。
【００４９】次に本発明の第五の実施例を図７、図１５
を使用して説明する。図１５は、本発明を使用して堆積
した多結晶シリコン薄膜をＭＯＳ型トランジスタのゲー
ト電極に使用した場合の断面構造図である。
【００５０】本実施例においては、SiH4ガスを使用して
表面にシリコン酸化膜２を形成したシリコン基板１上に
Ｐドープシリコン薄膜を堆積する（i）。まずシリコン
薄膜を堆積するガス（SiH4ガス）のみを導入する（i
i）。所定の時間導入し、ノンドープアモルファスシリ
コン層３を所定の膜厚となるよう形成する。これにより
（３１１）結晶面が膜表面に向けて配向した膜が形成さ
れる（iii）。その後不純物Ｐをドープするガスを導入
する（iv）。そしてＰドープアモルファスシリコン膜４
の堆積を連続して所定の厚さになるまで行う（v）。こ
のときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍
のＰ濃度の制御を積極的に行わなかったときの膜と同様
にする。（vi）。この後熱処理によって結晶化反応を生
じさせＰドープ多結晶シリコン膜５を形成する。これに
より図１５に示した構造の多結晶層が形成される。
【００５１】本例においては、初期のノンドープ層にお
いて既に（３１１）結晶面が成長を開始しているため、
Ｐドープ層も（３１１）結晶面の成長が継続し、最終的
に（３１１）結晶面が膜表面に向いた均質な多結晶膜を
堆積することができる。膜質が均質であるので内部応力
状態を制御した膜を安定に得られるという効果がある。
シリコン薄膜中に導入する元素は、必ずしもＰである必
要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わ
ない。
【００５２】次に本発明の第六の実施例を図８、図１５
を使用して説明する。図１５は、本発明を使用して堆積
した多結晶シリコン薄膜をＭＯＳ型トランジスタのゲー
ト電極に使用した場合の断面構造図である。
【００５３】図８の流れ図により本実施例を説明する。
本実施例においては、SiH4ガスを使用してＰドープシリ
コン薄膜を表面にシリコン酸化膜２を形成したシリコン
基板１上に堆積する（i）。まず、膜堆積開始直後にＰ
ドープガスのみを導入する（ii）。所定の時間導入し、
Ｐ高濃度層７を形成する（iii）。その後シリコン薄膜
を堆積するガス（SiH4ガス）を導入する（iv）。そして
Ｐドープアモルファスシリコン膜４の堆積を連続して所
定の厚さになるまで行う（v）。このときの膜全体の厚
さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積
極的に行わなかったときの膜と同様にする。
【００５４】本堆積方法を採用することにより、下地の
シリコン酸化膜２界面近傍には、高濃度にＰが偏析した
層が形成された多結晶シリコン薄膜が形成される。高濃
度に偏析したＰが結晶核となり結晶成長が進行すること
で、成長粒はシリコン結晶の（２１１）結晶面が膜表面
に向かうように成長する。このため、図１５に示した結
晶化反応完了後のＰドープ多結晶シリコン膜５は、膜表
面が（２１１）結晶面に揃った均質な膜となり、内部応
力も安定した所定の値を持った状態となる。
【００５５】シリコン薄膜中に導入する元素は、必ずし
もＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ
素）でも構わない。本実施例においては膜表面に（２１
１）結晶面が支配的に成長したＰドープ多結晶シリコン
膜を得ることができるため、膜質が均質で内部応力状態
を制御した膜を安定に得られるという効果がある。
【００５６】次に本発明の第七の実施例を図８、図１２
を使用して説明する。本実施例は多結晶シリコン薄膜を
堆積して、該多結晶シリコン薄膜中にトランジスタを形
成したものであり、図１２は該多結晶層中にトランジス
タを形成した半導体装置の断面構造を示したものであ
る。図８は該多結晶シリコン薄膜の形成過程を流れ図で
示したものである。なお、該トランジスタを形成するた
めの不純物の導入過程は本発明の本質とは直接関係ない
ので省略してある。
【００５７】図８の流れ図により本実施例を説明する。
本実施例においては、シリコン基板１とは異なる材質の
基板１２上にシリコン酸化膜２を形成し、その上にＰド
ープシリコン薄膜を形成する（i）。まず、膜堆積開始
直後にＰドープガスのみを導入する（ii）。所定の時間
導入し、Ｐ高濃度層７を形成する（iii）。その後シリ
コン薄膜を堆積するガス（SiH4ガス）を導入する（i
v）。そしてＰドープアモルファスシリコン膜４の堆積
を連続して所定の厚さになるまで行う（v）。このとき
の膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃
度の制御を積極的に行わなかったときの膜と同様にす
る。本堆積方法を採用することにより、シリコン酸化膜
２界面近傍には、高濃度にＰが偏析した層が形成された
後Ｐドープ多結晶シリコン膜５が形成された多結晶シリ
コン薄膜が形成される。
【００５８】高濃度に偏析したＰが結晶核となり結晶成
長が進行することで、成長粒はシリコン結晶の（２１
１）結晶面が膜表面に向かうように成長する。このた
め、結晶化反応完了後の多結晶膜は、膜表面が（２１
１）結晶面に揃った均質な膜となり、内部応力も安定し
た所定の値を持った状態となる。シリコン薄膜中に導入
する元素は、必ずしもＰである必要はなく、Ｂ（ほう
素）あるいはＡｓ（ヒ素）でも構わない。
【００５９】本実施例ではバイポーラトランジスタを形
成しているため、ベース電極１０、エミッタ電極９、コ
レクタ電極１１等も形成されている。これら各電極は必
ずしも近接させて設ける必要はなく、また並びの順番も
任意で構わない。また、該多結晶層５中に形成するのは
必ずしもバイポーラトランジスタに限定されるものでは
なく、ダイオードや他の型のトランジスタ等の半導体素
子でも構わない。
【００６０】本実施例においては、Ｐドープアモルファ
スシリコン薄膜の下地界面近傍にノンドープ層が存在し
ていることから、熱処理による結晶化反応時にシリコン
の（２１１）結晶面が膜表面に向けて支配的に成長し、
均質な多結晶層が得られ、かつ内部応力状態も安定した
Ｐドープシリコン薄膜が得られるため、各結晶粒内に形
成した半導体素子（例えばトランジスタ）の特性がばら
つきが少なく安定化されるという効果がある。
【００６１】次に本発明の第八の実施例を図１６を使用
して説明する。本実施例は、本発明をフラッシュメモリ
構造に適用したものである。図１６はこのフラッシュメ
モリの断面構造を示したものである。本実施例において
は、シリコン基板１上にシリコン酸化膜２（極薄の酸化
膜）を形成し、その上に本発明のＰドープ多結晶シリコ
ン膜５を堆積し、該多結晶シリコン薄膜表面を熱酸化し
て形成した多結晶シリコン熱酸化膜２８の上に浮遊電極
となる導電性薄膜２７を堆積した構造となっている。
【００６２】Ｐドープ多結晶シリコン膜５は、本発明の
第一の実施例で述べたように下地酸化膜界面近傍にノン
ドープ層を形成して作製したものでも構わないし、第二
の実施例で述べたように高濃度のＰドープ層を形成して
作製したものでも構わない。いずれの作製方法を経たも
のでも、該膜の表面方向（膜厚方向）は主として特定の
結晶面方位に揃った膜構造となるのは既に述べた通りで
ある。
【００６３】本Ｐドープ多結晶シリコン薄膜５の表面を
熱酸化してシリコン酸化膜２８を形成する場合、該多結
晶シリコン薄膜の表面方向の結晶方位が揃っているた
め、各結晶粒上に成長する熱酸化膜の厚さが揃うという
特徴がある。これは、シリコン結晶を熱酸化する場合、
酸化膜の成長速度が結晶方位によって異なるという異方
性の影響が無くなるために生じる結果であり、均一な膜
厚を確保することができる。
【００６４】なお、本実施例においては、Ｐドープ多結
晶シリコン膜５と浮遊電極２７の間には熱酸化膜２８し
か設けていないが、絶縁膜の誘電率を高くするために該
熱酸化膜２８と浮遊電極２７の間に窒化硅素膜あるいは
窒化硅素膜とシリコン酸化膜の積層構造を追加しても構
わない。また、多結晶シリコン薄膜に添加する不純物は
Ｐに限るものではなく、Ｂ（ほう素）、Ａｓ（ヒ素）等
の不純物を使用しても構わない。
【００６５】本実施例においては、Ｐドープ多結晶シリ
コン膜５と浮遊電極２８の間に形成される熱酸化膜の膜
厚を局所的（各結晶粒単位で）にも均一に形成できるの
で、酸化膜の厚さのばらつきに起因した耐圧のばらつき
を制御することができるとともに、膜厚のばらつきが少
ないことから該酸化膜の厚さの設計値を薄くできるとい
う効果がある。
【００６６】次に、本発明の第九の実施例を図７、図
８、図１７を使用して説明する。本実施例は、本発明の
薄膜堆積構造及び堆積方法を実現する薄膜堆積装置の構
成を示したものである。図１７は膜堆積を行うＣＶＤ
（Chemical Vapor Deposition）装置を示した図であ
る。ＣＶＤ装置は薄膜堆積室２０、ガス導入制御装置２
１、ガス流入制御弁２２、シリコン膜堆積用ガスボンベ
２３、不純物元素導入用ガスボンベ２４、膜堆積室内制
御装置２５、ガス排気装置２６等から構成される。な
お、ＣＶＤ装置の構造は図においては縦型炉形式にした
が（ヒータは図示せず）、横型炉形式でも枚葉処理方式
でも構わない。
【００６７】薄膜堆積室２０内にはボード３２に載せら
れたウェハ３１があり、膜堆積室内制御装置２５は、膜
堆積室内の温度環境や膜を堆積する基板の搬送制御等を
行なうものである。シリコン膜堆積用ガスボンベ２３は
シリコン薄膜を堆積するために使用するガス（例えばSi
H4ガスあるいはSi2H6ガス）を蓄えておくものである。
不純物元素導入用ガスボンベ２４はシリコン薄膜中に導
入するＢ、Ｐ、Ａｓ等の不純物を導入するためのガスを
蓄えておくものである。
【００６８】ガス導入制御装置２１は薄膜堆積方法の流
れ図である図７あるいは図８に示した方法によってＰド
ープシリコン薄膜を堆積する場合に各ガスを膜堆積室２
０内に導入するタイミングを、ガス流入制御弁２２を開
閉するタイミングを制御することで調整するものであ
る。なお、本実施例においては、シリコン堆積用ガス及
び不純物導入用ガスの導入経路は各１本ずつ示されてい
るが、それぞれ複数本設けて薄膜堆積室２０内に導入し
ても構わないがいずれの導入経路とのガスの導入のタイ
ミングは、ガス導入制御装置２１によって制御される構
成となっていなければならない。また、本装置を使用し
て堆積する不純物ドープシリコン薄膜はアモルファス層
であっても多結晶層であっても構わない。
【００６９】本製造装置を使用すると、下地界面近傍に
積極的に不純物を入れないノンドープ層あるいは不純物
が高濃度に偏析した層を作製することができるので、多
結晶シリコン薄膜の膜表面に向けた結晶配向性を制御す
ることが可能となり、膜質が均質でかつ内部応力が所定
の値となる安定した膜を製造できるという効果がある。
【００７０】尚、以上の実施例の説明においては結晶方
位が（３１１）あるいは（２１１）あるいは（１１１）
面を例示したが、本発明はこれらの面に限定されるもの
ではなく（１００）或いは（１１０）等の面についても
含むものである。
【００７１】
【発明の効果】本発明を使用した多結晶シリコン薄膜及
び該シリコン薄膜を使用した半導体装置において、該多
結晶シリコン薄膜の膜表面に向いた結晶の結晶面の配向
性を特定の結晶面方向に制御することができ、内部応力
の値を制御した均質な多結晶シリコン薄膜を安定して得
られるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の断面構造図で
ある。
【図２】本発明の一実施例の半導体装置の断面構造図で
ある。
【図３】Ｐドープアモルファスシリコン薄膜断面におけ
る成長する結晶の構造の電子顕微鏡写真である。
【図４】Ｐドープアモルファスシリコン薄膜平面におけ
る成長する結晶の構造の電子顕微鏡写真である。
【図５】ノンドープ層を設けたときのＰドープアモルフ
ァスシリコン薄膜断面における成長する結晶の構造の電
子顕微鏡写真である。
【図６】ノンドープ層を設けたときのＰドープアモルフ
ァスシリコン薄膜平面における成長する結晶の構造の電
子顕微鏡写真である。
【図７】本発明の一実施例の薄膜堆積方法の流れ図であ
る。
【図８】本発明の一実施例の薄膜堆積方法の流れ図であ
る。
【図９】本発明の一実施例の半導体装置の断面構造図で
ある。
【図１０】本発明の一実施例の半導体装置の断面構造図
である。
【図１１】本発明の一実施例の半導体装置の断面構造図
である。
【図１２】本発明の一実施例の半導体装置の断面構造図
である。
【図１３】本発明の一実施例の半導体装置の断面構造図
である。
【図１４】本発明の一実施例の半導体装置の断面構造図
である。
【図１５】本発明の一実施例の半導体装置の断面構造図
である。
【図１６】本発明の一実施例の半導体装置の断面構造図
である。
【図１７】本発明の一実施例の薄膜堆積装置の構成図で
ある。
【符号の説明】
１…シリコン基板、２…シリコン酸化膜、３…ノンドー
プアモルファスシリコン層、４…Ｐドープアモルファス
シリコン膜、５…Ｐドープ多結晶シリコン膜、６…絶縁
膜、７…Ｐ高濃度層、８…下地膜、９…エミッタ電極、
１０…ベース電極、１１…コレクタ電極、１２…基板、
２０…薄膜堆積室、２１…ガス導入制御装置、２２…ガ
ス流入制御弁、２３…シリコン膜堆積用ガスボンベ、２
４…不純物元素導入用ガスボンベ、２５…膜堆積室内制
御装置、２６…ガス排気装置、２７…浮遊電極、２８…
多結晶シリコン熱酸化膜、３０…下地界面、３１…ウェ
ハ、３２…ボード。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792 (72)発明者 小池 淳義 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 池田 修二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された下地膜の上にシ
    リコン薄膜を形成し、該シリコン薄膜がIII族及びV族元
    素の群から選ばれる不純物を添加したものである半導体
    装置において、前記シリコン薄膜の結晶粒が前記下地膜
    の界面より前記シリコン薄膜表面に向けて主として柱状
    の組織からなり、各結晶粒の膜表面における結晶方位が
    主として特定の方位を向いていることを特徴とする半導
    体装置。
  2. 【請求項２】シリコン単結晶基板上に少なくともゲート
    酸化膜及びゲート電極の形成された半導体装置におい
    て、前記ゲート電極が、III族及びV族元素の群から選ば
    れる不純物が添加されたシリコン薄膜からなり、前記シ
    リコン単結晶基板上に形成された下地膜の上に積層され
    た前記シリコン薄膜の結晶粒が下地膜の界面より膜表面
    に向けて主として柱状組織からなり、各結晶粒の膜表面
    における結晶方位が主として特定の方位を向いているＭ
    ＯＳ型トランジスタであることを特徴とする半導体装
    置。
  3. 【請求項３】請求項１または請求項２記載の半導体装置
    において、各結晶粒の膜表面における結晶方位が実質的
    にシリコンの（３１１）及び（２１１）及び（１１１）
    の中から選ばれる１つの結晶面方位を向いていることを
    特徴とする半導体装置。
  4. 【請求項４】SiH4ガス及びSi2H6ガスの中から選ばれる
    ガスと、不純物としてIII族及びV族元素の中から選ばれ
    る元素を導入するためのガスを混合使用して堆積するシ
    リコン薄膜形成方法において、少なくても膜堆積直後か
    ら１nm以上の厚さの範囲で不純物が導入されないように
    前記不純物導入ガスを膜堆積開始直後から一定時間膜堆
    積室内に導入しないことを特徴とするシリコン薄膜の形
    成方法。
  5. 【請求項５】請求項４記載において、少なくても膜堆積
    直後から１nm以上１０nm以下の厚さの範囲で不純物が導
    入されないように前記不純物導入ガスを膜堆積開始直後
    から一定時間膜堆積室内に導入しないことを特徴とする
    シリコン薄膜の形成方法。
  6. 【請求項６】SiH4ガス及びSi2H6ガスの中から選ばれる
    ガスと、不純物としてIII族及びV族元素の中から選ばれ
    る元素を導入するためのガスを混合使用して堆積するシ
    リコン薄膜形成方法において、前記不純物導入ガスを一
    定の時間SiH4ガス及びSi2H6ガスの中から選ばれるガス
    よりも早く膜堆積室内に導入することにより、前記シリ
    コン薄膜の下地膜の界面から膜表面に向けての近傍が前
    記シリコン薄膜全体の平均濃度以上の濃度の前記不純物
    を偏析させることを特徴とするシリコン薄膜の形成方
    法。
  7. 【請求項７】半導体基板上の下地膜の上にシリコン薄膜
    を形成する半導体装置の製造方法において、前記シリコ
    ン薄膜を請求項４乃至請求項６のいずれかの形成方法に
    より成膜することを特徴とする半導体装置の製造方法。
  8. 【請求項８】SiH4ガス及びSi2H6ガスの中から選ばれる
    ガスと、不純物としてIII族及びV族元素の群から選ばれ
    る元素を導入するためのガスを混合使用してシリコン薄
    膜を堆積するＣＶＤ装置において、前記III族及びV族元
    素の群から選ばれる元素を導入するためのガスが、SiH4
    ガス及びSi2H6ガスの中から選ばれるガスを薄膜堆積室
    に導入した後一定時間遅れて導入されるか、または前記
    ガスを薄膜堆積室に導入する一定時間前に導入するよう
    に制御する制御装置を有することを特徴とするＣＶＤ装
    置。
JP24831094A 1994-09-19 1994-09-19 半導体装置 Expired - Lifetime JP3599290B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP24831094A JP3599290B2 (ja) 1994-09-19 1994-09-19 半導体装置
TW090130222A TW541684B (en) 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode
TW084109517A TW475252B (en) 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode
US08/527,942 US5670793A (en) 1994-09-19 1995-09-14 Semiconductor device having a polycrystalline silicon film with crystal grains having a uniform orientation
EP95114554A EP0707344B1 (en) 1994-09-19 1995-09-15 Semiconductor device using a polysilicium thin film and production thereof
KR1019950030252A KR100270192B1 (ko) 1994-09-19 1995-09-15 반도체 장치 및 그 제조방법
DE69527827T DE69527827T2 (de) 1994-09-19 1995-09-15 Verfahren zur Herstellung einer Dünnschichtelektrode eines Halbleiterbauteils
EP02001183A EP1209726A3 (en) 1994-09-19 1995-09-15 Semiconductor device using a polysilicon thin film and method for fabrication thereof
CN95117312A CN1054235C (zh) 1994-09-19 1995-09-19 半导体器件及其制作方法
US08/880,445 US6080611A (en) 1994-09-19 1997-06-24 Semiconductor device and production thereof
KR1019990019595A KR100397086B1 (ko) 1994-09-19 1999-05-29 반도체 장치
US09/413,890 US6187100B1 (en) 1994-09-19 1999-10-07 Semiconductor device and production thereof
US09/597,985 US6204155B1 (en) 1994-09-19 2000-06-19 Semiconductor device and production thereof
KR1020010000579A KR100396400B1 (ko) 1994-09-19 2001-01-05 반도체 장치 및 그 제조방법
US09/809,046 US6559037B2 (en) 1994-09-19 2001-03-16 Process for producing semiconductor device having crystallized film formed from deposited amorphous film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24831094A JP3599290B2 (ja) 1994-09-19 1994-09-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001327096A Division JP2002203809A (ja) 2001-10-25 2001-10-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0888173A true JPH0888173A (ja) 1996-04-02
JP3599290B2 JP3599290B2 (ja) 2004-12-08

Family

ID=17176178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24831094A Expired - Lifetime JP3599290B2 (ja) 1994-09-19 1994-09-19 半導体装置

Country Status (7)

Country Link
US (5) US5670793A (ja)
EP (2) EP1209726A3 (ja)
JP (1) JP3599290B2 (ja)
KR (3) KR100270192B1 (ja)
CN (1) CN1054235C (ja)
DE (1) DE69527827T2 (ja)
TW (2) TW541684B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
JP2004133329A (ja) * 2002-10-15 2004-04-30 Hitachi Ltd 非線形光学薄膜及びそれを用いた非線形光学素子並びにそれを用いた光スイッチ
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8278739B2 (en) * 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
CN102154629B (zh) * 2011-05-30 2013-03-13 上海森松化工成套装备有限公司 多晶硅cvd炉混合气进出量调节装置及其调节方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
KR102426015B1 (ko) * 2015-09-24 2022-07-27 삼성디스플레이 주식회사 다결정 규소막 검사 장치 및 검사 방법
CN106876249B (zh) * 2017-02-23 2019-04-26 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法
EP3599290A3 (en) * 2018-07-24 2020-06-03 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof
WO2020055820A1 (en) 2018-09-10 2020-03-19 Boston Scientific Scimed, Inc. Introducer with expandable capabilities
KR20200073715A (ko) 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244500A (en) * 1983-10-05 1993-09-14 Toshiba Kikai Kabushiki Kaisha Process control system of semiconductor vapor phase growth apparatus
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS61237420A (ja) * 1985-04-13 1986-10-22 Oki Electric Ind Co Ltd Ｐ型アモルフアスシリコン薄膜の製造方法
US5769950A (en) * 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
JPS6254423A (ja) 1985-08-23 1987-03-10 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS6276677A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS63236310A (ja) * 1987-03-25 1988-10-03 Nippon Soken Inc 半導体素子及びその製造方法
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
EP0332101B1 (en) * 1988-03-11 1997-06-04 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
SG108807A1 (en) * 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
DE69033153T2 (de) * 1989-03-31 1999-11-11 Canon Kk Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
JP2797200B2 (ja) * 1989-08-10 1998-09-17 日本電信電話株式会社 多結晶シリコン電極およびその製造方法
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH04137724A (ja) 1990-09-28 1992-05-12 Tonen Corp 多結晶シリコン薄膜
JPH04151823A (ja) * 1990-10-15 1992-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2875379B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JPH04196311A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
KR920020763A (ko) * 1991-04-19 1992-11-21 김광호 반도체장치 및 그 제조방법
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JPH05343316A (ja) * 1991-09-30 1993-12-24 Nec Corp 半導体装置の製造方法
JPH0621460A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH0620990A (ja) * 1992-07-03 1994-01-28 Nec Corp 半導体装置の製造方法
KR940003085A (ko) * 1992-07-15 1994-02-19 김광호 고압 및 저압용 mos 트랜지스터 반도체 장치 제조방법 및 그 장치
JP3185396B2 (ja) * 1992-09-11 2001-07-09 富士電機株式会社 半導体装置の製造方法
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
KR960002086B1 (ko) * 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2771472B2 (ja) * 1994-05-16 1998-07-02 松下電器産業株式会社 半導体装置の製造方法
US5438019A (en) * 1994-07-11 1995-08-01 Micron Semiconductor, Inc. Large area thin film growing method
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device

Also Published As

Publication number Publication date
KR100396400B1 (ko) 2003-09-03
EP1209726A2 (en) 2002-05-29
KR100270192B1 (ko) 2000-12-01
US6187100B1 (en) 2001-02-13
TW541684B (en) 2003-07-11
EP0707344A2 (en) 1996-04-17
KR960012313A (ko) 1996-04-20
US20020013038A1 (en) 2002-01-31
US6559037B2 (en) 2003-05-06
US6080611A (en) 2000-06-27
EP0707344A3 (en) 1996-08-28
JP3599290B2 (ja) 2004-12-08
EP0707344B1 (en) 2002-08-21
US5670793A (en) 1997-09-23
CN1128898A (zh) 1996-08-14
TW475252B (en) 2002-02-01
DE69527827D1 (de) 2002-09-26
EP1209726A3 (en) 2002-10-09
CN1054235C (zh) 2000-07-05
DE69527827T2 (de) 2003-04-03
KR100397086B1 (ko) 2003-09-06
US6204155B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JPH0888173A (ja) 半導体装置及びその製造方法
EP0383230B1 (en) Manufacturing Method of a Semiconductor Device
US7262483B2 (en) Semiconductor device and method for manufacturing the same
US6048781A (en) Semiconductor processing method for providing large grain polysilicon films
KR19990072884A (ko) 다결정실리콘구조물의제조방법
JPH05343316A (ja) 半導体装置の製造方法
US20010026482A1 (en) Semiconductor memory device and electrode therefor
JP2947828B2 (ja) 半導体装置の製造方法
JP2002203809A (ja) 半導体装置及びその製造方法
JP2681283B2 (ja) イオン注入ポリシリコン面に酸化物を成長させる方法
JPH0563439B2 (ja)
JP2707985B2 (ja) 半導体装置の製造方法
JPH0786601A (ja) 多結晶シリコンｍｏｓトランジスタ及びその製造方法
JP3064363B2 (ja) Ｓｉ薄膜の形成方法
JPH03132078A (ja) 半導体装置及びその製造方法
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
JPH05299348A (ja) 多結晶シリコン薄膜の形成方法
JPH05144730A (ja) 半導体装置の製造方法
JPH033326A (ja) 半導体装置における多結晶シリコン膜の形成方法
JPH04137619A (ja) 半導体装置の製造方法
JPH08153808A (ja) 不揮発性半導体記憶装置及びその形成方法
KR20000044940A (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
JPH01220846A (ja) 配線形成方法
JPH03266471A (ja) 半導体装置及びその製造方法
KR20010003340A (ko) 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8