TW541684B - Semiconductor device having crystallinity-controlled gate electrode - Google Patents

Semiconductor device having crystallinity-controlled gate electrode Download PDF

Info

Publication number
TW541684B
TW541684B TW090130222A TW90130222A TW541684B TW 541684 B TW541684 B TW 541684B TW 090130222 A TW090130222 A TW 090130222A TW 90130222 A TW90130222 A TW 90130222A TW 541684 B TW541684 B TW 541684B
Authority
TW
Taiwan
Prior art keywords
film
silicon
layer
gas
crystal
Prior art date
Application number
TW090130222A
Other languages
English (en)
Inventor
Hideo Miura
Shunji Moribe
Hisayuki Kato
Atsuyoshi Koike
Shuji Ikeda
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW541684B publication Critical patent/TW541684B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

541684 A7 ____B7 _ 五、發明説明（） 1 發明背景 (請先閲讀背面之注意事項再填寫本頁) 本發明有關一種防止矽薄膜內部應力變化及因內部應 力變化而致結晶缺陷之半導體裝置，其製法，及製造矽薄 膜之方法與適於形成該矽薄膜之化學蒸汽沈積裝置。 製造半導體裝置時，使用矽薄膜作爲電極及/或線路 材料。因爲矽薄膜係半導體材料，故用作線路材料時需降 低電阻。通常，藉擴散摻雜第EI或V族元素（例如B，P ’ A s等）。摻雜該雜質時，採用始自膜表面之熱擴散或 離子植入法。 近來，因爲半導體結構複雜，故欲沈積薄膜之表面水 平差異係調至儘可能地小以改善薄膜沈積之均度。因此， 具有降低各種薄膜包括矽薄膜厚度之傾向。當膜厚減低時 ，當採用始自膜表面之熱擴散或離子植入法時，產生諸如 底層膜被摻雜物污染，摻雜物於底層膜界面附近集中及不 均勻地沈積等問題。爲解決此類問題，提出一種原地摻雜 技術，其中於沈積矽薄膜之同時摻雜雜質，且該法用於製 造產品。 經濟部智慧財產局3工消骨合作社印製 至於沈積矽薄膜之方法，已知一種包括沈積非晶態之 矽，隨後藉熱處理多晶化之方法，及一種開始即以多晶態 沈積之方法。大體言之，因爲於非晶態沈積且隨後藉熱處 理多晶化時有放大晶粒大小之傾向，故較佳藉此法形成多 晶矽膜以達到該薄膜之低電阻。因此，廣泛使用包括同時 摻雜雜質地沈積非晶矽膜，隨後藉熱處理多晶化之形成多 晶矽膜之方法。該技術係揭示於例如日本專利未審理公告 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 541684 A7 _ B7 __ 五、發明説明（2 ) (JP - A) 62-54423 及 4- 137724。 (請先閱讀背面之注意事項再填寫本頁) 然而，該種技術具有下列問題。當非晶（包括細晶態 )矽薄膜藉熱處理結晶時，眾所週知地晶核係由矽薄膜及 底層膜間之界面開始生長。因此，結晶生長狀態經常視接 近底膜界面之非晶矽膜中的雜質濃度或其分佈而改變（例 如晶核產生之密度及產生之溫度’晶粒大小’或生長晶面 指數）。 此外，結晶反應期間，因爲薄膜體積改變，故膜中之 內應力狀態亦大幅變化。此外，結晶時應力產生之方向（ 即拉伸強度或壓縮應力）因生長之晶態而大幅變化。結果 ，因爲矽薄膜中產生之內應力變大而產生各種問題，或於 沈積薄膜之晶圓中，薄膜及生長晶面中之內應力有變異， 接近薄膜終端及結晶態所產生之應力濃度亦產生變化，而 於矽單晶基板中產生諸如易位等結晶缺陷，而使包括矽單 晶之晶圓中之半導體裝置電性質產生變化。 發明簡述 本發明目的是提供一種克服上述缺陷之具有改良之可 信度之半導體裝置，及於高產率下製造該半導體裝置之方 法。 本發明另一個目的是提供一種於非必要基板上製造多 晶矽薄膜之方法，及用於形成該矽薄膜之化學蒸汽沈積裝 置。 本發明提供一種半導體裝置，其包含半導體基板，於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 541684 A7 _B7 _ 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 彼上方形成之底層膜及於底層膜上所形成之摻雜有選自第 m及v族元素之雜質之矽薄膜，該矽薄膜之晶粒主要具有 由底膜界面向矽薄膜表面生長之柱狀結構，各晶粒之膜表 面上的結晶取向幾乎位於均一方向。 本發明亦提供一種製造半導體裝置之方法，其包括於 半導體基板上形成底層膜，且藉由s i h4氣體或 s i 2H6氣體沈積厚度係1 nm或更厚之不具雜質之矽膜 而於底層膜上形成矽薄膜，隨後沈積摻雜有選自第m及V 族元素中之雜質的矽膜。當沈積非晶矽薄膜時，進行處理 以提供多晶矽薄膜。 本發明亦提供一種製造半導體裝置之方法，其包括於 半導體基板上形成底層膜，由選自第m及v族元素中之雜 質氣體形成雜質層，該雜質層具有濃度較於底膜界面上形 成之矽薄膜中平均雜質濃度高之雜質，並由摻雜雜質之 s i h4氣體或s i 2h6氣體沈積矽膜。當沈積非晶矽薄 膜時，進行熱處理以提供多晶矽薄膜。 經濟部智慧財產¾¾工消費合作Ti印¾ 本發明另外提供一種製造矽薄膜之方法，其包括於反 應槽中導入選自s i h4氣體及s i 2h6氣體中之原料氣 體，以沈積厚度係1 nm或更厚之不具雜質之矽膜，隨後 同時導入選自第m及v族元素中之雜質氣體與原料氣體， 以沈積摻雜有雜質之矽膜。沈積非晶矽薄膜時，進行熱處 理以提供多晶矽薄膜。 本發明亦提供一種製造矽薄膜之方法，其包括於反應 槽中導入選自第瓜及V族元素中之雜質氣體以形成濃度較 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 541684 A7 __ B7 五、發明説明（4 ) (請先閱讀背面之注意事項再填寫本頁) 於底層膜界面上形成之矽薄膜中之平均雜質濃度高之雜質 層，並同時導入選自S i H4氣體及s i H6氣體中之原 料氣體及雜質氣體，以沈積摻雜雜質之矽薄膜。當沈積非 晶矽薄膜時，進行熱處理以提供多晶矽薄膜。 本發明另外提供一種用於形成矽薄膜之化學蒸汽沈積 裝置，包含 反應槽， 氣體導入單元，以將原料氣體及雜質氣體導人反應槽 中， 於反應槽中控制膜沈積之單元，及 用以由反應槽排出廢氣之排氣單元， 該控制膜沈積之單元係製成 (i )可於僅導入選自S iH4氣體及S i2H6氣體 中之原料氣體經預定時間後，同時導入選自第ΠΙ及V族元 素中之雜質氣體及原料氣體，或者 經濟部智慧时產%2:x.4f合泎Ti印製 (ϋ )僅導入選自第ΠΙ及IV族元素中之雜質氣體經預 定時間後，同時導入選自S i H4氣體及S i2H6氣體中 之原料氣體及雜質氣體。 較佳實例描述 爲解決先前技藝之問題，本發明者發現接近非晶（包 括細晶態）矽薄膜及底層膜（例如二氧化矽膜）間界面之 雜質濃度及其分佈（或濃度差）係經控制，使產生晶核之 狀態幾乎均勻且使熱處理後之多晶膜之結晶態（晶粒大小 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ ' 541684 Α7 Β7 五、發明説明（5 ) 及結晶取向）穩定（或均勻）。 此外，爲控制接近底層膜界面處之雜質濃度及其分佈 ，本發明者發現可於底層膜界面附近（即於底層膜上）形 成不含雜質之層，或於底層膜界面附近（即於底層膜上） 形成含相當高濃度之雜質之層。採用此種方法，使結晶後 之多晶層結晶面方向幾乎變均一，故因結晶態穩定而可達 上述目的。 本發明之半導體裝置包含半導體基板，於其上4方形成 之底層膜及於底層膜上形成之摻雜選自第ΠΙ及V族元素中 之雜質的多晶矽薄膜，該矽薄膜之晶粒主要具有由底層膜 界面往矽薄膜表面生長之柱狀結構，且各晶粒之膜表面上 的結晶取向幾乎係均一方向。 至於半導體基板，可使用習用者，諸如矽單晶基板， 所謂之S 0 I (位於絕緣體上之矽）基板，藉晶膜生長所 得之晶圓等。至於底層膜，可使用Si02 ，SiN， N20 (氮氧化物），Ta2〇5，PZT之強誘電性金屬 (Pb ，Z I*及T i之氧化物之複合物）之膜，或其層積 結構。雜質可使用選自第ΙΠ及V族元素中之元素，諸如P (磷），B (硼），As (砷）等，單獨使用或其混合物 。此外，A幾乎均一方向〃意指多晶之結晶圖解方向有 6 0%或更多相同，較佳8 0%或更多，更佳9 0%或更 多。 若提供金屬氧化物矽（Μ 0 S )場效電晶體，則使用 閘式氧化物膜作爲底層膜，而由多晶矽薄膜製造閘電極。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) ¾衣· 訂 經濟部智慧財產苟gv一消費合作社印賢 -8 - 經濟部智慈財4局肖工消費合作社印製 541684 A7 B7 五、發明説明（6 ) 即，半導體裝置包含矽單晶基板，閘式氧化物膜及於閘式 氧化物膜上形成之閘電極，該閘電極係由摻雜選自第II及 V族元素中之雜質之矽薄膜製得，該矽薄膜係沈積於閘式 氧化物膜上，該矽薄膜之晶粒主要具有由閘式氧化物膜之 界面往矽薄膜表面生長之柱狀結構，而各晶粒之膜面之結 晶取向幾乎係於均一方向。 該種半導體裝置可藉使用習用法於半導體基板上形成 底層膜，並於底層膜上藉由諸如S i H4氣體或S.i 2h6 氣體等原料氣體沈積厚度1 n m或更大之不具雜質之矽膜 而形成矽薄膜，隨後沈積摻雜選自第Π[及V族元素中之雜 質之矽膜，當沈積之矽膜係非晶矽膜時於5 5 0 °C至 1 0 0 0°C下熱處理以產生多晶矽薄膜而製得。 或者，該半導體裝置可藉使用習用方法於半導體基板 上形成底層膜，並藉由選自第m及v族元素中之雜質氣體 形成雜質層而於底層膜上形成矽薄膜，該雜質層具有濃度 高於欲於底層膜界面上形成之矽薄膜中之平均雜質濃度的 雜質並由諸如S i H4氣體或s i 2H6氣體等摻雜雜質之 原料氣體沈積矽膜，當沈積之矽膜係非晶矽膜時則於 5 5 0°C至1 0 0 0°C下熱處理以產生多晶矽薄膜而製得 〇 矽薄膜之沈積當係多晶矽薄膜時則於5 0 0 °C至 7 0 0°C下進行，若爲非晶矽薄膜則於5 0 0°C至6 0 0 °C下進行。 薄膜中平均雜質濃度係每cm3約1 〇18 - 1 〇21個 本紙張尺度適用中國國家標隼（ CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-9 一 經濟部智丛財/i^M工消費合作社印¾ 541684 A7 B7 五、發明説明（7 ) ’而薄膜中矽濃度係每cm3約5 X 1 022個。 如前述者，（i>先沈積不含雜質之矽薄膜至使結晶 生長狀態均一之厚度，隨後沈積摻雜雜質之矽薄膜，或（ ϋ)沈積雜質濃度較欲於底層膜界面上形成之矽薄膜中平 均雜質濃度高之雜質層，隨後沈積摻雜雜質之矽薄膜，可 於克服先前技藝之高產率下製造具有改良之可信度之半導 體裝置。 於膜剖面上觀察結晶期間結晶結構，係參照藉t熱處理 之非晶矽薄膜之多晶化來說明。於例如矽之熱氧化物膜（ 充作底層膜）上形成約1 0 0 nm厚之非晶矽薄膜。發現 有部分非晶態結晶。 公認多晶矽膜中，於底層膜界面附近開始生成個別晶 粒，並向薄膜表面柱狀生長。換言之，個別晶粒之晶核於 薄膜與底層膜間之界面附近產生。但應注意當由薄膜表面 方向觀察時有兩種晶粒平面形狀。即，以a星狀"生長及 晶粒及以 > 橢圓型"生長之晶粒摻和。 橢圓型生長之晶粒係矽單晶且矽晶體之（3 1 1 )平 面生長至薄膜之頂面。此係藉電子繞射法確認。另一方面 ，以星狀生長之晶粒係多晶矽，且該星狀物之每一個手部 皆顯示具有（1 1 1)結晶平面之sing結晶狀態。亦藉電 子繞射法確認。 此外，分析顯示星狀晶粒中，各手部皆由星狀體之中 心部分生長，而靠近中心部分之諸如P等雜質濃度較薄膜 之平均P濃度高3 0%至5 0%。此種結果顯示此類晶粒 本紙張尺度適用中國國家標率（CNS ) A4規格（210X29*7公釐） (請先閱讀背面之注意事項再填寫本頁)
10 - 經濟部智慧財產苟肖工消費合作社印製 541684 A7 B7 五、發明説明（8 ) 之晶核似乎係由非均勻分佈之高p濃度所形成。另一明証 係星狀結晶之晶粒密度幾乎由晶體成長開始即不改變。 晶粒生長期間，晶狀結晶先生長，隨後生長橢圓晶粒 。然而，橢圓晶粒密度似乎單純地隨時間而增加。由此觀 之，結晶生長之形式於晶狀晶粒及橢圓晶粒間大幅相異。 因矽晶物性中存有結晶各向異性’當摻和有具有不同結晶 平面取向之晶粒時’薄膜中之物性局部相異。 半導體裝置中若存有該薄膜則較不佳。期望結.晶取向 幾乎位於均一方向。此外，薄膜內部應力狀態視結晶平面 之取向而變化。當（1 1 1 )結晶平面生長且隨晶面指數 之增加（由（111)平面至（211)平面及（311 )平面之方向）而減少時，內部應力值係1 200MPa ，於（211)平面係 lOOOMPa ，且於（311) 平面係800MPa 。此因矽晶中，因（1 1 1)晶面於 最高致密性平面上具有最高原子密度，故薄膜之收縮性相 對於其他晶面生長之情況變大。 當該薄膜係單體自由收縮時，不產生應力。但實際上 ，因爲矽薄膜粘附（或膠粘）於底層膜上，故限制該薄膜 自由收縮，而於薄膜中產生應力。產生之應力值似乎當薄 膜收縮愈大時愈高。因此，（111)晶面生長時，薄膜 內應力似乎變成最高。 上述薄膜中之內應力值係單晶面生長之情況。當摻和 有於不同晶面方向生長之晶粒時，視各晶粒之晶面取向之 佔有比例而取中間值。此情況下，極難控制薄膜之內應力 本紙張尺度適用中國國家標孪（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
11 經濟部智慈財產局肖工消費合作社印災 541684 A7 B7 五、發明説明（9 ) 。此外，即使生長具有高內應力之（1 1 1 )晶面，仍可 藉改變半導體裝置結構或所用材料之組合而防止因半導體 裝置整體之內應力所致之損壞。因此，若已知產生之應力 值，則可避免無法使用之情況。重點是藉避免摻和具有不 同生長晶面之晶粒狀態而建立薄膜之均勻性（包括應力值 之變化）。 當藉平面控制底層膜界面附近之雜質（例如磷P)濃 度而沈積薄膜時，結晶如下生長。若形成摻雜矽薄膜 ，則可藉平面控制底層界面附近之P濃度而控制矽薄膜之 結晶生長。 應用此種薄膜沈積法時，可生長特定之結晶平面。因 此，可藉該沈積法形成非晶矽薄膜，隨後藉熱處理結晶化 而得到具夠低之電阻之具有幾乎均勻晶態之多晶矽膜（即 不具分散性或內應力變化之多晶矽薄膜）。 如前述者，重點是控制薄膜之結晶生長以得到具有高 度均一且幾乎均勻之生長晶面。此外，即使於沈積薄膜之 初開始生長多晶層，就控制結晶生長之觀點而言，重要的 仍是由薄膜沈積開始即控制P濃度。因此，該薄膜沈積法 就多晶薄膜晶面之控制而言極爲重要。 根據本發明，使用摻雜有第ΙΠ或V族元素雜質之矽薄 膜的半導體裝置之特徵係該半導體裝置係藉控制底層膜與 矽薄膜間界面附近之雜質濃度，使之大幅低於（較佳係零 或接近零）薄膜中之平均雜質濃度，或充分地高而製得； 結果，該多晶矽薄膜結晶後之結晶面方向幾乎係於均一方 本紙浪尺度適用中國國家標隼（CNS ) A4規格（2〖οχ 297公釐) (請先閲讀背面之注意事項再填寫本頁)
-12 - 541684 Α7 Β7 五、發明説明（10 ) 向。 上述形成矽薄膜之步驟亦可應用於非必要基板上製造 矽薄膜之方法。 適於製造本發明矽薄膜之化學蒸汽沈積裝置包含 反應槽，其中裝置有放置諸如晶圓等基板之承載板， 氣體導入單元’以將原料氣體（例如s i H4或 S i H6氣體）及雜質氣體（選自第ΠΙ及V族金屬）導入 反應槽中， 於反應槽中控制膜沈積之單元，及 排氣單元’用以排出反應槽內氣體， 該控制膜沈積之單元可 (i)於單獨導入原料氣體經預定時間後同時導入雜 質氣體及原料氣體，或 (ϋ)於同時導入原料氣體與雜質氣體之前單獨導入 雜質氣體經預定時間。 茲以下列實例說明本發明。 實施例1 本例顯示不於底層膜界面附近導入雜質以作爲控制底 層膜界面附近之雜質濃度及其分佈之方法的情況。 此例係參照圖1至7說明。此例適於製造MOS (金 屬氧化物半導體）電晶體之閘電極。圖1係恰於沈積薄膜 後（繪圖後）之剖面圖。圖2係形成多晶膜且形成絕緣膜 後之剖面圖。圖1及2中，數字1表示矽基板，數字2表 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂
經濟部智慧財凌苟：貝工消費合作社印製 13 - 541684 A7 _______ B7 五、發明説明（n ) (請先閱讀背面之注意事項再填寫本頁) 示氧化矽膜，數字3表示非摻雜非晶矽層，數字4表4摻 雜P之非晶矽層，數字5表示摻雜p之多晶矽層，且數字 3 0表示底層膜之界面。圖3至6係顯示當底層膜界面附 近約5 0 0 nm厚之非晶矽薄膜摻雜平均濃度約4 X 1 〇2Q/cm3之諸如P (磷）等雜質，且隨後藉熱處理 多晶化時之結晶生長的透射型電子顯微相片。圖3及5係 薄膜之剖面圖，且圖4及6係薄膜之表面圖。此外，圖5 及6顯示形成非摻雜層之情況。圖7係顯示製造閘電極膜 之方法的實例。 參照圖7說明於形成氧化矽膜2之矽基板1上沈積摻 雜P之矽薄膜。步驟（i )中，開始沈積摻雜P之矽薄膜 。首先，單獨導入原料氣體（例如S i H4氣體或 S i 2 Η 6氣體）經預定時間以沈積非晶矽膜（ii )。藉以 形成圖1所示不摻雜P之非摻雜層3 (ώ)。經預定時間 經濟部智慈財產苟肖工消骨合作社印製 後，導入P摻雜氣體（例如PH3氣體）（iv)。隨後， 持續沈積摻雜P之非晶矽膜4直至預定厚度（v )。此情 況下，該薄膜之總厚度及平均P濃度等於未平面控制底層 膜界面附近之P濃度的情況。如此形成圖1所示之非晶矽 薄膜（vi)。熱處理後，藉結晶化形成摻雜P之多晶矽膜 5 。 經多晶化之膜係藉先由底層膜界面附近生長個別晶粒 ，再向薄膜表面生長柱狀結構而得。此者藉剖面方向觀察 之圖3及5確認。換言之，各晶粒之晶核係於底層膜界面 附近產生。但應注意當由薄膜表面方向觀察時，晶粒平面 本紙張尺度適用中國國家標隼（CNS ) A4規格（210Χ 297公釐） -14 - 經濟部智惡財產苟肖工消費合作社印災 541684 A7 B7 五、發明説明（12 ) 形狀當未形成非摻雜層時則分成圖4所示之兩種。即，摻 合有以星狀生長之晶粒及以橢圓形成長之晶粒。相對地， 當如圖6所示般地形成非摻雜層時，不容許具有晶型之晶 粒，而僅容許具橢圓型之晶粒。該橢圓型晶體具有向薄膜 表面生長之（3 1 1 )晶面。此點藉電子繞射計所測之結 果確認。 根據測量測結果，証明可形成僅生長（3 1 1 )晶面 之薄膜，其係藉於底層膜界面附近形成非正面摻雜P之非 摻雜層而形成。 另一方面，爲降低整體薄膜之電阻，無法無限制地增 加未導入雜質之料層的厚度。因此，未摻雜雜質之層厚儘 可能地小，以使結晶生長狀態均勻，且摻雜於薄膜頂層中 之雜質量係足以整體控制電阻以達預定值之量。 由實驗數據顯示，當非摻雜層厚度小於1 nm時，上 述效果減低。此因形成非摻雜層後開始摻雜P，P似乎於 摻雜P之膜的沈積期間擴散至非摻雜層內（當非摻雜層厚 度小於1 n m時）。因此，特定晶面之生長不佔優勢，而 難以如已知製法般控制內應力。當厚度係1 nm或更大時 ，即使P於摻雜P之薄膜沈積期間擴散，效果仍未達到底 層膜界面附近之非摻雜層，而不影響結晶生長。此外，由 實驗確認厚度1 0 nm或更小即足以顯示上述效果。當厚 度大於1 0 nm時，特定晶面之生長比例不變，但矽薄膜 電阻不期望地增加。因此，爲降低矽薄膜之電阻，不含雜 質之層厚較佳係1至1 0 nm。因此，用於沈積非晶膜之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
15 - 541684 經濟部智慈財產苟肖工消費合作社印奴 Α7 Β7 五、發明説明（13 ) 預定時間意指沈積膜厚介於上述範圍內之膜所需之時間。 另一方面，即使係於膜沈積開始即生長多晶膜之情況 ，仍可藉控制膜沈積開始時之p濃度而控制結晶生長。例 如，當使用S i H4氣體於氧化矽膜上形成多晶膜時，藉 延遲導入P之時間以使（3 1 1 )晶面優勢地生長，而正 面地導入P則使（2 1 1 )晶面優勢地生長。 具上述結構之薄膜可不分成兩步驟地形成。若藉原地 摻雜形成摻雜雜質之矽薄膜，則可於用於形成矽薄膜之原 料氣體開始流動預定時間後開使摻雜劑氣體之流動。如此 可連續地形成不含雜質之矽薄層及摻雜雜質之矽薄層。 用爲摻雜劑之雜質不限於P，亦可使用B (硼）或 A s (砷）。因此，摻雜劑氣體，摻雜之非晶矽膜及多晶 矽薄膜可包含B或A s而非P。此點亦可應用於下列實例 〇 此例中，結晶化係於非晶矽膜繪圖後（圖1所示狀態 之後）進行，但不限於此且可能於繪圖前。此外，至於雜 質，B或A s可用以取代P充作B或A s 。此點亦可應用 於下述實例。 此外，此例之方法不限於製造Μ〇S電晶體結構之閘 電極，且可用於製造發射電極，雙極電晶體之基極電極及 集極電極，或瞬時記憶結構之閘電極，浮電極，及對照電 極。 實施例2 本紙浪尺度適用中國國家標隼（CNS ) Α4規格（210Χ 297公釐） (請先閲讀背面之注意事項再填寫本頁)
一 16 - 經濟部智慧財/i^7H工消費合作社印製 541684 A7 __B7_ 五、發明説明（14 ) 此例顯示控制底層膜界面附近之雜質濃度以達充分高 值之情況。 茲參照圖8至1 0說明此例。此例亦顯示製造實例1 中Μ〇S電晶體中之閘電極的方法。圖8係說明沈積步驟 之流程圖。圖9係恰於膜沈積後（膜沈積且繪圖後）之剖 面圖，其中數字了表示高Ρ濃度層，圖1 〇係形成多晶膜 且隨後絕緣膜6之剖面圖。 爲將底層膜及矽薄膜間界面附近之雜質濃度控_於充 分高值，較佳於導入用於沈積矽薄膜之諸如S i Η4氣體 或S i 2Η6氣體等原料氣體之前先單獨導入雜質氣體經預 定時間，以於底層膜界面附近附近形成雜質層，隨後沈積 摻雜有雜質之矽薄膜。 茲參照圖8之流程圖說明此例。此例中，於形成氧化 矽膜2之矽基板1上沈積摻雜Ρ之非晶矽膜4。首先，開 始後立即單獨導入Ρ摻雜劑氣體（ϋ )。導入Ρ摻雜劑經 預定時間後，形成高Ρ濃度層7 (iii)。隨後，導入用以 沈積矽薄膜之原料氣體（例如S i H4氣體或S i 2H6氣 體）（iv )。持續沈積摻雜P之非晶矽膜以得到預定厚度 (r )。此情況下，整體薄膜之厚度及其中平均P濃度等 於未平面控制底層膜界面附近之P濃度的情況。因此’形 成具有圖9結構之非晶矽薄膜（vi )。藉熱處理結晶化後 ，形成摻雜P之多晶矽膜5。 利用此種沈積法，於形成其中底層氧化矽膜2界面附 近之雜質不均勻之高ρ濃度層7後形成摻雜P之非晶矽膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-17 - 經濟部智总財凌^肖工消費合作钍印^ 541684 A7 B7_ _ 五、發明説明（15 ) 4。形成之薄膜進行熱處理，形成多晶層，其中不均勻沈 積之高濃度P變成晶核以促進結晶成長，且優勢地生長實 質9 0%或更高之星型晶粒，使晶粒於（1 1 1 )晶面之 方向生長。結果，結晶反應後之多晶膜具有（1 1 1 )晶 面之均一晶面方向。因此，內內應力降低至穩定之預定值 〇 此例之方法不限於製造Μ 0 S電晶體結構之閘電極， 而可應用於製造發射電極，雙極電晶體之基極電極.^及集極 電極，或瞬時記憶結構之閘電極，浮電極及對照電極。 實施例3 參照圖7 ，1 1及1 2說明此例。此例中，本發明用 於形成多晶矽薄膜，而形成半導體裝置，諸如電晶體及二 極體。 圖7係顯示形成多晶矽薄膜之步驟的流程圖。圖1 1 係顯示沈積薄膜後之即時狀態的剖面圖，且圖1 2係於多 晶矽薄膜中形成之電晶體之剖面圖，其中數字8表示底層 膜’數字9表示發射電極，數字1 〇表示基極電極，數字 1 1表示集極電極，且數字1 2係基板。此例中，省略導 入雜質以形成電晶體之步驟，因其與此例之本質無直接關 係。 此例中，於矽基板上，形成由異於矽之材料（例如 S i N)製得之底層膜8。此者之上方形成摻雜p之矽薄 膜（i)。首先，僅導入原料氣體（例如SiH4氣體或 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
一 18 - 經濟部智慈財/|^7肖工消費合作钍印^ 541684 A7 B7 五、發明説明（16 )
Si2H6氣體）（ii)。經預定時間後，形成具有預定厚 度之未摻雜非晶矽膜3 (iii)。隨後，導入作爲摻雜劑氣 體之雜質P ( iv )。持續沈積摻雜P之非晶矽膜4，以得 到預定厚度（v)。整體薄膜厚度及其中：平均P濃度係 等於未平面控制底層膜界面附近P濃度之情況。圖1 1係 所製薄膜之剖面圖（vi )。 此例中，因爲（3 1 1 )晶面已於原始未摻雜層中生 長，故摻雜P層中（3 1 1 )晶面之生長持續至最後得到 均一具有於（3 1 1 )晶面方向之取向之多晶膜。此外， 當P如實例1般平面導入時，（2 11)晶面優勢地生長 。藉熱處理結晶化反應後，形成摻雜P之多晶矽膜5。隨 後，形成電晶體而產生具有圖1 2所示之剖面結構的半導 體裝置。 此例中，因爲形成二極電晶體，故形成基極電極1 0 ，發射電極9 ，集極電極1 1等。此類電極並非始終需於 近處形成，其位置次序非必要。此外，於多晶矽薄膜中形 成之電晶體並非始終限於二極電晶體，其可係二極體，或 其他類型之電晶體，及類似半導體裝置。 此例中，因爲位於摻雜P之非晶矽薄膜底部之底層膜 界面附近存有非摻雜層，故可得到主要（9 0%或更高） 定向於（3 1 1 )晶面或（2 1 1 )晶面方向之多晶層。 此外，因爲可得到內應力穩定之摻P矽薄膜，故於各晶粒 中形成之半導體裝置（例如電晶體）之性質變化小，因而 明顯安定化。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
541684 A7 B7 五、發明説明（17 ) 實施例4 參照圖8 ， 13及14說明本例。此例適於製造其中 形成諸如電晶體或二極體等半導體裝置之多晶矽薄膜。圖 1 3係沈積薄膜後之即時剖面圖。圖1 4係於多晶砂薄膜 中形成之電晶體的剖面圖。此例中，省略導入用以形成電 晶體之雜質的步驟，因其與此例之本質無直接關係。 參照圖8之流程圖說明此例。實例中，於矽基板1 2 上，形成由異於矽之材料（例如S i N)所製之底層膜8 ，並於其上方形成摻雜P之矽薄膜4(i)。首先，開始 後僅即時導入P摻雜劑（ϋ )。經預定時間後，形成高P 濃度層7(iii)。隨後，導入原料氣體（例如3丨：《4氣 體或S i 2H6氣體）以沈積矽薄膜（iv)。持續沈積摻雜 P之非晶矽膜4以得到預定厚度（v )。此情況下，整體 薄膜厚度及其中之平均P濃度等於未平面控制底層膜界面 附近之P濃度之情況。如此形成具有圖1 3所示結構之非 晶矽薄膜。 形成之薄膜進行熱處理，形成摻雜P之多晶矽膜5 ’ 其中藉使用高濃度之非均勻摻雜P作爲晶核以進行結晶生 長，使晶粒於（1 1 1 )晶面之方向生長。因此，結晶反 應後之多晶矽薄膜係取向位於（1 1 1 )晶面方向之均与 膜。此外，因爲可得到內應力穩定之摻雜P之矽薄膜，故 各晶粒中所形成之半導體裝置（例如電晶體）之性質變化 小，因而可明顯安定化。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項存填寫本貢)
*1T
經濟部智慧財/i^肖工消費合作社印製 - 20 - 541684 A7 B7 五、發明説明（18 ) 圖1 4係於多晶層中形成電晶體之半導體裝置之剖面 圖。此例中，因爲形成二極電晶體，故形成基極電極1 〇 ’發射電極9 ，集極電極11等。此類電極並非皆需於附 近形成，其位置次序可選擇。此外，於多晶矽薄膜中形成 之電晶體並非僅限於二極電晶體，其可係二極體，或其他 型式之電晶體，及類似之半導體裝置。此外，可使用B或 A s以取代p作爲摻雜劑。 實施例5 參照圖7及1 5說明本例。圖1 5係由根據本發明沈 積之多晶矽薄膜所得之Μ〇S電晶體中閘電極之剖面圖。 此例中，使用S i Η4氣體將摻雜Ρ之矽薄膜沈積於 在矽基板1上形成之氧化矽膜2上（i)。首先，僅導入 原料氣體（SiH4氣體）以沈積矽薄膜（ii)。經預定 時間後，形成具有預定厚度之非摻雜非晶矽層3。如此形 成具有於（3 11)晶面方面中之取向之膜（iii)。隨後 導入摻雜劑P氣體（iv )。隨後連續沈積摻雜P之非晶矽 膜4以得到預定厚度（v )。此情況下，整體薄膜厚度及 其中之P濃度係等於未平面控制底層膜界面附近P濃度之 情況（vi )。隨後進行結晶化之熱處理以形成摻雜P之多 晶矽膜5。如此形成具有圖1 5所示之結構的多晶層。 此例中，因爲（3 1 1 )晶面已於原始非摻雜層中開 始生長，摻雜P層中（3 1 1 )晶面之生長持續至得到具 有位於（311)晶面方向上之取向之均勻多晶膜。因爲 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） ,__ ,-I#—I (請先閲讀背面之注意事項再填寫本頁) 訂
經濟部智1財4.^肖工消費合作社印^ - 21 經濟部智慧財產均肖工消費合作社印製 541684 A7 __87 五、發明説明（19 ) 薄膜均勻’故藉控制內應力以使薄膜安定化。此外，可使 用B或A s取代p作爲摻雜劑。 實施例6 參照圖8及1 5說明此例。圖1 5係由根據本發明沈 積之多晶矽薄膜所得之Μ〇S電晶體中之閘電極。 如圖8所示，此例中，摻雜ρ之矽薄膜係使用 S i Η 4氣體沈積於在矽基板上所形成之氧化矽膜2上（ i)。首先’於開始後即時單獨導入P摻雜劑氣體（ϋ) 。經預定時間後，形成高P濃度層7 (迅）。隨後，導入 原料氣體（S i H4氣體）以沈積矽薄膜（iv)。摻雜ρ 之非晶矽膜之沈積係持續至得到預定厚度（v )。此情況 下，整體薄膜厚度及其中之平均P濃度等於未平面控制底 層膜界面附近之P濃度之情況。 採用此種沈積法，形成多晶矽薄膜，其中於底層氧化 矽膜2界面附近形成不均勻之含高濃度ρ之層。使用高濃 度且不均勻之P作爲晶核進行結晶生長，生成取向位於（ 2 1 1 )晶面方向之晶粒。因此，結晶完成後圖5所示之 摻雜P之多晶矽膜5變成於薄膜表面均勻具有（2 1 1 ) 晶面之均勻膜，且顯示經安定化之內應力值。 此例中，可使用B或A s取代ρ作爲摻雜劑。 實施例7 參照圖8及1 2說明本例。此例中，沈積多晶矽薄膜 本紙浪尺度適用中國國家標隼（CNS ) A4規格（21〇χ297公釐） (請先閱讀背面之注意事項再填寫本頁)
-22 - 541684 A7 B7 五、發明説明（2〇 ) ’隨後於多晶矽薄膜中形成電晶體。圖1 2係半導體裝置 之剖面圖，其中於多晶層中形成電晶體。圖8係顯示形成 多晶矽薄膜之步驟的流程圖。此外，因爲導入雜質之步驟 與電晶體之形成無直接關係，故省略。 如圖8所示，此例中，於在由異於矽基板1之不同材 料所製之基板12上形成之氧化矽膜2形成摻雜P之矽薄 膜（i)。首先，於開始後即時單獨導入P摻雜劑氣體（ ϋ )。經預定時間後，形成高Ρ濃度層7 ( ϋ )。.屬後， 導入原料氣體（SiH4氣體）以沈積矽薄膜（iv)。摻 雜P之非晶矽膜4之沈積持續至得到預定厚度（v )。此 情況下，整體薄膜厚度及其中之平均P濃度等於未平面控 制底層膜界面附近之P濃度的情況。利用此種沈積法，形 成多晶矽薄膜，其中於氧化矽膜2界面附近形成含高P濃 度之層後，形成摻雜P之多晶矽膜5。 使用高濃度沈積P作爲晶核進行結晶生長，晶粒於（ 2 1 1 )晶面方向中生長。因此，結晶反應後之多晶膜變 成具有均一位於（2 1 1 )晶面方向之取向且顯示安定化 之內應力值的均勻膜。此例中，亦可使用B或A s取代P 作爲摻雜劑。 此例中，因爲形成二極電晶體，故形成基極電極1 〇 ’發射電極9 ，集極電極1 1等。此類電極並非皆需附近 形成，位置次序亦可選擇。此外，於多晶矽薄膜中形成之 電晶體並非皆限於二極電晶體，其可係二極體，其他類型 電晶體，及類似之半導體裝置。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T
經濟部智慧財產^7Μ工消費合作社印災 - 23 - 541684 A7 B7_ 五、發明説明（21 ) (請先閱讀背面之注意事項再填寫本頁) 此例中，因爲於摻雜P之非晶矽薄膜底下之底層膜界 面附近存有非摻雜層，故（2 1 1 )晶面主要係於藉熱處 理結晶化反應時生長，而產生均勻多晶層。此外，因爲得 到具有經安定化內應力值之摻雜p之矽薄膜，故各晶粒中 形成之半導體裝置（例如電晶體）性質變化小，因而安定 化。 實施例8 , 參照圖1 6說明本例。此例中，本發明應用於瞬時記 億。圖1 6係瞬時記憶之剖面圖，其中數字2 7表示浮電 極，且數字2 8表示多晶矽熱氧化膜。該瞬時記億包含矽 基板1 ，於其上方形成之氧化矽膜2 (超薄氧化膜），於 氧化矽膜上形成之摻雜P之多晶矽膜5 ，藉熱氧化多晶矽 薄膜表面所形成之多晶政熱氧化膜28 ，及於多晶砂熱氧 化膜2 8上形成之欲成爲浮電極之導電性薄膜。 經濟部智慧財/1¾¾工消費合作Ti印^ 摻雜P之多晶矽膜5可藉如實例1般於底層衍生物膜 界面附近製造非摻雜層而製得，或藉如實例2所述般地製 造高P濃度摻雜劑層而製得。任一種情況下，形成之摻雜 P之多晶砂膜皆如述般地具有幾乎均一之取向。 若藉熱氧化摻雜P之多晶矽薄膜5表面而形成矽氧化 膜2 8 ，因多晶薄膜具有幾乎均一之晶面取向，故於各晶 粒上生長之熱氧化膜厚度均勻。此係喪失各向異性之影響 的結果，若爲矽晶熱氧化，則其中氧化物膜生長速度於晶 面取向中相異。因此，可得到均勻膜厚。 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） -24 - 541684 A7 B7 ___ 五、發明説明（22 ) 此例中，摻雜P之多晶矽膜5與浮電極2 7間僅形成 熱氧化膜2 8 ，但爲增進介電常數，可於熱氧化膜2 8及 (請先閱讀背面之注意事項再填寫本頁) 浮電極2 7間形成氮化矽膜或氮化矽膜與氧化矽膜之層積 物。亦可使用B或A s取代P作爲摻雜劑。 此例中，因爲熱氧化膜之膜厚可於摻雜P之多晶矽膜 5及浮電極2 8間局部均勻地形成（以各晶粒爲單位）， 故可控制因氧化膜厚度變化所致之抗壓性變化且將氧化膜 厚度設計至儘可能地小。 . 實施例9 參照圖7 ，8及1 7說明此例。此例顯示用以沈積薄 經濟部智慧財/i^M工消費合作钍印奴 膜之裝置的結構，其說明沈積之薄膜結構及本發明沈積方 法。圖1 7係化學蒸汽沈積（CVD)裝置之示意圖，其 中數字2 0表示用以沈積薄膜之反應槽，數字2 1表示氣 體導入單元，數字2 2表示氣流控制閥，數字2 3表示用 於沈積矽薄膜之氣彈，數字2 4表示導入雜質元素之氣彈 ，數字2 5表示反應槽中之膜沈積控制單元，數字2 6表 示排氣單元，數字3 1係晶圓且數字3 2係板。圖1 7中 ，顯示右上型CVD裝置（加熱器未示於圖中），但可使 用側型C V D裝置或板片處理型。 反應槽2 0中，晶圓3 1置於板3 2上。膜沈積控制 單元2 5係控制反應槽內溫度，並控制於其上方沈積薄膜 之基板之輸送。使用氣彈2 3儲存原料氣體（例如 S i H4氣體或S i2He氣體）以沈積矽薄膜。氣彈24 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐） 一 541684 A7 B7 經濟部智慈財/i^a (工消費合作社印製 五、發明説明（23 ) 用以儲存作爲摻雜劑之雜質氣體，諸如P，B，A s等。 氣體導入單元2 1各氣體進入反應槽2 0之時機及開 啓或關閉該氣流控制閥2 2以根據圖7或圖8之方法沈積 摻雜P之矽薄膜之時機。 圖1 7中，顯示導入原料氣體及雜質氣體之各路徑， 但可使用多數管路以將此類氣體導入反應槽2 0中。任一 種情況下，氣體導入通道及氣體導入時機皆應藉氣體導入 單元2 1控制。該裝置中，摻雜雜質之矽薄膜可爲..非晶矽 膜或多晶矽膜。 使用圖1 7之裝置，可形成非摻雜層，或可於底層膜 界面附近形成高雜質濃度層。因此，可控制多晶矽薄膜之 結晶取向，於產率下穩定地得到具有經安定化內應力值之 均勻矽薄膜。 上述實例中，說明（311)平面，（211)平面 或（1 1 1 )平面之結晶取向，但不限於此。晶面亦可包 括（100)平面，（110)平面等。 如前述者，多晶矽薄膜及使用矽薄結晶之半導體裝置 可控制至幾乎均一之晶面取向，因此可於高產率下穩定地 製造具有安定化內應力值之均勻多晶矽薄膜。 附圖簡述 圖1係本發明膜沈積後即時所得之半導體裝置實例之 剖面圖。 圖2係相同之半導體裝置實例根據本發明熱處理後之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·
、1T
經濟部智慧財/i^a(工消費合作钍印焚 541684 A7 B7 五、發明説明（24 ) 剖面圖。 圖3係顯示於摻雜P之非晶矽薄膜之剖面上之生長晶 體結構的電子顯微相片。 圖4係顯示於摻雜P之非晶矽薄膜之平面上之生長晶 體結構的電子顯微相片。 圖5係形成非摻雜層時摻雜P之非晶矽薄膜剖面上顯 示生長晶體結構之電子顯微相片。 圖6係形成非摻雜層時，於摻雜P之非晶矽薄..膜平面 上顯示生長晶體結構之電子顯微相片。 圖7係說明沈積薄膜之方法實例之流程圖。 圖8係說明沈積薄膜之方法之另一個實例之流程圖。 圖9係根據本發明膜沈積後即時得到之另一個半導體 裝置實例之剖面圖。 圖10係相同半導體裝置實例根據本發明熱處理後之 剖面圖。 圖11係另一個半導體裝置實例根據本發明膜沈積後 即時所得之剖面圖。 圖1 2係本發明電晶體之剖面圖。 圖1 3係另一個半導體裝置根據本發明膜沈積後即時 所得之剖面圖。 圖1 4係本發明半導體裝置實例之剖面圖。 圖1 5係本發明閘電極之剖面圖。 圖1 6係本發明瞬時記憶之剖面圖。 圖17係本發明化學蒸汽沈積裝置之示意圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-27 -

Claims (1)

  1. 541684 A8 B8 C8 D8 六、申讀專別範圍 P 附件（A ): 第9013G222號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國92年4月14日修正 1 . 一種製造半導體裝置之方法，該半導體裝置包括 場效應電晶體，該場效應電晶體包含半導體基板，於其上 所形成之閘絕緣膜，及於其上所形成之閘電極，該方法包 含： · 於該閘絕緣膜上沈積矽及選自第m及V族元素之摻雜 物（即雜質）以形成第1個間隔及第2個間隔（經第1個 間隔形成矽層後）之步驟，其中第1個間隔和第2個間隔 中該摻雜物之濃度係爲不同，及 選擇性除去該矽層以形成該閘電極之步驟。 2 ·如申請專利範圍第1項之方法，其中第1個間隔 之矽層中摻雜物之濃度係高於第2個間隔中者-。 3 ·如申請專利範圍第1項之方法，其中該沈積矽係 無定形矽。 經濟部智慧財產局員工消費合作社印製 4 ·如申請專利範圍第1項之方法，其中係於化學蒸 氣沈積裝置之反應槽中連續地進行矽之沈積以形成該第1 個間隔及第2個間隔。 ， 5·如申請專利範圍第1項之方法，其中將含有選自 第ΙΠ及V族元素之摻雜物及選自S i 1!4及3 i 2H6之原 料氣體的氣體導入化學蒸氣沈積裝置之反應槽中以生成含 有該摻雜物之矽層。 本紙張尺度適用中國國家標準（CNS)A4規格（2I0X297公釐）-1 — 541684 A8 B8 C8 D8 六、申請專利範圍 6 ·如申請專利範圍第1項之方法’其中該沈積之砂 層係經熱處理以形成多結晶矽層。 (請先閱讀背面之注意事項再填寫本頁) 7 ·如申請專利範圍第6項之方法’其中係於該選擇 性除去步驟後進行該熱處理。 8 ·如申請專利範圍第6項之方法，其中進行該熱處 理係使柱狀結晶自底層膜之界面上生長。 9 ·如申請專利範圍第6項之方法，其中進行該熱處 理係使柱狀結晶自底層膜之界面上生長，且使結晶排列方 向本質上係與結晶面相同。 10·—種製造半導體裝置之方法，該半導體裝置包 括場效應電晶體，該場效應電晶體包含半導體基板，於其 上所形成之閘絕緣膜，及於其上所形成之閘電極，該方法 包含= 於該半導體基板上形成底層膜之步驟， 於該底層膜上形成矽層之步驟，其係使接近底層膜之 界面的部份比遠離底層膜之界面的部份具有較高之摻雜物 (即雜質）濃度，及 經濟部智慧財產局員工消費合作社印製 熱處理該矽層之步驟，其係藉由結晶以生成多結晶層 〇 11·一種製造半導體裝置之方法，該半導體裝置包 括場效應電晶體，該場效應電晶體包含半導體基板，於其 上所形成之閘絕緣膜，及於其上所形成之閘電極，該方法 包含： 於該半導體基板上形成底層膜之步驟， 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐2 - 541684 A8 B8 C8 D8 六、申請專利範圍 利用含有選自第m及v族元素之摻雜物的氣體以於該 底層膜上形成摻雜物層之步驟，隨後沈積摻雜該摻雜物之 矽層，及 (請先閱讀背面之注意事項再填寫本頁) 圖案化且熱處理該矽層以形成多結晶閘電極之步驟。 12·—種製造半導體裝置之方法，該半導體裝置含 有多結晶矽薄膜，其中該矽薄膜之結晶顆粒主要具有柱狀 結構且個別結晶顆粒之結晶方向幾乎一致，該方法包含於 半導體基板上形成底層膜，藉由自s i H4氣體或 S i 2H6氣體沈積厚度係1 nm或大於1 nm之不含有雜 質之矽膜於底層膜上以形成矽薄膜，隨後沈積摻雜有選自 第ΠΙ及V族元素之雜質的矽膜，其中於矽薄膜之膜厚度達 1至1 0 nm前不導入雜質氣體。 13·—種製造半導體裝置之方法，該半導體裝置包 含有多結晶ΐ夕薄膜，其中該矽薄膜之結晶顆粒主要具有柱 狀結構且個別結晶顆粒之結晶方向幾乎一致，該方法包含 於半導體基板上形成底層膜之步驟， 經濟部智慧財產局員工消費合作社印製 於該底層膜上形成第1個無定形層之步驟，該無定形 層係摻雜選自第m及v族元素之雜質， 於該第1個無定形層上形成第2個無定形層之步驟， 該第2個無定形層所含有之雜質濃度係低於該第j個無定 形層所含有者，及 熱處理該等無定形層之步驟，藉由結晶以生成多結晶 層。 1 4 · 一種製造半導體裝置之方法，該半導體裝置包 本紙張尺度適用中國國家襟準（CNS)A4規格（210X297公釐）_ 3 - 541684 A8 B8 C8 D8 六、申請專利範圍 含有多結晶矽薄膜，其中該矽薄膜之結晶顆粒主要具有柱 狀結構且個別結晶顆粒之結晶方向幾乎一致，該方法包含 於半導體基板上形成底層膜之步驟， 於該底層膜上沈積無定形層之步驟，以使該無定形層 中較爲底層之部份比較爲高層之部份具有較高之雜質濃度 圖案化之步驟，及 熱處理該等無定形層之步驟，藉由結晶以生成多結晶 層0 n m n ϋ I— m m n n n m n i in T m 1— I-------------n ________ — ir (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家樣準（CNS)A4規格（210X297公釐）_ 4 _
TW090130222A 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode TW541684B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24831094A JP3599290B2 (ja) 1994-09-19 1994-09-19 半導体装置

Publications (1)

Publication Number Publication Date
TW541684B true TW541684B (en) 2003-07-11

Family

ID=17176178

Family Applications (2)

Application Number Title Priority Date Filing Date
TW090130222A TW541684B (en) 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode
TW084109517A TW475252B (en) 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW084109517A TW475252B (en) 1994-09-19 1995-09-12 Semiconductor device having crystallinity-controlled gate electrode

Country Status (7)

Country Link
US (5) US5670793A (zh)
EP (2) EP1209726A3 (zh)
JP (1) JP3599290B2 (zh)
KR (3) KR100270192B1 (zh)
CN (1) CN1054235C (zh)
DE (1) DE69527827T2 (zh)
TW (2) TW541684B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
JP2004133329A (ja) * 2002-10-15 2004-04-30 Hitachi Ltd 非線形光学薄膜及びそれを用いた非線形光学素子並びにそれを用いた光スイッチ
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8278739B2 (en) * 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
CN102154629B (zh) * 2011-05-30 2013-03-13 上海森松化工成套装备有限公司 多晶硅cvd炉混合气进出量调节装置及其调节方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
KR102426015B1 (ko) * 2015-09-24 2022-07-27 삼성디스플레이 주식회사 다결정 규소막 검사 장치 및 검사 방법
CN106876249B (zh) * 2017-02-23 2019-04-26 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法
EP3599290A3 (en) * 2018-07-24 2020-06-03 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof
US11565093B2 (en) 2018-09-10 2023-01-31 Boston Scientific Scimed, Inc. Introducer with expandable capabilities
KR20200073715A (ko) 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244500A (en) * 1983-10-05 1993-09-14 Toshiba Kikai Kabushiki Kaisha Process control system of semiconductor vapor phase growth apparatus
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS61237420A (ja) * 1985-04-13 1986-10-22 Oki Electric Ind Co Ltd Ｐ型アモルフアスシリコン薄膜の製造方法
US5769950A (en) * 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
JPS6254423A (ja) 1985-08-23 1987-03-10 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS6276677A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS63236310A (ja) * 1987-03-25 1988-10-03 Nippon Soken Inc 半導体素子及びその製造方法
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
EP0332101B1 (en) * 1988-03-11 1997-06-04 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
SG108807A1 (en) * 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
JP2797200B2 (ja) * 1989-08-10 1998-09-17 日本電信電話株式会社 多結晶シリコン電極およびその製造方法
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH04137724A (ja) 1990-09-28 1992-05-12 Tonen Corp 多結晶シリコン薄膜
JPH04151823A (ja) * 1990-10-15 1992-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2875379B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JPH04196311A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
KR920020763A (ko) * 1991-04-19 1992-11-21 김광호 반도체장치 및 그 제조방법
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JPH05343316A (ja) * 1991-09-30 1993-12-24 Nec Corp 半導体装置の製造方法
JPH0621460A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH0620990A (ja) * 1992-07-03 1994-01-28 Nec Corp 半導体装置の製造方法
KR940003085A (ko) * 1992-07-15 1994-02-19 김광호 고압 및 저압용 mos 트랜지스터 반도체 장치 제조방법 및 그 장치
JP3185396B2 (ja) * 1992-09-11 2001-07-09 富士電機株式会社 半導体装置の製造方法
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
KR960002086B1 (ko) * 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2771472B2 (ja) * 1994-05-16 1998-07-02 松下電器産業株式会社 半導体装置の製造方法
US5438019A (en) * 1994-07-11 1995-08-01 Micron Semiconductor, Inc. Large area thin film growing method
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device

Also Published As

Publication number Publication date
US6080611A (en) 2000-06-27
US6204155B1 (en) 2001-03-20
EP1209726A3 (en) 2002-10-09
CN1128898A (zh) 1996-08-14
CN1054235C (zh) 2000-07-05
DE69527827T2 (de) 2003-04-03
EP0707344A2 (en) 1996-04-17
KR100396400B1 (ko) 2003-09-03
KR100397086B1 (ko) 2003-09-06
KR960012313A (ko) 1996-04-20
US5670793A (en) 1997-09-23
US20020013038A1 (en) 2002-01-31
JPH0888173A (ja) 1996-04-02
US6559037B2 (en) 2003-05-06
EP0707344B1 (en) 2002-08-21
KR100270192B1 (ko) 2000-12-01
JP3599290B2 (ja) 2004-12-08
EP1209726A2 (en) 2002-05-29
TW475252B (en) 2002-02-01
US6187100B1 (en) 2001-02-13
DE69527827D1 (de) 2002-09-26
EP0707344A3 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
TW541684B (en) Semiconductor device having crystallinity-controlled gate electrode
US5242855A (en) Method of fabricating a polycrystalline silicon film having a reduced resistivity
JPH04293228A (ja) 多結晶シリコン層の製造方法
JPH08213327A (ja) 半導体薄膜形成方法
JP4655495B2 (ja) 成膜方法
US5783257A (en) Method for forming doped polysilicon films
JP2002203809A (ja) 半導体装置及びその製造方法
TW469517B (en) Formation method of tungsten silicide film and manufacturing method of metal-insulating film-semiconductor type transistor
KR100436823B1 (ko) 텅스텐 실리사이드막 성막 방법
JP3006396B2 (ja) 半導体薄膜の形成方法
CN100388421C (zh) 超小粒径多晶硅的结构和方法
JP3116403B2 (ja) 薄膜トランジスタの製造方法
US6465840B1 (en) Integrated structure comprising a patterned feature substantially of single grain polysilicon
JP3809106B2 (ja) シリコン膜、シリコン膜形成方法、及びゲート電極形成方法
JP3064363B2 (ja) Ｓｉ薄膜の形成方法
JP2000331954A (ja) 接触抵抗を減ずる半導体の構造とその形成方法
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
TW434715B (en) Method for producing amorphous silicon with reduced surface defect
JPH0513337A (ja) 半導体薄膜製造方法
KR100196596B1 (ko) 반도체 박막의 형성 방법
Xu et al. Effects of oxygen doping on properties of microcrystalline silicon film grown using rapid thermal chemical vapor deposition
JP3182935B2 (ja) 半導体装置の製造方法
JPH1041245A (ja) 半導体装置の製造方法
KR19990016246A (ko) 다결정 실리콘 박막 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees