JPH11145056A - 半導体材料 - Google Patents
半導体材料Info
- Publication number
- JPH11145056A JPH11145056A JP9305552A JP30555297A JPH11145056A JP H11145056 A JPH11145056 A JP H11145056A JP 9305552 A JP9305552 A JP 9305552A JP 30555297 A JP30555297 A JP 30555297A JP H11145056 A JPH11145056 A JP H11145056A
- Authority
- JP
- Japan
- Prior art keywords
- crystal grains
- semiconductor
- semiconductor material
- crystal
- material according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000000463 material Substances 0.000 title claims abstract description 37
- 239000013078 crystal Substances 0.000 claims abstract description 109
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 4
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 4
- 241000270666 Testudines Species 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 241000270708 Testudinidae Species 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 18
- 239000010408 film Substances 0.000 description 52
- 238000000034 method Methods 0.000 description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶半導体材料に比べて優れた電気的特性
を有し、しかも各種の基板上に容易に形成することがで
きる半導体材料を提供する。 【解決手段】 半導体材料は半導体からなるほぼ単結晶
の複数の結晶粒３ａからなる。これらの結晶粒３ａは一
面方位、例えば｛１００｝面方位、｛１１１｝面方位ま
たは｛１１０｝面方位に優先配向しており、互いに隣接
する結晶粒３ａの粒界３ｂは、少なくともその一部で互
いにほぼ格子整合している。｛１００｝面方位の場合、
結晶粒３ａはほぼ正方形の形状を有し、碁盤の目状に配
列する。｛１１１｝面方位の場合、結晶粒３ａはほぼ正
六角形状の形状を有し、正亀の甲状に配列する。｛１１
０｝面方位の場合、結晶粒３ａはほぼ六角形状の形状を
有し、亀の甲状に配列する。結晶粒３ａを構成する半導
体は、Ｓｉ、Ｇｅ、Ｃなどのダイアモンド型結晶構造を
有するＩＶ族半導体などである。
を有し、しかも各種の基板上に容易に形成することがで
きる半導体材料を提供する。 【解決手段】 半導体材料は半導体からなるほぼ単結晶
の複数の結晶粒３ａからなる。これらの結晶粒３ａは一
面方位、例えば｛１００｝面方位、｛１１１｝面方位ま
たは｛１１０｝面方位に優先配向しており、互いに隣接
する結晶粒３ａの粒界３ｂは、少なくともその一部で互
いにほぼ格子整合している。｛１００｝面方位の場合、
結晶粒３ａはほぼ正方形の形状を有し、碁盤の目状に配
列する。｛１１１｝面方位の場合、結晶粒３ａはほぼ正
六角形状の形状を有し、正亀の甲状に配列する。｛１１
０｝面方位の場合、結晶粒３ａはほぼ六角形状の形状を
有し、亀の甲状に配列する。結晶粒３ａを構成する半導
体は、Ｓｉ、Ｇｅ、Ｃなどのダイアモンド型結晶構造を
有するＩＶ族半導体などである。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体材料に関
し、例えば、絶縁体上に半導体層を形成し、この半導体
層を用いて素子を形成する場合に適用して好適なもので
ある。
し、例えば、絶縁体上に半導体層を形成し、この半導体
層を用いて素子を形成する場合に適用して好適なもので
ある。
【０００２】
【従来の技術】現在、ＭＯＳＬＳＩにおいては、低電源
電圧化用途に対応すべく、いわゆるＳＯＩ（Silicon on
Insulator）技術の開発が盛んに行われている。そし
て、これまでに、各種のＳＯＩ基板作製法が考えられ、
一部実用化までに至っている。現在のＳＯＩ基板作製法
としては、ＳＩＭＯＸ法や張り合わせ法などが一般的で
あるが、いずれの方法も、シリコン（Ｓｉ）膜を６０ｎ
ｍ以下の膜厚に均一に制御することが困難であり、ま
た、基板作製コストが高くつくという問題を有してお
り、広範な実用化の壁となっている。
電圧化用途に対応すべく、いわゆるＳＯＩ（Silicon on
Insulator）技術の開発が盛んに行われている。そし
て、これまでに、各種のＳＯＩ基板作製法が考えられ、
一部実用化までに至っている。現在のＳＯＩ基板作製法
としては、ＳＩＭＯＸ法や張り合わせ法などが一般的で
あるが、いずれの方法も、シリコン（Ｓｉ）膜を６０ｎ
ｍ以下の膜厚に均一に制御することが困難であり、ま
た、基板作製コストが高くつくという問題を有してお
り、広範な実用化の壁となっている。
【０００３】一方、ガラス基板などの各種の基板上にＳ
ｉ結晶薄膜を形成することは、張り合わせ法によれば可
能になるが、大面積になるほど膜厚の均一性を確保する
ことが困難になってくる。
ｉ結晶薄膜を形成することは、張り合わせ法によれば可
能になるが、大面積になるほど膜厚の均一性を確保する
ことが困難になってくる。
【０００４】さらに、多結晶Ｓｉ膜は、ガラス基板など
の各種の基板上に容易に形成することができるものの、
結晶粒の粒径のばらつき、粒界の存在、結晶粒の方位の
ランダム性などのため、電気的特性があまり良好でな
い。
の各種の基板上に容易に形成することができるものの、
結晶粒の粒径のばらつき、粒界の存在、結晶粒の方位の
ランダム性などのため、電気的特性があまり良好でな
い。
【０００５】
【発明が解決しようとする課題】この発明は、従来技術
が有する上述のような課題を解決するものである。すな
わち、この発明の目的は、多結晶半導体材料に比べて優
れた電気的特性を有し、しかも各種の基板上に容易に形
成することができる半導体材料を提供することにある。
が有する上述のような課題を解決するものである。すな
わち、この発明の目的は、多結晶半導体材料に比べて優
れた電気的特性を有し、しかも各種の基板上に容易に形
成することができる半導体材料を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体材料は、半導体からなるほぼ
単結晶の複数の結晶粒からなり、複数の結晶粒は一面方
位に優先配向しており、複数の結晶粒のうちの互いに隣
接する結晶粒は少なくともその粒界の一部で互いにほぼ
格子整合していることを特徴とするものである。
に、この発明による半導体材料は、半導体からなるほぼ
単結晶の複数の結晶粒からなり、複数の結晶粒は一面方
位に優先配向しており、複数の結晶粒のうちの互いに隣
接する結晶粒は少なくともその粒界の一部で互いにほぼ
格子整合していることを特徴とするものである。
【０００７】ここで、この発明による半導体材料の結晶
性は、単結晶に準ずるものであることから、本明細書に
おいては、「準単結晶」と呼ぶことにする。
性は、単結晶に準ずるものであることから、本明細書に
おいては、「準単結晶」と呼ぶことにする。
【０００８】この発明において、結晶粒を構成する半導
体は、典型的には、ダイアモンド型結晶構造を有する共
有結合型半導体である。この場合、典型的には、複数の
結晶粒は｛１００｝面方位、｛１１１｝面方位または
｛１１０｝面方位に優先配向している。複数の結晶粒が
｛１００｝面方位に優先配向している場合、複数の結晶
粒を一方向から見たとき、それぞれの結晶粒はほぼ正方
形の形状を有し、かつ、複数の結晶粒は碁盤の目状に配
列している。また、複数の結晶粒が｛１１１｝面方位に
優先配向している場合、複数の結晶粒を一方向から見た
とき、それぞれの結晶粒はほぼ正六角形の形状を有し、
かつ、複数の結晶粒は正亀の甲状に配列している。ま
た、複数の結晶粒が｛１１０｝面方位に優先配向してい
る場合、複数の結晶粒を一方向から見たとき、それぞれ
の結晶粒はほぼ六角形の形状を有し、かつ、複数の結晶
粒は亀の甲状に配列している。
体は、典型的には、ダイアモンド型結晶構造を有する共
有結合型半導体である。この場合、典型的には、複数の
結晶粒は｛１００｝面方位、｛１１１｝面方位または
｛１１０｝面方位に優先配向している。複数の結晶粒が
｛１００｝面方位に優先配向している場合、複数の結晶
粒を一方向から見たとき、それぞれの結晶粒はほぼ正方
形の形状を有し、かつ、複数の結晶粒は碁盤の目状に配
列している。また、複数の結晶粒が｛１１１｝面方位に
優先配向している場合、複数の結晶粒を一方向から見た
とき、それぞれの結晶粒はほぼ正六角形の形状を有し、
かつ、複数の結晶粒は正亀の甲状に配列している。ま
た、複数の結晶粒が｛１１０｝面方位に優先配向してい
る場合、複数の結晶粒を一方向から見たとき、それぞれ
の結晶粒はほぼ六角形の形状を有し、かつ、複数の結晶
粒は亀の甲状に配列している。
【０００９】この発明において、一面方位に優先配向し
ている複数の結晶粒の配向度は、好適には２０％以上、
より好適には３０％以上である。ただし、優先配向して
いる結晶粒には、一面方位に対して±５°以内にある面
方位の結晶粒を含むものとする。
ている複数の結晶粒の配向度は、好適には２０％以上、
より好適には３０％以上である。ただし、優先配向して
いる結晶粒には、一面方位に対して±５°以内にある面
方位の結晶粒を含むものとする。
【００１０】この発明において、複数の結晶粒の平均粒
径は、典型的には、０．１μｍ以上１０μｍ以下であ
る。これらの複数の結晶粒の粒径は、好適には、互いに
ほぼ等しい。
径は、典型的には、０．１μｍ以上１０μｍ以下であ
る。これらの複数の結晶粒の粒径は、好適には、互いに
ほぼ等しい。
【００１１】この発明において、ダイアモンド型結晶構
造を有する共有結合型半導体は、典型的には、ＩＶ族半
導体であり、具体的には、シリコン（Ｓｉ）、ゲルマニ
ウム（Ｇｅ）、炭素（Ｃ）などの元素半導体のほか、Ｓ
ｉとＧｅおよびＣからなる群より選ばれた少なくとも一
種とからなる半導体、例えばＳｉＧｅやＳｉＣなどであ
る。
造を有する共有結合型半導体は、典型的には、ＩＶ族半
導体であり、具体的には、シリコン（Ｓｉ）、ゲルマニ
ウム（Ｇｅ）、炭素（Ｃ）などの元素半導体のほか、Ｓ
ｉとＧｅおよびＣからなる群より選ばれた少なくとも一
種とからなる半導体、例えばＳｉＧｅやＳｉＣなどであ
る。
【００１２】この発明において、半導体材料は、典型的
には、基板上に薄膜の形で形成される。このようにして
形成される準単結晶半導体薄膜の膜厚は、用途にもよる
が、例えば１０ｎｍ〜１００ｎｍである。
には、基板上に薄膜の形で形成される。このようにして
形成される準単結晶半導体薄膜の膜厚は、用途にもよる
が、例えば１０ｎｍ〜１００ｎｍである。
【００１３】上述のように構成されたこの発明による半
導体材料によれば、複数の結晶粒がほぼ単結晶で、一面
方位に優先配向し、かつ、互いに隣接する結晶粒が少な
くともその粒界の一部で互いにほぼ格子整合していて粒
界における電気的なバリアが少ないことにより、従来の
多結晶半導体材料に比べて電気的特性が優れている。ま
た、この半導体材料は、ＣＶＤ法などの成膜技術、エキ
シマーレーザなどを用いたレーザアニール技術、固相結
晶化技術などを組み合わせることにより、ガラス基板な
どを含む各種の基板上に、容易に形成することができ
る。
導体材料によれば、複数の結晶粒がほぼ単結晶で、一面
方位に優先配向し、かつ、互いに隣接する結晶粒が少な
くともその粒界の一部で互いにほぼ格子整合していて粒
界における電気的なバリアが少ないことにより、従来の
多結晶半導体材料に比べて電気的特性が優れている。ま
た、この半導体材料は、ＣＶＤ法などの成膜技術、エキ
シマーレーザなどを用いたレーザアニール技術、固相結
晶化技術などを組み合わせることにより、ガラス基板な
どを含む各種の基板上に、容易に形成することができ
る。
【００１４】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００１５】図１および図２はこの発明の第１の実施形
態によるＳＯＩ構造を示し、図１は平面図、図２は図１
のＩＩ−ＩＩ線に沿っての断面図である。
態によるＳＯＩ構造を示し、図１は平面図、図２は図１
のＩＩ−ＩＩ線に沿っての断面図である。
【００１６】図１および図２に示すように、この第１の
実施形態によるＳＯＩ構造においては、Ｓｉ基板１上に
形成されたＳｉＯ2 膜２上に準単結晶Ｓｉ膜３が形成さ
れている。この準単結晶Ｓｉ膜３は、｛１００｝面方位
に優先配向した正方形状のほぼ単結晶の結晶粒３ａの群
が碁盤の目状に二次元的に配列したものからなる。結晶
粒３ａの四つの側面は｛００２｝面からなる。また、こ
れらの結晶粒３ａのうちの互いに隣接する結晶粒３ａ
は、それらの粒界３ｂの少なくとも一部で互いにほぼ格
子整合している。準単結晶Ｓｉ膜３の膜厚は例えば１０
０ｎｍ、結晶粒３ａの平均粒径は例えば０．１〜１０μ
ｍである。
実施形態によるＳＯＩ構造においては、Ｓｉ基板１上に
形成されたＳｉＯ2 膜２上に準単結晶Ｓｉ膜３が形成さ
れている。この準単結晶Ｓｉ膜３は、｛１００｝面方位
に優先配向した正方形状のほぼ単結晶の結晶粒３ａの群
が碁盤の目状に二次元的に配列したものからなる。結晶
粒３ａの四つの側面は｛００２｝面からなる。また、こ
れらの結晶粒３ａのうちの互いに隣接する結晶粒３ａ
は、それらの粒界３ｂの少なくとも一部で互いにほぼ格
子整合している。準単結晶Ｓｉ膜３の膜厚は例えば１０
０ｎｍ、結晶粒３ａの平均粒径は例えば０．１〜１０μ
ｍである。
【００１７】次に、上述のように構成されたこの第１の
実施形態によるＳＯＩ構造の形成方法について説明す
る。
実施形態によるＳＯＩ構造の形成方法について説明す
る。
【００１８】まず、図３に示すように、Ｓｉ基板１上に
例えばＣＶＤ法によりＳｉＯ2 膜２を成膜した後、この
ＳｉＯ2 膜２上に例えば減圧ＣＶＤ法により例えば６１
０℃でＳｉ膜４を成膜する。
例えばＣＶＤ法によりＳｉＯ2 膜２を成膜した後、この
ＳｉＯ2 膜２上に例えば減圧ＣＶＤ法により例えば６１
０℃でＳｉ膜４を成膜する。
【００１９】次に、図４に示すように、Ｓｉ膜４に例え
ばＳｉをイオン注入してアモルファス化することにより
アモルファスＳｉ膜５を形成する。このＳｉのイオン注
入は例えばエネルギー２５ｋｅＶ、ドーズ量１．５×１
０15ｃｍ-2の条件で行う。
ばＳｉをイオン注入してアモルファス化することにより
アモルファスＳｉ膜５を形成する。このＳｉのイオン注
入は例えばエネルギー２５ｋｅＶ、ドーズ量１．５×１
０15ｃｍ-2の条件で行う。
【００２０】次に、図５に示すように、アモルファスＳ
ｉ膜５上に例えばＣＶＤ法によりＳｉＯ2 膜６を成膜す
る。このＳｉＯ2 膜６は、後述のパルスレーザビームの
照射の際の反射防止膜として用いられる。このＳｉＯ2
膜６の膜厚は例えば５０ｎｍである。次に、このＳｉＯ
2 膜６上に例えば減圧ＣＶＤ法によりＳｉ膜７を成膜し
た後、このＳｉ膜７上に、図１および図２に示す結晶粒
３ａの中央部に対応する部分が円形に開口したレジスト
パターン（図示せず）をリソグラフィーにより形成し、
このレジストパターンをマスクとしてＳｉ膜７をエッチ
ングすることにより、円形の開口７ａを形成する。Ｓｉ
膜７の膜厚は例えば１００ｎｍ、開口７ａの直径は例え
ば０．８μｍである。
ｉ膜５上に例えばＣＶＤ法によりＳｉＯ2 膜６を成膜す
る。このＳｉＯ2 膜６は、後述のパルスレーザビームの
照射の際の反射防止膜として用いられる。このＳｉＯ2
膜６の膜厚は例えば５０ｎｍである。次に、このＳｉＯ
2 膜６上に例えば減圧ＣＶＤ法によりＳｉ膜７を成膜し
た後、このＳｉ膜７上に、図１および図２に示す結晶粒
３ａの中央部に対応する部分が円形に開口したレジスト
パターン（図示せず）をリソグラフィーにより形成し、
このレジストパターンをマスクとしてＳｉ膜７をエッチ
ングすることにより、円形の開口７ａを形成する。Ｓｉ
膜７の膜厚は例えば１００ｎｍ、開口７ａの直径は例え
ば０．８μｍである。
【００２１】次に、図６に示すように、例えばエキシマ
ーレーザなどによる紫外域の波長のパルスレーザビーム
８をＳｉ膜７側から照射する。このパルスレーザビーム
８の照射面上のスポット形状は例えば長方形とし、その
幅（Ｗ）は４０μｍ以上約１ｍｍ以下、例えば４００μ
ｍ、長さは任意であるが例えば１５０ｍｍとする。この
パルスレーザビーム８の照射は、具体的には、例えば次
のようにして行う。すなわち、例えば、パルスレーザビ
ーム８の照射方向を固定し、このパルスレーザビーム８
に対してＳｉ基板１をパルスレーザビーム８のスポット
の幅方向に移動させながら、パルスレーザビーム８の照
射を繰り返し行う。この場合の移動方向は、例えば、図
１および図２に示す結晶粒３ａの辺に平行にする。この
とき、連続する２回の照射の間でＳｉ基板１の移動量Ｌ
が４０μｍ以下、好適には４μｍ以下（例えば、４μ
ｍ）になり、かつ、パルスレーザビーム８のスポットの
幅Ｗに対する移動量Ｌの比Ｌ／Ｗが０．１〜５％、好適
には０．５〜２．５％（例えば、１％）になるようにす
る。ここで、Ｌ／Ｗが０．１〜５％であることは連続す
る２回の照射の間でのパルスレーザビーム８のオーバー
ラップが９９．９〜９５％であることを意味し、Ｌ／Ｗ
が０．５〜２．５％であることは連続する２回の照射の
間でのパルスレーザビーム８のオーバーラップが９９．
５〜９７．５％であることを意味する。また、パルスレ
ーザビーム８としては、具体的には、例えば、ＸｅＣｌ
エキシマーレーザによる波長３０８ｎｍのパルスレーザ
ビームを用いる。このパルスレーザビーム８の照射エネ
ルギー密度は例えば３２０ｍＪ／ｃｍ2 、パルス幅は約
２６ｎｓ、周波数は約２００Ｈｚである。
ーレーザなどによる紫外域の波長のパルスレーザビーム
８をＳｉ膜７側から照射する。このパルスレーザビーム
８の照射面上のスポット形状は例えば長方形とし、その
幅（Ｗ）は４０μｍ以上約１ｍｍ以下、例えば４００μ
ｍ、長さは任意であるが例えば１５０ｍｍとする。この
パルスレーザビーム８の照射は、具体的には、例えば次
のようにして行う。すなわち、例えば、パルスレーザビ
ーム８の照射方向を固定し、このパルスレーザビーム８
に対してＳｉ基板１をパルスレーザビーム８のスポット
の幅方向に移動させながら、パルスレーザビーム８の照
射を繰り返し行う。この場合の移動方向は、例えば、図
１および図２に示す結晶粒３ａの辺に平行にする。この
とき、連続する２回の照射の間でＳｉ基板１の移動量Ｌ
が４０μｍ以下、好適には４μｍ以下（例えば、４μ
ｍ）になり、かつ、パルスレーザビーム８のスポットの
幅Ｗに対する移動量Ｌの比Ｌ／Ｗが０．１〜５％、好適
には０．５〜２．５％（例えば、１％）になるようにす
る。ここで、Ｌ／Ｗが０．１〜５％であることは連続す
る２回の照射の間でのパルスレーザビーム８のオーバー
ラップが９９．９〜９５％であることを意味し、Ｌ／Ｗ
が０．５〜２．５％であることは連続する２回の照射の
間でのパルスレーザビーム８のオーバーラップが９９．
５〜９７．５％であることを意味する。また、パルスレ
ーザビーム８としては、具体的には、例えば、ＸｅＣｌ
エキシマーレーザによる波長３０８ｎｍのパルスレーザ
ビームを用いる。このパルスレーザビーム８の照射エネ
ルギー密度は例えば３２０ｍＪ／ｃｍ2 、パルス幅は約
２６ｎｓ、周波数は約２００Ｈｚである。
【００２２】この場合、Ｓｉ膜７に照射されたパルスレ
ーザビーム８は、このＳｉ膜７で吸収される。すなわ
ち、Ｓｉ膜７がパルスレーザビーム８に対してマスクと
して働く。この結果、開口７ａを通ったパルスレーザビ
ーム８だけがアモルファスＳｉ膜５に照射されてこの部
分のアモルファスＳｉ膜５が高温に加熱される。これに
よって、開口７ａの下側の部分のアモルファスＳｉ膜５
が溶融再結晶化する。符号９はこのようにして形成され
た再結晶化領域を示す。
ーザビーム８は、このＳｉ膜７で吸収される。すなわ
ち、Ｓｉ膜７がパルスレーザビーム８に対してマスクと
して働く。この結果、開口７ａを通ったパルスレーザビ
ーム８だけがアモルファスＳｉ膜５に照射されてこの部
分のアモルファスＳｉ膜５が高温に加熱される。これに
よって、開口７ａの下側の部分のアモルファスＳｉ膜５
が溶融再結晶化する。符号９はこのようにして形成され
た再結晶化領域を示す。
【００２３】次に、Ｓｉ膜７をエッチング除去した後、
例えばアニール炉において例えば６００℃で５〜２０時
間アニールすることにより、再結晶化領域９を種結晶と
してアモルファスＳｉ膜５を固相結晶化させる。これに
よって、図７に示すように、再結晶化領域９のあった所
を中心として正方形のほぼ単結晶の結晶粒３ａが成長
し、準単結晶Ｓｉ膜３が形成される。
例えばアニール炉において例えば６００℃で５〜２０時
間アニールすることにより、再結晶化領域９を種結晶と
してアモルファスＳｉ膜５を固相結晶化させる。これに
よって、図７に示すように、再結晶化領域９のあった所
を中心として正方形のほぼ単結晶の結晶粒３ａが成長
し、準単結晶Ｓｉ膜３が形成される。
【００２４】この後、ＳｉＯ2 膜６をエッチング除去す
る。これによって、図１および図２に示すように、目的
とするＳＯＩ構造が形成される。
る。これによって、図１および図２に示すように、目的
とするＳＯＩ構造が形成される。
【００２５】なお、パルスレーザビームの照射によるレ
ーザアニールやその後の固相結晶化などの技術について
は、Proceedings of the 44th symposium on semicondu
ctors and integrated circuits technology,p.187(199
3)およびMaterials Letters27(1996)275-279 に関連す
る記載がある。また、特願平９−６４０３６号および特
願平９−８８７２８号には、従来不可能であった｛１０
０｝面方位の正方形の単結晶の結晶粒を規則的に碁盤の
目状に配列させる技術が提案されている。
ーザアニールやその後の固相結晶化などの技術について
は、Proceedings of the 44th symposium on semicondu
ctors and integrated circuits technology,p.187(199
3)およびMaterials Letters27(1996)275-279 に関連す
る記載がある。また、特願平９−６４０３６号および特
願平９−８８７２８号には、従来不可能であった｛１０
０｝面方位の正方形の単結晶の結晶粒を規則的に碁盤の
目状に配列させる技術が提案されている。
【００２６】図８は、この第１の実施形態による方法で
ＳＯＩ構造を形成し、その準単結晶Ｓｉ膜３の結晶粒３
ａの粒径分布（面積分布で代用した）を調べた結果を示
す。ただし、連続する２回の照射間のパルスレーザビー
ム８のオーバーラップは９９％とした。一方、比較のた
めに、従来の減圧ＣＶＤ法により成膜された多結晶Ｓｉ
膜の結晶粒の粒径分布（面積分布で代用した）を調べた
結果を図９に示す。ただし、連続する２回の照射間のパ
ルスレーザビーム８のオーバーラップは９０％とした。
図８および図９において、ｎは結晶粒の総数、Ｎa は結
晶粒の面積の平均、σは標準偏差である。結晶粒の平均
粒径を〈Ｌ〉、結晶粒の面積をＳとすると、〈Ｌ〉〜Ｓ
1/2 である。
ＳＯＩ構造を形成し、その準単結晶Ｓｉ膜３の結晶粒３
ａの粒径分布（面積分布で代用した）を調べた結果を示
す。ただし、連続する２回の照射間のパルスレーザビー
ム８のオーバーラップは９９％とした。一方、比較のた
めに、従来の減圧ＣＶＤ法により成膜された多結晶Ｓｉ
膜の結晶粒の粒径分布（面積分布で代用した）を調べた
結果を図９に示す。ただし、連続する２回の照射間のパ
ルスレーザビーム８のオーバーラップは９０％とした。
図８および図９において、ｎは結晶粒の総数、Ｎa は結
晶粒の面積の平均、σは標準偏差である。結晶粒の平均
粒径を〈Ｌ〉、結晶粒の面積をＳとすると、〈Ｌ〉〜Ｓ
1/2 である。
【００２７】図８および図９を比較すると、従来の多結
晶Ｓｉ膜の結晶粒に比べて、この第１の実施形態による
方法で形成されたＳＯＩ構造の準単結晶Ｓｉ膜３の結晶
粒３ａの粒径は、かなり大きく、かつ、より均一である
ことがわかる。
晶Ｓｉ膜の結晶粒に比べて、この第１の実施形態による
方法で形成されたＳＯＩ構造の準単結晶Ｓｉ膜３の結晶
粒３ａの粒径は、かなり大きく、かつ、より均一である
ことがわかる。
【００２８】以上のように、この第１の実施形態によれ
ば、ＳｉＯ2 膜２上に形成された準単結晶Ｓｉ膜３は、
｛１１１｝面方位に優先配向したほぼ単結晶の結晶粒３
ａの群からなり、互いに隣接する結晶粒３ａが粒界３ｂ
の少なくとも一部で互いに格子整合しており、しかも結
晶粒３ａの粒径が従来の多結晶Ｓｉ膜に比べて大きくか
つ均一であることにより、従来の多結晶Ｓｉ膜に比べて
電気的特性に優れたものである。このため、バルク単結
晶Ｓｉに匹敵する良質のＳＯＩ構造を実現することがで
きる。そして、このＳＯＩ構造を例えば薄膜トランジス
タ（ＴＦＴ）の形成に用いることにより、バルク単結晶
Ｓｉを用いたＭＯＳＦＥＴに匹敵する高性能のＴＦＴを
実現することが可能となる。
ば、ＳｉＯ2 膜２上に形成された準単結晶Ｓｉ膜３は、
｛１１１｝面方位に優先配向したほぼ単結晶の結晶粒３
ａの群からなり、互いに隣接する結晶粒３ａが粒界３ｂ
の少なくとも一部で互いに格子整合しており、しかも結
晶粒３ａの粒径が従来の多結晶Ｓｉ膜に比べて大きくか
つ均一であることにより、従来の多結晶Ｓｉ膜に比べて
電気的特性に優れたものである。このため、バルク単結
晶Ｓｉに匹敵する良質のＳＯＩ構造を実現することがで
きる。そして、このＳＯＩ構造を例えば薄膜トランジス
タ（ＴＦＴ）の形成に用いることにより、バルク単結晶
Ｓｉを用いたＭＯＳＦＥＴに匹敵する高性能のＴＦＴを
実現することが可能となる。
【００２９】図１０はこの発明の第２の実施形態による
ＳＯＩ構造を示す。図１０に示すように、この第２の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１１１｝面方位に優先配向した正六角形状のほぼ
単結晶の結晶粒３ａの群が正亀の甲状に二次元的に配列
したものからなる。結晶粒３ａの六つの側面は｛２０
２｝面からなる。その他のことは、第１の実施形態によ
るＳＯＩ構造と同様である。
ＳＯＩ構造を示す。図１０に示すように、この第２の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１１１｝面方位に優先配向した正六角形状のほぼ
単結晶の結晶粒３ａの群が正亀の甲状に二次元的に配列
したものからなる。結晶粒３ａの六つの側面は｛２０
２｝面からなる。その他のことは、第１の実施形態によ
るＳＯＩ構造と同様である。
【００３０】また、この第２の実施形態によるＳＯＩ構
造の形成方法は、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
造の形成方法は、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
【００３１】この第２の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００３２】図１１はこの発明の第３の実施形態による
ＳＯＩ構造を示す。図１１に示すように、この第３の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１００｝面方位に優先配向したほぼ単結晶の結晶
粒３ａの群が二次元的に配列したものからなる。この場
合、結晶粒３ａは、四つの角が切除された正方形、言い
換えれば八角形状の形状を有する。また、四つの結晶粒
３ａに囲まれた部分には、この結晶粒３ａに比べて小さ
い正方形の単結晶の結晶粒３ｃが存在する。結晶粒３ａ
の四つの角部を除く四つの側面は｛００２｝面からな
り、四つの角部の側面は｛０２２｝面からなる。また、
これらの結晶粒３ａ、３ｃのうちの互いに隣接する結晶
粒３ａ、３ｃは、それらの粒界３ｂの少なくとも一部で
互いにほぼ格子整合している。その他のことは、第１の
実施形態によるＳＯＩ構造と同様である。
ＳＯＩ構造を示す。図１１に示すように、この第３の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１００｝面方位に優先配向したほぼ単結晶の結晶
粒３ａの群が二次元的に配列したものからなる。この場
合、結晶粒３ａは、四つの角が切除された正方形、言い
換えれば八角形状の形状を有する。また、四つの結晶粒
３ａに囲まれた部分には、この結晶粒３ａに比べて小さ
い正方形の単結晶の結晶粒３ｃが存在する。結晶粒３ａ
の四つの角部を除く四つの側面は｛００２｝面からな
り、四つの角部の側面は｛０２２｝面からなる。また、
これらの結晶粒３ａ、３ｃのうちの互いに隣接する結晶
粒３ａ、３ｃは、それらの粒界３ｂの少なくとも一部で
互いにほぼ格子整合している。その他のことは、第１の
実施形態によるＳＯＩ構造と同様である。
【００３３】また、この第３の実施形態によるＳＯＩ構
造の形成方法も、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
造の形成方法も、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
【００３４】この第３の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。
施形態と同様な利点を得ることができる。
【００３５】図１２はこの発明の第４の実施形態による
ＳＯＩ構造を示す。図１２に示すように、この第４の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１１０｝面方位に優先配向した六角形状のほぼ単
結晶の結晶粒３ａの群が亀の甲状に二次元的に配列した
ものからなる。結晶粒３ａの六つの側面は｛２００｝面
および｛１１１｝面からなる。その他のことは、第１の
実施形態によるＳＯＩ構造と同様である。
ＳＯＩ構造を示す。図１２に示すように、この第４の実
施形態によるＳＯＩ構造においては、準単結晶Ｓｉ膜３
は、｛１１０｝面方位に優先配向した六角形状のほぼ単
結晶の結晶粒３ａの群が亀の甲状に二次元的に配列した
ものからなる。結晶粒３ａの六つの側面は｛２００｝面
および｛１１１｝面からなる。その他のことは、第１の
実施形態によるＳＯＩ構造と同様である。
【００３６】また、この第４の実施形態によるＳＯＩ構
造の形成方法も、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
造の形成方法も、第１の実施形態によるＳＯＩ構造の形
成方法と同様である。
【００３７】この第４の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。
施形態と同様な利点を得ることができる。
【００３８】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００３９】例えば、上述の第１、第２、第３および第
４の実施形態において挙げた数値、材料、構造、プロセ
スなどは、あくまでも例に過ぎず、必要に応じて、これ
と異なる数値、材料、構造、プロセスなどを用いてもよ
い。
４の実施形態において挙げた数値、材料、構造、プロセ
スなどは、あくまでも例に過ぎず、必要に応じて、これ
と異なる数値、材料、構造、プロセスなどを用いてもよ
い。
【００４０】また、上述の第１、第２、第３および第４
の実施形態においては、パルスレーザビーム８としてＸ
ｅＣｌエキシマーレーザによるパルスレーザビームを用
いているが、パルスレーザビーム８としては、必要に応
じて、ＸｅＣｌエキシマーレーザ以外のエキシマーレー
ザによるパルスレーザビームを用いてもよいし、エキシ
マーレーザ以外のレーザ、例えば全固体紫外レーザによ
るパルスレーザビームを用いてもよい。
の実施形態においては、パルスレーザビーム８としてＸ
ｅＣｌエキシマーレーザによるパルスレーザビームを用
いているが、パルスレーザビーム８としては、必要に応
じて、ＸｅＣｌエキシマーレーザ以外のエキシマーレー
ザによるパルスレーザビームを用いてもよいし、エキシ
マーレーザ以外のレーザ、例えば全固体紫外レーザによ
るパルスレーザビームを用いてもよい。
【００４１】
【発明の効果】以上述べたように、この発明による半導
体材料によれば、半導体からなるほぼ単結晶の複数の結
晶粒からなり、複数の結晶粒は一面方位に優先配向して
おり、複数の結晶粒のうちの互いに隣接する結晶粒は少
なくともその粒界の一部で互いにほぼ格子整合している
ことにより、多結晶半導体材料に比べて優れた電気的特
性を有し、しかも各種の基板上に容易に形成することが
できる。
体材料によれば、半導体からなるほぼ単結晶の複数の結
晶粒からなり、複数の結晶粒は一面方位に優先配向して
おり、複数の結晶粒のうちの互いに隣接する結晶粒は少
なくともその粒界の一部で互いにほぼ格子整合している
ことにより、多結晶半導体材料に比べて優れた電気的特
性を有し、しかも各種の基板上に容易に形成することが
できる。
【図１】この発明の第１の実施形態によるＳＯＩ構造を
示す平面図である。
示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿っての断面図である。
【図３】この発明の第１の実施形態によるＳＯＩ構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＳＯＩ構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＳＯＩ構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＳＯＩ構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＳＯＩ構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図８】この発明の第１の実施形態による方法により形
成されたＳＯＩ構造の準単結晶Ｓｉ膜の結晶粒の粒径分
布の測定結果を示す略線図である。
成されたＳＯＩ構造の準単結晶Ｓｉ膜の結晶粒の粒径分
布の測定結果を示す略線図である。
【図９】従来の多結晶Ｓｉ膜の結晶粒の粒径分布の測定
結果を示す略線図である。
結果を示す略線図である。
【図１０】この発明の第２の実施形態によるＳＯＩ構造
を示す平面図である。
を示す平面図である。
【図１１】この発明の第３の実施形態によるＳＯＩ構造
を示す平面図である。
を示す平面図である。
【図１２】この発明の第４の実施形態によるＳＯＩ構造
を示す平面図である。
を示す平面図である。
１・・・Ｓｉ基板、２、６・・・ＳｉＯ2 膜、３・・・
準単結晶Ｓｉ膜、３ａ・・・結晶粒、３ｂ・・・粒界、
４、７・・・Ｓｉ膜、５・・・アモルファスＳｉ膜、８
・・・パルスレーザビーム
準単結晶Ｓｉ膜、３ａ・・・結晶粒、３ｂ・・・粒界、
４、７・・・Ｓｉ膜、５・・・アモルファスＳｉ膜、８
・・・パルスレーザビーム
Claims (18)
- 【請求項１】 半導体からなるほぼ単結晶の複数の結晶
粒からなり、 上記複数の結晶粒は一面方位に優先配向しており、 上記複数の結晶粒のうちの互いに隣接する結晶粒は少な
くともその粒界の一部で互いにほぼ格子整合しているこ
とを特徴とする半導体材料。 - 【請求項２】 上記半導体はダイアモンド型結晶構造を
有する共有結合型半導体であることを特徴とする請求項
１記載の半導体材料。 - 【請求項３】 上記複数の結晶粒は｛１００｝面方位に
優先配向していることを特徴とする請求項２記載の半導
体材料。 - 【請求項４】 上記複数の結晶粒を一方向から見たと
き、それぞれの結晶粒がほぼ正方形の形状を有し、か
つ、上記複数の結晶粒が碁盤の目状に配列していること
を特徴とする請求項３記載の半導体材料。 - 【請求項５】 上記複数の結晶粒は｛１１１｝面方位に
優先配向していることを特徴とする請求項２記載の半導
体材料。 - 【請求項６】 上記複数の結晶粒を一方向から見たと
き、それぞれの結晶粒がほぼ正六角形の形状を有し、か
つ、上記複数の結晶粒が正亀の甲状に配列していること
を特徴とする請求項５記載の半導体材料。 - 【請求項７】 上記複数の結晶粒は｛１１０｝面方位に
優先配向していることを特徴とする請求項２記載の半導
体材料。 - 【請求項８】 上記複数の結晶粒を一方向から見たと
き、それぞれの結晶粒がほぼ六角形の形状を有し、か
つ、上記複数の結晶粒が亀の甲状に配列していることを
特徴とする請求項７記載の半導体材料。 - 【請求項９】 上記複数の結晶粒の配向度は２０％以上
であることを特徴とする請求項１記載の半導体材料。 - 【請求項１０】 上記複数の結晶粒の配向度は３０％以
上であることを特徴とする請求項１記載の半導体材料。 - 【請求項１１】 上記複数の結晶粒の平均粒径は０．１
μｍ以上１０μｍ以下であることを特徴とする請求項１
記載の半導体材料。 - 【請求項１２】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＩＶ族半導体であることを特徴とす
る請求項２記載の半導体材料。 - 【請求項１３】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＳｉであることを特徴とする請求項
２記載の半導体材料。 - 【請求項１４】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＧｅであることを特徴とする請求項
２記載の半導体材料。 - 【請求項１５】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＣであることを特徴とする請求項２
記載の半導体材料。 - 【請求項１６】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＳｉとＧｅおよびＣからなる群より
選ばれた少なくとも一種とからなる半導体であることを
特徴とする請求項２記載の半導体材料。 - 【請求項１７】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＳｉＧｅであることを特徴とする請
求項２記載の半導体材料。 - 【請求項１８】 上記ダイアモンド型結晶構造を有する
共有結合型半導体はＳｉＣであることを特徴とする請求
項２記載の半導体材料。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305552A JPH11145056A (ja) | 1997-11-07 | 1997-11-07 | 半導体材料 |
| US09/187,224 US6172380B1 (en) | 1997-11-07 | 1998-11-06 | Semiconductor material |
| CN98123959A CN1127754C (zh) | 1997-11-07 | 1998-11-06 | 半导体材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305552A JPH11145056A (ja) | 1997-11-07 | 1997-11-07 | 半導体材料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145056A true JPH11145056A (ja) | 1999-05-28 |
Family
ID=17946540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9305552A Pending JPH11145056A (ja) | 1997-11-07 | 1997-11-07 | 半導体材料 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6172380B1 (ja) |
| JP (1) | JPH11145056A (ja) |
| CN (1) | CN1127754C (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001464A1 (fr) * | 1999-06-28 | 2001-01-04 | Hitachi, Ltd. | Substrat a couche mince en semi-conducteur polysilicium, son procede de production, dispositif a semi-conducteur et dispositif electronique |
| JP2002222957A (ja) * | 2001-01-26 | 2002-08-09 | Hitachi Ltd | 薄膜トランジスタ装置 |
| JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
| WO2004067812A1 (ja) * | 2003-01-28 | 2004-08-12 | Sumitomo Electric Industries, Ltd. | ダイヤモンド複合基板及びその製造方法 |
| KR100809858B1 (ko) * | 2000-08-22 | 2008-03-04 | 소니 가부시끼 가이샤 | 결정질 반도체 재료 제조 방법 및 반도체 장치 제조 방법 |
| WO2008129719A1 (ja) * | 2007-04-18 | 2008-10-30 | Mitsubishi Electric Corporation | 半導体薄膜の製造方法および半導体装置 |
| US7662703B2 (en) | 2006-08-31 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and semiconductor device |
| US7935584B2 (en) | 2006-08-31 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor device |
| US7972943B2 (en) | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8278739B2 (en) | 2006-03-20 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof |
| JP2021061451A (ja) * | 2017-02-28 | 2021-04-15 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
| US6683710B2 (en) * | 2001-06-01 | 2004-01-27 | Optical Research Associates | Correction of birefringence in cubic crystalline optical systems |
| US6970232B2 (en) * | 2001-10-30 | 2005-11-29 | Asml Netherlands B.V. | Structures and methods for reducing aberration in integrated circuit fabrication systems |
| US6844972B2 (en) * | 2001-10-30 | 2005-01-18 | Mcguire, Jr. James P. | Reducing aberration in optical systems comprising cubic crystalline optical elements |
| US7453641B2 (en) * | 2001-10-30 | 2008-11-18 | Asml Netherlands B.V. | Structures and methods for reducing aberration in optical systems |
| US6995908B2 (en) * | 2001-10-30 | 2006-02-07 | Asml Netherlands B.V. | Methods for reducing aberration in optical systems |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7072102B2 (en) | 2002-08-22 | 2006-07-04 | Asml Netherlands B.V. | Methods for reducing polarization aberration in optical systems |
| WO2007046290A1 (en) * | 2005-10-18 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9177811B2 (en) | 2007-03-23 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
| US5639698A (en) * | 1993-02-15 | 1997-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
| US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4026191B2 (ja) | 1996-05-22 | 2007-12-26 | ソニー株式会社 | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 |
| US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
| JPH10261799A (ja) | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
-
1997
- 1997-11-07 JP JP9305552A patent/JPH11145056A/ja active Pending
-
1998
- 1998-11-06 US US09/187,224 patent/US6172380B1/en not_active Expired - Fee Related
- 1998-11-06 CN CN98123959A patent/CN1127754C/zh not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491972B1 (en) | 1999-06-28 | 2009-02-17 | Hitachi, Ltd. | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device |
| WO2001001464A1 (fr) * | 1999-06-28 | 2001-01-04 | Hitachi, Ltd. | Substrat a couche mince en semi-conducteur polysilicium, son procede de production, dispositif a semi-conducteur et dispositif electronique |
| KR100706136B1 (ko) * | 1999-06-28 | 2007-04-11 | 가부시키가이샤 히타치세이사쿠쇼 | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 |
| KR100809858B1 (ko) * | 2000-08-22 | 2008-03-04 | 소니 가부시끼 가이샤 | 결정질 반도체 재료 제조 방법 및 반도체 장치 제조 방법 |
| JP2002222957A (ja) * | 2001-01-26 | 2002-08-09 | Hitachi Ltd | 薄膜トランジスタ装置 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
| US7892356B2 (en) | 2003-01-28 | 2011-02-22 | Sumitomo Electric Industries, Ltd. | Diamond composite substrate and process for producing the same |
| JPWO2004067812A1 (ja) * | 2003-01-28 | 2006-05-18 | 住友電気工業株式会社 | ダイヤモンド複合基板及びその製造方法 |
| WO2004067812A1 (ja) * | 2003-01-28 | 2004-08-12 | Sumitomo Electric Industries, Ltd. | ダイヤモンド複合基板及びその製造方法 |
| JP5160032B2 (ja) * | 2003-01-28 | 2013-03-13 | 住友電気工業株式会社 | ダイヤモンド複合基板及びその製造方法 |
| US8278739B2 (en) | 2006-03-20 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof |
| US7662703B2 (en) | 2006-08-31 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and semiconductor device |
| US7935584B2 (en) | 2006-08-31 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor device |
| US8216892B2 (en) | 2006-08-31 | 2012-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film |
| US7972943B2 (en) | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| WO2008129719A1 (ja) * | 2007-04-18 | 2008-10-30 | Mitsubishi Electric Corporation | 半導体薄膜の製造方法および半導体装置 |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
| JP5041255B2 (ja) * | 2007-04-18 | 2012-10-03 | 三菱電機株式会社 | 半導体薄膜の製造方法 |
| JP2021061451A (ja) * | 2017-02-28 | 2021-04-15 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1127754C (zh) | 2003-11-12 |
| US6172380B1 (en) | 2001-01-09 |
| CN1223460A (zh) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11145056A (ja) | 半導体材料 | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3761319B2 (ja) | 半導体装置の製造方法 | |
| JP4784955B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2003031497A5 (ja) | ||
| JP2000260709A5 (ja) | ||
| TW490770B (en) | Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus | |
| JP2008072093A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100250182B1 (ko) | 반도체결정의 형성방법 및 반도체소자 | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH01283879A (ja) | 薄膜形半導体装置とその製造方法 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPS6018913A (ja) | 半導体装置の製造方法 | |
| JP2505764B2 (ja) | 単結晶半導体薄膜の形成方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| KR101137734B1 (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
| JP2010186967A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TW200522156A (en) | Method for forming polycrystalline silicon film of polycrystalline silicon TFT | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH0637112A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5825222A (ja) | 半導体装置の製造方法 |