CN1127754C - 半导体材料 - Google Patents
半导体材料 Download PDFInfo
- Publication number
- CN1127754C CN1127754C CN98123959A CN98123959A CN1127754C CN 1127754 C CN1127754 C CN 1127754C CN 98123959 A CN98123959 A CN 98123959A CN 98123959 A CN98123959 A CN 98123959A CN 1127754 C CN1127754 C CN 1127754C
- Authority
- CN
- China
- Prior art keywords
- crystal grain
- semi
- conducting material
- orientation
- soi structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 title abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 73
- 241000270666 Testudines Species 0.000 claims description 6
- 239000013505 freshwater Substances 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 18
- 239000010408 film Substances 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 239000002245 particle Substances 0.000 description 13
- 239000012528 membrane Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010021033 Hypomenorrhoea Diseases 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一种其电特性比多晶半导体材料更好并可方便地在各种不同种类的衬底上形成的半导体材料。该半导体材料由基本上为单晶态的半导体晶粒3a构成。这些半导体晶粒3a在一个共同的表面取向上择优取向,例如{100}、{111}或{110}取向,邻近的晶粒3a的晶粒边界3b至少在其一部分处基本上呈互相晶格匹配的状态。
Description
技术领域
本发明涉及特别适合用于形成在绝缘体上的半导体层的半导体材料,例如制造使用该半导体层的器件。
背景技术
在MOSLSI领域中,目前正在积极地开发关于SOI(绝缘体睥硅)的技术来符合使用较低的源电压的要求。迄今为止,已提出了各种不同的用于制造SOI衬底的方法,一些方法已付诸实践。目前的用于制造SOI衬底的典型方法包括SIMOX工艺和键合工艺,但所有这些方法都涉及下述问题:难以在60nm以下均匀地控制硅(Si)膜的厚度和制造衬底的成本较高,这些问题妨碍了SOI衬底更广泛的实际应用。
另一方面,可通过使用键合工艺在各种不同的诸如玻璃衬底的衬底上制造Si晶体薄膜,但当要制造面积更大的薄膜时,要保证均匀的厚度变得越来越困难。
此外,虽然可在玻璃衬底或其它不同种类的衬底上方便地形成多晶硅膜,但由于晶粒的粒子大小的变动、晶粒边界的存在、晶粒取向方面的无序性等的缘故,它们的电特性是不能令人满意的。
发明内容
因而,本发明的一个目的在克服在常规技术中涉及的问题。即,本发明的一个目的是提供这样一种半导体材料,它在特性方面优于多晶半导体材料,并且能容易地在各种衬底上形成。
按照本发明,提供一种包括多个基本上为半导体的单晶态的晶粒的半导体材料,这些晶粒在一个共同的表面取向上择优取向,邻近的晶粒至少在其晶粒边界的一部分处基本上呈互相晶格匹配的状态。
由于按照本发明的半导体材料的晶体性质与单晶类似,故在本说明书中将其称为“准静态单晶”。
在本发明中,形成晶粒的典型的半导体是具有金刚石型晶体结构的共价键型的半导体。在这种情况下,多个晶粒呈{100}择优取向、{111}择优取向或{110}择优取向。当晶粒呈{100}择优取向时,从一个方向观察时晶粒分别近似呈正方形,它们以行和列密执着地排列。当晶粒呈{111}择优取向时,从一个方向观察时晶粒分别近似呈六角形,它们密接地排列以形成等边甲鱼壳图形。当晶粒呈{110}择优取向时,从一个方向观察时晶粒分别近似是呈六角形,它们密接地排列以形成甲鱼壳图形。
在本发明中,晶粒在择优取向上的取向度最好不小于20%,更为理想的是不小于30%。但是,在择优取向上的晶粒包含偏离一个取向在±5度范围内的取向上的晶粒。
在本发明中,晶粒的平均的粒子尺寸不小于0.1μm和不大于10μm。该晶粒在粒子大小方向最好相等。
在本发明中,具有金刚石型的晶体结构的共价键型的半导体是IV族半导体,即诸如硅(Si)、锗(Ge)和碳(C)的元素半导体,以及包含硅和至少从由Si、Ge和C组成的一组中选出的一种的化合物半导体,例如SiGe和SiC。
在本发明中,半导体材料一般以在衬底上的薄膜的形式来制造。以这种方式制造的准静态单晶半导体薄膜的厚度例如是10nm至100nm,尽管该厚度依赖于在何处使用和怎样使用。
具有按照本发明的上述已说明的结构的半导体材料与常规的多晶半导体材料相比在电特性方面是良好的,这是因为晶粒基本上是单晶并在一个共同的方向上择优取向,并且因为邻近的晶粒至少在其晶粒边界的一部分处基本上呈晶格匹配的状态,因而在该处电势垒较低。另外,通过诸如CVD的淀积工艺、使用受激准分子激光的激光退火、固相晶体化或其它适当的技术的组合,可方便地在玻璃衬底或任何其它各种衬底上制造该半导体材料。
附图说明
通过下述的与附图相结合的详细的描述,本发明的以上的和其它的目的、特征和优点将变得很明显。
图1是示出按照本发明的第1实施例的SOI结构的平面图;
图2是沿图1的II-II线取的剖面图;
图3是用于说明制造按照本发明的第1实施例的SOI结构的方法的剖面图;
图4是用于说明制造按照本发明的第1实施例的SOI结构的方法的剖面图;
图5是用于说明制造按照本发明的第1实施例的SOI结构的方法的剖面图;
图6是用于说明制造按照本发明的第1实施例的SOI结构的方法的剖面图;
图7是用于说明制造按照本发明的第1实施例的SOI结构的方法的剖面图;
图8是示出具有用按照本发明的第1实施例的方法制造的SOI结构的准静态单晶硅膜中的晶粒的粒子大小的分布的测量结果的简图;
图9是示出常规的多晶硅膜中的晶粒的粒子大小的分布的测量结果的简图;
图10是示出按照本发明的第2实施例的SOI结构的平面图;
图11是赤出按照本发明的第3实施例的SOI结构的平面图;以及
图12是示出按照本发明的第4实施例的SOI结构的平面图;
以下参照附图说明的是本发明的实施例。在所有说明这些实施例的附图中,用共同的参照数字来注明相同或等效的要素或部分。
具体实施方式
图1和2示出按照本发明的第1实施例的SOI结构,其中,图1是平面图,图2是沿图1的II-II线取的剖面图。
如图1和2中所示,在按照第1实施例的SOI结构中,在硅衬底1上制造的SiO2膜2上形成准静态单晶硅膜。准静态单晶硅膜3由基本上为单晶态的晶粒3a构成,该3a是{100}择优取向的,呈正方形,以行和列密接地排列。各个晶粒3a的四个侧表面是{002}取向表面。邻近的晶粒3a至少在其晶粒边界3b的一部分处基本上呈互相晶格匹配的状态。准静态单晶硅膜3的厚度例如是100nm,晶粒3a的平均的粒子尺寸例如是0.1μm至10μm。
以下说明的是用于制造具有以上按照第1实施例说明的结构的SOI结构的方法。
如图3中所示,在硅衬底1上首先例如用CVD制造SiO2膜2之后,在该SiO2膜2上例如用低压CVD制造硅膜4。
其次,如图4中所示,将例如硅离子注入到硅膜4中将其变成非晶硅膜5。在下述条件下注入硅离子:例如,能量是25keV,剂量是1.5×1015cm-2。
其次,如图5中所示,例如用CVD在非晶硅膜5上形成SiO2膜6。将该SiO2膜6用作在以下说明的脉冲激光束的照射期间的抗反射膜。该SiO2膜6的厚度例如是50nm。其次在SiO2膜6上例如用低压CVD形成硅膜7。之后,用光刻在硅膜7上形成具有与图1和2中示出的晶粒3a的中心对准的圆形开口的抗蚀剂图形(未示出)。使用该抗蚀剂图形作为掩模,利用刻蚀有选择地除去硅膜7以形成圆形开口7a。硅膜7的厚度例如是100nm,各个开口7a的直径例如是0.8μm。
其次,如图6中所示,通过使用例如受激准分子激光器,从硅膜7的一侧照射紫外线波长的脉冲激光束8。在脉冲激光束8的照射表面上的光斑的形状例如是矩形的,该光斑具有不短于40μm和不长于约1mm的宽度(W),例如是400μm,并具有任意的长度,例如是150mm。该脉冲激光束8的照射实际上可如下述那样来进行。在该光斑的宽度方向上相对于脉冲激光束8移动硅衬底1的同时,通过固定该脉冲激光束8的照射方向,重复该脉冲激光束8的照射。在这种情况下,该移动方向可平行于图1和2中示出的晶粒3a的边。在此这样来控制其移动,使得在两个连续的照射周期之间硅衬底1的移动距离L不大于40μm,最好不大于4(例如,4μm),移动距离L相对于脉冲激光束8的光斑宽度W的比率L/W是0.1%至5%,最好是0.5%至2.5%(例如,1%),L/W是0.1%至5%这一点意味着脉冲激光束8在两个连续的照射周期之间重叠99.9%至95%,而L/W是0.5%至2.5%这一点意味着脉冲激光束8在两个连续的照射周期之间重叠99.5%至97.5%。脉冲激光束8可以是从XeCl受激准分子激光器发射的波长为308nm的脉冲激光束。该脉冲激光束8的照射能量密度可以是320mJ/cm2,脉冲宽度可以是约26ns,频率可以是约200Hz。
在这种情况下,照射到硅膜7上的脉冲激光束8被硅膜7吸收。即,硅膜7起到对于脉冲激光束8的掩模的作用。结果,只有穿过开口7a的脉冲激光束8的一部分照射到非晶硅膜5上,并将非晶硅膜5的这些部分加热到高的温度。因而,使在开口7a之下的非晶硅膜5的部分熔融和再结晶化。数字9表示以这种方式形成的再结晶的区域。
其次,用刻蚀除去该硅膜7。其后,使该半产品在退火炉中例如在600℃下退火5至20小时,使用该再结晶区9作为籽晶将非晶硅膜5转变为固相晶体。结果,如图7中所示,基本上为单晶态的正方形晶粒3a在呈现再结晶区9的部分的周围生长,从而得到准静态单晶硅膜3。
之后,用刻蚀除去SiO2膜6,结果,完成了如图1和2中示出的打算得到的SOI结构。
在利用脉冲激光束的照射的激光退火和其后的用于固相晶体化的处理的技术方面,“Proceedings of the 44th symposium on semiconductorsand integrated circuits technology,p.187(1993)”和“MaterialsLetters27(1996)275-279”提供了相关的描述。再有,日本专利申请No.Hei9-64036和日本专利申请No.Hei-9-88728提出了可使{100}取向的正方形单晶态晶粒以行和列有规则地排列的技术,而该技术在以往是不可能实现的。
图8示出在用按照第1实施例的方法制备的SOI结构中的准静态单晶硅膜3中的晶粒3a的粒子尺寸分布(依据粒子面积分布)的研究结果。其中,这样来照射脉冲激光束8,使其在连续的两个照射周期之间重叠99%。为了进比较,图9示出在用低压CVD制造的常规的多晶硅膜中的晶粒的粒子尺寸分布(依据粒子面积分布)的研究结果,其中,这样来照射脉冲激光束8,使其在连续的两个照射周期之间重叠90%。在图8和9中,n是晶粒的总数,Na是晶粒的平均面积,σ是标准偏差。当晶粒的平均粒子尺寸是<L>和晶粒面积是S时,<L>~S1/2。
从图8和图9之间的比较可知,在用按照第1实施例的方法制造的SOI结构中的准静态单晶硅膜3中的晶粒的粒子尺寸比常规的多晶硅膜中的晶粒大很多并且更均匀。
如以上所说的那样,按照该第1实施例,在SiO2膜2上形成的准静态单晶硅膜3在电特性方面比常规的多晶硅膜更好,这是因为它由在{111}上择优取向基本上为单晶态的晶粒3a构成,邻近的晶粒3a至少在其晶粒边界3b的一部分处呈晶格匹配的状态,以及晶粒3a的粒子尺寸比常规的多晶硅膜中的晶粒更大并且更均匀。
因而,可实现与体单晶硅等效的高质量的SOI结构。使用该SOI结构可以制造薄膜晶体管(TFT),例如与使用体单晶硅的MOSFET等效的高性能TFT。
图10示出按照本发明的第2实施例4SOI构结。如图10中所示,在按照第2实施例的SOI结构中,该准静态单晶硅膜3由等边六角形的基本上为单晶态的晶粒3a构成,该3a是{111}择优取向并且以等边甲鱼壳图形按二维方式排列。各个晶粒的六个侧表面是{202}取向的,在其它方面,这里示出的SOI结构与按照第1实施例的SOI结构相同。
按照第2实施例的SOI结构可通过与关于按照第1实施例的SOI结构已说明的相同的工艺来制造。
同样,第2实施例可得到与第1实施例相同的优点。
图11示出按照本发明的第3实施例的SOI结构。如图11中所示,在按照第3实施例的SOI结构中,该准静态单晶硅膜3由基本上为单晶态的晶粒3a构成,该3a是{100}择优取向并且按二维方式排列。在这种情况下,各个晶粒3a具有通过切去正方形的四个角而构成的形状,即,八角形。在被四个晶粒3a包围的各个部分中,存在比晶粒3a小的单晶态晶粒3c。除各个晶粒3a的四个角外的四个侧表面是{002}取向的,而在四个角处的侧表面是{022}取向的。此外,这些晶粒3a和3c中的邻近的晶粒至少在其晶粒边界3b的一部分处呈互相晶格匹配的状态。在其它方向,这里示出的SOI结构与按照第1实施例的SOI结构相同。
同样,该按照第3实施例的SOI结构可通过用按照实施例的SOI结构已说明的工艺来制造。
同样,第3实施例可得到与第1实施例相同的优点。
图12示出按照本发明的第4实施例的SOI结构。如图12中所示,在按照第4实施例的SOI结构中,该准静态单晶硅膜3由六角形的基本上为单晶态的晶粒3a构成,该3a是{110}择优取向并且以甲鱼壳图形按二维方式排列。各个晶粒3a的六个侧表面是{200}和{111}取向的。在其它方面,这里示出的SOI结构与按照第1实施例SOI结构相同。
这里,该SOI结构也可通过用按照第1实施例的SOI结构已说明的工艺来制造。
同样,第4实施例可得到与第1实施例相同的优点。
已参照附图描述了本发明的特定的优选实施例,应了解本发明不限于这些明确的实施例,在不偏离由后附的权利要求所确定的本发明的范围或精神的前提下,本领域的专业人员可进行各种不同的变更和修正。
例如,在第1至第3实施例的说明中指出的数字值。材料、结构和工艺仅仅是举例,可采用其它适当的数字值、材料、结构和工艺。
类似地,虽然第1至第4实施例使用由XeCl受激准分子激光器产生的脉冲激光束作为脉冲激光束8,但它们可以是来自任何除XeCl受激准分子激光器之外的适当的受激准分子激光器的脉冲激光束,或来自除受激准分子激光器之外的激光器,诸如全固态的紫外线激光器。
如以上所述,按照本发明的半导体材料由在一个方向上择优取向的基本上为半导体单晶态的晶粒构成,邻近的晶粒至少在其晶粒边界的一部分处呈互相晶格匹配的状态。因而,该半导体材料在电特性方面比多晶半导体材料更好,并可方便地在各种不同种类的衬底上形成。
Claims (10)
1.一种包括多个为半导体的单晶态的晶粒的半导体材料,其特征在于:
所述晶粒在一个共同的表面取向上择优取向,以及所述晶粒中的邻近晶粒至少在其晶粒边界的一部分处呈互相晶格匹配的状态。
2.如权利要求1中所述的半导体材料,其特征在于:所述半导体是具有金刚石型晶体结构的共价键型的半导体。
3.如权利要求2中所述的半导体材料,其特征在于:所述晶粒呈{100}择优取向。
4.如权利要求3中所述的半导体材料,其特征在于:从一个方向观察时所述晶粒分别呈正方形,它们以行和列有规则地排列。
5.如权利要求2中所述的半导体材料,其特征在于:所述晶粒呈{101}择优取向。
6.如权利要求5中所述的半导体材料,其特征在于:从一个方向观察时所述晶粒分别呈六角形并以等边甲鱼壳图形来排列。
7.如权利要求2中所述的半导体材料,其特征在于:所述晶粒呈{110}择优取向。
8.如权利要求7中所述的半导体材料,其特征在于:从一个方向观察时所述晶粒分别呈六角形,它们以甲鱼壳图形来排列。
9.如权利要求1中所述的半导体材料,其特征在于:所述晶粒的取向度不小于20%。
10.如权利要求1中所述的半导体材料,其特征在于:所述晶粒的取向度不小于30%。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9305552A JPH11145056A (ja) | 1997-11-07 | 1997-11-07 | 半導体材料 |
JP305552/97 | 1997-11-07 | ||
JP305552/1997 | 1997-11-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1223460A CN1223460A (zh) | 1999-07-21 |
CN1127754C true CN1127754C (zh) | 2003-11-12 |
Family
ID=17946540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98123959A Expired - Fee Related CN1127754C (zh) | 1997-11-07 | 1998-11-06 | 半导体材料 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6172380B1 (zh) |
JP (1) | JPH11145056A (zh) |
CN (1) | CN1127754C (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001464A1 (fr) * | 1999-06-28 | 2001-01-04 | Hitachi, Ltd. | Substrat a couche mince en semi-conducteur polysilicium, son procede de production, dispositif a semi-conducteur et dispositif electronique |
JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
JP2002151410A (ja) * | 2000-08-22 | 2002-05-24 | Sony Corp | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
US6683710B2 (en) * | 2001-06-01 | 2004-01-27 | Optical Research Associates | Correction of birefringence in cubic crystalline optical systems |
JP4784955B2 (ja) * | 2001-07-18 | 2011-10-05 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置の製造方法 |
US6995908B2 (en) * | 2001-10-30 | 2006-02-07 | Asml Netherlands B.V. | Methods for reducing aberration in optical systems |
US6844972B2 (en) * | 2001-10-30 | 2005-01-18 | Mcguire, Jr. James P. | Reducing aberration in optical systems comprising cubic crystalline optical elements |
US6970232B2 (en) * | 2001-10-30 | 2005-11-29 | Asml Netherlands B.V. | Structures and methods for reducing aberration in integrated circuit fabrication systems |
US7453641B2 (en) * | 2001-10-30 | 2008-11-18 | Asml Netherlands B.V. | Structures and methods for reducing aberration in optical systems |
US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7072102B2 (en) | 2002-08-22 | 2006-07-04 | Asml Netherlands B.V. | Methods for reducing polarization aberration in optical systems |
KR100988104B1 (ko) * | 2003-01-28 | 2010-10-18 | 스미토모덴키고교가부시키가이샤 | 다이아몬드 복합 기판 및 그의 제조 방법 |
KR101299604B1 (ko) * | 2005-10-18 | 2013-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US8278739B2 (en) | 2006-03-20 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof |
US7935584B2 (en) | 2006-08-31 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor device |
US7662703B2 (en) | 2006-08-31 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and semiconductor device |
US7972943B2 (en) | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US9177811B2 (en) | 2007-03-23 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
JP7360180B2 (ja) * | 2017-02-28 | 2023-10-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
EP0612102B1 (en) * | 1993-02-15 | 2001-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for the fabrication of a crystallised semiconductor layer |
US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4026191B2 (ja) | 1996-05-22 | 2007-12-26 | ソニー株式会社 | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 |
US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
JPH10261799A (ja) | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
-
1997
- 1997-11-07 JP JP9305552A patent/JPH11145056A/ja active Pending
-
1998
- 1998-11-06 US US09/187,224 patent/US6172380B1/en not_active Expired - Fee Related
- 1998-11-06 CN CN98123959A patent/CN1127754C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1223460A (zh) | 1999-07-21 |
JPH11145056A (ja) | 1999-05-28 |
US6172380B1 (en) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1127754C (zh) | 半导体材料 | |
CN1187791C (zh) | 一种用于结晶硅层的方法 | |
TWI310059B (en) | Method for fabricating single crystal silicon film | |
KR100431909B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
CN1917146A (zh) | 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法 | |
CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
CN1310284C (zh) | 薄膜晶体管用非晶硅的结晶方法 | |
CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
US20110159647A1 (en) | Mask Pattern, Method of Fabricating Thin Film Transistor, and Method of Fabricating Organic Light Emitting Display Device Using the Same | |
TWI389316B (zh) | 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 | |
CN1554122A (zh) | 薄膜半导体器件及其制造方法 | |
CN1276471C (zh) | 薄膜半导体器件及其制造方法 | |
CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
CN1897223A (zh) | 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 | |
US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
CN1933104A (zh) | 半导体薄膜结晶及半导体元件制造的方法 | |
CN1157765C (zh) | 晶体半导体材料的制造方法以及制造半导体器件的方法 | |
CN100350553C (zh) | 多晶硅膜的形成方法 | |
KR100783224B1 (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
TWI342072B (zh) | ||
CN1604273A (zh) | 半导体器件及制作一低温多晶硅层的方法 | |
WO2001001464A1 (fr) | Substrat a couche mince en semi-conducteur polysilicium, son procede de production, dispositif a semi-conducteur et dispositif electronique | |
EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
CN1581427A (zh) | 多晶硅薄膜的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |