CN1897223A - 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 - Google Patents

多晶薄膜的制造方法和掩模图案及显示装置的制造方法 Download PDF

Info

Publication number
CN1897223A
CN1897223A CNA2006101214179A CN200610121417A CN1897223A CN 1897223 A CN1897223 A CN 1897223A CN A2006101214179 A CNA2006101214179 A CN A2006101214179A CN 200610121417 A CN200610121417 A CN 200610121417A CN 1897223 A CN1897223 A CN 1897223A
Authority
CN
China
Prior art keywords
regional transmission
mask
group
formula
regional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101214179A
Other languages
English (en)
Other versions
CN100490072C (zh
Inventor
朴惠香
李基龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1897223A publication Critical patent/CN1897223A/zh
Application granted granted Critical
Publication of CN100490072C publication Critical patent/CN100490072C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种用于薄膜晶体管的多晶薄膜的形成方法、在该方法中使用的掩模以及利用该用于薄膜晶体管的多晶薄膜的形成方法制造平板显示装置的方法。一些实施例能够提供这样的显示设备，其中多晶薄膜被均匀结晶以减少亮度的不均匀。在用于薄膜晶体管的多晶薄膜的形成方法中，非晶材料利用激光和具有一个或多个透射区域组混合结构的掩模结晶，该透射区域组每个都包括一个或多个激光光束能够穿过的透射区域和一个或多个激光光束不能穿过的非透射区域。激光光束被引导到材料的重叠区域。

Description

多晶薄膜的制造方法和掩模图案及显示装置的制造方法
技术领域
本发明涉及一种用于薄膜晶体管的多晶硅的制造方法，在该制造方法中使用的掩模图案以及利用该制造方法制造平板显示装置的方法。更具体而言，本发明涉及一种用于薄膜晶体管的多晶硅的制造方法，以减少使用根据连续横向结晶(sequential lateral solidmcation)(SLS)的结晶技术制造的多晶硅的显示设备中产生的亮度不均匀，一种在用于薄膜晶体管的多晶硅制造方法中使用的掩模图案，以及一种通过制造用于薄膜晶体管的多晶硅的方法而制造平板显示器的方法。
背景技术
通常，连续横向结晶(SLS)结晶是一种用于使晶粒硅结晶的方法，通过两次或多次将激光照向非晶硅层的重叠区域以便对硅进行退火，从而横向生长硅晶体、或晶粒。每个利用SLS结晶方法制得的多晶硅晶粒都被成形为在一方向具有长度的柱状，并在相邻晶粒之间形成晶粒边界。
据报道，可利用SLS结晶技术将多晶或单晶体大硅晶粒形成在衬底上，并且在利用多晶或单晶体大硅晶粒制造TFT时获得与由单晶硅制得的薄膜晶体管(TFT)相似的特性。
图1A、图1B和图1C为普通的SLS结晶方法的图示。
该SLS结晶方法使用退火工艺，其中，如图1所示，当激光光束通过具有激光光束透射区域和激光光束非透射区域的掩模照向非晶硅薄膜层的时候，非晶硅在激光光束透射区域被熔化。
当冷却时，在固体硅和熔化硅之间的界面产生结晶。形成一温度梯度(temperature gradient)，其中，温度在从界面到熔化硅的方向上逐渐减少。
因此，参照图1B，形成在特定方向上具有长的柱状晶粒的多晶硅薄膜层。由于热量在从掩模界面到熔化硅层的中心部分的方向上流动，多晶硅晶粒横向生长直至熔化硅层完全固化为止。从而，晶粒从未熔化的非晶硅层开始生长，这样在相邻晶粒之间形成晶粒边界。如图1B所示，在与晶粒生长的方向垂直的方向上形成的晶粒边界为“主晶粒边界”。
如图1C中所示，通过利用从一位置移动到下一个位置的掩模将激光光束通过照向非晶硅和多晶硅层，从而熔化非晶硅和晶体硅。该掩模通过预定的位置顺序移动并将激光光束照向每个位置的硅上。如图1C所示，在该过程中，掩模这样移动，使得将要被熔化并在掩模的第二位置结晶的一部分硅与熔化并在掩模的第一位置结晶的硅交叠。这样做使得在掩模的第二位置熔化的硅将根据在掩模的第一位置结晶的晶体结构而结晶。也就是说，在掩模第一位置结晶的硅变成了掩模第二位置中熔化的硅的籽晶(seed)。该方法具有产生增加了长度的晶粒的优点。从而，SLS结晶方法中的晶粒尺寸取决于掩模上的激光透射区域的尺寸和激光处理的重复次数。
图2为说明在利用两次曝光型(two shot type)SLS结晶技术的多晶硅薄膜的制造方法中使用的掩模图案的示意图。图3为说明当采用图2中的掩模图案制造多晶硅时所用的激光光束能量密度的图。还示出了根据该能量密度制得的多晶硅。
如图3所示，因为激光光束中的能量密度不可能均匀，所以中心部分的能量密度会比边缘的能量密度高。结果，使结晶的多晶硅的结晶度变化并且TFT的特性相应地变化。
因此，在利用SLS结晶技术使非晶硅结晶时，如果激光的能量密度不均匀，在显示器上将产生亮度的不均匀。
图4A为用在多晶硅的传统激光曝光混合方法(mixing method)中的掩模的平面图。如图所示，在右半边，掩模具有包括单独的透射区域的第一区域，而在左半边，掩模具有包括两个透射区域的第二区域。利用激光曝光混合方法通过在掩模位于第一位置时结晶该区域的第一部分而结晶非结晶区域。然后将掩模移动到第二位置，从而掩模的左半边占据之前由掩模右半边占据的空间。接着，该区域的第二部分利用在第二位置掩模被结晶。因此，该区域的第二部分在垂直于掩模移动方向的方向上交叠该区域的第一部分。图4B和图4C为展示在渐进过程中的掩模和硅的平面图。图4B示出了在利用第一位置的掩模使硅结晶后以及在掩模移动到第二位置后的掩模和硅。应当注意，当掩模位于第一位置时，硅在与掩模的透射区域相应的位置被结晶。还应当注意，当掩模位于第二位置时的透射区域与掩模位于第一位置时结晶的硅的重叠。图4C示出了在掩模位于第一位置时的第一结晶后以及在掩模位于第二位置时的第二结晶后的硅。应当注意在掩模处于第一和第二位置时通过掩模中的透射区域曝露于激光的硅的中心区域被完全结晶。即，在结晶区域中从顶部到底部没有空隙。随着处理的继续，每个连续的区域接收到两次结晶激光曝光，并被完全结晶。然而，还应当注意，这些区域之间的区域没有被曝露于激光处理，因此没有被结晶。
图5示出了在利用SLS结晶方法以及上述参照图4A、图4B和图4C的传统的激光曝光混合技术制得的多晶硅中形成的条纹痕迹的照片。视觉上的差异表示结晶处理是不完全均匀的。这种不均匀导致了晶体管传导特性的不均匀和亮度的不均匀，因此是不期望的。
[0015]另外，激光曝光混合处理存在缺点，即，由于使用了四次曝光处理来形成至少一个晶体而增加了处理时间。图4A的掩模具有与处理时间相关的另一缺点。图4A的掩模被成形为使晶体生长实质上垂直于移动的方向。因此产生了具有便于定向的晶粒边界的晶体，掩模在水平方向上被移动穿过如所看到的定向的显示器。因为显示器的水平方向比垂直方向长，该移动是在较长的方向上，因此额外的掩模移动量是必须的。
在PCT国际专利No.WO 97/45827和美国专利No.6,322,625中，公开了在将非晶硅沉积到衬底上后利用SLS结晶方法将非晶硅转变为多晶硅以及仅仅使非晶硅的选定区域结晶的技术。
此外，在美国专利No.6,177,301中公开了提高TFT特性的结晶方法。根据美国专利6,177,301，在制造用于包括驱动器和像素的LCD装置的TFT时，当沟道(channel)方向与利用SLS结晶方法生长的晶粒方向平行时，晶粒边界在载流子上的阻隔效应(barrier effect)被最小化。相反，当晶粒边界与通沟道方向垂直时，该晶粒边界起到陷阱(traps)的作用并导致了性能低下的TFT。
在包括相互垂直的晶体管的电路中，能够在相对于所有晶体管的方向理想地定向成大约45度的方向上引起晶体生长。这导致了晶粒边界效应通常在晶体管之间匹配，并且避免了由于晶粒边界与该沟道垂直导致的大量陷阱效应。在一些应用中，在定向角度为从大约30度到大约60度时可获得这种有益效果。然而，与上述参照附图4A、4B和4C的激光曝光混合技术相似，美国专利6,177,301的方法也产生了取决于激光能量密度的不均匀的多晶硅晶粒的不均匀。这导致了显示器中类似的亮度不均匀。另一个与上述参照附图4A、4B和4C的方法、以及美国专利6,177,30l的方法相同的缺点是结晶区域之间的非结晶区域，如图4C中所示。
在韩国专利公开No.2002-93194中描述了一种完全结晶方法，其中激光光束图案被成形为三角形
Figure A20061012141700101
在横向移动三角形 激光光束图案的同时进行结晶处理。
发明内容
因此，为了解决上述现有技术中的问题，本发明的某些方面至少提供了一种用于薄膜晶体管的多晶硅薄膜的制造方法，其改善了当利用SLS结晶方法制造多晶硅薄膜时由于激光光束中能量密度的不均匀而产生的亮度的不均匀，以及一种在该方法中使用的掩模。
一个实施例是一种形成多晶硅薄膜的方法，包括通过将激光穿过具有透射区域组混合结构的掩模施加到该第一区域而使非晶硅的第一区域结晶，该透射区域组每个都包括一个或多个激光能够穿过的透射区域和一个或多个激光不能穿过的非透射区域，其中第一区域与第一透射区域组中的第一透射区域对准。该方法还包括移动掩模使得第二透射区域组的第二透射区域与硅的第二区域对准，其中该第二区域在掩模的移动方向上与该第一区域交叠透射区域在掩模移动方向上的1/n，其中，n为自然数，并且是掩模上有效透射区域组的数量。
另一个实施例是一种包括透射区域组混合结构的掩模，该透射区域组每个都具有激光能够穿过的多个透射区域和激光不能穿过的非透射区域，其中，第一组的最低透射区域中心和下一个相邻组的最高透射区域中心之间的距离x满足公式1、公式2或公式3
[公式1]
x＝(a+b)+((a+b)/m)
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b
[公式3]
x＝(a+b)+(a-I)以及a/2＜I＜a，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的与掩模上有效透射区域组数量相当的自然数，以及I为当掩模位于第一位置时相应于第一透射区域组的透射区域的硅与掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向的宽度。
另一个实施例是一种多晶硅薄膜的制造方法。该方法包括在使用掩模的时候利用激光使非晶硅结晶，该掩模具有多个非透射区域组的混合结构，该非透射区域组每个都包括一个或多个激光不能穿过的非透射区域和一个或多个激光能够穿过的透射区域，其中在移动掩模后，与非透射区域对准的硅区域被交叠差不多非透射区域的1/n，其中，n为表示有效非透射区域组数量的自然数。
另一个实施例是一种掩模，其包括非透射区域组的混合结构，该非透射区域组每个都包括一个或多个激光不能穿过的非透射区域和一个或多个激光能够穿过的透射区域，其中第一非透射区域组的非透射区域与下一个相邻非透射区域组的透射区域对准。
附图说明
这些实施例的上述和其它特征和优点将通过接下来参照这些附图对这些实施例的详细说明变得更加明显，其中：
图1A至1C为说明普通SLS结晶方法的示意图；
图2为说明在利用传统的两次曝光型SLS技术制造多晶硅薄膜的方法中使用的掩模图案的图；
图3为说明在使用传统的SLS技术产生的晶体结构中的不均匀的示意图；
图4A至4C为说明在普通的SLS结晶技术中根据激光曝光混合制造多晶硅薄膜的方法中使用的掩模结构结晶非晶硅的方法的示意性平面图；
图5为示出参照图4A至图4C描述的方法形成的条纹痕迹的照片；
图6为说明根据本发明某些实施例的掩模的示意图；
图7为说明采用图6的掩模图案利用两次激光曝光使非晶硅结晶的方法的示意图；
图8为说明利用SLS结晶技术使非晶硅结晶的方法的示意图，其中晶粒的尺寸根据使用图6的掩模图案扫描(scans)的数量而确定；
图9为示出参照图8描述的方法形成的条纹痕迹的照片；
图10为说明根据本发明另一实施例的掩模图案的示意图；
图11为说明一种有机电致发光显示装置的剖面结构的剖面图，其中多晶硅利用从非晶硅形成多晶硅的方法形成。
具体实施方式
现在，将参照附图对这些实施例进行说明。供参考，这些附图中相同的参考标记表示相同的部分。
通常，TFT中载流子的迁移率(mobility)取决于多晶硅晶粒的尺寸和方向而变化。例如，当晶粒的长度大约为3.5μm时，与其为大约3μm时相比，场迁移率增加大约15％。
由于TFT的某些电流特性值与迁移率直接相关，由激光光束中能量的不均匀而导致的亮度不均匀能够通过控制多晶硅晶粒的尺寸被改善。
图6为说明根据本发明一实施例的具有一图案的掩模的示意图。
图6的掩模被设定为用在使硅结晶的退火方法中，在该方法中激光光束被直接照向硅，掩模选择性地通过激光辐射至预定区域。预定区域中的硅由于激光光束而熔化，并且一旦激光光束被移走就冷却。硅冷却时晶体生长。在最初的退火理后，掩模在某一方向上移动，并进行下一次退火处理。重复该步骤直到硅被结晶为与所期望的结果相一致。图6的掩模具有一图案，其中相同尺寸和形状的透射区域在一较大的非透射区域中形成。该非透射区域被设定为防止激光到达并熔化硅。该透射区域被设定为基本上透射激光以使曝露的硅熔化。该透射区域每个都形成为在与掩模移动方向垂直的方向上被延伸，并在掩模移动方向上连续布置。如图6所示，该透射区域具有在掩模移动方向上的开口尺寸a，以及在掩模移动方向上的间隔b。还示出了由边界P1、P2…Pn隔开的透射区域组S1、S2…Sn，并被布置成在相对于掩模的移动方向上S1在S2的前面。该掩模被设定为这样移动，边界线P1移动后的(post-movement)位置与掩模顶部移动前的(pre-movement)位置对准。该掩模被设定为使获得的结晶晶粒边界与掩模的移动方向平行。所以，在显示器如同看到的定向时，掩模被设定为在垂直方向上移动穿过显示器。由于该垂直方向比显示器中的垂直方向短，该移动位于在该较短的方向上，因此，掩模移动的最小化数量是必须的。
图7为说明利用两次曝光使非晶硅结晶的方法的示意图，不考虑利用图6的掩模图案的SLS结晶技术中的扫描量。图7示出了在透射区域(用实心边界线表示)的第一位置中的掩模。注意，省略号(…)表示透射区域填充每个透射区域组的区域。虚线表示第二组S2的透射区域相对于第一组S1的透射区域移位前的位置的移位后的位置。如图所示，在移位后第二透射区域组S2的透射区域的位置偏离并交叠第一透射区域组S1移位前的位置。如上所述，激光光束被处于不同位置的掩模照向硅，在每个位置上曝光的硅被熔化并在凝固时结晶。也就是说，当掩模位于第一位置时，与第一组S1的透射区域对准的第一部分硅被结晶。掩模被移位到第二位置以便边界线P1与掩模顶部的移动前位置对准。然后，当掩模位于第二位置时，与第二组S2的透射区域对准的第二部分硅被结晶。由于第一和第二组S1和S2的透射区域之间的空间关系，基本上全部区域通过施加第一激光光束或施加第二激光光束或同时施加二者被曝光。因此，这是对两次曝光型结晶方法的解释说明。其它相邻组的透射区域之间的空间关系能够方便地在m次曝光结晶方法中有利地利用，其中m为有效透射区域组的数量以及激光光束的曝光次数。
在m次曝光结晶方法的情况下，可以设定掩模的透射区域图案，使得第一组S1的最低透射区域的中心和下一个相邻组S2的最高透射区域的中心之间的距离x满足公式1或公式2：
[公式1]
x＝(a+b)+((a+b)/m)，
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的与掩模上有效透射区域组数量相当的自然数，并且在第一透射区域之上和最后透射区域之下的非透射区域在掩模移动方向上的距离总和等于b。
如果掩模图案满足上述公式，非晶硅的全部区域能够通过将激光光束照向非晶硅与掩模图案中有效透射组数相同的次数而结晶。这可以少至2。
在一些实施例中，透射区域形成为矩形或多边形，但它们不限于矩形或多边形。还可使用其它形状例如不规则形、圆形和椭圆形。
图8为说明利用SLS结晶使非晶硅结晶的另一种方法的示意图。在该实施例中，使用了图6的掩模并通过每个普通的掩模位置处的扫描数量控制晶粒的尺寸。也就是说，随着掩模轻微移位用于每个曝光，硅被多次曝露于激光光束，在每个普通的掩模位置处形成长的平行晶粒。例如，当掩模位于其第一位置时，硅通过掩模接收对激光光束的第一次曝露，硅的曝露部分熔化并结晶。掩模移位t，然后硅通过掩模接收对激光光束的第二次曝露。t的值这样界定，t＜a以便第二激光光束曝光使硅的新的部分和硅在第一次曝光中曝光的一部分曝光。这样做使得在掩模的第二位置中熔化的硅将根据在掩模的第一位置中结晶的硅的晶体结构而结晶。也就是说，在掩模的第一位置中结晶的硅变成在掩模的第二位置中熔化的硅的籽晶。因而晶粒的长度为a+t。随着反复移位，晶粒长度为a+nt，其中n为激光光束曝光的次数。在一些实施例中，t＝a/n。
根据一些实施例，图6的掩模可这样设定，第一组S1的最低透射区域的中心和下一个相邻组S2的最高透射区域的中心之间的距离x满足公式3：
[公式3]
x＝(a+b)+(a-I)以及a/2＜I＜a，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，在第一透射区域之上和最后透射区域之下的非透射区域在掩模移动方向上的距离总和等于b，以及I为当掩模位于第一位置时与第一透射区域组的透射区域对应的硅在掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向上的宽度，使得在移位之前边界P1与掩模的顶部位置对准。在一些实施例中I＝a-t。此外，在一些实施例中，I满足下列公式4：
[公式4]
I＝a-[(晶粒长度-a)/(扫描次数-2)]，
其中如果I为a/2或更少，其将类似于两次曝光处理。也就是说，整个非晶硅区域利用在两个普通位置处的掩模被结晶。
图9为示出在利用上述参照图8的SLS结晶方法制得的多晶硅中形成的条纹痕迹的照片。与图5的照片相比，显示出该条纹痕迹被大大地减少了。该视觉差异表示上述参照图8的结晶处理导致了比现有技术更加均匀的结晶。这样改善的均匀性导致了更加均匀的晶体管传导性，以及更加均匀的亮度。
图10为说明根据另一个实施例的掩模的示意图。与其它实施例类似，该掩模被设定为与激光一起使用，以通过将硅通过掩模反复曝光于激光光束引起薄膜硅层的结晶，其中该掩模在曝光之间被移位。
参照图10，非透射区域以点图案形成在掩模上。该掩模图案包括非透射区域组S1、S2…Sn，这些组每个都包括多个非透射区域。每个组中的非透射区域具有相同的尺寸和形状，并以行和列阵列排列。还可使用不同的形状和结构。然而，下一个相邻组中，非透射区域比之前相邻组小并在垂直于掩模的移动方向上偏离一距离r。
与在其它实施例中一样，曝光于激光光束的硅通过透射区域被熔化，随后冷却，并以晶粒生长特性结晶。该晶粒生长将受到在结晶的硅与熔化硅边界处的结晶硅的晶体方向影响。也就是说，该结晶的硅为熔化硅提供了籽晶。由于每个硅区域利用非透射区域尺寸递减的掩模非透射区域组反复曝光于激光光束，获得的晶体颗粒变得更大更均匀。这由于每个渐进的非透射区域组的偏离而发生，并且随着籽晶变得更小，每个籽晶包括单独晶粒的可能性增加。掩模可被设定为提供任何数量的非透射组，从而使晶粒尺寸接近与非透射区域阵列相应的尺寸。在一些实施例中，每个组中的非透射区域数量可减少。在一些实施例中，与参照图8论述的实施例类似，可利用图10的掩模随着小的掩模移位进行多次扫描。
图11为说明有机电致发光显示装置的剖面结构的剖面图，其中利用这里讨论的任何实施例或等同物的用于从非晶硅形成多晶硅的方法形成多晶硅。
参照图11，在衬底100上形成缓冲层110。可将绝缘透明衬底或透明金属衬底用作衬底100。可选择性使用缓冲层110，其可包括SiNx和SiO2中的至少一个。
半导体层120通过在缓冲层110上沉积非晶硅并利用任何这里论述的SLS结晶方法或等同物的方法使非晶硅层结晶成多晶硅层120后将结晶的多晶硅构图而形成。
栅电极140通过在整个衬底100上形成栅绝缘膜130后利用例如在栅绝缘薄膜130上沉积的SiNx和SiO2中的至少一个构图栅电极材料而形成。在形成栅电极后，源极/漏极区域120s和120d通过将栅电极140用作掩模在半导体层120上掺杂p型杂质或n型杂质而形成在半导体层120上。
在衬底100上形成层间绝缘膜150后，用于接触源极/漏极160s、160d和源极/漏极区域120s、120d的接触孔形成在栅绝缘膜130和层间绝缘膜150中。
该栅绝缘膜130、栅电极140和层间绝缘膜150可利用传统的已知和使用的材料形成。
虽然已经描述了顶栅型(top gate type)薄膜晶体管，其中在半导体层120的上面部分形成栅电极140，但是这里描述的方法的多晶硅还可应用于底栅型(bottom gate type)薄膜晶体管，其中在半导体层120的下面部分形成栅电极140。
绝缘膜170被施加到源极/漏极160s和160d。绝缘膜170可以是保护膜、平面膜和/或层叠膜。在绝缘膜170上构图并形成像素电极180后，像素限定层190被这样构图并形成，使像素限定层可形成在衬底100上以覆盖像素电极的边缘部分，像素电极180的上面部分被曝光。
虽然未在图11中说明，但是有机电致发光显示装置可通过以与传统所用的方法相同的方法在像素电极180的上面部分上形成包括有机薄膜层的有机光发射层和上部电极而完成。
虽然在这里根据实施例的应用讨论了有机电致发光显示装置，根据这些实施例或其等同方法制得的多晶硅薄膜可应用于所有有源型(active type)平板显示装置中，以及用于除显示器以外的应用的其他薄膜有源装置。另外，这些方法或等同方法还可用于生成除了硅以外材料的晶体，并且该晶体可在任何数量的衬底材料上或内部生长。
如这里所用的，词组“掩模移动方向”被用作某一方向的参考基准。当使用时，如果掩模被从一个曝光位置直接移动到下一个，词组“掩模移动方向”或其它类似的词组实质上表示掩模移动的方向。
如上所述，本发明的实施例能够充分防止在结晶时至少部分来自激光光束能量的不均匀导致的多晶硅的不均匀结晶。
虽然已经参照具体实施例展示和说明了本发明，但是，本领域技术人员应当明白在形式和细节上作出的上述和其它改变不脱离本发明的精神和范围。

Claims (36)

1.一种多晶薄膜的形成方法，包括：
通过将激光光束通过具有透射区域组混合结构的掩模施加到第一区域使第一区域结晶，该每个透射区域组都包括一个或多个激光光束能够穿过的透射区域和一个或多个对激光光束不透明的区域，其中该第一区域与第一透射区域组的第一透射区域对准；以及
移动掩模，使得第二透射区域组的第二透射区域与第二区域对准，其中该第二区域在掩模移动方向上交叠该第一区域。
2.根据权利要求1中的方法，其中该多晶薄膜是具有第一和第二轴的平板显示器的一部分，该掩模移动方向基本上位于该第一和第二轴中较长的方向上。
3.根据权利要求1中的方法，其中该第二区域交叠该第一区域大约l/n，其中n为使用的透射组数量。
4.根据权利要求1中的方法，还包括利用退火该第二区域使该第二区域结晶。
5.根据权利要求1中的方法，还包括移动该掩模一距离t以使该第一透射区域与第三区域对准，其中该第三区域在掩模移动方向上与该第一区域交叠a-t，其中a为在掩模移动方向上的透射区域开口尺寸，t小于a。
6.根据权利要求1中的方法，其中该第一组的最低透射区域的中心和该第二组的最高透射区域的中心之间在掩模移动方向上的距离x满足公式1或公式2：
[公式1]
x＝(a+b)+((a+b)/m)，
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的自然数且是掩模上的有效透射区域组的数量。
7.根据权利要求6中的方法，其中每个透射区域具有多边形形状。
8.根据权利要求6中的方法，其中n为2。
9.根据权利要求1中的方法，其中该第一组的最低透射区域的中心和该第二组的最高透射区域的中心之间的距离x满足公式3：
[公式3]
x＝(a+b)+(a-I)以及a/2＜I＜a，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，以及I为当掩模位于第一位置时与第一透射区域组的透射区域对应的区域在掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向上的宽度。
10.根据权利要求9中的方法，其中I满足下列公式4：
[公式4]
I＝a-[(晶粒长度-a)/(扫描次数-2)]。
11.一种包括透射区域组混合结构的掩模，该透射区域组每个都包括多个激光光束能够穿过的透射区域和激光光束不能穿过的非透射区域，其中第一组的最低透射区域的中心和下一个相邻组的最高透射区域的中心之间的距离x满足公式1、公式2或公式3：
[公式1]
x＝(a+b)+((a+b)/m)
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b
[公式3]
x＝(a+b)+(a-I)以及a/2＜I＜a，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的自然数且相应于掩模上有效透射区域组的数量，以及I为当掩模位于第一位置时与第一透射区域组的透射区域对应的区域在掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向上的宽度。
12.根据权利要求11中的掩模图案，其中每个透射区域具有多边形形状。
13.根据权利要求11中的掩模图案，其中I大于0且小于a/2。
14.根据权利要求13中的掩模图案，其中I满足下列公式4：
[公式4]
I＝a-[(晶粒长度-a)/(扫描次数-2)]。
15.一种多晶薄膜的制造方法，该方法包括使用具有多个非透射区域组混合结构的掩模时利用激光光束使一区域结晶，该非透射区域组每个都包括一个或多个对激光光束不透明的非透射区域和一个或多个激光光束能够穿过的透射区域，其中与该非透射区域对准的区域在移动掩模后被交叠。
16.根据权利要求15中的方法，其中第一非透射区域组中的非透射区域在垂直于掩模移动方向的方向上与在掩模移动方向上的下一个相邻非透射区域组中的非透射区域间隔。
17.根据权利要求15中的方法，其中该非透射区域具有点形状。
18.一种掩模，包括：
非透射区域组混合结构，该非透射区域组每个都包括一个或多个激光光束不能穿过的非透射区域和一个或多个激光光束能够穿过的透射区域，其中第一非透射区域组的非透射区域与下一个相邻非透射区域组的透射区域对准。
19.根据权利要求18中的掩模，其中该非透射区域具有点形状。
20.根据权利要求18中的掩模，其中第一非透射区域组的非透射区域比下一个相邻非透射区域组的非透射区域大。
21.一种平板显示装置的制造方法，该方法包括：
根据权利要求1中的方法形成多晶薄膜；以及
在该多晶薄膜上形成薄膜晶体管。
22.根据权利要求21中的方法，其中该薄膜晶体管包括在该多晶薄膜下形成的栅电极。
23.根据权利要求21中的方法，其中该薄膜晶体管包括在该多晶薄膜上形成的栅电极。
24.根据权利要求21中的方法，其中该平板显示装置包括有机电致发光显示装置或液晶显示装置。
25.根据权利要求21中的方法，其中第一组的最低透射区域的中心和下一个相邻组的最高透射区域的中心之间的距离x满足公式1或公式2：
[公式1]
x＝(a+b)+((a+b)/m)，
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的自然数且相当于掩模上的有效透射区域组数量。
26.根据权利要求25中的方法，其中每个透射区域具有多边形图案形状。
27.根据权利要求25中的方法，其中当掩模位于第一位置时与第一透射区域组的透射区域对应的区域在掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向上的宽度小于a/2。
28.根据权利要求21中的方法，其中当n为3或更多时，第一组的最低透射区域的中心和下一个相邻组的最高透射区域的中心之间的距离x满足公式3：
[公式3]
x＝(a+b)+(a-I)以及a/2＜I＜a，
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，以及I为当掩模位于第一位置时与第一透射区域组的透射区域对应的区域在掩模移位后被相邻透射区域组的透射区域位置所交叠的在掩模移动方向上的宽度。
29.根据权利要求28中的方法，其中I满足下列公式4：
[公式4]
I＝a-[(晶粒长度-a)/(扫描次数-2)]。
30.根据权利要求21中的方法，其中第一非透射区域组中的非透射区域在垂直于掩模移动方向的方向上与在掩模移动方向上的下一个相邻非透射区域组中的非透射区域间隔。
31.根据权利要求21中的方法，其中该非透射区域具有点形状。
32.一种包括透射区域组混合结构的掩模，该透射区域组每个都包括多个激光光束能够穿过的透射区域和激光光束不能穿过的非透射区域，其中第一组的最低透射区域的中心和与该第一组相邻的第二组的最高透射区域的中心之间的距离x满足公式1或公式2：
[公式1]
x＝(a+b)+((a+b)/m)
[公式2]
x＝(a+b)-((a+b)/m)其中(a+b)/m＜b
其中，a为在掩模移动方向上的透射区域开口尺寸，b为在掩模移动方向上的透射区域间隔，m为2或更多的自然数且相应于掩模上的有效透射区域组数量。
33.根据权利要求32中的掩模，其中该第二组的最低透射区域的中心和与该第二组相邻的第三组的最高透射区域的中心之间的距离x满足公式1或公式2。
34.一种掩模，包括：
非透射区域组混合结构，该非透射区域组每个都包括一个或多个激光光束不能穿过的非透射区域和一个或多个激光光束能够穿过的透射区域，其中第一非透射区域组的非透射区域比下一个相邻非透射区域组的非透射区域大。
35.根据权利要求34中的掩模，其中该非透射区域具有点形状。
36.根据权利要求34中的掩模，其中第一非透射区域组的非透射区域与下一个相邻非透射区域组的透射区域对准。
CNB2006101214179A 2005-07-12 2006-07-12 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 Active CN100490072C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR62845/05 2005-07-12
KR1020050062845A KR100796590B1 (ko) 2005-07-12 2005-07-12 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN1897223A true CN1897223A (zh) 2007-01-17
CN100490072C CN100490072C (zh) 2009-05-20

Family

ID=37075842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101214179A Active CN100490072C (zh) 2005-07-12 2006-07-12 多晶薄膜的制造方法和掩模图案及显示装置的制造方法

Country Status (5)

Country Link
US (1) US7687328B2 (zh)
EP (1) EP1744350B1 (zh)
JP (1) JP2007027737A (zh)
KR (1) KR100796590B1 (zh)
CN (1) CN100490072C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339738A (zh) * 2010-07-16 2012-02-01 三星移动显示器株式会社 激光辐照设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP2009289922A (ja) * 2008-05-28 2009-12-10 Sharp Corp マスク、レーザ結晶化装置、レーザ結晶化方法、結晶材、および半導体素子
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
KR101802256B1 (ko) 2011-01-24 2017-11-29 삼성디스플레이 주식회사 마스크 및 이를 이용하는 어레이 기판의 제조방법
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
JP4667682B2 (ja) * 2001-10-16 2011-04-13 ソニー株式会社 半導体装置の製造方法、液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
US6777276B2 (en) * 2002-08-29 2004-08-17 Sharp Laboratories Of America, Inc. System and method for optimized laser annealing smoothing mask
JP4610867B2 (ja) * 2002-06-14 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100525439B1 (ko) * 2002-08-12 2005-11-02 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화마스크, 결정화장비 및 결정화방법
JP2004111423A (ja) * 2002-09-13 2004-04-08 Sony Corp 半導体装置の製造方法
KR100534579B1 (ko) * 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
KR100498635B1 (ko) * 2003-04-15 2005-07-01 엘지.필립스 엘시디 주식회사 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법
JP4583004B2 (ja) 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
KR100543007B1 (ko) 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100543010B1 (ko) 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339738A (zh) * 2010-07-16 2012-02-01 三星移动显示器株式会社 激光辐照设备
CN102339738B (zh) * 2010-07-16 2016-08-03 三星显示有限公司 激光辐照设备

Also Published As

Publication number Publication date
CN100490072C (zh) 2009-05-20
EP1744350A2 (en) 2007-01-17
US20070015320A1 (en) 2007-01-18
JP2007027737A (ja) 2007-02-01
US7687328B2 (en) 2010-03-30
EP1744350A3 (en) 2011-05-11
EP1744350B1 (en) 2014-06-25
KR20070008929A (ko) 2007-01-18
KR100796590B1 (ko) 2008-01-21

Similar Documents

Publication Publication Date Title
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
US7767507B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
CN1638038A (zh) 激光束图案掩模及采用它的结晶方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN101184871A (zh) 薄膜的线扫描顺序横向固化
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
US8076187B2 (en) Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
CN1738011A (zh) 薄膜晶体管的制造方法
CN1577022A (zh) 液晶显示装置及其制造方法
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
JP5385289B2 (ja) 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
CN100350553C (zh) 多晶硅膜的形成方法
CN1617300A (zh) 多晶硅薄膜的制造方法和用多晶硅薄膜制造的显示器件
US20050112809A1 (en) Method for crystallizing amorphous silicon film
US7326295B2 (en) Fabrication method for polycrystalline silicon thin film and apparatus using the same
KR20080025539A (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
CN1637484A (zh) 连续横向结晶装置和使用它结晶硅的方法
CN1924683A (zh) 用于依序侧向结晶技术的掩膜及激光结晶方法
KR101915692B1 (ko) 비정질 실리콘의 결정화 방법
KR20080003082A (ko) 결정화방법 및 결정화마스크 제작방법
KR20040098108A (ko) 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.