KR101915692B1 - 비정질 실리콘의 결정화 방법 - Google Patents
비정질 실리콘의 결정화 방법 Download PDFInfo
- Publication number
- KR101915692B1 KR101915692B1 KR1020110117845A KR20110117845A KR101915692B1 KR 101915692 B1 KR101915692 B1 KR 101915692B1 KR 1020110117845 A KR1020110117845 A KR 1020110117845A KR 20110117845 A KR20110117845 A KR 20110117845A KR 101915692 B1 KR101915692 B1 KR 101915692B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- crystallization
- amorphous silicon
- space
- forming
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 49
- 229920001296 polysiloxane Polymers 0.000 title 1
- 230000008025 crystallization Effects 0.000 claims abstract description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000013078 crystal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로, 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 상에서 제 1 스캔 방향으로 제 1 공간을 두고 이동하며 제 1 레이저빔을 순차적으로 조사하여 제 1 결정화 영역들을 형성하는 단계; 및 상기 제 1 스캔 방향에서 반대로 되돌아오는 제 2 스캔방향으로 제 2 공간을 두고 이동하며 제 2 레이저빔을 순차적으로 조사하여 제 2 결정화 영역들을 형성하는 단계;를 포함할 수 있다.
Description
본 발명은 실리콘의 결정화 방법에 관한 것으로, 비정질 실리콘의 결정화 공정에서 불균일한 서브 그레인이 형성되는 것을 개선할 수 있는 실리콘의 결정화 방법에 관한 것이다.
박막트랜지스터는 표시장치, 예컨대 액정표시장치 및 유기전계발광표시장치의 스위칭 소자나 구동 소자로 이용되고 있다.
박막트랜지스터는 기판상에 형성된 게이트 전극, 게이트 전극을 포함한 기판상에 배치된 게이트 절연막, 게이트 전극과 대응된 게이트 절연막상에 배치된 반도체층, 반도체층 상에 이격되어 배치된 소스 및 드레인 전극을 포함할 수 있다.
여기서, 반도체층은 비정질 실리콘 또는 폴리실리콘으로 형성될 수 있다. 여기서, 폴리 실리콘은 비정질 실리콘에 비해 우수한 전계효과 이동도를 가지기 때문에 박막트랜지스터의 빠른 응답 속도를 구현할 수 있으며 온도와 빛에 대한 우수한 안정성을 가진다. 이에 따라, 최근 고속 응답이나 신뢰성을 위해 폴리실리콘으로 반도체층을 형성하고 있다.
이와 같은 폴리 실리콘은 레이저 공정을 통한 비정질 실리콘의 결정화로 형성될 수 있다. 이때, 레이저 공정 중 순차적 측면 고상화(sequential lateral solidification, SLS)법은 다른 레이저 공정에 비해 큰 그레인 사이즈를 갖는 폴리실리콘을 제조할 수 있다. 이와 같은 순차적 측면 고상화법은 레이저 빔의 에너지 크기, 조사범위 및 이동거리를 조절하여 실리콘의 결정립을 일정한 길이만큼 측면 성장시킴으로써, 비정질 실리콘을 단결정 실리콘에 가깝게 결정화시킬 수 있다.
하지만, 순차적 측면 고상화법은 비정질 실리콘층 상에 일정 영역씩 이동하며 순차적으로 레이저빔을 조사하는데, 레이저빔은 이전 레이저빔의 조사영역과 일부 중첩되도록 이동하며 조사된다. 이는 결정 영역과 비결정 영역의 경계에서 결정결함들이 발생하는 것을 방지하기 위함이다.
하지만, 이와 같이 레이저빔 조사는 결정 결함의 발생을 방지할 수 있으나, 레이저 빔의 일측만 중첩되기 때문에, 불균일한 서브 그레인들이 형성될 수 있다. 즉, 레이저 빔 조사영역의 일측은 이전 레이저 빔에 의해 비정질 실리콘이 결정화된 상태이고, 레이저 빔 조사영역의 타측은 비정질 실리콘의 상태이다. 이에 따라, 레이저 빔 조사시 서로 다른 씨드 상태로부터 그레인이 성장되기 때문에 불균일한 서브 그레인들이 형성될 수 있다.
이와 같은 불균일한 서브 그레인들은 소자의 불균일한 특성을 초래하게 되고, 결국 이를 구비한 표시장치의 화질을 저하시킬 수 있다.
본 발명은 비정질 실리콘의 결정화 공정에서 발생할 수 있는 문제점을 해결하기 위한 것으로, 구체적으로 비정질 실리콘의 결정화 공정에서 불균일한 서브 그레인이 형성되는 것을 개선할 수 있는 비정질 실리콘의 결정화 방법을 제공함에 그 목적이 있다.
본 발명에 따른 해결 수단의 비정질 실리콘의 결정화 방법을 제공한다. 본 발명에 따른 비정질 실리콘의 결정화 방법은 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 상에서 제 1 스캔 방향으로 제 1 공간을 두고 이동하며 제 1 레이저빔을 순차적으로 조사하여 제 1 결정화 영역들을 형성하는 단계; 및 상기 제 1 스캔 방향에서 반대로 되돌아오는 제 2 스캔방향으로 제 2 공간을 두고 이동하며 제 2 레이저빔을 순차적으로 조사하여 제 2 결정화 영역들을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시예에 따른 비정질 실리콘의 결정화 방법은 한 방향으로 레이저 빔을 일정공간을 가지며 이동하며 순차적으로 조사하고, 다시 되돌아오는 방향으로 레이저 빔을 이전 레이저 빔들과 중첩되도록 조사함에 따라, 레이저 빔간의 중첩을 실시하며 동일한 형태의 씨드로 그레인들을 성장시킬 수 있어, 레이저 빔간의 경계영역에서 결정 결함이 생성하는 것을 방지함과 동시에 불균일한 서브 그레인들이 형성하는 것을 방지할 수 있다.
또한, 본 발명의 실시예에 따른 비정질 실리콘 결정화 방법으로 불균일한 서브 그레인의 성장이 줄어들 수 있어, 이로 인한 소자 특성을 균일화를 실현할 수 있고, 결국 표시장치의 화질이 균일해질 수 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화 공정을 보여주는 단면도이다.
도 4는 본 발명의 실시예에 따른 제 1 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 5는 도 4에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
도 6은 본 발명의 실시예에 따른 제 2 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 7은 도 6에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
도 4는 본 발명의 실시예에 따른 제 1 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 5는 도 4에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
도 6은 본 발명의 실시예에 따른 제 2 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 7은 도 6에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
본 발명의 실시예들은 비정질 실리콘의 결정화 공정의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다.
따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화 공정을 보여주는 단면도이다.
도 4는 본 발명의 실시예에 따른 제 1 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 5는 도 4에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
도 6은 본 발명의 실시예에 따른 제 2 스캔 방향으로 진행되는 비정질 실리콘의 결정화 단계를 보여주는 평면도이다.
도 7은 도 6에 의한 비정질 실리콘층의 결정화 상태를 보여주는 평면도이다.
도 1을 참조하면, 기판(100) 상에 비정질 실리콘층(120)을 형성한다. 여기서, 비정질 실리콘층(120)은 화학기상증착법(CVD)을 통한 증착으로 형성할 수 있다. 이때, 박막 내에 함유하고 있는 수소는 제거하는 공정을 더 진행할 수 있다. 이는 수소가 결정화 공정에서의 열에 의해 박막상에서 이탈하여, 결정화층의 표면 거칠기를 증가시킬 수 있기 때문이다. 이와 같은 결정화층의 표면 거칠기는 소자의 전기적 특성을 저해시키는 원인이 될 수 있다.
이에 더하여, 비정질 실리콘층(120)을 형성하기 이전에 기판(100)상에 버퍼층(110)을 더 형성할 수 있다. 버퍼층(110)은 실리콘 산화막 또는 실리콘 질화막으로 형성할 수 있다. 여기서, 버퍼층(110)은 결정화공정에서 기판상으로부터 방출된 불순물이 결정화층으로 확산되는 것을 방지하는 역할을 할 수 있다.
도 2, 도 4 및 도 5를 참조하면, 비정질 실리콘층(120) 상에 제 1 스캔 방향으로 이동하며 순차적으로 제 1 레이저 빔을 조사하여 비정질 실리콘을 폴리실리콘(120a)으로 결정화된 제 1 결정화 영역(C1)을 형성한다. 이때, 제 1 레이저 빔은 일정한 제 1 공간(S1)을 두며 제 1 스캔 방향으로 순차적으로 이동할 수 있다. 즉, 제 1 레이저 샷간에 일정한 제 1 공간(S1)을 가질 수 있다. 여기서, 제 1 레이저 빔의 조사에 의해 비정질 실리콘들이 용융되고, 제 1 레이저 빔의 조사되지 않은 영역과 용융된 영역의 경계로부터 측면으로 제 1 그레인(G1)들이 성장될 수 있다. 이때, 제 1 레이저 빔의 조사영역, 즉 제 1 결정화 영역(C1)의 양측에서 각각 측면성장하게 된 제 1 그레인(G1)들이 서로 만나 충돌하게 되어 제 1 결정화 영역(C1)에 제 1 메인 바운더리(B1)가 형성될 수 있다.
여기서, 제 1 레이저 빔은 다른 레이저 공정에서 사용된 레이저 빔보다 작은 폭을 갖는 씬 레이저빔을 이용함으로써, 마스크 없이 일정 영역으로 레이저 빔을 정밀하게 조사할 수 있어, 대면적 기판에 유리하게 적용할 수 있다.
이때, 제 1 레이저 빔의 반치폭(FWHM, L1)은 씬(thin) 레이저빔으로써, 3 내지 5㎛의 범위를 가질 수 있다. 이때, 제 1 레이저 빔의 반치폭(L1)이 3㎛미만일 경우, 서브 그레인이 조밀하며 작아질 수 있어 소자 특성이 낮아질 수 있으나, 소자특성의 균일도가 좋아질 수 있다. 반면, 제 1 레이저 빔의 반치폭(L2)이 5㎛초과할 경우, 서브 그레인이 커질 수 있어 소자특성이 좋아질 수 있으나, 소자특성의 균일도가 저하될 수 있으며, 장비가 큰 에너지를 필요로 하게 될 수 있다.
또한, 제 1 공간(S1)은 0.1 내지 5㎛의 폭을 가질 수 있다. 여기서, 제 1 공간(S1)이 0.1㎛미만일 경우, 불균일한 서브 그레인들이 형성될 수 있다. 이는, 제 1 레이저빔의 폭보다 실제 비정질 실리콘층 상의 제 1 레이저 빔의 조사영역, 즉 제 1 결정화 영역(C1)의 폭이 더 커질 수 있기 때문에, 제 1 결정화 영역(C1)들끼리 중첩될 수 있다. 이로 인해, 종래와 같이 제 1 레이저 빔 조사영역의 양측에서 서로 다른 형태의 씨드로부터 그레인들이 성장될 수 있어 불균일한 서브 그레인들이 성장될 수 있기 때문이다. 또한, 제 1 공간(S1)은 5㎛ 초과할 경우, 제 1 및 제 2 레이저 빔 조사의 중첩 영역(OL)이 증대되어 결국 양산성이 저하될 수 있다. 이는, 제 1 레이저 빔의 폭보다 실제 비정질 실리콘층(120)상에 조사된 제 1 레이저 빔의 조사영역이 커질 수 있기 때문에, 제 1 공간(S1)이 5㎛ 경우, 충분히 제 1 및 제 2 결정화영역(C1, C2)들이 중첩될 수 있기 때문이다.
도 3, 도 4 및 도 6을 참조하면, 제 1 스캔방향에서 반대로 되돌아오는 제 2 스캔방향으로 제 2 레이저빔을 순차적으로 조사하여 비정질 실리콘이 폴리실리콘(120a)으로 결정화된 제 2 결정화 영역(C2)을 형성한다. 이때, 제 2 레이저 빔은 일정한 제 2 공간(S2)을 두며 제 2 스캔 방향으로 순차적으로 이동하며 조사될 수 있다. 즉, 제 2 레이저 샷간에 일정한 제 2 공간(S2)을 가질 수 있다.
이때, 제 2 레이저 빔은 제 1 공간(S1)과 제 1 공간(S1)을 사이에 두고 배치된 제 1 결정화 영역(C1)의 일부와 중첩되도록 조사될 수 있다. 즉, 제 2 결정화 영역(C2)은 제 1 공간(S1)과 제 1 공간(S1)을 사이에 두고 인접한 두 제 1 결정화 영역(C1)들의 각 일측 가장자리들과 중첩될 수 있다. 이에 따라, 제 2 레이저 빔은 제 1 공간(S1)의 비정질 실리콘과 제 1 결정화영역(C1)들의 폴리실리콘을 용융시킬 수 있다. 이때, 제 2 결정화 영역(C2)에 제 2 레이저 조사빔 조사 영역의 양측에서 각각 용융된 폴리실리콘을 씨드로 하여 각각 측면성장하게 된 제 2 그레인(G2)들을 형성할 수 있다. 또한, 제 2 결정화 영역(C2)에 측면 성장한 제 2 그레인(G2)들이 만나 형성된 제 2 메인 바운더리(B2)가 형성될 수 있다.
여기서, 제 2 메인 바운더리(B2)를 경계로 제 2 결정화 영역(C2)의 양측에 배치된 제 2 그레인(G2)들은 제 1 결정화 영역(C1)의 폴리실리콘을 씨드로 하여 측면성장되어 형성될 수 있다. 이에 따라, 제 2 레이저 조사빔 조사영역의 양측에서 서로 동일한 형태의 씨드, 즉 폴리실리콘의 씨드로부터 측면 성장된 제 2 그레인(G2)들이 형성됨에 따라, 종래와 같이 레이저 빔들이 일측만 중첩하며 순차적으로 조사됨으로써 발생되는 불균일한 서브 그레인의 형성을 방지할 수 있다.
또한, 제 1 및 제 2 레이저 빔들이 기판 상에 서로 중첩된 영역(OL)을 가지도록 조사됨에 따라, 종래와 같이 제 1 및 제 2 레이저빔들의 경계면에서 결정 결함이 발생하는 것을 방지할 수 있다.
여기서, 제 2 레이저 빔의 반치폭(FWHM, L2)은 씬(thin) 레이저빔으로써, 3 내지 5㎛의 범위를 가질 수 있다. 또한, 제 2 공간(S2)은 0.1 내지 5㎛의 폭을 가질 수 있다.
본 발명의 실시예에서, 제 1 및 제 2 레이저 빔의 반치폭은 서로 동일한 것으로 도시하였으나 이에 한정되는 것은 아니며 서로 다를 수 있다. 또한, 제 1 및 제 2 공간도 서로 동일한 폭을 가지도록 도시하였으나, 이에 한정되는 것은 아니며 서로 다른 폭을 가질 수 있다.
따라서, 본원 발명의 실시예에서와 같이, 비정질 실리콘의 결정화 과정에서 제 1 스캔방향으로 일정 공간을 두며 순차적으로 제 1 레이저빔을 조사하고, 제 1 스캔방향의 반대방향으로 제 2 레이저빔의 양측이 이전 제 1 레이저빔들과 중첩되도록 제 2 레이저빔을 순차적으로 조사함에 따라, 결정 결함 발생 및 서브 그레인의 형성을 동시에 방지할 수 있다.
100 : 기판
110 : 버퍼층
120 : 비정질 실리콘층
120a : 폴리실리콘
C1 : 제 1 결정화 영역
C2 : 제 2 결정화 영역
110 : 버퍼층
120 : 비정질 실리콘층
120a : 폴리실리콘
C1 : 제 1 결정화 영역
C2 : 제 2 결정화 영역
Claims (6)
- 기판상에 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘층 상에서 제 1 스캔 방향으로 제 1 공간을 두고 이동하며 제 1 레이저빔을 순차적으로 조사하여 제 1 결정화 영역들을 형성하는 단계; 및
상기 제 1 스캔 방향에서 반대로 되돌아오는 제 2 스캔방향으로 제 2 공간을 두고 이동하며 제 2 레이저빔을 순차적으로 조사하여 제 2 결정화 영역들을 형성하는 단계를 포함하고,
상기 제 1 결정화 영역들을 형성하는 단계는
3 내지 5㎛ 중 어느 한 범위로 레이저를 조사하는 씬(thin) 타입의 상기 제1 레이저 빔을 이용해 마스크 없이 상기 제 1 결정화 영역을 순차적으로 형성하며,
상기 제 2 결정화 영역들을 형성하는 단계는
3 내지 5㎛ 중 어느 한 범위로 레이저를 조사하는 씬 타입의 상기 제2 레이저 빔을 이용해 마스크 없이 상기 제 2 결정화 영역들을 순차적으로 형성하되,
상기 제 1 공간과, 상기 제1 공간을 사이에 두고 인접한 양쪽의 두 제 1 결정화 영역의 일측 및 타측 가장자리들에 중첩되도록 상기 제 2 스캔방향으로 이동하면서 상기 제 2 레이저빔을 조사하여 상기 제 2 결정화 영역들을 순차적으로 형성하고,
상기 제1 스캔방향의 제 1 공간 및 상기 제2 스캔방향의 제 2 공간의 폭은 서로 동일하며, 상기 제 2 공간과 상기 제 2 결정화 영역의 폭은 서로 다르게 형성된 비정질 실리콘의 결정화 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 제 1 및 제 2 공간 각각은 0.1 내지 5㎛의 폭을 갖는 비정질 실리콘의 결정화 방법.
- 삭제
- 제 1 항에 있어서,
상기 제 1 레이저빔 조사에 의해 상기 기판상의 비정질 실리콘을 씨드로 하여 측면 성장되어 그레인들이 형성되며,
상기 제 2 레이저빔 조사에 의해 상기 제 1 레이저 조사빔에 의해 결정화된 폴리실리콘을 씨드로 하여 측면 성장되어 그레인들이 형성되는 비정질 실리콘의 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110117845A KR101915692B1 (ko) | 2011-11-11 | 2011-11-11 | 비정질 실리콘의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110117845A KR101915692B1 (ko) | 2011-11-11 | 2011-11-11 | 비정질 실리콘의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130052422A KR20130052422A (ko) | 2013-05-22 |
| KR101915692B1 true KR101915692B1 (ko) | 2018-11-06 |
Family
ID=48662043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110117845A KR101915692B1 (ko) | 2011-11-11 | 2011-11-11 | 비정질 실리콘의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101915692B1 (ko) |
-
2011
- 2011-11-11 KR KR1020110117845A patent/KR101915692B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130052422A (ko) | 2013-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1912252A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
| KR101125565B1 (ko) | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 | |
| US8076187B2 (en) | Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same | |
| KR100796590B1 (ko) | 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법 | |
| US7651928B2 (en) | Method for crystallizing a semiconductor thin film | |
| JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| TWI352391B (ko) | ||
| US8278163B2 (en) | Semiconductor processing apparatus and semiconductor processing method | |
| US20070184641A1 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| US7541615B2 (en) | Display device including thin film transistors | |
| KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| TWI342072B (ko) | ||
| JPH10289876A (ja) | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 | |
| KR101915692B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| KR100713895B1 (ko) | 다결정막의 형성방법 | |
| US10937651B2 (en) | Laser annealing method | |
| KR101276150B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
| TW200307903A (en) | Active-matrix type display device and method for manufacturing the same | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| JP4365757B2 (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
| US20040163585A1 (en) | Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing | |
| JP2006080482A (ja) | 多結晶シリコン薄膜トランジスタの形成方法 | |
| KR102034136B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR100620140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |