KR100620140B1 - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100620140B1 KR100620140B1 KR1020030055704A KR20030055704A KR100620140B1 KR 100620140 B1 KR100620140 B1 KR 100620140B1 KR 1020030055704 A KR1020030055704 A KR 1020030055704A KR 20030055704 A KR20030055704 A KR 20030055704A KR 100620140 B1 KR100620140 B1 KR 100620140B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate electrode
- thin film
- film transistor
- active layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title description 7
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법을 개시한다. 개시된 본 발명의 박막트랜지스터의 제조방법은 기판 상에 버퍼층 및 프리활성층을 형성하는 공정; 상기 프리활성층 상에 일측이 다수 개의 핑거 부분을 갖는 게이트절연막 및 게이트전극을 형성하는 공정; 상기 게이트전극을 마스크로 사용하여 상기 프리활성층에 레이저를 조사하여 결정화시켜 활성층을 형성하는 공정; 및 상기 게이트전극을 마스크로 하여 활성층의 노출된 부분에 불순물영역을 형성하는 공정을 포함하여 구성되어, 활성층의 결정립의 길이와 불순물영역 사이에 돌출부의 간격이 일정하도록 소자 특성을 균일하게 할 수 있으며, 또한, 게이트전극을 다중 게이트 구조로 형성하므로 소자의 누설전류를 감소시킬 수 있다.
Description
도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 제조 공정도.
도 2는 종래 기술에 따라 제조된 박막트랜지스터의 평면도.
도 3a 내지 도 3c는 본 발명에 따른 박막트랜지스터의 제조 공정도.
도 4는 본 발명에 따라 제조된 박막트랜지스터의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 기판 33 : 버퍼층
35 : 프리활성층 37 : 활성층
41 : 게이트절연막 43 : 게이트전극
45 : 불순물영역 47 : 결정립
49 : 돌출부
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 활성층으로 비정질실리콘을 증착하여 레이저로 결정화시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
박막트랜지스터 제조시 채널영역이 형성될 활성층을 비정질실리콘 (amorphous silicon)으로 형성하면 저온 공정이 가능하나 캐리어(carrier)의 이동도가 작다.
또한, 활성층을 다결정실리콘으로 형성하는 경우에도 결정 입자가 작은 것이 큰 것 보다 캐리어의 이동도가 작게 된다.
이는 결정 입자가 작은 다결정실리콘은 결정 입자가 큰 다결정실리콘에 비해 결정 입자 수가 많기 때문인데, 결정 입자가 많을수록 채널의 캐리어들이 많은 결정 입자의 벽을 통과하여야 하는 결정입계효과(grain boundary effect)에 영향을 받는다.
따라서, 채널영역이 형성될 활성층으로 사용하기 위해 저온에서 비정질실리콘을 증착한 후 이에 레이저를 조사하여 다결정실리콘으로 결정화시키므로 캐리어의 이동도를 크게 하는 방법이 개발되었다.
이러한 종래기술에 따른 박막트랜지스터 제조방법에 대해 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a에 도시된 바와같이, 유리 등으로 된 절연성 기판(11)상에 산화실리콘 등의 절연물질을 증착하여 투명한 버퍼층(13)을 형성한다.
그다음, 상기 버퍼층(13)상에 비정질실리콘을 증착한후 이를 레이저로 조사하여 용융시키고, 이어 SLS(Sequential Lateral Solidification) 현상에 의해 다결정실리콘으로 결정화시켜 활성층(15)을 형성한다. 이때, 상기에서 레이저를 조사할 때 투광부분(17)과 차광부분(18)이 반복되게 형성된 마스크(19)를 사용하여 비정질실리콘의 투광부분(17)에 대응하는 부분만 레이저를 투광시켜 결정화시킨 후, 다시 투광부분(17)이 결정화되지 않은 부분과 대응되게 마스크(19)를 이동시키고 레이저를 조사하여 결정화시켜 활성층(15)을 형성한다.
그다음, 도 1b에 도시된 바와같이, 상기 활성층(15)상에 게이트절연막(21) 및 게이트전극(23)을 형성한다. 이때, 상기 게이트절연막(21) 및 게이트전극(23)을 산화실리콘 등의 절연막과 알루미늄 또는 알루미늄 합금 등을 순차적으로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 형성한다.
이어서, 도 1c에 도시된 바와같이, 게이트전극(23)을 마스크로 사용하여 활성층(15)의 노출된 부분에 N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인영역으로 이용되는 불순물영역(25)을 형성한다. 이때, 상기 게이트절연막(21) 하부의 불순물이 도핑되지 않은 활성층(15)은 채널이 된다.
한편, 도 2는 종래 기술에 따라 제조된 박막트랜지스터의 평면도로서, 그레인 길이방향과 소오스/드레인 배치방향이 일치하는 경우를 나타낸 것인데, 특히 도 1a에 도시된 공정에서 활성층(15)을 결정화할 때 마스크(19)를 소오스 및 드레인영역으로 이용될 불순물영역(25) 배치 방향, 즉, y축 방향을 따라 이동시킨 것이다. 상기에서, 활성층(15)의 결정립(29)의 길이 방향이 불순물영역(25)의 배치 방향과 일치되면 전자의 이동도가 증가되어 소자 특성이 향상된다.
또한, 활성층(15)에 결정립(29)의 길이 방향과 수직되게, 즉, x축 방향으로 돌출부(27)가 길게 형성되는데, 상기 돌출부(27)는 마스크(19)를 이동하면서 레이 저를 조사하여 결정화시킬 때 투광부분(17)이 중첩되는 부분이다. 상기에서 돌출부(27)는 소자 특성을 균일하도록 하기 위해 불순물영역(25) 사이에 균일한 갯수가 형성되어야 할 뿐만 아니라 결정립(29)의 길이도 일정하도록 형성되어야 한다. 그러므로, 활성층(15)을 결정화 할 때 돌출부(27)가 일정한 간격을 갖도록 하여야 한다.
그러나, 종래 기술에 따른 박막트랜지스터는 소자의 누설 전류가 증가될 뿐만 아니라, 불순물영역 사이에 돌출부 사이의 간격과 결정립의 길이가 일정하도록 제어하기 어려워 소자 특성이 불균일한 문제점이 있었다.
이에, 본 발명의 목적은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 활성층의 결정립의 길이와 불순물영역사이에 돌출부의 간격을 일정하게 형성하여 반도체소자 특성을 균일하게 할 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 소자의 누설전류를 감소시킬 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은, 기판 상에 버퍼층 및 프리활성층을 형성하는 공정;
상기 프리활성층 상에 일측이 다수 개의 핑거 부분을 갖는 게이트절연막 및 게이트전극을 형성하는 공정;
상기 게이트전극을 마스크로 사용하여 상기 프리활성층에 레이저를 조사하여 결정화시켜 활성층을 형성하는 공정; 및
상기 게이트전극을 마스크로 하여 활성층의 노출된 부분에 불순물영역을 형성하는 공정을 포함하여 구성되는 것을 특징으로한다.
또한, 상기 핑거 부분은 각각 0.2 ∼ 1.5㎛의 폭과 3 ∼ 4㎛의 간격을 갖도록 형성한다.
이하, 본 발명의 바람직한 실시예에 따른 박막트랜지스터 제조방법에 대해 첨부된 도면에 의거하여 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3c는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
본 발명의 바람직한 실시예에 따른 박막트랜지스터 제조방법은, 도 3a에 도시된 바와같이, 유리 등의 기판(31) 상에 산화실리콘 등의 절연물질을 증착하여 투명한 버퍼층(33)을 형성한다. 그리고, 버퍼층(33) 상에 비정질실리콘을 증착하고 패터닝하여 프리활성층(35)을 형성한다.
도 3b를 참조하면, 프리활성층(35) 상에 게이트절연막(41) 및 게이트전극 (43)을 형성한다. 상기에서 게이트절연막(41) 및 게이트전극(43)을 산화실리콘 등의 절연막과 알루미늄 또는 알루미늄 합금 등을 순차적으로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 형성한다. 이 때, 게이트전극(43)과 게이트절연막(41)을 일측에 적어도 2개 이상의 핑거(finger)를 갖는 손의 형상으로 형성하는 데, 핑거 부분은 0.2 ∼ 1.5㎛ 정도의 일정한 폭과 3 ∼ 4㎛ 정도의 일정한 간격을 갖도록 형성한다.
그다음, 비정실실리콘으로 이루어진 프리활성층(35)을 레이저로 조사하여 용융시키고 SLS 현상에 의해 다결정실리콘으로 결정화시켜 활성층(37)을 형성한다. 상기에서 프리활성층(35)의 게이트전극(43)의 다중 게이트 구조를 이루는 핑거 부분 하부에는 레이저가 조사되지 않는다. 그러나, 프리활성층(35)의 레이저가 조사되지 않는 부분은 0.2 ∼ 1.5㎛ 정도의 폭을 가지므로 인접하는 레이저가 조사된 부분의 용융열에 의해 함께 용융되어 결정화가 이루어진다.
상기에서 게이트전극(43)의 핑거 부분 하부의 중심부는 온도가 가장 낮으므로 이 부분에서 결정핵이 형성되면서 측 방향으로 진행되어 다중 게이트 부분 사이의 중간에서 결정화가 완료된다. 그러므로, 활성층(37)의 결정립(도시되지 않음)은 길이가 일정하면서 게이트전극(43)과 수직되며, 또한, 돌출부(도시되지 않음)는 핑거 부분 사이의 중간에 형성되므로 동일한 간격을 갖는다.
도 3c를 참조하면, 게이트전극(43)을 마스크로 사용하여 활성층(37)의 노출된 부분에 N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인영역으로 이용되는 불순물영역(45)을 형성한다. 이 때, 게이트전극(43)의 핑거 부분 사이에도 불순물영역(45)이 형성되는 다중 게이트 구조를 갖는다.
도 4는 본 발명에 따라 제조된 박막트랜지스터의 평면도이다.
본 발명에 따라 제조된 박막트랜지스터는 게이트전극(43)이 불순물영역(45) 사이에서 핑거 형상으로 형성된다. 그리고, 활성층(37)는 게이트전극(43)의 핑거 부분으로 부터 소오스 및 드레인영역으로 이용될 불순물영역(45) 배치 방향, 즉, y축 방향을 따라 결정화되기 시작하여 다중 게이트 부분 사이의 중간에서 완료된다. 그러므로, 결정립(47)의 길이는 게이트전극(43)과 수직되어 불순물영역(45)의 배치 방향과 일치된다. 또한, 돌출부(49)는 게이트(43)의 핑거 부분 사이 중간에 형성되므로 동일한 간격을 가질 뿐만 아니라 결정립(47)도 동일한 길이를 갖는다. 따라서, 소자 특성이 균일하게 된다.
또한, 불순물영역(45)이 게이트전극(43)의 좁은 폭을 갖는 핑거 부분 사이의 활성층(37)에도 형성되는 다중 게이트 구조를 가지므로 소자의 누설 전류가 감소된다.
상술한 바와 같이 핑거 부분을 갖는 게이트전극을 마스크로 사용하여 비정질실리콘으로 이루어진 프리활성층을 레이저 조사하여 용융시키고 핑거 부분 하부의 중심부에서 부터 이 핑거 부분 사이의 중간에 이르도록 결정화하므로 활성층의 결정립 길이가 일정하면서 돌출부 간격이 일정하게 된다. 또한, 게이트전극을 마스크로 사용하여 이온을 주입하므로 게이트전극의 핑거 부분 부분 사이에도 불순물영역이 형성되는 다중 게이트 구조가 형성된다.
따라서, 본 발명에 의하면, 활성층의 결정립의 길이와 불순물영역 사이에 돌출부의 간격이 일정하도록 소자 특성을 균일하게 할 수 있으며, 또한, 게이트전극을 다중 게이트 구조로 형성하므로 소자의 누설전류를 감소시킬 수 있는 잇점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (2)
- 기판 상에 버퍼층 및 프리활성층을 형성하는 공정;상기 프리활성층 상에 일측이 다수 개의 핑거 부분을 갖는 게이트절연막 및 게이트전극을 형성하는 공정;상기 다수개의 게이트전극을 마스크로 사용하여 상기 프리활성층에 레이저를 조사하여 결정화시켜 활성층을 형성하는 공정; 및상기 게이트전극을 마스크로 하여 활성층의 노출된 부분에 불순물영역을 형성하는 공정을 포함하여 구성되는 것을 특징으로하는 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 핑거 부분은 각각 0.2 ∼ 1.5㎛의 폭과 3 ∼ 4㎛의 간격을 갖는 것을 특징으로하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030055704A KR100620140B1 (ko) | 2003-08-12 | 2003-08-12 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030055704A KR100620140B1 (ko) | 2003-08-12 | 2003-08-12 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050018325A KR20050018325A (ko) | 2005-02-23 |
| KR100620140B1 true KR100620140B1 (ko) | 2006-09-13 |
Family
ID=37227888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030055704A KR100620140B1 (ko) | 2003-08-12 | 2003-08-12 | 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620140B1 (ko) |
-
2003
- 2003-08-12 KR KR1020030055704A patent/KR100620140B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050018325A (ko) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296109B1 (ko) | 박막트랜지스터제조방법 | |
| KR100712648B1 (ko) | 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법 | |
| KR100296110B1 (ko) | 박막트랜지스터 제조방법 | |
| US6667198B2 (en) | Method and photo mask for manufacturing an array substrate | |
| JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
| JP4637410B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| KR100492152B1 (ko) | 실리콘 결정화방법 | |
| KR100573225B1 (ko) | 비정질 실리콘층의 결정화 방법 | |
| US8076187B2 (en) | Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same | |
| US7279383B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20070093337A (ko) | 반도체 박막의 결정화 방법 | |
| KR101360302B1 (ko) | 박막 반도체 장치 및 박막 반도체 장치의 제조 방법 | |
| JP2008227077A (ja) | レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置 | |
| KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| KR100620140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP4013074B2 (ja) | 多結晶シリコン薄膜トランジスタの形成方法 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| US8884304B2 (en) | Thin film transistor array substrate having polysilicon | |
| JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR102034136B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101289066B1 (ko) | 결정화방법 및 결정화 마스크 제작방법 | |
| US7485505B2 (en) | Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors | |
| KR100243915B1 (ko) | 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 13 |