KR102034136B1 - 박막 트랜지스터 기판의 제조방법 - Google Patents
박막 트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR102034136B1 KR102034136B1 KR1020110138256A KR20110138256A KR102034136B1 KR 102034136 B1 KR102034136 B1 KR 102034136B1 KR 1020110138256 A KR1020110138256 A KR 1020110138256A KR 20110138256 A KR20110138256 A KR 20110138256A KR 102034136 B1 KR102034136 B1 KR 102034136B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- laser
- amorphous oxide
- substrate
- width
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000010408 film Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 229910007541 Zn O Inorganic materials 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 238000002425 crystallisation Methods 0.000 abstract description 6
- 230000008025 crystallization Effects 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은, 기판 위의 복수 개의 화소 영역 각각에 비정질 산화물 반도체를 패턴 형성하는 공정; 및 레이저 조사에 의해 상기 비정질 산화물 반도체를 결정화하는 공정을 포함하여 이루어지고, 이때, 상기 레이저의 빔 폭은 상기 비정질 산화물 반도체의 폭보다는 크고 상기 화소 영역의 폭보다는 작은 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법에 관한 것으로서,
본 발명은 비정질 산화물 반도체를 레이저 조사에 의해 결정화하기 때문에, 종래의 열처리 공정과 같이 기판 전체가 고온의 상태로 노출되지 않아, 결정화 과정에서 기판이 변형되는 문제가 방지될 수 있다.
본 발명은 비정질 산화물 반도체를 레이저 조사에 의해 결정화하기 때문에, 종래의 열처리 공정과 같이 기판 전체가 고온의 상태로 노출되지 않아, 결정화 과정에서 기판이 변형되는 문제가 방지될 수 있다.
Description
본 발명은 디스플레이 장치의 스위칭 소자로 널리 이용되는 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 박막 트랜지스터의 반도체층을 형성하기 위해서 산화물 반도체를 결정화하는 방법에 관한 것이다.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 또는 유기발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다.
이하, 도면을 참조로 종래의 박막 트랜지스터 기판에 대해서 설명하기로 한다.
도 1은 일반적인 박막 트랜지스터 기판의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 일반적인 박막 트랜지스터 기판은, 기판(10), 게이트 전극(20), 게이트 절연막(30), 반도체층(40), 소스 전극(52), 및 드레인 전극(54)을 포함하여 이루어진다.
상기 게이트 전극(20)은 상기 기판(10) 상에 패턴 형성되어 있고, 상기 게이트 절연막(30)은 상기 게이트 전극(20)을 포함한 기판(10)의 전체 면에 형성되어 있다.
상기 반도체층(40)은 상기 게이트 절연막(30) 상에 패턴 형성되어 있고, 상기 소스 전극(52) 및 드레인 전극(54)은 상기 반도체층(40) 상에서 서로 마주하면서 패턴 형성되어 있다.
이때, 상기 반도체층(40)의 재료로는 비정질 실리콘이 주로 사용되었다. 그 이유는 비정질 실리콘은 형성 공정이 용이하고 비용도 저렴하여 대량생산에 유리하기 때문이다.
그러나, 박막 트랜지스터의 동작 특성은 상기 반도체층에 의해 크게 의존하기 때문에, 고속의 동작특성을 갖는 박막 트랜지스터를 얻기 위해서는 전기 이동도에서 한계가 있는 비정질 실리콘 이외의 다른 반도체를 적용할 필요가 있고, 그에 따라서 산화물 반도체를 상기 반도체층의 재료로 이용하는 방안이 고안되었다.
상기 산화물 반도체는 전기 이동도가 매우 우수하며 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있고, 또한, 광을 투과시킬 수도 있어 투명한 표시장치의 구현을 가능하게 할 수 있다.
이와 같은 산화물 반도체를 상기 박막 트랜지스터의 반도체층으로 이용함에 있어서, 비정질 실리콘 반도체에 비해 높은 이동도를 가지는 비정질 산화물 반도체가 주로 연구되고 있으며, 그에 대한 양산 적용이 임박해 있다. 하지만, 최근들어 비정질 산화물 반도체의 소자 신뢰성이 큰 과제로 대두되어 이를 해결하기 위해서 비정질 산화물 반도체를 결정화하는 방법이 제안되었다.
비정질 산화물 반도체를 결정화하는 종래의 방법으로는 소정의 노(furnace)에서 열처리하는 방법 또는 급속열처리(Rapid Thermal Process:RTP)하는 방법이 있다.
그러나, 이와 같은 종래의 열처리 방법은 650℃ 이상의 높은 온도에서 소정 시간 동안 수행되기 때문에 열처리 과정에서 기판(10)이 변형되는 문제가 있다. 특히, 기판(10)의 크기가 대형화될 경우 열처리 과정에서 야기되는 기판(10) 변형의 문제가 더욱 커지게 된다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 비정질 산화물 반도체를 결정화하는 과정에서 기판의 변형을 방지할 수 있는 박막 트랜지스터 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 위의 복수 개의 화소 영역 각각에 비정질 산화물 반도체를 패턴 형성하는 공정; 및 레이저 조사에 의해 상기 비정질 산화물 반도체를 결정화하는 공정을 포함하여 이루어지고, 이때, 상기 레이저의 빔 폭은 상기 비정질 산화물 반도체의 폭보다는 크고 상기 화소 영역의 폭보다는 작은 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법을 제공한다.
본 발명은 또한, 기판 위의 복수 개의 화소 영역 각각에 비정질 산화물 반도체를 전면 증착 형성하는 공정; 레이저 조사에 의해 상기 비정질 산화물 반도체를 결정화하는 공정; 및 상기 결정화된 산화물 반도체를 패터닝하여 소정의 반도체층을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 레이저의 빔 폭은 상기 반도체층의 폭보다는 크고 상기 화소 영역의 폭보다는 작은 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법을 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 비정질 산화물 반도체를 레이저 조사에 의해 결정화하기 때문에, 종래의 열처리 공정과 같이 기판 전체가 고온의 상태로 노출되지 않아, 결정화 과정에서 기판이 변형되는 문제가 방지될 수 있다.
도 1은 일반적인 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체층을 결정화하는 방법을 보여주는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 레이저 조사 장치의 개략도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
도 6a 내지 도 6e는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체층을 결정화하는 방법을 보여주는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 레이저 조사 장치의 개략도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
도 6a 내지 도 6e는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체층을 결정화하는 방법을 보여주는 개략도이다.
도 2에서 알 수 있듯이, 기판(100) 상에는 게이트 라인(110)과 데이터 라인(130)이 서로 교차되도록 형성되어 있다.
상기 게이트 라인(110)은 제1 방향, 예로서 가로 방향으로 배열되어 있고, 상기 데이터 라인(130)은 제2 방향, 예로서 세로 방향으로 배열되어 있다. 이와 같이 서로 교차 배열되는 게이트 라인(110)과 데이터 라인(130)에 의해서 복수 개의 화소 영역(P)이 정의된다.
상기 화소 영역(P) 각각에는 박막 트랜지스터(T)가 형성되어 있다.
상기 박막 트랜지스터(T)는 확대도에서 알 수 있듯이, 게이트 전극(112), 반도체층(120), 소스 전극(132), 및 드레인 전극(134)을 포함하여 이루어진다.
상기 게이트 전극(112)은 상기 게이트 라인(110)과 연결되며, 특히, 상기 게이트 라인(110)에서 분기되어 형성될 수 있다.
상기 소스 전극(132)은 상기 데이터 라인(130)과 연결되며, 특히, 상기 데이터 라인(130)에서 분기되어 형성될 수 있다. 상기 드레인 전극(134)은 상기 소스 전극(132)과 마주하도록 형성되어 있다.
상기 반도체층(120)은 상기 게이트 전극(112)과 상기 소스/드레인 전극(132, 134) 사이의 중간층에 형성되어 전자가 이동하는 채널로 기능하게 된다.
상기 반도체층(120)은 산화물 반도체로 이루어지며, 특히, 비정질 산화물 반도체를 레이저 조사에 의해 결정화하여 얻은 결정질 산화물 반도체로 이루어진다.
이와 같은 산화물 반도체는 In-Ga-Zn-O으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
이와 같이 본 발명은 비정질 산화물 반도체를 레이저 조사에 의해 결정화하기 때문에, 종래와 같이 결정화 과정에서 기판(100)이 변형되는 문제가 방지될 수 있다.
즉, 종래의 경우는 소정의 노(furnace)에서 열처리하거나 또는 급속열처리(Rapid Thermal Process:RTP) 공정에 의해서 비정질 산화물 반도체를 결정화하였기 때문에 비정질 산화물 반도체 뿐만 아니라 기판 전체가 고온의 상태에 노출되고, 그에 따라 기판이 변형되는 문제가 발생하였다. 그에 반하여, 본 발명의 경우는 레이저 조사에 의해서 비정질 산화물 반도체를 결정화하기 때문에, 기판 전체가 고온의 상태로 노출되지 않고, 그에 따라 기판이 변형되는 문제가 발생하지 않게 된다.
이와 같은 효과를 얻기 위해서, 본 발명에 따른 레이저 조사 공정은 소정의 빔 폭(W)과 빔 길이(L)를 가지는 레이저 빔을 이용하여 박막 트랜지스터(T) 영역, 보다 구체적으로는 반도체층(120) 영역에 레이저 빔을 조사하게 된다.
특히, 도시된 바와 같이, 레이저 빔의 길이(L) 방향을 제1 방향, 예로서 가로 방향으로 설정한 상태에서 레이저 빔을 조사하게 되면, 레이저 빔이 조사된 영역 내에 가로 방향으로 배열된 복수 개의 비정질 산화물 반도체가 동시에 결정화된다. 그 후, 레이저를 상기 제1 방향과 수직인 제2 방향, 예로서 세로 방향으로 이동시킨 후 동일하게 레이저 빔을 조사하여 가로 방향으로 배열된 복수 개의 비정질 산화물 반도체를 동시에 결정화하게 되며, 이와 같은 동작을 반복함으로써, 기판(100) 상에 형성된 모든 비정질 산화물 반도체에 대한 결정화를 수행할 수 있다.
동일한 영역에서 1회의 레이저 빔 조사를 통해서 복수 개의 비정질 산화물 반도체를 동시에 결정화할 수는 장점이 있다. 다만, 반드시 그에 한정되는 것은 아니고, 경우에 따라서 동일한 영역에서 2회 이상의 레이저 빔 조사를 반복하여 수행할 수도 있다.
상기 레이저 빔 폭(W)은 박막 트랜지스터(T)의 폭보다는 크고 화소 영역(P)전체의 폭 보다는 작게 형성될 수 있다. 특히, 상기 레이저 빔 폭(W)은 반도체층(120)의 폭보다는 크고 하나의 화소 영역(P)의 폭 보다는 작게 형성될 수 있으며, 이 경우, 기판(100)에 가해지는 열전달이 최소화되어 기판(100)의 변형 방지 측면에서 보다 유리하게 된다.
상기 레이저 빔의 길이(L)는 제1 방향, 예로서 가로 방향으로 배열되는 복수 개의 화소들의 길이의 합 보다는 크고, 상기 가로 방향에서의 기판(100)의 길이보다는 작게 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
한편, 도면에는, 길이(L) 방향을 가로 방향으로 설정한 상태에서 레이저 빔을 조사하는 경우를 도시하였지만, 반드시 그에 한정되는 것으로 아니고, 길이(L) 방향을 세로 방향으로 설정한 상태에서 레이저 빔을 조사하는 것도 가능하다.
즉, 레이저 빔의 길이(L) 방향을 세로 방향으로 설정한 상태에서 레이저 빔을 조사하여 세로 방향으로 배열된 복수 개의 비정질 산화물 반도체를 동시에 결정화하고, 그 후, 레이저를 가로 방향으로 이동시킨 후 동일하게 레이저 빔을 조사하여 세로 방향으로 배열된 복수 개의 비정질 산화물 반도체를 동시에 결정화하는 동작을 반복하는 것도 가능하다.
상기 레이저는 엑시머 레이저(excimer laser), 고체 레이저(solid state laser), 또는 펄스 레이저(pulsed laser)와 같은 당업계에 공지된 다양한 레이저를 이용할 수 있다. 다만, 산화물 반도체의 밴드갭(band gap)이 UV 파장대에 해당하므로, 이용되는 레이저도 UV파장대의 레이저를 이용하는 것이 바람직하다.
조사되는 레이저의 에너지는 100mJ/cm2 내지 3000mJ/cm2 범위일 수 있으나, 반드시 그에 한정되는 것은 아니다.
이와 같은 레이저 빔을 조사할 수 있는 레이저 조사장치의 일 예를 설명하면 아래와 같다.
도 3은 본 발명의 일 실시예에 따른 레이저 조사 장치의 개략도이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 레이저 조사 장치는, 레이저 발진기(200), 감쇠기(attenuator)(300), 조준경(telescope)(400), 균질기(homogenizer)(500), 대물 렌즈(field lens)(600), 빔 슬릿(beam slit)(700), 및 투사 렌즈(projection lens)(800)를 포함하여 이루어진다.
상기 레이저 발진기(200)는 레이저 빔(beam)을 발생시키는 것으로서, 상기 레이저 발진기(200)에서 발진된 레이저 빔은 제1 미러(M1) 및 제2 미러(M2)를 거치면서 그 진행경로가 변경된 후 상기 감쇠기(attenuator)(300)로 진입하게 된다.
상기 레이저 발진기(200)는 엑시머 레이저(eximer laser), 고체 레이저(solid state laser), 또는 펄스 레이저(pulsed laser)를 이용할 수 있다.
상기 감쇠기(attenuator)(300)는 레이저 빔의 에너지 크기를 조절하는 것으로서, 특히, 레이저 빔의 에너지 크기를 감쇠시킨다. 상기 감쇠기(300)를 통과한 레이저 빔은 제3 미러(M3)에서 그 경로가 변경된 후 상기 조준경(telescope)(400)으로 진입하게 된다.
상기 조준경(telescope)(400)은 복수 개가 일렬로 배열될 수 있으며, 이와 같은 조준경(telescope)(400)에서 레이저 빔의 크기가 조절된다. 상기 조준경(telescope)(400)을 통과한 레이저 빔은 제4 미러(M4)에서 그 경로가 변경된 후 상기 균질기(homogenizer)(500)로 진입하게 된다.
상기 균질기(homogenizer)(500)는 장축 균질기(Long Axis Homogenizer) 및 단축 균질기(Short Axis Homogenizer)를 포함하여 이루어진다. 상기 장축 균질기는 레이저 빔을 길이방향(장축)으로 변경하면서 레이저 빔의 에너지를 균일화하고, 상기 단축 균질기는 레이저 빔을 폭방향(단축)으로 변경하면서 레이저 빔의 에너지를 균일화한다. 상기 균질기(500)에는 제5 미러(M5) 및 제6 미러(M6)가 포함되어 있어, 레이저 빔의 경로를 적절히 변경시키게 된다. 상기 균질기(500)를 통과한 레이저 빔은 상기 대물 렌즈(field lens)(600)로 진입하게 된다.
상기 대물 렌즈(600)는 하나의 평면(plane)에 레이저 빔을 중첩시키면서 레이저 빔의 에너지를 증대시킨다. 상기 대물 렌즈(600)를 통과한 레이저 빔은 상기 빔 슬릿(beam slit)(700)으로 진입하게 된다.
상기 빔 슬릿(beam slit)(700)은 레이저 빔의 끝단(edge)을 절단한다. 상기 빔 슬릿(beam slit)(700)을 통과한 레이저 빔은 상기 투사 렌즈(projection lens)(800)로 진입하게 된다.
상기 투사 렌즈(projection lens)(800)는 레이저 빔의 폭을 축소시킴으로써 라인(line) 형태의 레이저 빔을 형성시킨다. 상기 투사 렌즈(projection lens)(800)를 통과한 레이저 빔은 기판(100) 상에 증착되어 있는 비정질 산화물 반도체(120)에 조사되어 비정질 산화물 반도체를 결정화시키게 된다.
한편, 이상 설명한 감쇠기(attenuator)(300), 조준경(telescope)(400), 균질기(homogenizer)(500), 대물 렌즈(field lens)(600), 빔 슬릿(beam slit)(700), 및 투사 렌즈(projection lens)(800)의 구체적인 구성은 당업계에 공지된 다양한 형태로 변경될 수 있고, 또한, 각각의 구성들에 대한 배치가 변경될 수도 있으며, 경우에 따라서 상기 구성들 중에서 일부의 구성이 생략될 수도 있다.
이하에서는 상술한 레이저 결정화 방법을 이용하여 다양한 형태의 박막 트랜지스터 기판을 제조하는 방법에 대해서 설명하기로 한다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 게이트 라인(110) 및 게이트 전극(112)을 패턴 형성한다.
상기 게이트 라인(110)은 가로 방향으로 배열되도록 패턴 형성하고, 상기 게이트 전극(112)은 상기 게이트 라인(110)에서 분기되도록 패턴 형성한다. 상기 게이트 전극(112)은 복수 개의 화소 영역 각각에 패턴 형성한다.
상기 게이트 라인(110) 및 게이트 전극(112)은 스퍼터링법으로 금속박막층을 증착한 후, 노광, 현상, 식각 및 스트립을 수행하는 일련의 마스크 공정을 통해 상기 금속 박막층을 패터닝하는 공정을 통해 형성할 수 있다.
다음, 도시하지는 않았지만, 상기 게이트 라인(110) 및 게이트 전극(112)을 포함한 기판(100)의 전체 면에 게이트 절연막을 형성한다.
상기 게이트 절연막은 실리콘 질화물 또는 실리콘 산화물과 같은 무기절연물질을 PECVD 공정을 통해 형성할 수 있다.
다음, 도 4b에서 알 수 있듯이, 상기 게이트 전극(112) 상에 비정질 산화물 반도체(120a)를 패턴 형성한다.
상기 비정질 산화물 반도체(120a)는 In-Ga-Zn-O을 MOCVD법 등과 같은 당업계에 공지된 증착방법으로 증착한 후, 일련의 마스크 공정을 통해 패턴 형성할 수 있다.
이와 같은 비정질 산화물 반도체(120a)는 복수 개의 화소 영역 각각에 패턴 형성한다.
다음, 도 4c에서 알 수 있듯이, 상기 비정질 산화물 반도체(120a)를 레이저를 이용하여 결정화하여 결정질 산화물 반도체로 이루어진 반도체층(120)을 제조한다.
상기 비정질 산화물 반도체(120a)를 레이저를 이용하여 결정화하는 공정은 전술한 바와 동일하다. 즉, 상기 레이저의 빔 폭은 상기 비정질 산화물 반도체(120a)의 폭보다는 크고, 상기 화소 영역의 폭, 보다 바람직하게는, 하나의 화소 영역의 폭보다는 작게 된다. 또한, 상기 레이저의 빔 길이는 제1 방향, 예로서 가로 방향으로 배열되는 복수 개의 화소들의 길이의 합 보다는 크고, 가로 방향에서의 기판(100)의 길이보다는 작을 수 있다.
그 외에, 레이저 조사에 의한 결정화 공정 등도 전술한 바와 동일하며, 그에 대한 반복 설명은 생략하기로 한다.
다음, 도시하지는 않았지만, 상기 반도체층(120) 상에 에치 스톱퍼(etch stoper)를 패턴 형성할 수 있다.
다음, 도 4d에서 알 수 있듯이, 상기 반도체층(120) 위에 소스 전극(132)과 드레인 전극(134)을 패턴 형성함과 더불어 상기 소스 전극(132)과 연결되는 데이터 라인(130)을 패턴 형성한다.
상기 데이터 라인(130)은 세로 방향으로 배열되도록 패턴 형성하고, 상기 소스 전극(132)은 상기 데이터 라인(130)에서 분기되도록 패턴 형성하며, 상기 드레인 전극(134)은 상기 소스 전극(132)과 마주하도록 패턴 형성한다.
상기 소스 전극(132), 드레인 전극(134), 및 데이터 라인(130)은 스퍼터링법으로 금속박막층을 증착한 후, 마스크 공정을 통해 상기 금속 박막층을 패터닝하는 공정을 통해 형성할 수 있다.
다음, 도시하지는 않았지만, 상기 소스 전극(132) 및 드레인 전극(134) 상에 보호막을 형성하고, 상기 드레인 전극(134)의 소정 영역이 노출되도록 상기 보호막에 콘택홀을 형성하고, 그 후, 상기 콘택홀을 통해서 상기 드레인 전극(134)과 연결되도록 화소 전극을 형성할 수 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
전술한 도 4a 내지 도 4d에 도시한 박막 트랜지스터 기판의 제조방법은 게이트 전극(112)이 반도체층(120) 아래에 위치한 바텀(Bottom) 게이트 구조에 관한 것이고, 도 5a 내지 도 5d에 도시한 박막 트랜지스터 기판의 제조방법은 게이트 전극(112)이 반도체층(120) 위에 위치한 탑(Top) 게이트 구조에 관한 것이다. 이하에서는, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 소스 전극(132)과 드레인 전극(134)을 패턴 형성함과 더불어 상기 소스 전극(132)과 연결되는 데이터 라인(130)을 패턴 형성한다.
상기 소스 전극(132)과 드레인 전극(134)은 복수 개의 화소 영역 각각에 패턴 형성한다.
다음, 도 5b에서 알 수 있듯이, 상기 소스 전극(132) 및 드레인 전극(134) 상에 비정질 산화물 반도체(120a)를 패턴 형성한다.
상기 비정질 산화물 반도체(120a)는 복수 개의 화소 영역 각각에 패턴 형성한다.
다음, 도 5c에서 알 수 있듯이, 상기 비정질 산화물 반도체(120a)를 레이저를 이용하여 결정화하여 결정질 산화물 반도체로 이루어진 반도체층(120)을 제조한다.
다음, 도시하지는 않았지만, 상기 반도체층(120)을 포함한 기판(100)의 전체 면에 게이트 절연막을 형성한다.
다음, 도 5d에서 알 수 있듯이, 상기 반도체층(120) 위에, 보다 구체적으로는, 게이트 절연막 상에 게이트 전극(112)을 패턴 형성함과 더불어 상기 게이트 전극(112)과 연결되는 게이트 라인(110)을 패턴 형성한다.
도 6a 내지 도 6e는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 개략적인 공정 단면도이다.
우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 라인(110) 및 게이트 전극(112)을 패턴 형성한다.
다음, 도시하지는 않았지만, 상기 게이트 라인(110) 및 게이트 전극(112)을 포함한 기판(100)의 전체 면에 게이트 절연막을 형성한다.
다음, 도 6b에서 알 수 있듯이, 상기 게이트 전극(112) 상에 비정질 산화물 반도체(120b)를 전면 증착 형성한다.
다음, 도 6c에서 알 수 있듯이, 상기 비정질 산화물 반도체(120b)를 레이저를 이용하여 결정화하여 결정질 산화물 반도체를 형성한다.
상기 비정질 산화물 반도체(120a)를 레이저를 이용하여 결정화하는 공정에서 있어서, 상기 레이저의 빔 폭은 후술하는 최종 목적물인 반도체층(120)의 폭보다는 크고, 상기 화소 영역의 폭, 보다 바람직하게는, 하나의 화소 영역의 폭보다는 작게 된다. 또한, 상기 레이저의 빔 길이는 전술한 바와 마찬가지로 제1 방향, 예로서 가로 방향으로 배열되는 복수 개의 화소들의 길이의 합 보다는 크고, 가로 방향에서의 기판(100)의 길이보다는 작을 수 있다.
다음, 도 6d에서 알 수 있듯이, 상기 결정질 산화물 반도체를 패터닝하여 소정의 반도체층(120)을 형성한다.
이와 같이, 본 발명의 또 다른 실시예에 따르면, 비정질 산화물 반도체를 패턴 형성하고 레이저를 이용하여 결정화하여 반도체층(120)을 형성하는 대신에, 비정질 산화물 반도체를 패턴 형성하기 전에 레이저를 이용하여 결정화하고 그 후에 결정질 산화물 반도체를 패터닝하여 반도체층을 형성하게 된다.
다음, 도시하지는 않았지만, 상기 반도체층(120) 상에 에치 스톱퍼(etch stoper)를 패턴 형성할 수 있다.
다음, 도 6e에서 알 수 있듯이, 상기 반도체층(120) 위에 소스 전극(132)과 드레인 전극(134)을 패턴 형성함과 더불어 상기 소스 전극(132)과 연결되는 데이터 라인(130)을 패턴 형성한다.
다음, 도시하지는 않았지만, 상기 소스 전극(132) 및 드레인 전극(134) 상에 보호막을 형성하고, 상기 드레인 전극(134)의 소정 영역이 노출되도록 상기 보호막에 콘택홀을 형성하고, 그 후, 상기 콘택홀을 통해서 상기 드레인 전극(134)과 연결되도록 화소 전극을 형성할 수 있다.
한편, 도시하지는 않았지만, 이와 같은 비정질 산화물 반도체를 패턴 형성하기 전에 레이저를 이용하여 결정화하고 그 후에 결정질 산화물 반도체를 패터닝하여 반도체층을 형성하는 방법을 전술한 도 5a 내지 도 5d와 같은 탑(Top) 게이트 구조에 적용하는 것도 가능하다.
이와 같이, 본 발명은 레이저를 이용하여 비정질 산화물 반도체를 결정화하는 방법에 특징이 있는 것이며, 따라서, 본 발명이 전술한 구조의 박막 트랜지스터 기판의 제조방법만으로 한정되는 것은 아니고, 당업계에 공지된 다양한 구조의 박막 트랜지스터 기판의 제조방법에 적용될 수 있을 것이다.
또한, 본 발명에 따라 제조된 박막 트랜지스터 기판은 액정표시장치 또는 유기발광장치와 같은 디스플레이 장치에 적용될 수 있다.
100: 기판 110: 게이트 라인
112: 게이트 전극 120a: 비정질 산화물 반도체
120: 반도체층 130: 데이터 라인
132: 소스 전극 134: 드레인 전극
200: 레이저 발진기 300: 감쇠기
400: 조준경 500: 균질기
600: 대물 렌즈 700: 빔 슬릿
800: 투사 렌즈
112: 게이트 전극 120a: 비정질 산화물 반도체
120: 반도체층 130: 데이터 라인
132: 소스 전극 134: 드레인 전극
200: 레이저 발진기 300: 감쇠기
400: 조준경 500: 균질기
600: 대물 렌즈 700: 빔 슬릿
800: 투사 렌즈
Claims (10)
- 기판 상에 게이트 라인 및 게이트 전극을 패턴 형성하는 공정;
상기 게이트 라인 및 상기 게이트 전극이 패턴 형성된 기판 상에 게이트 절연막을 형성하는 공정;
상기 게이트 절연막 상에 비정질 산화물 반도체를 패턴 형성하는 공정;
상기 비정질 산화물 반도체 상에 에치 스톱퍼를 패턴 형성하는 공정; 및
레이저 조사에 의해 상기 비정질 산화물 반도체를 결정화하는 공정을 포함하여 이루어지고,
이때, 상기 비정질 산화물 반도체는 In-Ga-Zn-O을 포함하고, MOCVD 공정으로 형성되며, 복수 개의 화소 영역 각각에 패턴 형성되고,
상기 레이저의 빔 폭은 게이트 라인 및 박막 트랜지스터의 폭보다는 크고, 화소 영역 전체의 폭보다는 작고,
상기 레이저의 빔 길이는 제1 방향으로 배열되는 복수 개의 화소들의 길이의 합 보다는 크고 상기 제1 방향에서의 기판의 길이보다는 작고,
상기 비정질 산화물 반도체를 결정화하는 공정은,
상기 제 1 방향으로 동일선 상에 위치한 제1 산화물 반도체 군을 포함하는 제1 영역에 레이저를 조사하는 공정;
상기 제1 영역으로부터 상기 제1 방향과 수직인 제2 방향으로 레이저의 초점을 이동하는 공정; 및
상기 제 1 방향으로 동일선 상에 위치하고, 상기 제1 영역 상부 또는 하부에 위치한 제2 산화물 반도체 군을 포함하는 제2 영역에 레이저를 조사하는 공정을 포함하고,
상기 제1 영역 및 상기 제2 영역에 레이저를 조사하는 공정은 불연속적인 공정으로 수행되는, 박막 트랜지스터 기판의 제조방법. - 제1항에 있어서,
상기 레이저 빔의 폭은 상기 비정질 산화물 반도체의 폭보다는 크고 상기 복수 개의 화소 영역 중 하나의 화소 영역의 폭보다는 작은, 박막 트랜지스터 기판의 제조방법. - 삭제
- 삭제
- 삭제
- 제1항에 있어서,
상기 비정질 산화물 반도체를 결정화하는 공정은 1회의 레이저 조사에 의해 수행되는, 박막 트랜지스터 기판의 제조방법. - 제1항에 있어서,
상기 레이저는 UV 파장대의 레이저를 이용하는, 박막 트랜지스터 기판의 제조방법. - 제1항에 있어서,
상기 비정질 산화물 반도체를 결정화하는 공정 이후에 소스 전극 및 드레인 전극을 패턴 형성하는 공정을 수행하는, 박막 트랜지스터 기판의 제조방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110138256A KR102034136B1 (ko) | 2011-12-20 | 2011-12-20 | 박막 트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110138256A KR102034136B1 (ko) | 2011-12-20 | 2011-12-20 | 박막 트랜지스터 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130070971A KR20130070971A (ko) | 2013-06-28 |
| KR102034136B1 true KR102034136B1 (ko) | 2019-10-21 |
Family
ID=48865594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110138256A KR102034136B1 (ko) | 2011-12-20 | 2011-12-20 | 박막 트랜지스터 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102034136B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102135932B1 (ko) * | 2013-12-31 | 2020-07-20 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258468A (ja) * | 2006-03-23 | 2007-10-04 | National Institute Of Advanced Industrial & Technology | 可視光透過半導体素子およびその製造方法 |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700096B2 (en) * | 2001-10-30 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
| KR101397567B1 (ko) * | 2007-01-24 | 2014-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막의 결정화 방법 및 반도체장치의 제작방법 |
-
2011
- 2011-12-20 KR KR1020110138256A patent/KR102034136B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258468A (ja) * | 2006-03-23 | 2007-10-04 | National Institute Of Advanced Industrial & Technology | 可視光透過半導体素子およびその製造方法 |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130070971A (ko) | 2013-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100492152B1 (ko) | 실리콘 결정화방법 | |
| US10608115B2 (en) | Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor | |
| US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
| US20200176284A1 (en) | Laser irradiation device, method of manufacturing thin film transistor, and projection mask | |
| WO2013031198A1 (ja) | 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板 | |
| WO2012157410A1 (ja) | レーザ処理装置 | |
| JP2007281421A (ja) | 半導体薄膜の結晶化方法 | |
| KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JP2007281423A (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| KR102034136B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| JP2006504262A (ja) | 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置 | |
| WO2013030885A1 (ja) | 薄膜形成基板の製造方法及び薄膜基板 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| JP2007281422A (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| JP2006295097A (ja) | 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置 | |
| KR20060106170A (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| WO2019138674A1 (ja) | レーザ照射装置、及び、レーザ照射方法 | |
| US20200388495A1 (en) | Laser irradiation device, projection mask and laser irradiation method | |
| US20200020530A1 (en) | Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask | |
| JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
| US20200171601A1 (en) | Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask | |
| WO2019107108A1 (ja) | レーザ照射装置、レーザ照射方法及び投影マスク | |
| KR100575235B1 (ko) | 레이저 광학계 및 이를 이용한 결정화 방법 | |
| WO2019111362A1 (ja) | レーザ照射装置、レーザ照射方法、および、投影マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |