CN1187791C - 一种用于结晶硅层的方法 - Google Patents

一种用于结晶硅层的方法 Download PDF

Info

Publication number
CN1187791C
CN1187791C CNB011378859A CN01137885A CN1187791C CN 1187791 C CN1187791 C CN 1187791C CN B011378859 A CNB011378859 A CN B011378859A CN 01137885 A CN01137885 A CN 01137885A CN 1187791 C CN1187791 C CN 1187791C
Authority
CN
China
Prior art keywords
crystallization
source region
active layer
tft
mic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011378859A
Other languages
English (en)
Other versions
CN1353448A (zh
Inventor
朱承基
李石运
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PT Plas Co., Ltd.
Original Assignee
PT PLAS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PT PLAS CO Ltd filed Critical PT PLAS CO Ltd
Publication of CN1353448A publication Critical patent/CN1353448A/zh
Application granted granted Critical
Publication of CN1187791C publication Critical patent/CN1187791C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种以晶体过滤技术用于TFT的有源层结晶的方法。按照传统的金属诱发侧向结晶(MILC)法，非晶硅层能结晶成多晶硅层，依据本发明的晶体过滤技术，借助于由MILC法结晶的多晶区过滤出单晶成分，非晶硅层能成为单晶。制造出的包含根据本方法结晶的有源层的TFT，和以各种传统方法制出的含有多晶硅有源层的TFT相比，已大大地改善了电性能，诸如电子迁移率和漏电流。本发明还提供了应用晶体过滤技术的各种TFT制造方法。

Description

一种用于结晶硅层的方法
技术领域
本发明涉及用于液晶显示器(LCD)、有机发光二极管(OLED)和三维集成半导体器件或类似物的薄膜晶体管(TFT)，并且更详细地涉及一种有源层结晶方法，使用晶体过滤技术来形成薄膜晶体管的(TFT)源区、漏区和沟道区。
背景技术
根据本发明，借助于由多晶区滤出具有统一结晶取向的晶体成分，TFT的有源层能结晶成单晶硅，多晶区是由金属诱发结晶(MIC)源金属致使的金属诱发侧向结晶(MILC)形成。
通常，用于显示器件(诸如LCD和OLED)的非晶硅晶体管的制造，是在透明的玻璃或石英衬底上形成门电极，沉积门氧化膜，沉积非晶硅和N型非晶硅，构成TFT的源区、漏区，然后形成绝缘层。一般情况下，构成TFT的源区漏区和沟道区的有源层，是用化学气相沉积(CVD)法在玻璃或石英衬底上形成的。由于以CVD法形成的有源层是由非晶硅构成，它的电子迁移率低至1cm2/v·s或其以下。由于应用TFT的LCD尺寸要小型化和孔径比要减小，所以需要一种可同时形成驱动IC和像素晶体管的工艺。为此，采用了通过热处理将非晶硅层结晶成多晶硅的技术。
多晶硅层晶体管是通过在玻璃或石英类衬底上首先沉积非晶硅层形成的，使该硅层多晶化并形成门氧化膜和门电极，将杂质注入源和漏，通过退火激活渗杂物，最后形成绝缘层。通常，多晶硅层的电子迁移率是在约100cm2/v·s的范围内。因此，使用多晶硅，LCD的驱动IC可与像素晶体管集成在同一个衬底上。决定多晶TFT特性的重要因素是存在于多晶硅中晶粒间界的数量和位形。依据多晶硅中晶粒间界的数量和位形，多晶TFT的电子迁移率和阈值电压变化显著。
由于多晶TFT在其由多晶硅构成的有源层中难免包含晶粒间界，其电子迁移率比之单晶硅的800cm2/v·s要低，而器件不均匀性要高。当用多晶硅层晶体管制造LCD时，驱动IC和像素晶体管可以做在同一个衬底上。然而，由于多晶硅的电子迁移率比单晶硅的低得多，所以诸如LCD控制器、数模转换器(DAC)、时钟发生器等有源器件，不能做在衬底上，还有器件不均匀性上升导致显示质量的恶化和生产效率的降低。因此，为了设法得到与单晶硅器件相当的均匀的器件性能，一些用非晶硅层形成单晶硅层的技术已被采用。
有许多用于制造单晶硅晶体管的方法被提出，顺序侧向固化(SLS)技术在非晶硅结晶的同时，使用楔形掩模以激光扫描于局部区域形成单晶硅。SLS法在精确控制激光束扫描方面存在技术问题。此法还在获得均匀性能的单晶TFT方面存在局限，因为多晶硅里的晶粒经常局部地渗入所形成的单晶硅区。另外，按此法一次只能处理一个衬底，与使用炉子的成批处理相比，加工处理的效率要低些。
连续晶粒固化(CGS)技术，借助于将Ni、Pd、Al等金属导入或注入非晶硅中，获得真正具有统一晶向的结晶硅，并且非晶硅在低至200-500℃温度下结晶。CGS法的缺点是需要吸气处理，为了使非晶硅结晶，它包括一个附加的热处理以除去作为催化剂的硅化物成分。并且，由于用CGS法形成的硅层基本上不是单晶硅，所以它的电特性比单晶硅薄膜要差。
近来，为结晶硅层提出一种应用金属诱发侧向结晶(MILC)现象使硅层结晶的方法。(见S.W.Lee等，IEEE Electron Device Latter，17(4)，p.160，1996)。该MILC现象由于借助金属和非晶硅层起反应产生的硅化物直接在硅层中侧向传播，相继诱发了非晶硅层的结晶。当使用MILC法时，因用于结晶非晶硅的金属成分不残留在结晶区中，它避免了金属成分残留在结晶区引起的漏电流和其他电特性的恶化问题。另外，当使用MILC法时，由于硅层结晶是在相对低的300-500℃温度下进行，所以多个衬底可以在炉中同时结晶，而不会造成对衬底的损伤。
图1a到图1d是描述现有技术工艺的截面图，它应用MIC和MILC法使构成TFT晶体管有源层的硅层结晶。
参见图1a，非晶硅层10沉积在绝缘的衬底100上，在衬底10上形成了缓冲层(未图示)。然后非晶硅层10被布图(patterned)形成有源层。门绝缘层11和门电极12是使用传统的各种方法在有源层上形成。如图1b所示，源区10S和漏区10D是使用门电极作为掩模借助于对整个衬底掺杂分别在有源层中形成的。如图1C所示，光刻胶13(photoresist)被形成以覆盖门电极和邻近门电极12的源区及漏区，并且金属层14沉积在光刻胶13和衬底的整个表面。以20μm的厚度沉积Ni，以形成金属层是理想的。如图1d所示，除去光刻胶之后，在300-500℃的温度下对整个衬底进行热处理时，残留金属层下的源区和漏区在光刻胶去掉后被MIC法结晶，借助MIC金属导入或注入非晶硅而直接使硅结晶。而在金属偏置区和门电极下沟道区10C中的非晶硅由从MIC区传播的MILC法结晶。如图1a到图1d所示，光刻胶覆盖了门电极12两边的源区和漏区的一部分。这是因为，如果金属层14在沟道区和源/漏区之间的界线上沉积起来，则金属成分导入并残留在沟道边界和沟道区中，其时MIC对沟道区的运作特性和漏电流有不良影响。
由于源区和漏区(除了沟道区外)的运作不是精确地受残留金属成分的影响，所以距离沟道区0.01-5μm以上的源区和漏区用MIC法结晶，而只有沟道区和其周围区域用MILC法结晶。因此，整个非晶硅层结晶的时间会减少。
图2a到图2b是用传统的MIC和MILC法生成的硅层结晶结构的显微图像。而图2c是描述图像中硅层结晶状态的简图。存在金属催化剂的MIC区结晶成多晶硅。还有MILC区结晶形成多晶硅包含的一些晶粒间界示于图2c。同时，如图2b所示，用MILC法结晶而成的多晶硅区包含一些晶粒生长进入同一个方位。由于多晶硅层构成一个典型尺寸为2-20μm的有源层，通常包括一个或多个晶粒间界，所以硅层的电子迁移率和均匀性恶化。因此，为了改善包含用MILC法结晶的多晶有源层的TFT的性能，需要一种使用MILC法将非晶硅结晶成单晶硅的技术。
发明内容
为解决用传统的MILC法生成单晶硅存在的问题，本发明提供了一种用MILC法将非晶硅直接结晶成单晶硅的方法，特别是，本发明提供了一种对MILC应用晶体过滤技术在相对低的温度下使非晶硅单晶化的方法。
为了达到这些目的，本发明用MIC法在衬底上于硅层的所希望的区域形成籽晶，并且用MILC法在侧向从MIC籽晶生长晶粒。然后，本发明滤出用MILC生成的晶粒，并让一些或一个晶粒在晶体过滤区之外的非晶硅中连续生长。所以，晶体过滤区之外的非晶硅区由于用MILC在该区中滤出的晶粒生长，可以结晶成单晶硅。于此，晶粒的生长温度典型地被限定在650℃或其以下，以避免用MILC法结晶的MILC区之外有晶粒的生长或产生。根据本发明，可获得延伸至数十到数百μm(微米)的单晶硅层，并且所获得的该硅层因此可被用于制造诸如TFT这样的半导体器件。
本发明使用诸如Ni这样的MIC源金属去降低非晶硅的结晶温度。与此相关，本发明一个目的是，借助于形成单晶层避免MIC源金属影响半导体器件的性能，该方法中的单晶层不在驻留MIC源金属的MIC区，而在没有MIC源金属的MILC区。本发明的还有个目的是提供一种用低温度下结晶法制造的包含单晶层的TFT。
本发明在≤650℃下进行非晶硅层的结晶，该温度低于玻璃的变形温度。因此，本发明的方法可以用于在玻璃衬底上制造诸如TFT这样的半导体器件。同样，使用本发明，包含显示器件的开关和驱动部件的TFT诸如LCD和OLED，可以直接在衬底上形成。
图3a到图3c和图4a到图4c表示使用晶体过滤技术的MILC法使非晶硅单晶化的过程。图3a到图3c表示用从图右到图左的MILC传播非晶硅的结晶，其中Ni用作MIC源金属。于此，图3a是非晶硅在520℃下30小时后得到的光学显微镜的暗图像。
如图像中所示，用MILC法的结晶在过滤沟道32的右边进行，并因此形成了多晶硅区31，而相对于多晶硅区，用MILC法在过滤沟道的右边相继地形成单晶硅区33。如图2b和图2c所示，在MILC多晶区的前面，晶体生长中的针状单晶晶粒形成。如果这些针状单晶粒以不规则的取向连续生长，则在MILC区最终生成多晶硅。如图3a所示，如果过滤沟道32的宽度调整得仅允许一个在多晶硅区31中形成的晶粒通过的话，则晶粒通过过滤沟道连续地生长，致使沟道的左边生成单晶硅。
通过过滤沟道的单晶可生成高达数百微米以上，而图4a到图4c表示在对图3a到图3c的结构进行附加的热处理15小时后改变了的结晶状态。Ni作为MIC源金属的区域表示于图左。图3中过滤沟道32左边MILC区33中的非晶硅是在图4a到图4c中完全单晶化的，而过滤沟道左边的单晶生长达到数百微米以上。由于TFT的有源层典型尺寸通常是数十或数百微米以下，所以，用此法所提供的单晶硅区能有效地用于制造半导体器件。用此法制成的器件与包含传统的多晶硅层的半导体器件相比，有效地改善了性能。
图5a描述用MILC法形成带有多晶硅层的TFT的有源层的一种传统技术，而图5b描述用图5a结晶方法被结晶的沟道区和其外围区域的状态，如图5a所描述的，有源层50由衬底100上的非晶硅形成。非晶硅有源层的诱导MIC金属层被沉积在有源层的源区51和漏区52的部分。MIC源金属不是沉积在门电极53之下的沟道区中。MIC源金属不沉积在源区和漏区部分，它们调整门电极53以形成金属偏置区54。当在有源层上进行热处理时，结晶从源区51和漏区52传播，源区和漏区被MIC源金属覆盖了沟道区。所以，沟道区中的整个非晶硅层和结晶了的金属偏置区如图5b所示。图5b是个简图，借助于图5a中所描述的结晶过程来描述金属偏置区54和沟道区中形成的结晶结构。参见图5b，一些硅晶体形成于沟道区的两边和MILC界线55，从沟道区两边生长的多晶硅区相会于此，形成在沟道区的中心部位，用MILC法生成的多晶硅，与那些单晶硅相比，诸如电子迁移率等电特性要好。特别是，如Ni这样的MIC源金属硅化物，该金属硅化物将MILC导入MILC区，并被累积于MILC界线55，并且它恶化了沟道区的电特性，诸如漏电流和电子迁移率。
本发明的目的是，借助于上述晶体过滤技术去解决传统多晶TFT的所述问题，提供一种制造硅有源层和TFT的方法。为了达到这些目的，本发明提供了一种用于TFT的硅有源层结晶的方法，包含如下步骤：(a)在衬底上形成非晶硅层；(b)借助对非晶硅层布图(patterning)，形成包含MIC源金属的结晶源区、有源层区和连接结晶源区与有源层区的过滤沟道；(c)借助对布图后的非晶硅层进行热处理，使结晶源区和有源层区结晶；其中所述MIC源金属是在部分结晶源区形成的，并且与过滤沟道的面对结晶源区的一端分离一定距离，使得来自MIC源金属的在结晶源区内的多个晶粒中的单个晶粒可以进入过滤沟道，并且所述过滤沟道与所述结晶源区的不具有MIC源金属的部分相比显著变窄。
根据本发明的另一方面，本发明提供了一种用于制造包括结晶的硅有源层的TFT的方法，包含如下步骤：(a)在衬底上形成非晶硅；(b)借助对非晶硅层布图，形成包含MIC源金属的结晶源区、有源层区和连接结晶源区与有源层区的过滤沟道；(c)借助对布图后的非晶硅层实行热处理，使结晶源区和有源层区结晶；(d)在有源层区上形成门绝缘层和门电极；(e)对有源层区掺杂；(f)至少在有源层区形成一个连线绝缘层(contact insulating layer)，和至少在连线绝缘层上形成一个连线孔(contact hole)；(g)通过所说连线孔至少形成一个连线电极(contact electrode)与有源层区电连接；(g)通过连线孔，至少生成一个与有源层区有电连接的连线电极；其中，所述MIC源金属是在部分结晶源区形成的，并且与过滤沟道的面对结晶源区的一端分离一定距离，使得来自MIC源金属的在结晶源区内的多个晶粒中的单个晶粒可以进入过滤沟道，并且所述过滤沟道与所述结晶源区的不具有MIC源金属的部分相比显著变窄。
参见附图，下面详细描述晶体过滤技术的优选实施例和利用晶体过滤技术制造TFT的方法。
附图说明
本发明的一些实施例将参见附图作出解释，其中：
图1a-图1d是个截面图，它描述用MILC制造TFT的有源层结晶的原先的工艺技术过程。
图2a-图2c是电子显微镜图像和表示MILC区中结晶过程的略图。
图3a-图3c是光学显微镜暗图像和通过晶体过滤器后MILC传播的描述图。
图4a-图4c是光学显微镜暗图像和通过晶体过滤器后MILC传播的描述图。
图5a-图5b是描述用传统方法使沟道区结晶状态和其外围结晶的图。
图6a-图6b是描述用本发明的方法使沟道区结晶状态和其外围结晶的图。
图7a-图7l是描述根据本发明晶体过滤器的各种组成和结构图。
图8a-图8g是根据本发明的第一个实施例描述制造TFT的过程图。
图9是根据本发明的另一个实施例描述制造TFT的过程图。
图10a-图10d是根据本发明的另一个实施例描述制造TFT过程的截面图。
图11a-图11b是根据本发明的另一个实施例描述制造TFT过程的截面图。
图12a-图12b是根据本发明的另一个实施例描述制造TFT过程的截面图。
图13a-图13b是根据本发明的另一个实施例分别描述制造TFT过程的截面图和平面图。
图14是根据本发明的另一个实施例描述制造TFT过程的平面图。
具体实施例
图6是个简图，表示为了解决图5中所示传统的技术的问题，利用晶体过滤技术的本发明的结构。如图6a所示，在衬底100上形成多晶硅层，并布图形成结晶源区60、有源层区67和连接60与67的晶体过滤沟道63。有源层区包含源区64、门电极65下面的沟道区和源区66。区域60、67和63可以借助于非晶硅层布图同时形成。结晶源区60和组成结晶过滤器的结晶过滤沟道63以及结晶源区包含形成了MIC源金属的MIC源区61和未形成MIC源金属的区域62。用溅射、蒸发和CVD类工艺形成厚度1-200的MIC源金属。未沉积MIC源金属的区域62的宽度“a”可被适当调节，使得借助MILC传播形成的多晶硅晶粒全部或部分可从MIC源区61通过晶体过滤沟道63，通常宽度“a”在2-50μm的范围，而更希望在5-20μm的范围。
当导入衬底的热处理时，在衬底上形成了有源层和结晶源区，借助MILC传播，结晶从MIC源区61和MILC前部穿过区域62到达过滤沟道63。过滤沟道63的宽度“b”能与宽度“a”相关调节，使得全部或部分晶粒可以通过。通常，宽度“b”是在0.1-20μm的范围，而更希望在1-5μm的范围。过滤沟道63的宽度“b”与区域62的宽度“a”成比例地放宽是可行的。因为区域62的宽度越大，则到达过滤沟道63的晶粒尺寸也相应地越大。通常过滤沟道的长度“c”在0.1-20μm范围内。不管图6a的描述，过滤沟道的构造和位置可按如下所述来改变。
过滤沟道63的功能是选择性地让晶粒通过(即过滤器)，该晶粒是在从MIC源区61到达过滤沟道的多晶硅的晶粒中以与沟道平行的方向生长的。在这个意义上，沟道63被当作“晶体过滤沟道”。通过晶体过滤沟道63的晶粒具有真正统一的结晶方向。因此，由于进行了热处理，参见图4所述的结晶在远离过滤沟道的区域即有源层区67进行。通过晶体过滤器的晶粒在有源层区67中连续生长，并因此该有源层结晶为单晶层或包含一定数量晶体的多晶层。如果晶体过滤器的最佳结构和那些工艺条件被采用，则有源层区会结晶成为单晶层。
图6b是个简图，描述了用参见图6a所说明的方法获得的门电极11之下的沟道区的状态。图6b表示有源层的沟道区以真正统一的结晶方向被结晶。如果有源层依据此法被结晶，则最有效地影响TFT的特性的沟道区可形成为单晶硅层，如图6b所示。采用本发明的方法，TFT的整个有源层能被单晶化，然而，为了减少结晶时间，可以在有源层的一些部分，特别是沟道区被单晶化之后来制造TFT。
应该明白，结晶源区用于有源层区和结晶过滤器的结晶，结晶过滤器包含按下列遇到的那样长的条件以各种位形组成的晶体过滤沟道：
(1)有源层区和结晶源区以晶体过滤沟道相互连接，该晶体过滤沟道的宽度比有源层区窄；
(2)MIC源金属沉积或注入结晶源区的一些部分；
(3)MIC源金属和结晶过滤沟道相隔一定的距离。
如果遇到这些条件，则结晶过滤器的位形和结构会以各种方式被改变。本发明中所用的晶体过滤器描述如下。
图7a是本发明中所用的晶体过滤器最典型结构的平面图。结晶源区72和有源层区74有着同样宽的平面形状，而MIC金属区71顺着结晶源区的一边形成，并与过滤沟道73相隔预定的距离。晶体过滤沟道73位于有源层区宽度的中心部位。图7b中所描述的晶体过滤结构，除了结晶过滤沟道73偏向有源层74一边以外，与图7a的结构是等同的。如图7c所示，结晶源区72的MIC金属区71能形成于结晶源区72的中心部位。如图7d所示，结晶源区的MIC金属区能制作得比有源层区74的宽度要宽些，如图7e所示，结晶源区72可比有源层区74的宽度要窄些。如图7f和图7g所示，结晶源区72可定位于有源区层74的边缘或一侧。或者，如图7h所示，结晶源区72可为楔形，其宽度朝着晶体过滤沟道73逐渐减少，如图7i所示，结晶源区72和有源层区74两者都可以是楔形，部分与晶体过滤沟道73相连。而且，象图7j，结晶源区72可定位于有源层区74的两边。使用图7j中描述的晶体过滤器，在有源层区74形成两个结晶区。然而，若沟道区最有效地影响TFT的运作特性，则借助于调整TFT在结晶有源层区74中的位置，定位于一个结晶区，可获得单晶硅的特性。使用图7j中描述的晶体过滤结构，晶体生长是在有源层区的两边进行，导致有源层区结晶的时间会有效地减少。
如图7k所示，借助于结晶源区72形成两段结构，晶体过滤作用会进一步加强。根据需要，结晶源区会形成两段或两段以上，同样，如图7l所示，MIC金属层71相对于矩形可形成尖劈状。在面对过滤沟道73的MIC金属层的终结端变尖的情况下，晶体过滤器的作用会进一步改善。在MILC期间，于垂直于MIC源金属表面的方向上，最适宜晶粒生长。因此，如果MIC金属区具有图7l中描述的尖劈形，则在结晶过程中，硅晶体在MIC源金属7I的径向上生长。在这种情况下，对于晶粒的径向生长，只有一个晶粒进入过滤沟道73的概率增加，并且过滤效率也相应提高。除了尖劈形外，MIC金属层7I能以朝向晶体过滤沟道延伸的点或线的形状来形成。为了产生晶粒的径向生长，MIC金属层对过滤沟道微斜1μm或更小是可行的。
本发明中所用的低温单晶化方法能按韩国No.276378号专利中所描述的来实现。虽然许多金属材料诸如Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Ti、Tr、Ru、Rh、Cd和Pt能用作结晶源金属，但是，根据本发明，作为引起非晶硅结晶的最有效的材料是Ni和Pd。
下面参见附图来说明利用上述晶体过滤技术制造TFT的发明方法的几个
实施例。
[实施例1]
图8a到图8g是根据本发明在非晶硅结晶后制造TFT过程的示意图。
图8a和图8a分别是截面图和解释状态图，在玻璃衬底上形成适当厚度的底部绝缘层81和非晶硅层82，并形成所希望形状的布图。形成底部绝缘层是为了在形成TFT有源层时避免硅层扩散污染。然而，根据环境情况，可以直接在衬底上形成非晶硅薄层而无须底部绝缘层81。利用诸如低压CVD(化学气相沉积)、高压CVD和等离子体增强CVD及类似方法，来形成非晶硅。衬底上形成的非晶硅层82借助于使用掩模光刻胶来形成结晶源层83、晶体过滤沟道84和有源层85，如图8a’中特别描述的。
然后，如图8b和图8b’所描述的，MIC源金属87如Ni，沉积在部分结晶源区，在那儿将形成MIC区86。借助在衬底的整个表面上沉积金属层和在金属层上形成所希望的布图，可以形成MIC源金属。或者，MIC源金属也可以这样来形成，用光刻胶掩模衬底仅露出MIC区86，并利用传统的沉积方法，诸如低压CVD、高压CVD、等离子增强CVD、溅射、蒸发等来沉积MIC源金属如Ni。在沉积MIC源金属87之后，去掉光刻胶以仅在MIC区86剩下MIC源金属。如上所述，MIC源金属87在离开晶体过滤沟道84预定距离处形成。
在MIC源金属层沉积后，如图8c和图8c’所示，借助于在炉子中对整个衬底进行热处理而结晶。通常，为非晶硅层热处理是在400-600℃温度下进行，更希望炉温在500-600℃。由于进行了热处理，在MIC源金属下的非晶硅层被MIC法多晶化形成MIC区86。并且，邻近MIC区和不被MIC源金属覆盖的区域88由MIC区86用MILC传播被多晶化。当在区域88中MILC前的晶体成长，仅具有一定方向的结晶成分通过过滤沟道84。然后，通过了晶体过滤沟道的结晶成分开始使区域85结晶，将作为TFT的有源层。在热处理期间，有源层区由邻近晶体过滤沟道84的部分开始结晶，虽然滤过的结晶成分引起有源层区的单晶化，但如图3所示，单晶和非晶硅(或多晶硅)共存于有源层区，特别是在结晶的开始阶段。然而，由于结晶过程的进行，单晶成分在有源层区逐渐变成占优势的。当有源层区结晶依据此法时，为了减少结晶所需的时间，在有源层的单晶成分达到预定的水平时，可以终止结晶过程。如果采用本发明的晶体过滤技术，甚至在有源层没有完全单晶化时，比之用传统的MILC多晶化方法，有源层的单晶成分被极大地增加。因此，有源层的特性可有效地被大为改善。
尽管上述实施例实施了炉中热处理，而本发明还可以使用其他的热处理方法。例如，也可以使用采用高温灯类的光线热处理。光线热处理将高温灯的光照到衬底的整个表面上，以同时进行整个衬底的热处理。虽然此法快而简单，但是它会引起光照的MILC区之外处的晶粒生长。MILC区之外的晶粒生成对有源层的单晶化有着不良影响。
作为解决此问题的一个替代方法，光扫描法得到采用。这个方法将光照到衬底的一部分并扫描光束通过有源层区的表面，当使用光扫描法时，MIC源金属会定位于光扫描开始的位置。换言之，光扫描的方向应设计得与晶体生长方向相同。根据情况，光线可以重迭的方式或多段的方式扫描。由于用光线扫描所得到的温度高。所以光线扫描结晶法具有高结晶生长速度和高质量结晶的优点。通常，使用光线的结晶法比之使用炉子的方法可获得更高的结晶质量。同时，此法的缺点是难于充分控制工艺条件以获得所希望的结果。
在结晶热处理如上所述被进行后，为了进一步提高结晶质量，可进行第2次热处理。诸如准分子激光的光照法或用炉子的高温热处理、RTA(快速热退火法)、微波等方法可用于第2次热处理。已经知道，进行第2次热处理可进一步提高MILC层的结晶质量。第2次热处理也起到提高单晶硅层质量的作用，因此单晶硅中含有微小的缺陷，而第2次热处理有消除这些缺陷的作用。尽管用MILC法结晶的硅典型地比用传统的固相结晶(SPC)法获得的多晶硅具有较少的缺陷，但微小缺陷还是会存在于晶体结构中。如果用MILC获得的多晶硅在900℃温度下经受30分钟的第2次热处理，则电子迁移率能增至200cm2/v·s以上。如果器件尺寸制作得小，使得在沟道区中只有有限数量的晶粒，则电子迁移率可增至约500cm2/v·s以上。这表明用MILC形成的多晶硅中的微小缺陷进行第2次热处理能大为减少。虽然用本发明的方法结晶的硅层能构成具有同一结晶方向的单晶结构，这与用传统的MILC法结晶的硅层相反，在那儿仍然会有与结晶时间或各种条件相关的局部缺陷。因此，用本发明形成的结晶薄膜的性能还可以用第2次热处理来改善。
当TFT的衬底是玻璃制成时，使用超过玻璃的变形温度的高温第2次热处理不被采用。因此，第2次热处理使用RTA或激光。RTA法借助于在800-1100℃下短时加热，提高了硅层的结晶质量，此温度大大超过了约为600℃的玻璃变形温度。对于使用激光的热处理，采用连续波激光或准分子激光是有效的。由于准分子激光的波长典型地在250-350nm范围内，能量吸收在玻璃衬底中不发生，而仅发生在硅层中。因此，准分子激光能瞬间进行硅层的热处理。虽然借助于控制激光能量瞬时加热硅层超过其熔点是可能的，但由于按本发明形成的硅结晶层甚至在第2次热处理之前就具有高的结晶质量，在低于硅熔点的温度下实行第2次热处理，对提高其电子迁移率是更有效的。
使用激光对具有80cm2/v·s电子迁移率的MILC硅层进行第2次热处理，则电子迁移率可以超过200cm2/v·s。用于热处理的激光能量在200-300mJ/cm2较为可取。由于用本发明得到的硅层原本就具有高的单晶比率，所以用激光辐射来熔化硅是恶化而不是改善结晶的特性。因此，具有不会将硅层加热到其熔点以上能量水平的激光用于第2次热处理是可行的。
用上述方法结晶的有源层区85被用于形成TFT的有源层。如图8d和图8d’所示，门绝缘层89和门电极90是在结晶的有源层上形成的。使用低压CVD、高压CVD、PE CVD、溅射、蒸发等方法，并且使用光刻胶等形成所希望形状的布图，在有源层上沉积门绝缘层89和门电极90。门电极可以用诸如Al、Au和Ag这类金属或掺多晶硅来形成。在形成门绝缘层和门电极之后，将杂质掺入有源层以形成TFT的源区和漏区，如图8e所示。在掺杂的过程中，诸如P和B这样这样的杂质用离子团掺杂或注入的方法被掺入有源层。在掺杂之后，为了激活杂质，依据传统的方法进行退火。
如图8f所示，在对有源层掺杂和退火之后，用传统的方法在衬底上形成连线绝缘层91，并在连线绝缘层中形成连线孔。作为连线绝缘层，硅的氧化物和硅的氮化物可被优先采用。连线绝缘层是用低压CVD、高压CVD、PE CVD等方法沉积而成。然后，如图8g所示，用于源和漏的连线电极93以沉积导电材料而成，并且依据传统的方法对所沉积的导电材料形成布图和蚀刻。因此，进行了TFT的制造。当制成的TFT用于LCD这类显示器件的像素电极时，制造像素电极的工艺在TFT的制造之后实施。
根据本发明制造的TFT和传统的多晶硅TFT相比具有相当高的电子迁移率和相当低的漏电流。同样，依据本发明的TFT的特性甚至在持续运行之后也不恶化。此外，制造带有具单晶硅特性的有源层的TFT，使得集成各种在多晶硅上不能制造的器件成为可能。因此，赋予包含本发明的TFT的各种显示器件以附加功能变成可能。
下面，基于第1个实施例的如上说明，将说明本发明的其他实施例。下列实施例的详细工艺等同于第1个实施例的那些会搞明白，其他方面下边要特地提到。
[实施例2]
图9是描述根据本发明制造的TFT其他方法的局部截面图。在参见图8a-图8g说明的先前的实施例中，多晶源区83、晶体过滤沟道84和有源层85用在多晶硅层82上构成布图来形成，并且MIC源金属层87是覆盖部分结晶源区83而形成，如图8a和图8a’所示。然而，在图9的实施例中，MIC源金属94首先形成在底部绝缘层81上，并且无定形层82沉积于其上。然后，非晶硅层形成布图以分别生成结晶源区95、晶体过滤沟道96和有源区97。
显而易见，如果图9的结构按有关实施例1所述进行热结晶处理的话，则可获得与上面实施例1描述的同样的效果。然后，TFT被制作在多晶硅区上，如上所述。因此，在本发明中，形成MIC金属层和非晶硅层的步骤的顺序能在本发明的范围内改变。
[实施例3]
虽然实施例1是将MIC源金属87沉积在结晶源区83的MIC区86上，但也可以将MIC源金属注入MIC区。借助于用光刻胶掩模在仅露出MIC区86的结晶源区形成源金属注入，MIC源金属如Ni可只被注入到MIC区。在金属注入后，去掉光刻胶掩模。然后，具有结晶体有源层的TFT能通过与上述有关实施例1同样的工艺被制成。
[实施例4]
实施例1中，在进行热处理后形成门绝缘层89和门电极90和在形成布图的非晶硅区86上沉积MIC源金属87(见图8d)。然而，在本实施例中，非晶硅层首先生成布图以形成结晶源区100和晶体过滤沟道101及有源层区102。然后，在非晶硅层上形成门绝缘层103，并在门绝缘层103上生成光刻胶PR。光刻胶形成MIC区布图。然后，使用形成布图的光刻胶为掩模，饰刻覆盖MIC区的门绝缘层103。在门绝缘层103中形成开口105，如图10a中所示。如图10b中所示，借助于沉积或离子注入和去除光刻胶，在衬底的整个表面上形成MIC源层，在MIC区上形成MIC源金属106。然后，按图10c所描述的，非晶硅层经受结晶热处理。去除光刻胶和在门绝缘层103上形成所希望形状的门电极107，可获得图10d的结构。接着，依据按图8e和下文中描述的工艺来制造单晶TFT。
[实施例5]
在这个实施例中，实施例4的工艺被改变，使得在按图10c所述结晶热处理之前，进行形成按图10d所述门电极107的工艺。由于是在相对低的400-600℃温度下进行结晶热处理，所以能在形成门电极之后进行结晶过程。
[实施例6]
如图11a所示，在非晶硅层上形成源金属之前形成门绝缘层113和门电极114，该非晶硅层布图形成结晶源区110、晶体过滤沟道111和有源层区112。接着，如图11b所示，借助于有关实施例1所述的方法，MIC源金属115沉积在结晶源区110的MIC区。在MIC源金属形成之后，有源层区112用热处理结晶。然后，结晶的有源层区112用门电极114按照掩模掺杂。因此，根据上述工艺制成TFT。
[实施例7]
本实施例中，在非晶硅层上形成MIC源金属123、门绝缘层124和门电极125，该非晶硅层形成布图变为结晶源区120、晶体过滤沟道121和有源层区122，见图12a。而采用参见图8e所说明的同样方法，借助注入杂质分别形成源区122S、沟道区122C和漏区122D，见图12b。然后，借助有关实施例1如上所述的热处理法，有源层被结晶，见图12c。按照本发明中结晶有源层的各种条件，实质上与激活掺在源区和漏区的杂质类似，在有源层结晶过程期间导入杂质的激活。因为本实施例实施有源层的结晶和在单个工艺中激活杂质，所以本实施例具有使TFT制造工艺变得较为简单的优点。
[实施例8]
图13a和图13b分别是实施例的截面图和平面图，它的特征是借助于在结晶源区131和在相对于结晶源区的部分有源层区中形成MIC源金属134、135。在实施例1的对应于图8a和图8b的步骤中形成MIC源金属。
如上所述，能在有源层区133的结晶化热处理之前或者之后形成门电极136。在形成MIC源金属134和135之后于衬底上实施热处理，在有源层区133’中从晶体过滤沟道132传播单晶化，同时，在有源层区133”中从MIC源金属135传播用MILC法的多晶化。单晶区133’和多晶区133”在有源层区中以与相会处相反的方向生长，形成晶粒间界137。如上所述，晶粒间界137含有结晶源金属。所以，如果晶粒间界存在于沟道区中，则使TFT的运行特性恶化。
然而，在本实施例中，沟道区的位置(即门电极136的位置)被调整得使晶粒间界137在沟道区之外，和沟道区位于单晶区133’中。然后，TFT的沟道区能在单晶上形成，而TFT可达到单晶TFT的极好的特性。根据本实施例，用于有源层单晶化的时间能大为减少而不造成TFT的性能损失。
[实施例9]
图14描述的实施例，仅仅有源层区143的中心区144被用作TFT的有源层。图14中的有源层区143是根据图8c和图8c’中描述的方法来结晶的，而有源层区的外围区域使用传统的方法被有源层区形成布图而除去。在本实施例中，有源层区的外围区域被除去，是因为该区域包含杂质，诸如结晶源金属或金属硅化物，它们会使结晶的有源层的电特性恶化。如果在除去外围区域之前不对结晶的有源层区进行附加的热处理，采用光辐射诸如准分子激光、炉中高温热处理、RTA、微波等进行附加的热处理，则硅层的结晶质量能得到显著的提高。
本发明中所用的晶体过滤器的各种结构和根据本发明制造TFT的各种方法，已在上面作了详细说明。应用本发明的晶体过滤技术使用MILC对硅层结晶化，TFT有源层能在400-600℃相对低的的温度下单晶化。在此温度范围中，它不会对显示器件的玻璃类衬底造成损伤，本发明的低温结晶方法能同时地用炉子使多数衬底结晶。因此，本发明的方法有效地提高了该TFT制造工艺的生产率。
与用传统方法以多晶硅造的TFT相比，用本发明制造的TFT具有高得多的电子迁移率和较低的漏电流。此外，TFT的特性在连续运行之后不会恶化。特别是，各种半导体器件不能集成在通常的多晶硅层上，而能够集成在依据本发明的方法被结晶的硅层上，由于该硅层有极好的电特性，如高电子迁移率。所以，根据本发明，对包括TFT在内的各种显示器件组合各种附加的功能变为可能，由于低泄漏电流和高电子迁移率，含有根据本发明结晶硅层的器件的应用能有效地拓宽。尽管包含用本发明形成硅层的器件，能用于LCD的驱动电路、像素TFT、CPU等处，但该器件的用途不限于此。特别地，依据本发明的TFT能有效地用于显示器件诸如LCD和OLED的驱动电路和像素TFT。
尽管本发明针对特定的实施例进行描述，但不离开本发明范围的各种技术变化和修改是可行的。因此，这意味着，本发明包含在附加的专利权利要求的范围内的变化和修改。

Claims (45)

1、一种用于结晶硅层的方法，以提供TFT的结晶有源层，包含如下步骤：
(a)在衬底上形成非晶硅层；
(b)借助于对所述非晶硅层布图，形成包括MIC源金属的结晶源区、有源层区以及与所述结晶源区和有源层区相连接的过滤沟道；并且
(c)所述结晶源区和有源层区借助于对所述的布图的非晶硅层实施热处理来结晶；
其中所述MIC源金属是在部分结晶源区形成的，并且与过滤沟道的面对结晶源区的一端分离一定距离，使得来自MIC源金属的在结晶源区内的多个晶粒中的单个晶粒可以进入过滤沟道，并且所述过滤沟道与所述结晶源区的不具有MIC源金属的部分相比显著变窄。
2、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述过滤沟道宽度是0.1-20μm。
3、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述MIC源金属与过滤沟道分离2-50μm。
4、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述衬底是玻璃或石英制的。
5、根据权利要求1所述的用于结晶硅层的方法，进一步包含在步骤(a)之前于衬底上生成氧化硅或氮化硅绝缘层的步骤。
6、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述MIC源金属至少含有下面一种金属：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Ti、Tr、Ru、Rh、Cd、Pt。
7、根据权利要求6所述的用于结晶硅层的方法，其特征是：所述MIC源金属是用蒸发、溅射、化学气相沉积、镀膜或离子注入法形成的。
8、根据权利要求6所述的用于结晶硅层的方法，其特征是：所述MIC源金属厚度为1-200。
9、根据权利要求1所述的用于结晶硅层的方法，其特征是：步骤(c)中所说热处理在炉中进行。
10、根据权利要求9所述的用于结晶硅层的方法，其特征是：热处理在400-600℃温度下进行。
11、根据权利要求1所述的用于结晶硅层的方法，其特征是：步骤(c)中热处理是用光扫描法来进行的。
12、根据权利要求11所述的用于结晶硅层的方法，其特征是：光扫描是从形成MIC源金属的结晶源区的一部分进行的。
13、根据权利要求1所述的用于结晶硅层的方法，在步骤(c)之后借助进一步包含准分子激光或RTA使用高温灯进行第2次热处理的步骤。
14、根据权利要求1所述的用于结晶硅层的方法，其特征是：
第2次热处理是在低于硅熔点的温度下实施的。
15、根据权利要求1所述的用于结晶硅层的方法，其特征是：在步骤(c)所说热处理期间，通过过滤沟道从结晶源区MILC扩散，结晶源区被MIC源金属多晶化和有源层区域逐渐被单晶化。
16、根据权利要求15所述的用于结晶硅层的方法，其特征是：在有源层区域单晶化进行到预定水平时，结束热处理。
17、根据权利要求1所述的用于结晶硅层的方法，其特征是：在有源层区的两面形成结晶源区，并且每个结晶源区都用过滤沟道与有源层区相连。
18、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述结晶源区具有多层结构，其中通过过滤沟道将两层或多层结晶源区以串联方式连接。
19、根据权利要求1所述的用于结晶硅层的方法，其特征是：所述结晶源区是在有源层区的侧面形成。
20、根据权利要求1所述的用于结晶硅层的方法，其特征是：在结晶源区中生成的MIC金属具有朝着过滤沟道方向延伸的楔形、点状或线状。
21、一种制造包含结晶硅有源层的TFT方法，包含如下步骤：
(a)在衬底上形成非晶硅层；
(b)借助对非晶硅层布图，形成包含MIC源金属、有源层区和连接结晶源区与有源层区的过滤沟道的结晶源区；
(c)对经布图的非晶硅层实施热处理，来使结晶源区和有源层区结晶；
(d)在有源层区生成门绝缘层和门电极；
(e)掺杂到有源层区；
(f)在有源层区上至少生成一个连线绝缘层和在连线绝缘层中至少形成一个连线孔；和
(g)通过连线孔，至少生成一个与有源层区有电连接的连线电极；
其中，所述MIC源金属是在部分结晶源区形成的，并且与过滤沟道的面对结晶源区的一端分离一定距离，使得来自MIC源金属的在结晶源区内的多个晶粒中的单个晶粒可以进入过滤沟道，并且所述过滤沟道与所述结晶源区的不具有MIC源金属的部分相比显著变窄。
22、根据权利要求21所述的制造TFT的方法，其特征是：步骤(d)在步骤(c)之前进行。
23、根据权利要求21所述的制造TFT的方法，其特征是：步骤(d)和(e)在步骤(c)之前进行。
24、根据权利要求23所述的制造TFT的方法，其特征是：在步骤(c)中同时进行非晶硅层的结晶，和被掺入有源层区的杂质的活化。
25、根据权利要求21所述的制造TFT的方法，其特征是：在步骤(b)中，于结晶源区的一部分和结晶源区反向的有源层区的一端形成MIC源金属。
26、根据权利要求21所述的制造TFT的方法，在步骤(c)中，并在有源层区的结晶之后，进一步包括布图和分离有源层区的外围区域的步骤。
27、根据权利要求21-26中的任一个所述的用于制造TFT的方法，其特征是：过滤沟道的宽度是0.1-20μm。
28、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：在离开过滤沟道约2-50μm的结晶源区的一部分生成MIC源金属。
29、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：衬底是用玻璃或石英制成。
30、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，进一步包含在步骤(a)之前，在衬底上以硅的氧化物或硅的氮化物生成绝缘层的步骤。
31、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：MIC源金属至少含有下面金属中的一种：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Ti、Tr、Ru、Rh、Cd、Pt。
32、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：MIC源金属是由蒸发、溅射、化学气相沉积、镀膜或离子注入法形成的。
33、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：MIC源金属生成厚度为1-200。
34、根据权利要求21-26中的任何一个所述的用于制造TFT的方法，其特征是：步骤(c)中的热处理是在反应炉中进行的。
35、根据权利要求34所述的制造TFT的方法，其特征是：热处理是在400-600℃温度下进行的。
36、根据权利要求21-26的任何一个所述的制造TFT的方法，在步骤(c)之后进一步包含借助于准分子激光或RTA用高温灯进行第2次热处理的步骤。
37、根据权利要求36所述的制造TFT的方法，其特征是：第2次热处理是在低于硅熔点的温度下实施的。
38、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：在步骤(c)所说热处理期间，通过过滤沟道从结晶源区MILC扩散，结晶源区被MIC源金属多晶化和有源层区域逐渐被单晶化。
39、根据权利要求38所述的制造TFT的方法，其特征是：在有源层区域单晶化进行到预定水平时，结束热处理。
40、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：在有源层区的两面形成结晶源区，并且每个结晶源区都用过滤沟道与有源层区相连。
41、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：结晶源区具有多层结构，其中通过滤沟道将两层或多层结晶源区以串联方式连接。
42、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：结晶源区是在有源层区的侧面形成。
43、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：在结晶源区中生成的MIC金属具有朝着过滤沟道方向延伸的楔形、点状或线状。
44、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：步骤(c)中热处理是用光扫描法进行的。
45、根据权利要求21-26中的任何一个所述的制造TFT的方法，其特征是：光扫描是从形成MIC源金属的结晶源区的一部分进行的。
CNB011378859A 2000-11-11 2001-11-09 一种用于结晶硅层的方法 Expired - Fee Related CN1187791C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0067018A KR100426210B1 (ko) 2000-11-11 2000-11-11 실리콘 박막 결정화 방법
KR0067018/2000 2000-11-11

Publications (2)

Publication Number Publication Date
CN1353448A CN1353448A (zh) 2002-06-12
CN1187791C true CN1187791C (zh) 2005-02-02

Family

ID=19698525

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011378859A Expired - Fee Related CN1187791C (zh) 2000-11-11 2001-11-09 一种用于结晶硅层的方法

Country Status (5)

Country Link
US (1) US6692996B2 (zh)
JP (1) JP4006223B2 (zh)
KR (1) KR100426210B1 (zh)
CN (1) CN1187791C (zh)
TW (1) TW527731B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
US7288444B2 (en) 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
US6692999B2 (en) * 2001-06-26 2004-02-17 Fujitsu Limited Polysilicon film forming method
KR100848104B1 (ko) * 2002-06-03 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
KR100466628B1 (ko) 2002-11-12 2005-01-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100956459B1 (ko) * 2002-12-31 2010-05-07 하이디스 테크놀로지 주식회사 비정질 실리콘의 결정화 방법
US6900082B2 (en) * 2003-02-24 2005-05-31 Man Wong, The Hong Kong University Of Science & Technology Methods for forming laterally crystallized polysilicon and devices fabricated therefrom
US20040228766A1 (en) * 2003-05-14 2004-11-18 Witty Thomas R. Point of care diagnostic platform
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
US6939754B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100611744B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR101045204B1 (ko) * 2004-02-07 2011-06-30 삼성전자주식회사 연속 측방 고상법을 이용하여 단결정 실리콘 박막을형성하는 방법
JP5008823B2 (ja) 2004-03-19 2012-08-22 シャープ株式会社 表示装置
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR100700008B1 (ko) * 2004-11-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100707176B1 (ko) * 2005-01-13 2007-04-13 삼성전자주식회사 단결정 실리콘으로 구성된 박막 트랜지스터의 채널 영역형성 방법
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
KR100659581B1 (ko) * 2005-12-08 2006-12-20 한국전자통신연구원 실리콘 결정화 방법 및 상기 결정화 방법으로 제조된 박막트랜지스터 및 그 제조방법
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
KR100650867B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 협채널 금속 산화물 반도체 트랜지스터
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN103456675A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法以及半导体器件
US20140094023A1 (en) * 2012-09-28 2014-04-03 National Applied Research Laboratories Fabricating method of semiconductor chip
CN103137765B (zh) * 2013-02-04 2016-04-06 北京工业大学 一种铝诱导晶化多晶硅薄膜太阳能电池及制备方法
CN106702495A (zh) * 2016-12-27 2017-05-24 陕西科技大学 一种单晶薄膜的制备方法
KR20190111722A (ko) * 2018-03-23 2019-10-02 잉 홍 반도체 소자의 제조 방법
CN113345968B (zh) * 2021-05-31 2022-07-12 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100241809B1 (ko) * 1997-05-02 2000-02-01 윤덕용 다결정 실리콘 박막트랜지스터 및 그 제조방법
US5940693A (en) 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6228693B1 (en) * 1998-06-05 2001-05-08 Sharp Laboratories Of America, Inc. Selected site, metal-induced, continuous crystallization method
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus

Also Published As

Publication number Publication date
US6692996B2 (en) 2004-02-17
KR100426210B1 (ko) 2004-04-03
KR20020036926A (ko) 2002-05-17
CN1353448A (zh) 2002-06-12
JP4006223B2 (ja) 2007-11-14
TW527731B (en) 2003-04-11
JP2002329667A (ja) 2002-11-15
US20020058365A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
CN1187791C (zh) 一种用于结晶硅层的方法
CN1051877C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1052571C (zh) 半导体器件及其制造方法
CN1197169C (zh) 薄膜晶体管及其制造方法
JP4291539B2 (ja) 半導体装置およびその製造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
US6727121B2 (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
CN1917146A (zh) 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
CN1051640C (zh) 半导体器件及其制造方法
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
KR100509617B1 (ko) 반도체 장치 및 그의 제조 방법
CN1655056A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CN1276471C (zh) 薄膜半导体器件及其制造方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
KR100783224B1 (ko) 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법
CN1713397A (zh) 薄膜晶体管及其制造方法
CN1126154C (zh) 有源矩阵型显示装置
US20070131934A1 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
JP5186105B2 (ja) 多結晶シリコン層、多結晶シリコン層製造方法、および多結晶シリコン層を用いる平板表示装置
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
CN1670915A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PT PLATH LTD.

Free format text: FORMER OWNER: ZHU CHENGJI

Effective date: 20031009

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20031009

Address after: Seoul

Applicant after: PT Plas Co., Ltd.

Address before: Seoul

Applicant before: Zhu Chengji

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20131109