CN1078014C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1078014C
CN1078014C CN95108531A CN95108531A CN1078014C CN 1078014 C CN1078014 C CN 1078014C CN 95108531 A CN95108531 A CN 95108531A CN 95108531 A CN95108531 A CN 95108531A CN 1078014 C CN1078014 C CN 1078014C
Authority
CN
China
Prior art keywords
semiconductor film
film
described semiconductor
crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95108531A
Other languages
English (en)
Other versions
CN1126374A (zh
Inventor
牧田直树
船井尚
高山彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1126374A publication Critical patent/CN1126374A/zh
Application granted granted Critical
Publication of CN1078014C publication Critical patent/CN1078014C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种半导体器件，包括衬底，其上面具有由减压化学汽相淀积制备的非晶硅膜，其特征在于利用结晶硅膜来设置薄膜晶体管，而该结晶硅膜是通过在含有选择地引入的金属元素的区域周围，平行于衬底表面进行晶体生长而获得的，通过选择地引入金属元素而获得的区域能够加速非晶硅膜的晶化，以后对该区域加热。

Description

半导体器件及其制造方法
本发明涉及采用在绝缘衬底例如玻璃衬底上面设置的TFT(薄膜晶体管)的半导体器件及其制造方法。更具体地说本发明涉及可用于有源矩阵型的液晶显示器件及其制造方法。
在绝缘衬底(如玻璃衬底)上含有TFT的半导体器件包括利用TFT来驱动象素的有源矩阵型液晶显示器件和图象传感器。一般，薄膜硅半导体可大致分为两类：一种是非晶硅半导体(a-Si)，另一种是结晶硅半导体、通过低温的汽相淀积工艺可相当容易地制备非晶硅半导体，并可批量制造。因此，在上述的器件中的TFT中，通常大多采用非晶硅半导体。然而，为了获得高速运行，强列期望制定出利用结晶硅半导体制造TFT的工艺，这是因为在物理特性如电导率方面，非晶硅半导体仍劣于结晶硅半导体。公知的结晶半导体包括多晶硅、微晶硅、部分包含结晶成分的非晶硅、呈现位于结晶硅与非晶硅之间的中间态的半非晶硅
上述列举的结晶硅半导体的薄膜可以通过下述公知工艺中的任一种来制造：
(1)在膜淀积步骤中直接淀积结晶膜的工艺；
(2)淀积非晶半导体膜，然后借助激光束的能量，对膜照射激光束，获取结晶半导体的工艺；
(3)淀积非晶半导体膜，然后施加热能量，使膜晶化，获取结晶半导体的工艺。
就上述第一种而言，由于晶化与膜淀积同时进行，所以在技术上难以在整个衬底表面上形成具有满意的半导体特性的均匀膜，而且，为了获取由大晶粒组成的结晶硅此时厚膜处理是不可缺少的。此外，此工艺是不经济的，这是因为，由于存在需要高达600℃甚至更高的温度的膜淀积步骤，无法使用低成本的玻璃衬底。
第二种工艺利用熔化凝固处理中的晶化现象，因而，尽管所得膜的晶粒尺寸相对地小，但其晶界得到良好处理从而提供高质量的结晶硅膜。但是就采用目前最常用的激光即准分子激光的工艺而言，仍存在需要解决的问题。首先，考虑到激光束一次仅能照射很小的面积，所以该工艺的缺点在于仅能以低的生产率实施而且，激光不能足够稳定地以均匀膜来覆盖大面积衬底的整个表面。所以确实地讲，这种工艺仍需要进一步改进技术。
就大面积膜的淀积的适用性而言，第三种工艺优于上述第一和第二种工艺。然而，在晶化期间，它也需要在600℃甚至更高的温度下进行热处理。该工艺也不能使用廉价的玻璃衬底而且产率降低。所以，需要克服降低膜淀积温度和在短时间内使膜晶化的相互矛盾的问题。此外，该工艺是基于固相晶化现象。所以晶粒平行于衬底生长，往往提供大到几微米的大晶粒。但是，另一方面，晶粒生长并互相碰撞，形成晶界。如此形成的晶界是降低TFT的迁移率的主要原因，因为这些晶界对载流子来说起着陷阱能级的作用。
为了解决上述各种问题，在日本专利申请No.5-218156(它于1995年3月3日公开，公开号为No.7-58338)中，提出了一种制造结晶硅薄膜的方法。该方法可同时进行低温晶化的短时间处理，并使晶界影响降至最小。
在上述方法中，把一种杂质金属元素例如镍(Ni)、钴(Co)、钯(Pd)和铂(Pt)混入非晶硅膜，以此提供用于晶化的晶核。通过这样添加杂质金属元素，可以显著地提高晶化初始期中成核的比例以及晶化后期的晶核生长速率，由此提供的膜，在580℃以下的温度热处理4小时左右，可以具有足够高的结晶度。该方法中成核和晶核生长的机理还有待进一步研究，但是，可以假设，杂质金属元素在早期起到核的作用，用来产生晶核，然后作为催化剂来加速晶体生长。
通过衬底的一部分上选择地设置杂质金属元素，可在同一衬底上选择地形成结晶硅膜和非晶硅膜。通过进一步实施热处理，从金属杂质选择地混入的已结晶部分向未直接添加金属的相邻区域。晶粒生长在横向延伸(即平行于衬底表面的方向)。在横向发生晶体生长的这个部位以下简称为“横向生长部位”。在横向生长部分中，发现针状或柱状晶体在晶体生长方向上平行于衬底地延伸。在晶体生长方向未发现晶界。于是，沿横向生长部分设置TFT的沟道区，可以制取高性能TFT。
例如，可以按图5(A)和5(B)所示方式制造TFT的沟道部分。图5(A)和5(B)都是采用横向生长部分的TFT的平面图。制造方法包括在形成在衬底整个表面之上的非晶硅薄膜表面上，淀积含有氧化硅膜等的掩膜薄膜，在掩膜薄膜开出用来通过其混入杂质的窗口500之后，把杂质金属元素引入非晶硅薄膜，通过在550℃左右施以约4小时的热处理，添加了杂质金属元素的区域500发生晶化，同时使其余部分仍处理非晶态。进一步继续约8小时的热处理，添加了杂质金属元素的区域500在横向501上向外生长，由此提供横向生长部分502。利用横向生长部分502可以制造TFT。按图5(A)所示配置，在横向生长部分502设置源区503、沟道区504、漏区505，可使载流子移动方向与晶体生长方向501对准。因此可以在载流子移动方向上制造无晶界的高迁移率TFT。
此外按图5(B)所示布置，相对于横向生长部分502，设置源区503、沟道区504、漏区505，可以制成具有高的导通/截止比例的TFT。亦即，可以从设置在漏区端部的电场集聚区域中消除晶界，并可降低位于漏区端部的晶界陷阱的密度，已经发现晶界陷阱是引起截止状态TFT泄漏电流增大的原因。
日本专利申请No.5-218156提出的技术在同一衬底上不仅可以形成高性能TFT，而且可以形成各种TFT。
尽管上述日本专利申请No.5-218156公开的技术非常有效，但仍有几个问题需要解决。
必需采周技术来保证横向生长的足够长的距离，例如至少要覆盖TFT的沟道区。由于横向生长之后该区域仍保持为非晶态，如果横向生长仅仅是非足够地发生，则在沟道区内横向生的结晶硅膜和非晶硅膜将混合存在，从而极大地损害TFT的性能。而且，即使沟道由横向生长的结晶硅形成。但如果与源或漏区对应的所谓的接触区仍为为非晶硅膜，则接触区的电阻将增大，从而不能获得足够高的TFT性能。
在日本专利申请No.5-218156公开的方法中，通过等离子协助的CVD(以下简称为“等离子CVD”)淀积的非晶硅(a-Si)膜用作横向生长的结晶硅膜的起始膜，等离子CVD工艺是用于a-Si TFT的惯用方法，这是因为它适合用于低温下的a-Si膜的批量生产。但是，从其对制造结晶硅膜的起始膜的应用性来看，a-Si膜产生的核的比例相比高。因此，按普通的固相生长方法而不添加任何杂质金属元素来进行晶化难以从a-Si膜获得高质量的结晶硅膜。
在日本专利申请No.5-218156公开的技术中所述添加杂质金属元素情形，直接添加杂质金属元素的区域的晶化仅取决于其中添加的金属元素的浓度，与起始a-Si膜的类型无关。但是，在横向生长部分，a-Si膜中在横向生长方向上的成核比例也成为需要考虑的问题，亦即，由等离子CVD工艺淀积的a-Si膜将被用作制造横向生长的结晶硅膜的起始膜，横向生长将受到a-Si区内由自然产生的核而发生的通常的晶体生长的阻碍。所以，横向生长不能在足够长的距离上发生，从而以横向生长结晶硅膜覆盖TFT的沟道区。
此外，在由传统的固相晶化工艺获得的结晶硅TFT中，在进行光刻步骤(在硅膜上的器件的隔离)之前，以该工艺的最高温度进行固相晶化步骤。但是，在采用根据日本专利申请No.5-218156公开的技术的横向生长部分的TFT中，必需在晶化步骤之前进行光刻第一步骤(掩膜薄膜的穿孔，用以通过所穿之孔向非晶硅膜添加杂质金属元素)。
最常用的7059玻璃(Corning公司的产品)在593℃的温度发生形变。所以，该玻璃不能承受传统的固相晶化工艺而不形变，因为该工艺采用600℃以上的温度。尤其是，在如今的液晶显示器件中要求平坦的大型显示器。这些器件在其实施中强烈要求使用大型玻璃衬底。如果在实施热晶化步骤之前，在这种大面积玻璃衬底上进行光刻步骤，则在热晶化步骤期间发生于玻璃衬底的收缩和形变将损害后续掩膜对准步骤中的精度，往往导致制造无法进行。
亦即，根据上述日本专利申请No.5-218156公开的技术，尽管在如图6所示的某些器件中，可以获得横向晶体生长的足够长的距离，以便覆盖TFT的沟道区，但仍可存在这样的情形，在某些器件中发现不能在横向生长部分502形成沟道区504，这是由于热晶化步骤之后发生的衬底收缩引起失配。而且，存在这样的情形，其中利用横向生长部分502提供沟道区504，但是由于横向生长发生长度不足够，源/漏区503/505仍为非晶硅膜状态。
更具体地，在580℃温度下对Corning7059玻璃处理16小时，其收缩为200-400ppm。在面积为100mm×100mm的正方形衬底中，绝对收缩量为20至40μm范围内。由此，使横向生长的距离延伸至40μm上的长度，可以获得用于玻璃衬底收缩的裕度。这样就可以在横向生长部分中制造TFT的沟道区。但在面积为500mm×500mm的正方形衬底中，绝对收缩量处于100-200μm的范围。可以容易地了解到，在横向生长需要如此长的收缩裕度的情形，由传统的等离子CVD工艺获得的a-Si不能适用作为起始膜。于是，可以知道，只采用日本专利申请No.5-218156公开的技术仅能部分地获得高性能TFT，尽管如此，在实施例上仍不能在大面积衬底上均匀地形成呈现相同性能的高性能TFT。
而且，从进行横向晶体生长的目的来看，其使晶体在单一方向生长，已经发现，当使用由等离子CVD工艺制备的a-Si膜作为起始膜时，很难获得由一维生长晶体构成的高质量结晶硅膜。其原因在于，由于晶体生长过程中固有产生的晶核的影响，而出现了晶体生长方向的分支。
当为了获得较长距离的横向生长，而在600℃左右的温度进行热处理时，或者热处理持续几十个小时的长时间时，上述现象尤为严重。亦即，在由等离子CVD制造的具有高的成核率的a-Si膜中，增大横向生长长度时，在晶体生长方向的前沿可观察到出现多个分支。因此，在这种情形不能获得期望的高质量结晶硅膜。
横向生长部分中在晶体生长方向出现分支的原因，不仅在于如上所述的a-Si区中的成核，而且还在于杂质的存在，例如混入a-Si膜的氧、碳、氮和其它金属元素。氧尤其成问题，如果氧混入量大于一定程度，则从氧原子族产生缺陷，从而影响晶体生长。亦即，a-Si膜内残留的氧会阻碍横向生长，从而导致分支。正如J.Appl.Phys.，68(1990)p.1029所述那样，由于等离子CVD工艺淀积的膜含有浓度高达3×1019cm-3甚至更高的氧以及含量分别为3×1018m-3以上或1×1018cm-3以上的相当高浓度的碳和氧
此外，在使用等离子CVD工艺的情形，在膜淀积期间电极中所含的金属元素被膜所获。这样，与其它热CVD工艺淀积的膜相比，膜中杂质金属元素含量变得相当高。因此，由此可知，如果采用由等离子CVD工艺淀积的膜作为横向生长的结晶硅膜的起始膜，则从其杂质含量来看，出现分支的可能性较高。因此，可以知道，由等离子CVD淀积膜可导致含有高浓度晶体缺陷的低质量结晶硅膜。
鉴于上述情形，本发明的目的是解决上述问题，形成一种半导体器件。根据本发明，对淀积起始材料即非晶硅膜的方法及条件进行优化，以便显著加大横向生长部分的距离。这样，通过足够地增大横向生长的距离，消除了TFT的不稳定性。通过增大横向生长部分的掩模对准的裕度，消除了玻璃衬底收缩的影响，从而简化了TFT的制造方法，而且通过减少晶体生长方向上的分支和晶体缺陷，极大地改善了横向生长部分的结晶度。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
采用LPCVD在一个衬底上形成包括非晶硅的一个半导体膜；
向所述半导体膜的一个选择部分提供一种金属元素，用于促进所述半导体膜的的晶化；
对提供有所述金属元素的所述半导体膜进行加热，以使所述半导体膜晶化，其中在所述半导体膜中的与所述选择部分相邻的一个区域中，晶体沿平行于所述衬底的表面的方向生长；和
利用所述半导体膜的其中晶体沿平行于所述衬底的表面生长的区域形成薄膜晶体管，
其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
采用LPCVD在一个衬底上形成包括非晶硅膜的一个半导体膜；
向所述半导体膜的一个选择部分提供一种金属元素，用于促进所述半导体膜的的晶化；
对提供有所述金属元素的所述半导体膜进行加热，以使所述半导体膜晶化，其中在所述半导体膜中的与所述选择部分相邻的一个区域中，晶体沿平行于所述衬底的表面的方向生长；和
利用所述半导体膜的其中晶体沿平行于所述衬底的表面生长的区域形成薄膜晶体管，
其中，所述半导体膜是在不高于480℃的温度下通过LPCVD形成的，并且
其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
采用LPCVD在一个衬底上形成包括非晶硅的一个半导体膜；
向所述半导体膜的一个选择部分提供一种金属元素，用于促进所述半导体膜的的晶化；
对提供有所述金属元素的所述半导体膜进行加热，以使所述半导体膜晶化，其中在所述半导体膜中的与所述选择部分相邻的一个区域中，晶体沿平行于所述衬底的表面的方向生长；和
利用所述半导体膜的其中晶体沿平行于所述衬底的表面生长的区域形成薄膜晶体管，
其中，所述半导体膜是在不高于580℃的温度下通过LPCVD晶化的，并且
其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
通过LPCVD方法在一个绝缘表面上形成包括非晶硅的一个半导体膜，其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷；
使一种催化剂元素与所述半导体膜的一个选择部分相接触，所述催化剂元素能够加速所述半导体膜的晶化；
对所述半导体膜进行加热，使得晶体生长从所述选择部分在对于所述绝缘表面来说的一个横向发生；
在对于所述绝缘表面来说的横向发生的晶体生长的一个横向生长部分形成薄膜晶体管，
其中，消除在一个晶体生长方向上的200μm的横向生长距离内的分支。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
通过LPCVD方法在一个绝缘表面上形成包括非晶硅的一个半导体膜，其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷；
使一种催化剂元素与所述半导体膜的一个选择部分相接触，所述催化剂元素能够加速所述半导体膜的晶化；
对所述半导体膜进行动加热，使得晶体生长从所述选择部分在对于所述绝缘表面来说的一个横向发生；
在对于所述绝缘表面来说的横向发生的晶体生长的一个横向生长部分形成薄膜晶体管，
其中，在形成所述半导体膜之前在一个室中引入一种用于形成所述半导体膜的惰性气体，以抑制所述半导体膜中的氧浓度。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
通过LPCVD方法在一个绝缘表面上形成包括非晶硅的一个半导体膜，其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷；
使一种催化剂元素与所述半导体膜的一个选择部分相接触，所述催化剂元素能够加速所述半导体膜的晶化；
对所述半导体膜进行加热，使得晶体生长从所述选择部分在对于所述绝缘表面来说的一个横向发生；
在对于所述绝缘表面来说的横向发生的晶体生长的一个横向生长部分形成薄膜晶体管，
其中，用于形成所述半导体膜的一个室在形成所述半导体膜之前的压强是8×10-3Pa或更低。
根据本发明的一种薄膜晶体管的制造方法，包括以下步骤：
通过LPCVD方法在一个绝缘表面上形成包括非晶硅的一个半导体膜，其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷；
使一种催化剂元素与所述半导体膜的一个选择部分相接触，所述催化剂元素能够加速所述半导体膜的晶化；
对所述半导体膜进行加热，使得晶体生长从所述选择部分在对于所述绝缘表面来说的一个横向发生；
在对于所述绝缘表面来说的横向发生的晶体生长的一个横向生长部分形成薄膜晶体管，
其中，所述半导体膜具有2×108cm-3s-1或更低的成核速率。
对起始非晶硅膜中横向生长部分的距离的依赖性进行了研究。采用了两种非晶硅膜，即由等离子CVD淀积的一种由减压CVD淀积的一种。而且，对于由减压CVD淀积的膜，通过改变温度和膜淀积速率来进行实验。结果如图7、8和9所示。图7所示曲线中给出的各点代表采用由等离子CVD淀积的a-Si膜作为起始膜、在580℃的温度下进行横向生长晶体所获得的典型数据。图7中，横座标代表加热时间，纵座标代表横向生长部分的距离，以添加金属元素的区域边缘开始测量的。
由曲线梯度所代表的横向生长部位中的生长速率取决于加热温度，而且温度越高速率越高。由图7可知，随着加热时间，横向生长部分的距离线性地并恒速增大，直到达到一个恒定的距离值。应该注意，横向生长部分的距离并不随加热时间的增加而无限地增大，横向生长的距离在某一极限处达到饱和。
图8展示在580℃的加热温度下的横向生长部分的距离极限与采用减压CVD淀积起始a-Si膜的温度之间的关系。为了对比，把在同样条件下由等离子CVD淀积a-Si膜所得的横向生长的最大距离在图8的纵座标上标出(由虚线示出)。图9展示了在480℃进行减压CVD的情形中，横向生长的最大距离与a-Si膜淀积速率之间的关系。加热温度定为580℃。由图8和9可见，根据起始非晶硅膜的类型和膜淀积条件，横向生长部分的距离的极限不同，而且通过对起始膜的类型和膜淀积条件进行优化，可以增大横向生长的极限距离。
横向生长的距离受到限制，这是因为基于自然成核的固相晶化现象，自然成核发生于非晶硅膜区域。而不是添加金属元素杂质的区域。亦即，当横向生长从添加了金属元素的低温晶化区域发展时，在非晶硅膜的其余部分发生自然成核，从而导致横向生长结晶区与自然成核后产生晶化的区之间的冲突。因此，横向生长因冲突而停止。这样，通过降低在起始非晶硅膜的自然成核的速率，以及抑制在添加金属元素杂质的区域之外的区域中固相晶化的产生，可以提高横向生长区的距离的极限。
对于非晶硅膜，自然成核速率是本征值。其随膜淀积的方法和条件变化很大。在由等离子CVD获得的膜中，发现杂质元素例如碳、氮、尤其是氧。以混合状态存在，而且量相当大。因此，这些杂质起到引起自然成核的外来因素的作用。此外，由于在400℃以下的温度淀积膜，大量的氢被膜吸收。所以，进行热晶化时，氢被从其中排出，从而在其中产生空键，并围绕空键产生形变。结果自然成核易于产生。就杂质来说由减压CVD淀积的膜质量优于由等离子CVD获得的膜的质量，由于在减压CVD的情形中是在400℃以上的温度淀积膜，氢浓度远低于由等离子CVD获得的膜。但是在约500℃以上温度淀积的非晶硅膜中，其中混合含有相当大量的微晶部分。然而，即使在500℃以下温度淀积的情形，如果以低的淀积速率形成膜，则具有相对弱的键合强度的硅原子被氢减少，从而只留下具有相对强的键合强度的硅原子。于是，结果膜含有大量的微晶成分。
当采用横向生长的结晶硅膜用于TFT的沟道部位，例如在约为500mm×500mm的大面积正方形玻璃衬底中，作为上述的收缩裕度，200μm的横向生长距离是必须的。参照根据上述实验获得的图8和9，发现由减压CVD形成的a-Si膜适合作为用于如此大距离的横向生长的起始材料。此外，在480℃以下的温度和10/分以上的膜淀积速率来进行淀积，可获得良好的膜，通过采用在优选条件下淀积的a-Si膜，可把成核速率抑制到2×108cm-3S-1以下。更好地，通过采用在460℃以下的温度和25/分以上的膜淀积速率淀积的a-Si膜，可把成核速率进一步抑制到1×108cm-3S-1以下，而且可获得长达250μm的横向生长距离，或者甚至更长但是，使用由SinH2n＋2(其中n为2以上)代表的高等级硅烷基气体来满足上述条件是必需的。采用单硅烷(SiH4)不能满足上述膜淀积条件。因此，采用在上述特定条件下由减压CVD淀积的s-Si膜作为起始材料，可实现超过200μm的横向生长
为了提高横向生长部分的结晶度，降低混入a-Si膜的杂质浓度，尤其是氧。是必不可少的。众所周知，如果氧原子单独混入。则不能由其自身形成缺陷并且消失，但如果由几个原子构成氧原子族，则会产生微小缺陷。在多晶硅膜中，发现氧原子分散于晶界部分。在横向生长部分，也发现氧原子分散于在一个方向上排列的针状晶体的晶界中。在横向生长部分，分支问题仅起因于由氧原子族形成的缺陷。因此，通过把晶化前a-Si膜的氧浓度控制在5×1018m-3以下，几乎可以完全消除因微小缺陷而发生的晶体生长方向的分支，这种缺陷在200μm的横向生长距离内产生了氧原子族。
作为把由减压CVD制造的a-Si膜中的氧浓度抑制在低于上述浓度的水平可提及的方法，有两种方法，亦即，淀积a-Si膜之前高真空度，从而降低设备内的残余氧浓度的方法，和在引先质气体前，引入气态或惰性气体如氦的方法。为了利用前一种方法使a-Si膜中的氧浓度达到5×10-18cm-3以下，需要压强为8×10-3Pa以下的高真空度。同时利用这两种方法，可以更有效地减少a-Si膜中的氧浓度。
因此，如上所述根据本发明，采用伸长的横向生长部位来制备TFT，不仅可以解决工艺涉及的衬底收缩问题，而且还可以获得由晶粒构成的高质量横向生长结晶硅膜，其晶体生长方向在单一方向上对准。而且，可以达到改善的TFT性能的均匀性，因为本发明可在单一横向生长部分内制造多个TFT。采用在平行于衬底表面的方向生长的结晶硅膜来制备TFT，利用由减压CVD制备的a-Si膜作为起始材料可以增大生长距离。结果，可以具有改善和稳定的性能的TFT，从而简化制造TFT的工艺步骤。
此外，通过采用减压CVD，以480℃以下的膜淀积温度，10/分以上的膜淀积速率，来淀积a-Si膜，把a-Si区内的晶体成核速率控制在2×108cm-3s-1以下，横向生长的距离可扩展至200μm甚至更长由此可在单一横向生长部位内制造多个TFT，在上述条件下淀积膜时，使用由SinH2n＋2(其中n为2以上)表示的高等级硅烷基气体是必不可少的。
此外，在淀积s-Si膜之前达到8×10-3Pa以下的真空度，并在膜淀积以及道后的引入膜淀积所用气体之前，引入隋性气体，可使s-Si膜内的氧浓度降至5×108cm-3。以下，并且可以抑制由于簇缺陷而在横向晶体生长区内发生的晶体生长方向的分岔。因此，通过降低起始a-Si膜内的氧浓度并降低自然成核心速率，可以获得质量得以改善的横向生长部位的硅膜，采用横向生长硅膜来制造TFT，可以制成包含衬底的半导体器件，在衬底的整个表面上设置有高性能的具有稳定特性的TFT。
而且，在沿晶体生长方向的方向上布置源和漏区，可以获得载流子移动较少受晶界影响的TFT，即具有高迁移率的TFT。再者在垂直于晶体生长方向的方向上布置源和漏区，可以从发生电场聚集的漏区边缘处消除在载流子移动方向上的连续晶界部分。于是可以获得具有低的截止电流的TFT。
图1是根据本发明第一实施例的半导体器件的平面图。
图2(A)-(D)是表示本发明第一实施例的制造方法的剖面图。
图3是根据本发明第二实施例的半导体器件的平面图。
图4(A)-(D)是表示本发明第二实施例的制造方法的剖面图。
图5(A)和5(B)是表示晶体生长方向与TFT之间的关系的平面图。
图6是表示横向生长与半导体膜中器件形成区之间关系的平面图。
图7是生长距离对加热时间的关系曲线。
图8是最大横向生长距离与淀积温度之间的关系曲线。
图9是最大横向生长距离与淀积速率之间的关系曲线。
以下结合非限制性优选实施例来更详细说明本发明。
实施例1
根据本发明的实施例，本例提供适合用于液晶显示器件的驱动电置等的电路制造方法，具有以互补结构设置的NTFT和PTFT的CMOS构造。本例包括在绝缘衬底(如玻璃衬底)上形成CMOS结构的TFT。采用在平行于衬底的方向上生长的结晶硅膜作为构成TFT的半导体膜以使TFT工作时载流子移动的方向与晶体生长方向平行。
图1表示了应用本发明的电路的平面图，包括以互补排列设置的NTFT和PTFT。图2(A)-2(D)表示了该半导体的制造步骤。
采用溅射法在玻璃衬底101上形成2000 厚的氧化硅底膜102。然后，通过减压CVD，利用由SinH2n＋2(其中n为2以上)表示的高等级硅烷基气体，在底膜上淀积500-1500厚的非晶硅例如1000 厚的本征(I型)非晶硅(a-Si)膜103。随着n的增大，气体的低温反应能力也增强，所以膜淀积速率也加快。但是，这种高n的气体非常昂贵且不易获得。在本例中，采用最常用的高等级硅烷基气体如乙硅烷(Si2H6)用于膜淀积。此外，尽管在480℃以下的膜淀积温度和10/分以上的膜淀积速率来淀积膜，可以获得本发明期望的效果，但在460℃以下的温度和25/分以上的淀积速率来淀积膜，可以获得更好的效果。考虑到使用Si2H6，本例中具体选用450℃的膜淀积温度和35/分的速率内优化条件。
然后利用例如氧化硅膜或氮化硅膜形成掩膜104。通过掩膜104，使a-Si膜103暴露出狭缝形状，亦即，从上方观察图2(A)所示状态，可以发现a-Si膜103以狭缝100的形状暴露出，同时其余部分被掩盖。
设置了上述掩膜104之后，通过溅淀积5-200厚的硅化镍膜(化学式为N1Six，X为0.4以上、2.5以下，例如X为2.0)，例如厚20的硅化镍膜，随后去除腌膜104，在区域100的部分上选择地形成硅化镍薄膜，亦即，向区域100的部分选择地添加微量的镍。在气态氢的还原气氛中(最好是氢分压为0.1-latm的范围)，或者在隋性气氛(latm)中，对硅化镍薄膜在550℃退火16小时。
参见图1和2(B)，在其上选择地淀积有硅化镍膜的区域100内，硅膜103在垂直于衬底101的方向上发生晶化在区域100的边缘，如箭头105所示，晶体在横向从区域100(即平行衬底的方向)生长。之后，如后续各步骤清楚所示，在晶体生长方向形成源和漏区。平行衬底晶体所生长的距离约为100μm。
作为上述各步骤的结果，通过使非晶硅膜晶化可获得结晶硅膜103。随后对结晶硅膜103进行隔离及去除不需要的部分，形成器件区域。把TFT的有源区(即源和漏区，形成有沟道形成区的部分)的长度定在30μm以内，通过用结晶硅膜来形成有源层可获得70μm的裕度。把热处理后的玻璃衬底的收缩考虑在内，裕度还是很大的。在采用30cm正方形玻璃衬底或更大衬底时，在整个衬底上，可把TFT的沟道区形成在横向生长部分。此外，由于通过延长退火时间可以增长横向生长部分的距离，所以可以消除使用大面积玻璃衬底时衬底收缩的影响。
然后，通过溅射淀积1000厚的氧化硅膜106作为栅绝缘膜。使用氧化硅作为靶，在以下条件下进行溅射处理，在氧和氩的混合气氛中，氩与氧的比例在0-0.5范围内，例如0.1以下，同时使衬底温度保持在200-400℃的范围，例如350℃。然后采用溅射淀积含0.1-2％硅的铝膜，厚度在4000-8000范围内，例如6000厚。
对所得铝膜刻图，形成栅电极107和109。然后，对所得铝电极进行阳极氧化，在电极表面形成氧化层108和110。在含1-5％的酒石酸的乙二醇溶液中进行阳极氧化。如此获得的氧化层108和110的厚度为200 。由于在后续的离子掺杂步骤中形成偏置栅区取决于氧化层108和110，所以由上述阳极氧化步骤可以确定偏置栅区的长度。
通过离子掺杂，利用栅电极107和周围的氧化层108，以及栅电极109和周围的氧化层110作为掩膜，把杂质(磷和硼)注入有源区。采用磷化氢(PH3)和乙硼烷(B2H6)作为掺杂气体。杂质剂量范围是1×1015-8×1015cm-2。具体地，磷化氢作为掺杂气体，以60-90KV，例如80KV电压的加速电压2×1015cm-2的剂量引入磷。采用乙硼烷时，以例如5×1015cm-2的剂量掺入硼，所加速电压为40-80KV，例如65KV电压。栅电极107和109及周围的氧化层108和110作为掩膜所提供的非掺杂区112和115以后作为沟道区，用光刻胶覆盖其它区，对各区用元素进行选择掺杂。由此获得用于N-TFT的N型杂质区114和116，以及用于PTFT的P型杂质区111和113。
如图2(C)所示，用激光来照射对半导体层退火。本发明采用Kr下准分子激光，工作波长为248mm，脉宽为20nsec。但是，处理中所用激光类型并不限于此，其它任何类型的激光也可使用。用激光照射，每处2-10次，例如每处2次，能量密度为200-400mJ/cm2，例如250mJ/cm2。在200-450℃温度范围加热衬底。可进一步增强激光退火的效果。由于预先退火的区域含有扩散的镍原子，所以照射激光可使再结晶易于发生。掺入赋予P型导电性的杂质的杂质区111和113，以及掺入赋予N型导电性的杂质的杂质区114和116，通过照射激光可容易地被激活。
以后，如图2(D)所示，采用等离子协助的CVD，形成厚6000的氧化硅膜118作为层间绝缘。通过在其中形成接触孔，使用金属材料，例如氮化钛和铝的多层膜，可以提供用于TFT的带互连接区117、120和119的电极在压强为1atm的气态的氢气气氛中，在350℃温度对核结构进行30分钟的最终退火，可获得包括互补排列TFT的半导体电路
在图2(A)-2(D)的结构中，参见图1说明选择引入镍的区和TFT之间的位置关系。参看图1，把微量的镍选择地添加入区域100，并通过热退火。在横向(指向低的右侧和左侧的方向)发生晶体生长，如图中箭头105所示。在本发明中，采用自然成核速率得以抑制的特殊a-Si膜，以便不仅极大地加横向生长的距离，而且改善横向生长部分的结晶度。于是采用简单的工艺，可在大面积衬底的整个表面上形成高质量的横向生长结晶硅膜。然后在进行横向晶体生长的区域中，形成源和漏区111和113，以及沟道形成区112，作为P-TFT，同时形成源/漏区114和116，以及沟道形区115，作为NTFT。特别是可获得高迁移率，这是因为载流子在源和漏之间移动的方向相应于晶体生长方向105，载流子的移动无需跨越晶界。
如此获得的电路包含以互补排列设置的PTFT和NTFT，但是按照上述工艺步骤，也可同时形成两个TFT并在中央使其分离，从而制成两个独立的TFT。
实施例2
本实施例涉及制造用于提供液晶显示器件的象素开关元件的NTFT的方法。在液晶显示器件的象素开关元件中，从保持写入信号(电荷)的角度来看，要求TFT截止状态时泄漏电流要小。本例更具体涉及的情形是，在绝缘衬底(如玻璃衬底)上形成NTFT，使用晶体在平行于衬底的方向生长的结晶硅膜作为构成TFT的半导体膜。采用这样结构，可把载流子移动方向设定在与结晶膜内晶体生长方向垂直的方向。
图3示意地展示了构成象素开关元件的NTFT的平面图，其中采用了本发明。与上述情形类似，按图4(A)-4(D)的剖面图所示的顺序依次进行各制备步骤。
采用溅射方法在玻璃衬底301上形成厚200的氧化硅基膜302。然后，通过减压CVD，在其上淀积500-1500厚的非晶硅膜，例如800 厚的本征(I型)非晶硅(a-Si)膜303。本例中，采用乙硅烷(Si2H6)气体进行淀积，膜淀积温度为460℃，膜淀积速率为25/分。
采用例如氧化硅膜或氮化硅膜形成掩膜304。利用掩膜304，使a-Si膜303暴露出一狭缝状。亦即，从图4上方观察，在图面的表面侧或背面侧可发现a-Si膜303暴露出一狭缝状300，同时其余部分仍被掩盖。由线A-A’剖切图3结构所得剖面对应于图4(C)或图4(D)所示结构。在图4(C)和4(D)中，源和漏区表示为308和310，沟道区表示为309。
设置上述掩膜304以后，在衬底整个表面施加镍盐的水溶液，例如乙酸镍或硝酸镍，并利用旋涂器使其均匀干燥。这里所用的水溶液最好含浓度为50-200ppm的镍，更好地含浓度为100ppm的镍。在区域300，从溶液中析出的Ni离子与a-Si膜接触，从而以微量选择添加镍。在氢气的还原气氛中(氢分压是范围最好在0.1-latm)，或者在隋性气氛中，对该结构在550℃退火16小时进行晶化。
参看图3，其中以微量添加了镍的区300在垂直于衬底301的方向上发生晶化。在区300周围，如箭头305所示，晶体从区300横向生长(即在平行于衬底的方向)。然后，如图3清晰地表示连接源和漏区的连线横跨方向305或者晶体生长方向。考虑到生长的晶体，平行于衬底发生的晶体生长距离约为100μm。
作为上述各步骤的结果，通过对非晶硅膜晶化可获得结晶硅膜303。除去掩膜304后，对结晶硅膜303隔离并除去不必要的部分后，形成元件区。把TFT的有源层(即源和漏区，沟道区)的宽度设定在30μm以内，可获得70μm的裕度用于掩膜对准。考虑到热处理后玻璃衬底的收缩，裕度还是相当大的。使用30cm正方形玻璃衬底或更大衬底时，可在整个衬底上把沟道区形成于横向生长部分内。此外，由于通过延长退火时间使横向生长部分的距离增大，可使采用大面积玻璃衬底时的衬底收缩的影响消除。
随后，采用常压CVD淀积厚1000的氧化硅膜306作为栅绝缘膜。最好保持衬底温度在约400℃下进行溅射处理。但是，为了改善栅绝缘膜自身的整体性能和结晶硅膜及栅绝缘膜中的晶界性能，最好在惰性气氛中，550℃左右进行退火。然后，通过溅射淀积含0.1-2％硅有铝膜，厚度范围为400-8000，例如厚6000。
对所得铝膜刻图，形成栅电极307。以栅电极307为掩膜，通过离子掺杂，把杂质(磷)注入有源区之后，可获得由栅电极307掩盖因而其中不会注入的杂质的区309作为后面的TFT的沟道区。注入了杂质的区在后面的步骤中作为TFT的源区308和漏区310。
如图4(C)所示，通过退火，更具体地通过照射激光激活离子注入的杂质。由于退火的区预先含有在其中扩散的镍原子，所以通过照射激光可容易地使其再结晶。掺入杂质的杂质区308和310通过照射激光可容易地被激活。然后，如图4(D)所示，通过等离子协助的CVD形成厚6000 的氧化硅膜311作为层间绝缘层，以后形成ITO电极312提供象素电极。在层间绝缘膜311中形成接触孔，采用金属材料，例如氮化钛和铝的多层膜可设置带互连接区313和314的电极，其用于TFT。在压强为latm的氢气氛中，对该结构在350℃温度最终退火30分钟，可获得完整的TFT。
参看图3，根据图4(A)-4(D)形成的NTFT包括在垂直于晶体生长方向305的方向上，在源和漏区308和310之间移动的载流子。因此，载流子必须跨过多个晶界面移动。此外，在这种情况，发现在载流子移动方向上晶界是断续的。由于确信载止电流是起因于存在沿晶界移动的载流子，所以沿晶界移动的载流子数量可以降低。于是，可实现低的载止电流。
此外，在上述结构中，载流子的移动必须跨过晶界。因此，源和漏区之间的电阻增大，从而降低了导通电流和载止电流。但是，由于截止电流的绝对值可以降至最小，所以象素电极(对应于图4(D)所示的ITO电极312)保持电荷的功能可得到改善。因此，如果达到了必需的导通/截止比例，则可实现具有低截止电流的薄膜晶体管。这样，由于上述两个TFT内的原因，在TFT内可使截止电流降至最小，所以图3以及图4(A)-4(D)所示的结构，它包括具有低截止电流的TFT，特别适合用于改善在象素的保持电荷的功能
实施例 3
本例涉及通过降低氧浓度，并与上述实施例2所示方法一起使用，来制造TFT的方法。
参看图4(A)，在玻璃衬底301上形成氧化硅基膜302之后，采用减压CVD在其上淀积500-1500厚的非晶硅膜，例如800厚的本征(I型)非晶硅(a-Si)膜303。淀积之前，首先对膜淀积室抽真空，直至达到8×10-3Pa以下、最好是2×10-3Pa以下的真空度，然后把惰性气体如氦气充入室内。此时，以约10Pa的压强充入氦气，并且持续是以用氦气置换室内残留的氧气所需的时间，更具体地持续10分钟。然后，缓慢地降低氦气的流速，以便把气氛转为气态Si2H6的气氛。因此，在460℃温度和25/分的膜淀积速率来淀积膜。发现如此淀积的a-Si膜含有的氧浓度为5×1018cm-3以下，而且通过进一步减少LPCVD设备的泄漏，可达到1×1018cm-3以下的低氧浓度。
采用如氧化硅膜或者氮化膜来形成膜304。利用掩膜304，使a-Si膜303暴露出一狭形状，以便向部分300选择地添加微量的镍。
然后在隋性气氛中、约550℃下对所得结构退火16小时，使非晶硅膜晶化。采用如实施例2所述相同的的那些步骤可制成完整的TFT。
在上述三个实施例中，通过在非晶硅膜103和303的表面上选择地形成镍薄膜(但是，由于其非常的薄，很难观察到它)掺入镍，并使晶体由此开始生长。另外，淀积非晶硅膜103和303之前，也可把微量的镍添加在底膜102和302的表面。亦即，可使晶体从非晶硅膜的上侧或下侧生长。此外，可以采用离子掺杂来添加镍，以使镍离子选择地注入非晶硅膜。这种方式的优点是可以精确地控制镍元素浓度。也可以使用镍电极通过等离子处理来添加微量的镍，以此替换淀积镍薄膜，而且，除了镍之外，钴、钯和铂也可提供类似效果。
以上已结合三个实施例具体说明了本发明。但是，本发明并不受限于此，基于本发明的技术构思可做出各种改型。本发明可应用在例如接触式图象传感器、具有埋入式驱动器的热敏头、具有埋入式驱动器和作为光发射元件的有机EL(场致发光)元件的光学写入式器件和显示器件、三维IC等。采用本发明的结构，可提供在速度、分辨能力等得以改善的高性能元件。本发明不仅仅限于上述的MOS晶体管，而且还可广泛用于采用结晶半导体的半导体工艺，包括那些用于双极晶体管和静态感应晶体管的工艺。
在使用在平行于衬底的方向生长的结晶半导体膜来制造半导体器件的方法中，本发明的方法，通过采用减压CVD来制造起始非晶硅膜，并且通过对膜淀条件的优化使膜的氧浓度进一步降低。可使横向生长区的距离显著延长。所以，使用横向生长硅膜可容易地制备半导体器件，并且还可以利用大面积的玻璃衬底。由于杂质氧使起始膜的自然成核速率降低，和缺陷浓度降低，用该膜可获得由本发明可得的横向生长硅膜。因此，由于把晶体生长方向几乎完全设定在一个方向上，所以可获得高质量的横向生长结晶硅膜。进一步使横向生长结晶硅膜来制造薄膜晶体管，可以制成包括能稳定工作的高性能薄膜晶体管的半导体器件。
本发明还可以使该结构适合用于高速工作的器件，即使晶体生长方向平行于载流子移动方向来制造薄膜晶体管。在要求低的截止电流的器件中，以如下结构来制造薄膜晶体管，即晶体生长方向垂直于载流子移动方向。所以，还可以制造多个薄膜，每个根据其用途而在性能上不同。
尽管已经结合具体实施例详细说明了本发明，但应明白，在不脱离本发明的精神和范围的条件下，本领域的技术人员可以做出各种变化和改型。

Claims (23)

1.一种薄膜晶体管的制造方法，包括以下步骤：
采用LPCVD在一个衬底上形成包括非晶硅的一个半导体膜；
向所述半导体膜的一个选择部分提供一种金属元素，用于促进所述半导体膜的的晶化
对提供有所述金属元素的所述半导体膜进行加热，以使所述半导体膜晶化，其中在所述半导体膜中的与所述选择部分相邻的一个区域中，晶体沿平行于所述衬底的表面的方向生长；和
利用所述半导体膜的其中晶体沿平行于所述衬底的表面生长的区域形成薄膜晶体管，
其中，用于形成所述半导体膜的先质气体包括由通式SinH2n＋2(n≥2)表示的硅烷。
2.根据权利要求1所述的方法，其特征在于，所述薄膜晶体管按如下方式设置，所述晶体管载流子流动方向大致平行于所述晶体的生长方向。
3.根据权利要求1所述的方法，其特征在于，所述薄膜晶体管按如下方式设置，所述晶体管载流子流动方向大致垂直于所述晶体的生长方向。
4.根据权利要求1、2或3所述的方法，其特征在于，所述半导体膜是在480℃或更低的温度下通过LPCVD形成的。
5.根据权利要求1、2或3所述的方法，其特征在于，所述半导体膜是以10/分或更高的淀积速率并且在480℃或更低的温度下形成的。
6.根据权利要求1、2或3所述的方法，其特征在于，它还包括在形成所述半导体膜之前将反应室抽真空至8×10-3Pa或更低的压强的步骤。
7.根据权利要求1、2或3所述的方法，其特征在于，它还包括把隋性气体引入室内然后向其中掺入硅烷气体的步骤，随后在所述室内形成所述半导体膜。
8.根据权利要求1、2或3所述的方法，其特征在于，所述金属元素选自由镍、钴、钯和铂组成的组的其中一种。
9.根据权利要求1所述的方法，其特征在于，所述半导体膜在不高于580℃的温度下被晶化达四个小时。
10.根据权利要求1所述的方法，其特征在于，消除在一个晶体生长方向上的200μm的横向生长距离内的分支，
11.根据权利要求10所述的方法，其特征在于，所述半导体膜包括浓度为5×1018原子/cm3或更低的氧
12.根据权利要求1所述的方法，其特征在于，在形成所述半导体膜之前在一个室中引入一种用于形成所述半导体膜的惰性气体，以抑制所述半导体膜中的氧浓度。
13.根据权利要求12所述的方法，其特征在于，所述半导体膜包括浓度为5×1018原子/cm3或更低的氧
14.根据权利要求12所述的方法，其特征在于，所述隋性气体是氦。
15.根据权利要求1所述的方法，其特征在于，用于形成所述半导体膜的一个室在形成所述半导体膜之前的压强是8×10-3Pa或更低
16.根据权利要求15所述的方法，其特征在于，所述半导体膜包括浓度为5×1018原子/cm3或更低的氧
17.根据权利要求1所述的方法，其特征在于，所述半导体膜具有2×108cm-3s-1或更低的成核速率。
18.根据权利要求17所述的方法，其特征在于，所述半导体膜包括浓度为5×1018原子/cm3或更低的氧
19.根据权利要求1所述的方法，其特征在于，所述半导体膜用于液晶显示器件。
20.根据权利要求1所述的方法，其特征在于，所述半导体膜用于具有场致发光元件的显示器件。
21.根据权利要求1所述的方法，其特征在于，所述半导体膜用于图象传感器。
22.根据权利要求1所述的方法，其特征在于，所述半导体膜用于热敏头。
23.根据权利要求1所述的方法，其特征在于，所述半导体膜用于三维集成电路。
CN95108531A 1994-06-15 1995-06-15 半导体器件及其制造方法 Expired - Fee Related CN1078014C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP156594/94 1994-06-15
JP15659494A JP3504336B2 (ja) 1994-06-15 1994-06-15 半導体装置の作製方法
JP156594/1994 1994-06-15

Publications (2)

Publication Number Publication Date
CN1126374A CN1126374A (zh) 1996-07-10
CN1078014C true CN1078014C (zh) 2002-01-16

Family

ID=15631175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95108531A Expired - Fee Related CN1078014C (zh) 1994-06-15 1995-06-15 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US5970327A (zh)
JP (1) JP3504336B2 (zh)
KR (1) KR100437296B1 (zh)
CN (1) CN1078014C (zh)
TW (1) TW293949B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JPH10200114A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
KR100560047B1 (ko) * 1997-02-24 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막및반도체장치
JP3432187B2 (ja) 1999-09-22 2003-08-04 シャープ株式会社 半導体装置の製造方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
KR100408320B1 (ko) * 2001-02-09 2003-12-01 (주)케이비피 고농도 당성분을 포함하는 식품가공 부산물을 이용한다당류 고분자 중합체 피에스-7의 제조방법
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3908475B2 (ja) * 2001-03-26 2007-04-25 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
KR20030008752A (ko) * 2001-07-20 2003-01-29 학교법인 경희대학교 액정디스플레이용 다결정 실리콘 형성 방법
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
DE10159161A1 (de) * 2001-12-01 2003-06-18 Solvay Pharm Gmbh Verfahren zur Gewinnung von Oestrogenen aus Stutenharn
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100749478B1 (ko) * 2006-11-21 2007-08-14 삼성에스디아이 주식회사 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법
JP4176798B2 (ja) * 2006-12-04 2008-11-05 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5292675A (en) * 1991-12-24 1994-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming a MOS transistor and structure thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3065112A (en) * 1958-06-24 1962-11-20 Union Carbide Corp Process for the production of large semiconductor crystals
JPH0252419A (ja) * 1988-08-16 1990-02-22 Sony Corp 半導体基板の製造方法
JPH04139728A (ja) * 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
JP3507072B2 (ja) * 1991-07-16 2004-03-15 セイコーエプソン株式会社 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5292675A (en) * 1991-12-24 1994-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming a MOS transistor and structure thereof

Also Published As

Publication number Publication date
JPH07335905A (ja) 1995-12-22
JP3504336B2 (ja) 2004-03-08
US5970327A (en) 1999-10-19
TW293949B (zh) 1996-12-21
KR960002873A (ko) 1996-01-26
KR100437296B1 (ko) 2004-11-06
CN1126374A (zh) 1996-07-10

Similar Documents

Publication Publication Date Title
CN1078014C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1057401C (zh) 半导体器件及其制造方法
CN1157759C (zh) 制造半导体器件的方法
CN1052115C (zh) 半导体器件
CN1197164C (zh) 具有薄膜晶体管的器件
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1156887C (zh) 半导体器件及其制造方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1126179C (zh) 晶体管和半导体电路
CN1187791C (zh) 一种用于结晶硅层的方法
CN1154165C (zh) 晶体管及其制造方法
CN1194378C (zh) 有源矩阵型显示设备
CN1043103C (zh) 半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
CN100347822C (zh) 制造显示器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020116

Termination date: 20140615

EXPY Termination of patent right or utility model