CN1052115C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1052115C
CN1052115C CN94109535A CN94109535A CN1052115C CN 1052115 C CN1052115 C CN 1052115C CN 94109535 A CN94109535 A CN 94109535A CN 94109535 A CN94109535 A CN 94109535A CN 1052115 C CN1052115 C CN 1052115C
Authority
CN
China
Prior art keywords
crystallization
crystal
channel
film
igfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN94109535A
Other languages
English (en)
Other versions
CN1115499A (zh
Inventor
宫永昭治
大谷久
寺本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1115499A publication Critical patent/CN1115499A/zh
Application granted granted Critical
Publication of CN1052115C publication Critical patent/CN1052115C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种绝缘栅场效应晶体管包括一硅沟道区。该硅用加热退火法晶化而适当的金属元素诸如镍之类协助晶化。该晶化在硅膜中横向从直接引入镍的部分发生。该TFT按这种方式设置，使TFT的源－漏方向与晶体生长的方向相一致或在所要求的方向与晶体生长方向相交叉。

Description

半导体器件
本发明涉及在绝缘衬底，诸如玻璃之类上设置TFF(薄膜晶体管)的半导体器件以及制造该半导体器件的方法。
由于半导体器件具有在绝缘的由玻璃之类制作的衬底上形成的TFT，众所周知的有有源液晶显示器件、图象传感器之类，都用TFF来驱动象素。
通常采用薄膜硅半导体做这些器件的TFT。薄膜硅半导体大致分成非晶硅半导体(α-Si)型和结晶硅半导体型。非晶硅半导体因制造温度低，最为常用，用汽相法相当容易地制造它，且能批量生产。然而，因非晶硅半导的物理特性例如电导率之类不如结晶硅半导体，为将来获得较高的速度特性起见，迫切需要确定制造由结晶硅半导体形成TFT的方法。就结晶硅半导体而言，已众所周知的非单晶硅半导体有多晶硅、微晶硅、含结晶成份的非晶硅、具有结晶特性和非晶特性之间的一种中间状态的半非晶硅等等。此后，将具有结晶特性的非单晶硅半导体都叫做结晶硅。
至于获得有这些结晶特性的薄膜硅半导体的方法，已知有以下方法：
(1)在膜层形成时，直接形成结晶薄膜。
(2)将激光照射的能量加于事先形成的非晶半导体膜上，使之具备结晶特性。
(3)将热能加于事先形成的非晶半导体膜上，使之具备结晶特性。
然而，按方法(1)，从技术工艺上难以在整个衬底的上表面上均匀地形成半导体物理特性优良的薄膜。另外，因薄膜形成的温度高，即是600℃或更高，会造成下述的一个问题，成本上便宜的玻璃衬底不能用。至于方法(2)，以现在最常用的激发物激光器为例的情况，也出现一个问题，因激光束辐射面积小而使生产率低。而且，激光束的稳定性也不能均匀地处理整个大面积衬底的上表面，据此，明显地看出是，该方法是将来加工用的技术。在方法(3)，其优点在于与方法(1)和(2)相比，本方法能适应大面积衬底。但是，加热温度要600℃或更高的温度，并且考虑到用廉价玻璃衬底，就需要进一步降低加热温度。尤其是，现行的液晶显示装置发展到大屏幕，因此，需用同样的大型玻璃衬底，当使用这样的大型玻璃衬底时，会产生一个严重的问题，即对半导体制造来说必不可少的热处理，衬底的收缩或畸变使掩模配合之类的精度变劣。尤其是，对目前最常用的7059玻璃的情况，应变点的温度为593℃，因而，常规的加热结晶化方法会造成衬底大大变形。况且，除温度问题之外，因现有的工艺过程，为了结晶化需加热数十小时或更长的时间，也必须缩短加热时间。
本发明解决了上述问题，本发明的目的在于提供一种可降低结晶化所需温度和减少在加热非晶硅形成晶化薄膜方法中制造由结晶硅半导体形成薄膜所需时间的半导体器件，使其物理性能不低于常规工艺制成的结晶硅半导体性能，且甚至可用于TFT的有源层区域。
按照本发明的第一方面，提供了一种半导体器件，该半导体器件包括：具有绝缘表面的衬底；在所述绝缘表面上形成的至少一个绝缘栅场效应晶体管，该晶体管包含至少一个结晶的含硅沟道区；其中，在所述沟道区中晶体的生长方向实际上与其沟道长度平行。
按照本发明的第二方面，提供了一种绝缘栅场效应晶体管，该晶体管包括：一沟道半导体层，包含硅；源和漏区，所述沟道半导体层介于其间；一邻接于且直接与所述沟道半导体层接触的栅绝缘层；以及一邻接于所述沟道半导体层、并使所述栅绝缘层位于其间的栅电极；其中，所述沟道半导体层包含与它的沟道长度方向平行延伸的晶体。
本发明人已进行后述的实验，在上述的用CVD法或溅射法形成非晶硅半导体薄膜的方法，于是通过加热形成结晶化的薄膜，并且研究该实验结果。
首先，探讨加热使在玻璃衬底上形成非晶硅膜结晶的机理。结果，已经观察到晶体生长自玻璃衬底与非晶硅之间的界面开始，当薄膜有一定范围的厚度时，于是扩展成为柱状垂直于衬底的前表面。
可以认为，上述的现象是由这样的事实造成的，即形成晶体生长基础的结晶核(形成结晶生长基础的源)存在于玻璃衬底与非晶硅薄膜之间界面中，而晶体由晶核生长而来。这种晶核可以认为是存在于衬底表面的少许金属杂质元素或玻璃表面的结晶组分(可以认为是氧化硅晶胞存在于称之为晶化玻璃的衬底表面上)。
所以，可以认为，通过更积极引入晶核就能降低晶化温度，为证实这种作用起见，在衬底上形成少许其它金属，然后其上再形成非晶硅薄膜。此后，进行加热晶化实验。结果，证实了在衬底上形成多种金属的情况下，使晶化温度降低了，还可预料到，出现晶体生长处会有外来物质作为结晶核。因此，许多金属杂质能够降低晶化温度的作用机理都详细地被研究过了。
晶化可分成两个阶段，就是，最初的晶核产生和自晶核开始的晶体生长。通过在一定温度下测定直到在光点图形中出现微细晶体的时间来观察最初晶核产生的速度。形成上述金属杂质薄膜，任何情况下，都减小了该时间，当引入结晶核时，都证实了有降低晶化温度的作用。此外，在改变加热时间的同时，还研究了晶核产生之后晶粒的生长。结果，虽然出乎预料之外，但可看到甚至在某种金属膜上形成的非晶硅薄膜的晶化中，在晶核产生之后就明显地增加了晶体生长的速度。这是完全出乎意料之外的。这个机理稍后将详细描述。
任何情况下都发现，上述两种作用的结果，当某些类型金属以微量用于形成薄膜，再在其上形成由非晶硅制成的薄膜，然后加热晶化时，在580℃或更低的温度下且加热时间小于约4小时就达到了满意的晶化，这一事实，按已有技术不可能预知的。
有这种作用的金属杂质的例子包括铁、钴、镍、铜、钯、银和铂。所有这些金属常用作催化剂材料，此后，在本说明书中将称之为“低温晶化金属催化剂”。关于这些，作用最显著的金属且使用最早的材料是镍，于是在下文，在本说明书中，将镍作为探讨的中心。
作为用镍提供的效果的一个例子，当在一未加处理的衬度(Corning 7059)，即，其上没有形成微量镍薄膜的衬底，为晶化而在氮气氛中加热由等离子体CVD法形成的非晶硅薄膜，加热温度600℃下需要加热时间10小时或更长。然而，当用在已形成微量镍薄膜的衬底上形成的非晶硅薄膜时，只加热约4小时便可获得同样的晶化状态。采用拉曼波谱来评价该晶化程度。单从光谱就很清楚，镍的效应是优异的。
由以上说明很清楚，如果在用低温晶化的微量金属催化剂形成的薄膜上形成非晶硅薄膜，于是就可以降低晶化温度并且可缩短晶化所需的时间。在这里，将假定本工艺是用于制作TFT而作出更详细的说明，下面将更具体地加以描述，但同样的效果不仅当在衬底上形成低温晶化金属催化剂薄膜时能达到，而且当在非晶硅上形成催化剂膜，以及用离子注入也都能达到，因此以后本说明中，所有这些接连的处理都称之为“添加微量低温晶化金属催化剂”。就低温晶化金属催化剂而言，可用选自包括铁、钴、镍、铜、钯、银和铂组成的组中的至少一种元素，但我们发现VIII族元素Ru、Rh、Os和Ir也可以被认为象上述的材料一样有同样作用的元素。
首先，对有关添加低温晶化金属催化剂的方法给予说明。为了添加微量低温晶化金属催化剂，不论是在一衬底上先形成含微量低温晶化金属催化剂薄膜的方法而后其上再形成非晶硅膜；还是用先形成非晶膜，再形成含微量低温晶化金属催化剂薄膜的方法，都有同样的降低温度效果，而形成膜层既可用溅射法也可用汽相淀积法，并且达到效果与成膜的方法无关。
然而，要是将含微量低温晶化金属催化剂的薄膜形成在衬底上，于是就不应在7059玻璃衬底上直接形成会微量低温晶化金属催化剂的薄膜，如果先将氧化硅薄膜形成在衬底上，再将含微量低温晶化金属催化剂的薄膜覆盖在其上，则效果会更明显。对此可推测到的理由之一是硅和低温晶化催化剂之间的直接接触是出现低温晶化的关键，可以认为7059玻璃组分不同于硅的情况下，会干扰硅和金属之间的接触或反应。
还有，一般说来，当用于添加微量催化剂的方法不是形成与非晶硅顶层或底层相接触的薄膜，而是用离子注入法添加低温晶化金属催化剂时，证实也有同样的效果。而且，在非晶硅膜或待结晶化的非单晶硅膜形成时，可将催化剂作为杂质加入。
关于低温晶化金属催化剂的含量，例如镍的情况下，外加量为1×1015原子/cm3或更多确实使晶化温度降低了，但添加量为1×1021原子/cm3或更高，结果拉曼波谱峰形成与单纯硅比较明显不同，因此可以想到，催化剂实用含量范围为1×1015原子/cm3·5×1019原子/cm3。此外，应考虑到该薄膜要用做TFT的有源层半导体，该催化剂量必须保持在1×1015原子/cm3-2×1019原子/cm3的范围内。
将镍用作低温晶化金属催化剂时，现在还要对假设的晶化机理作出其他解释。
如上所述，若不加低温晶化金属催化剂，那末，核是不规则地产生自在与衬底等等面接的晶核上，不规则地产生核，而且自这些核的晶体生长同样是不规则的，据说由制造方法而定可获得沿(110)或(111)获得的相应取向的晶体，并且整个薄膜上可看到大致均匀的自然晶体生长。
为了确定生长机理，首先用DSC(差动扫描热量计)做分析。将用等离子CVD法在衬底上形成的非晶硅薄膜随衬底安放在样品容器内，再以恒定的速率升温。约在700℃观测到种类不同的放热峰，还看到结晶化。自然，当改变温升速率时，该温度偏移了，但当该速率例如为10℃/min时，晶化开始于700.9℃。接着，按三种不同的温升速率进行测量，用Ozawa法确定在最初产生晶核后的晶体生长激活能。所得值约为3.04ev。另外，通过与理论曲线一致法确定反应速率方程时，发现用一种不规则产生晶核及由此生长的模型是最容易解释的，从而证明模型的性质，其中核是由与衬底连接的界面上的晶核随机产生的，亦即，晶体生长发生来自这些核。
用外加低温晶化金属催化剂，例如，外加微量镍，进行与上述那些相同的测量。其结果，以温升速率为10℃/min来说，开始晶化于619.9℃，而通过一系列这些测量所确定的晶体生长激活能约1.87ev，因此数值上同样表明晶体容易生长。此外，通过与理论曲线配合一致法确定的反应速率方程较接近于确定线性界面速率模型的反应速率方程，该模型假设晶体按固定方向定向生长。
在这里，容易假定晶化开始的温度降低是外来物质的作用，如上所述，但是，关于至于同时减小晶体生长激活能的原因就出现了问题。为了探讨其原因，采用上述的方法来测定非晶硅膜再晶化的激活能，而该非晶硅膜是由硅离子注入非晶态的没有晶化的非单晶硅膜制成。结果，发现虽然晶化开始的温度返回移向高温端，但晶体生长的激活能仍降到约2.3ev。由此，可以认为经受离子注入的非晶硅膜中几乎不存在氢，晶体容易生长可理解为是由氢从晶体部分与非晶部分之间界面容易逸出的程度确定的。由于实验结果支持这种假说，非晶硅膜的TG-DTA(同时热解重量--差动热量分析法)给出了晶化之初往往发生在氢逸出刚刚停止之后的很大可能性，就是因氢阻碍了晶化。
在这里，更密切地考察氢和所加低温晶化金属催化剂之间反应，表明当任何选择物金属与氢反应形成氢化物时，该反应是放热的(根据某些文献，仅钯呈吸热反应)。这就意味着低温晶化金属催化剂与氢键合是稳定的，还可认为，由下述机理造成温度降低。
掺入非晶硅的低温晶化金属催化剂与硅形成直接键。当对其加热时，低温晶化金属催化剂的扩散在晶化之前使浓度梯度均匀，但同时，扩散的催化剂又与氢键合，而结果与硅键合较弱，该键是容易断开的，因此在膜中增加悬空键和空位的数目。晶化的硅原子的迁移的必要条件，可以预料，增加悬空键和空位有利于这种迁移，意味着为完成晶化可以低温度下进行。晶核产生以后，但此时因添加了微量低温金属催化剂而减小了激活能。很明显由于添加低温晶化金属催化剂可使在低温下产生晶体，对此理由相信可能是作为外来物的低温晶化单独金属催化剂的作用或金属催化剂和硅合金的作用。
还有，晶核的产生几乎同时在整个已加上低温晶化金属催化剂区的表面发生，所以晶体生长遵从按面生长的机制，在这种情况下，反应速率方程变成线性界面速率确定的过程，因此也与DSC的结果一致。从晶核生长晶体进行之后，由于此时在晶体部分和非晶部分之间没有氢，于是，速率确定的过程改变了，而且为晶体生长所必需的激活能也大大降低了。
在晶化之前，低温晶化金属催化剂的扩散主要是为了说明上述机理，但是要搞清楚其设定，因为在要加以退火至开始晶化时止的样品情况下，用SIMS(二次离子质谱仪)测定低温晶化金属催化剂的浓度，证实低温晶化金属催化剂出现的浓度甚至比下限浓度高，该下限浓度则是相当远离直接加入了低温晶化金属催化区域的浓度水平。
现在将再说明有关用上述添加微量低温晶化金属催化剂获得的结晶硅膜的结晶结构。
正如在解释晶化机理中已简单说过的那样，所加的金属在低于晶化温度下有相当宽的扩散范围。因此，在该扩散区内也获得了晶化温度的降低。而且，已很清楚，直接加金属催化剂区和扩散区之间晶体结构也不同。也就是，证实了直接添加金属催化剂区晶化生长呈垂直于衬底，周围的扩散区则表明生长平行于衬底。可以设想为，这是由于各自情况下开始产生晶核的不同，即，可理解为，在直接加外来的物质的区域用作晶核来产生柱状晶体生长，而在周围的扩散区内，晶核必须水平生长，因为已经开始从直接加催化剂区垂直生长。此后，在本说明书中，将从直接添加低温化金属催化剂区向外延伸的在衬底上沿水平横方向的晶体生长区称之为“横向生长”区域。
现将对微量镍添加部分和周围横向生长部分的电特性给予说明，如上所述低温晶化金属催化剂是针对用镍的。有关加微量镍的区域电特性，导电率与不加镍的膜层，或者与在600℃下加热几十小时的膜层的电导率值一样。即，当根据电导率与温度的依存关系确定激活能时，如上所述，由于观测镍含量的数量级设为约1017原子/cm3-1018原子/cm3，看上去没有影响。换言之，实验的各种事实得出这个推测，在上述的浓度范围内，该薄膜可用于TFT有源层，等等。
相反，与加微量镍区比较，横向生长部分电导率要高一数量级，对结晶硅半导体来说也是个高值。由这个事实可以想到，因电流路径与晶体的横向生长方向一至在电子通过的两电极之间的部分，晶粒边界不是小就是实质上不存在之物，而因此与透射电子微观图所示的结果并不矛盾。这是可以想到，因为沿针形或柱状生长的晶体的晶粒边界发生载流子迁移，已造成一种载流子容易迁移的条件。
此外，如图1所示，当将镍选择性地作为镍硅化物膜引入标号100的区域中时，然后，用公知的等离子CVD法在其上形成非晶硅膜104，再在550℃加热4小时引起晶化，在垂直于衬底101方向的镍引入区100内发生晶体生长，而在不是100的区域内则平行于衬底101水平生长，如箭头105所示。结果获得结晶硅膜。用SIMS测量这种结晶硅膜的镍浓度时，有以下发现：
1.镍在垂直膜的厚度方向的浓度分布不很大。
2.直接掺镍区(例如，图1的区域100)的镍浓度受形成镍膜条件的影响很大。换言之，在那个区域的镍浓度没有很好的加工重复性。
3.在晶体生长平行于衬底的区域(不曾直接掺镍的区域)，镍浓度大约比直接掺镍区低一个数量级或以上，在上述2中，其中该浓度是高度重现的。
4.背景镍浓度约为1×1017cm-3，它大体上与SIMS的测量极限一致。亦即，背景镍浓度约处于或低于1×1017cm-3，即SIMS的可测极限。
例如，在其中直接掺镍且相对于衬底垂直产生晶体生长的区域中，如果镍存在，镍浓度约为2×1018cm-3，则在距镍掺入区约40μm的区域，在该区域中平行于衬底发生晶体生长，即发生横向生长的区域中，所测到的镍浓度大约要低一个数量级，或者约2×1017cm-3。上述情况将参照图4予以说明。图4示出一个区域的Ni浓度，通过等离子处理(等离子处理的)向该区加入Ni，即经过平行于衬底(横向生长)晶体生长的该区域的Ni浓度，以及α-Si的基本Ni浓度水平。从图4就很清楚，经过平行于衬底(横向生长)晶体生长区域的Ni浓度要低于直接掺镍(Ni)区域的Ni浓度。所以，平行于衬底发生晶体生长的区域对器件更有用。
因很难控制硅膜中直接掺镍区的镍浓度，所以这种镍浓度波动很大程度上取决于形成镍膜(实际上是硅化镍膜)的条件。可以想到，这是由于事实上在该区域(例如，图1的区域100)的镍浓度直接决定于需要严格将薄膜厚度限在20数量级的薄膜形成条件(由于很难实际测定，该值是由薄膜形成速率推算而来)。众所周知，用膜形成法诸如溅射法之类就不可能在整个很大的表面区上满意地形成约20的均匀薄膜。所以，认为形成薄膜的重复性不佳直接反映出硅膜中镍浓度的波动上。而且，利用将镍直接掺入作为有源层的区域，则镍浓度的改变也直接影响形成TFT的特性。也就是说，如果利用其中直接掺镍的区域来制造TFT(例如，图1中100)，那末，在TFT的特性方面，就会发生很大的变化。还可以想到结果是极薄的镍膜重现性很差。
另一方面，在离开掺入镍区的区域中的镍浓度，也就是，从直接掺入镍区水平地沿平行于衬底方向的晶体生长的区载中的镍浓度一般比直接镍掺入区低(如上所述，在距40μm处，约低一个数量级)，而进一步趋势看来是使该浓度变化较小。从实验可知，用作具有满意TFT的特性的有源区的镍浓度是从SIMS的测量极限或更低(1×1017cm-3或以下)至约2×1019cm-3，但在与衬底相对的平行晶体生长区中，发现上述所给出的镍浓度相对稳定，而与直接掺入镍的剂量(在镍掺入区，例如区100中硅膜104的镍浓度)无关。换言之如果TFT是用从镍掺入区产生平行于衬底的晶体生长的区域形成的，于是，就能获得很好重复性的TFT。
而且，已经发现在上述范围的区域很容易选择镍浓度或调整一定区域(虽然不是已直接掺镍的由100标示的区域)的镍浓度。例如，为了选择有特定镍浓度的区域，可以通过设定离镍掺入区的距离来获得特定的镍浓度。但是，在这种情况下，必须达到所要求的硅膜结晶度。
同样地，在晶体平行于衬底生长区内的镍浓度可以通过控制晶化条件(主要是加热时间和加热温度)来控制，这种控制比控制直接掺镍区的镍浓度要容易得多。
因此，晶体生长平行于衬底的区域，由加入催化元素的区域进行晶化，就是横向生长的区域，对于半导体器的应用是有利的，因为：
(1)确实可利用晶体的取向，也可利用有高迁移率的载流子；
(2)可利用催化剂材料的低浓度区进行晶化；
(3)在上述(2)的区中有良好的再现性；及
(4)能容易地控制晶化催化剂材料的浓度。
最后，有关上述的各种特性应用于TFT的方法将作出说明。在这里，TFT应用的领域设想为有源阵列型液晶显示器，用TFT作为图象元件(象素)的驱动器。
如上所述，最近的大屏幕有源阵列型液晶显示器中，重要的是使玻璃衬底的收缩量减至最小，根据本发明利用添加低温晶化用的微量金属催化剂的工艺过程，使晶化能在比玻璃形变点足够低的温度下进行，因此是一种特别适宜的方法。遵照本发明，使用常规非晶硅的部分可以容易地以对其添加微量低温晶化金属催化剂并约在500-550℃下，进行晶化约4小时的结晶硅来替换。显然，为适应设计的特定规则等等会需要某些改变，但对已有器件和工艺过程都可满意地实施本发明，因而认为其优点是明显的。
而且，根据本发明，用于象素的TFT和做成外围电路驱动器的TFT，通过使用适合于它们各自所需特性的晶体结构，就可以做成分离型，用于有源型液晶显示器时它们呈现出特别优点。用于象素的TFT不需很高迁移率，而代之的主要优点是低断开电流。此时，采用本发明时，可将微量低温晶化金属催化剂加到要成为象素的TFT区域，以便相对于沟道方向产生晶体垂直生长，形成许多晶界，结果断开电流较小。相反，如果考虑在工作站之类的未来应用的话，对形成外围电路驱动器的TFT则要有很高迁移率。这时，若要应用本发明，就把微量低温晶化金属催化剂加在形成外围电路的驱动器的TFT附近，从而引起在一个方向(平行于衬底)生长晶体，再使晶体生长的方向与沟道电流的通路方向一致，就能够制成具有很高迁移率的TFT。
而且，已知的器件包括其上集成了处理图象信息或光信号的传感器的衬底。例如，集成图象传感器之类都是周知的。若要把这种器件用于可见光检测，则从光谱灵敏度的观点来看，最好用非晶硅(α-Si)。但是，由于驱动电路部件必须有要求高速运行的开关元件，所以驱动电路部件的元件，例如TFT最好不用非晶硅膜制造，因为迁移率不高。但是，使用上述的高迁移率TFT是有益的。例如，在传感器部件中形成使用非晶硅的光电二极管或光电晶体管，而外围电路部件则用本发明的结晶硅膜形成晶体管。这些电路还可用混合结构集成在同一衬底上(例如，玻璃衬底)。
换句话说，由于采用本发明，就能够在规定的区域内造成具备结晶膜区和具备非晶硅膜区，再通过利用产生横向晶体生长具备结晶硅膜的区域，就能够形成器件中载流子可高速移动的器件。这种应用不限于液晶显示器和传感器，还可应用于集成于衬底上的半导体器件的许多类型。这就是，它可用于在衬底上利用薄膜半导体的晶体管和二极管，以及含有集成电阻器和电容器的装置。
通过与衬底平行以针状或柱状由已掺入主要选自对硅晶化有催化作用微量VIII族元素区生长晶体，预制TFT之类的有源层，就能把比曾掺入微量元素低的微量元素浓度区域用作有源层，因此，能够获得不受微量元素影响的器件。
而且，在器件形成时，可以设定载流子与按针状或柱形结晶硅膜的晶体生长方向一致，以便改善器件的特性。此外，因为在这些区域中的上述微量元素的浓度既低也容易控制，所以可以获得所需特性和良好重现性的器件。用构成本说明书一部分的附图图解说明本发明的实施例，并与说明书一起用来阐述本发明的目的、优点和原理。其中
图1A至1D表示根据本发明制造半导体器件的工艺；
图2表示按照本发明的半导体器件的外形图；
图3A至3D表示按照本发明制造半导体器件的工艺；和
图4表示在结晶硅膜中金属元素的密度；
图5A表示本发明的薄膜绝缘栅场效应晶体管的示意剖面图；
图5B和5C表示根据本发明的实施例的晶体生长方向和源-漏方向之间的关系。
现在将参照附图说明本发明的实施例。
在下例中，给出的实施例中，镍被用作晶化催化剂，但其他VIII族元素以及Cu和Ag预料和镍有相同作用，基本上可替换本例中的镍。而且，掺入的方法之一是用元素或含元素的膜在非单晶硅膜的顶面上形成膜层、之二是将VIII族元素用离子掺杂法或离子注入法加到非单晶硅膜中、或之三将VIII族元素与非晶硅膜混合同时形成。这时，在硅膜中它的浓度应是2×1019cm-3或以下。实施例1
本例是一实例，形成包括-P沟型TFT(称为PTFT)和N沟型TFT(称为NTFT)各自用玻璃衬底上的结晶硅膜制成的互补集成电路。本例的构造可用于象素极的开关元件、外围驱动电路、或图象传感器或者有源型液晶显示器的其它集成电路。
图1A-1D给出了表示本例制作步骤的剖面图。首先，用溅射法，在衬底(Corning 7059)101上形成厚度2000A的氧化底膜102。其次，提供一个掩模103，掩模为金属掩模、或氧化硅膜之类。该掩模103在由100标示的区域处提供一狭长形的底膜102露出口，就是从顶上看图1(A)，使底膜102露出一个狭缝形口，而其他部分却被掩蔽。
提供上述掩模103之后，用溅射法在区域100上选择形成厚度为5-200，例如20的硅化镍膜(化学式：NiSix，其中0.4≤X≤2.5，例如，X＝2.0)。所形成的硅化镍膜是为了用镍或其它VIII族元素作为晶化催化元素。
接着，用等离子CVD法形成厚度500-1500，例如1000的本征(I型)非晶硅膜104。然后，在还原的氢气氛(优选氢分压为0.1-1大气压下)、550℃下，或在惰性气氛(大气压下)、550℃下经4小时退火使之结晶化。这时，在其上有选择地形成硅化镍膜的区域100中，结晶硅膜104的晶化相对于衬底101垂直地产生了。而且，在不是区域100的区域，如箭头105所示，则自区域100(平行于衬底)水平地产生晶体生长。
另外，为促进晶体生长，获取更致密的结晶硅膜，上述热退火之后继之以灯加热退火。该退火用1.2μm红外光完成，退火时间不长于5分钟。红外光被硅有效地吸收，因此，可以达到显著的改进硅膜质量的作用。另一方面，由于红外光不易被玻璃衬底吸收，获得重要的效果在于将能量有选择地供给硅，而只有少量热为玻璃衬底接收。用灯加热退火的光可以是卤钨灯光(波长：0.5μm-3.5μm)之类。这种由灯加热的退火使之能获得致密的结晶硅膜。此外，也可用激光而不用上述灯加热来完成退火。
而且，当分别用上述的灯加热退火结晶硅膜和不用上述的灯加热形成的结晶硅膜制作N-沟型TFT时，各自测量迁移率，观测到迁移率平均约改善20％。可以认为是由于灯加热改进了结晶度，尤其是薄膜的缺陷大量减少。
上述各步骤的结果，通过非晶硅膜晶化，可以获得结晶硅膜104。然后将各元件分开规定TFT的有源层区，其中形成源/漏区以及沟道形成区。在本例中观察到沿平行于衬底方向晶体生长约覆盖40μm或更大，所以每个有源层的长度(源/漏方向的长度)为40μm。在这种情况下，沟道中心与镍掺入部位之间的距离约为20μm，但是通过调整这个距离，可以选择有源层内所要求的镍浓度(尤其是在沟道形成区)。
接着，用溅射法形成氧厚度1000的氧化硅膜106为栅绝缘膜。就溅射方法来说，将氧化硅做靶，溅射时衬底温度为200-400℃，例如350℃，溅射气氛包括氧和氩，而氩/氧比率为0-0.5，例如0.1或更小。
这些步骤之后，如前面步骤那样，用灯加热反复退火。这样做为的是改善由氧化硅构成的栅绝缘膜106与结晶硅膜104之间界面的性能。显然，用这种灯加热退火可以进一步改善结晶硅膜104的结晶度。众所周知，改善绝缘型场效应晶体管(图1中，112和115是结晶硅膜部分，该部分变成沟道形成区)的栅绝缘与沟道形成区之间界面的性能，以及更具体地在这些区达到缺陷密度极小化是重的。所以，在栅绝缘膜106形成之后进行灯加热退火具有明显作用。另外，可以用激光器的光辐射替换灯加热进行退火。
接着，用溅射法形成铝(含0.1-2％硅)膜，厚度为6000-8000，例如6000。还有，刻制成图形，在其表面上形成栅电极107、109。然后，这些铝电极的表面经受阳极氧化，形成氧化物层108、110。这种阳极氧化是在含1-5％酒石酸的乙二醇溶液中进行的。所得的氧化层108、110的厚度都为200。随后的离子掺杂步骤中，这些氧化层108和110变厚，是以形成偏移栅区，因此上述阳极氧化步骤可以规定偏移栅区的长度。显然，这些栅电极可包括硅，或可含金属硅化物，可能主要由金属组成、或可以具有硅和金属的层状结构。
接着，用离子掺杂法(离子注入法)将杂质加入以便把一种导电型赋予有源层区(制成源/漏以及沟道。本掺杂步骤中，以栅电极107及其周围的氧化层108和栅电极109及其周围的氧化层110用作掩模而注入杂质。所使用的掺杂气体是磷烷(PH3)和乙硼烷(B2H6)，对前者的情况加速电压为60-90KV，而对后者的情况加速电压为40-80KV，如65KV。剂量为1×1015-8×1015cm2，例如，磷为2×1015cm-2而硼为5×1015cm-2。掺杂时，用光刻胶盖着其他区，有选择地掺入各种元素。结果，使N-型杂质区114和116形成，使P-型杂质区111和113形成，因此能够形成P-沟型TFT(PTFT)区和N-沟型TFT(NTFT)区。
随后，用激光辐照进行退火。所用的激光来自KrF激发物激光器(波长248nm，脉宽20nsec)，但其他激光器也可以用。激光辐照的条件是能量密度200-400mJ/cm2，例如250mJ/cm2，每处辐照2-10次，例如2次。激光辐照时，将衬底加热至约200-450℃是有益的。因为在本激光退火过程中，使镍弥散到以前结晶了的区域内，所以激光辐照迅速地促进了再结晶化，所以很容易激活赋予P-型掺杂的掺杂区111和113与赋予N-型掺杂的掺杂区114和116。
使源/漏区退火的有效方法是用上述灯加热法退火，如上所述，这种灯加热法(例如用1.2μm红外光)能选择地加热硅，因此对象本实施例那样的工艺处理是有益的，在本例中，无论如何都要避免加热其中的玻璃衬底。
接着，用等离子CVD法形成厚6000的氧化硅膜118作为层间绝缘物，接触孔形成于其中，再用多层金属材料膜形成TFT电极/布线117、120，而金属材料是，例如氮化钛和铝。最后，在1个大气压的氢气氛中，在350℃下进行30分钟退火，以完成有互补TFT结构的半导体电路(图1(D))。
上述的电路具有以互补方式设置的有PTFT和NTFT的CMOS结构，但在上述工艺中，双TFT可以同时构制和分开地同时制造两个分离的TFT。
图2表示从图1(D)的上面看到的外形图。图2中的标号对应于图1中的标号。如图2所示，晶化的方向沿箭头105所示的方向，而晶体生长发生在源/漏区的方向(源区和漏区之间直线的方向)。当这这种结构的TFT工作时，载流子沿在源漏之间成针状或柱形生长的晶体迁移。也就是，载流子沿针状或柱形结晶晶界移动。所以，载流子移动时可以降低所受的阻力，就可获得高迁移率的TFT。
本例中，采用引入镍的方法是一种将镍选择性地在底膜102上而在非晶硅膜104之下形硅化镍膜(由于该膜很薄，不易辨别为膜)，从该处诱发晶体生长，但方法也可以是在形成非晶硅膜104之后再选择形成硅化镍的一种方法。亦即，即可以从非晶硅膜的顶面也可以从底面诱发晶体生长。而且，采用引入镍的方法还可以是一种方法，其中将含镍的电极用于等离子处理，以淀积微量镍。可使用的另一个方法是预先形成非晶硅膜，再用离子掺杂法或离子注入法，选择地把镍离子注入非晶硅膜104中。该方法特征在于，可控制元素镍的浓度。实施例2
本例是设有N-沟型TFT作为各个象素开关元件的有源型液晶显示器的实例。下面将说明有关单个象素，但许多其他象素(通常几十万)都以同样的构造形成。还有，更不必说可用P-沟道型而不用N-沟道型。而且，它还可以用在外围电路部件中而不是用在液晶显示器的象素部件中。还可应用在图象传感器或任何其他种类的集成电路之中。换言之，对它的使用不会有特殊的限制，只要作薄膜晶体管使用即可。
图3A-3D表示出了本例的各制造步骤的略图。本例将Corning7059玻璃板(厚1.1mm，300×400mm2)用作玻璃衬底201。首先，用溅射法形成底膜203(氧化硅)，厚度为2000。然后，为选择引入镍，用金属掩模、氧化硅膜、光刻胶之类形成掩模203。然后，用溅射法形成硅化镍膜。该硅化镍膜所形成的厚度为5-200，例如20。硅化镍膜的化学分子式为NiSix，其中0.4≤X≤2.5，例如X＝2.0。于是，在区域204上选择地形成了硅化镍膜。
于是，用LPCVD法或等离子CVD法，形成厚度为1000的非晶硅膜205，并在400℃除氢1小时，此后，通过热退火使非晶硅膜晶化。在氢还原气氛(以氢分压为0.1-1大气压为好)中，550℃下进行4小时退火处理。热退火处理也可以在惰性氮气氛之类中进行。
该退火处理中，由于硅化镍膜已经形成在非晶硅膜205之下部分区域(区域204)之上，晶化就在该部分开始。晶化时，如图3(B)的箭头所示，硅的晶体生长就在已形成的硅化镍膜的切口204处沿垂直于衬底201的方向推进。此外，还如另一箭头所示，在其上未形成硅化镍膜的区域(不是区域204的区域)，晶体生长沿相对于衬底的方向发生。然后，按例1相同的方法，用灯加热进行退火，以便改善(致密)硅膜的结晶度。
按本方案，能够获得包含结晶硅的半导体膜205。接着将上述的半导体膜205刻图成为半导体岛区，形成包括源、漏和沟道区的TFT的区。这时，在形成沟道形成区209的部位和已引入镍的区204之间的距离就被选用来确定在沟道形成区209内的镍浓度。亦即，为使沟道形成区209中镍浓度较小，可以拉长该距离，而为使沟道形成区的镍浓度较大则可缩短该距离。当然，在此情况下，硅膜205必须是晶化了的区。
还有，用四乙氧基硅烷(TEOS)作原料，在氧气氛中用等离子CVD形成氧化硅栅绝缘膜(厚度：700-1200，一般1000)。衬底的温度定在400℃以下，以200-340℃为好，以防止玻璃收缩和翘曲。然后，按例1相同的方式用红外发射灯加热进行1-5分钟，以改善半导膜205与栅绝缘膜206之间的界面特性。
接着，用CVD法形成主要由硅组成的公知的膜，并且将它刻成图形，形成栅极207。再用离子注入法给它掺以磷，作为N-型杂质，以自对准方式形成源区208、沟道形成区209和漏区210。然后，用KrF激光辐照，以改善因离子注入损伤了结晶度的硅膜结晶度。在这里，激光的能量密度为250-300mJ/cm2。此激光辐照的结果，该TFT的源/漏薄层电阻是300-800Ω/□2。在本工艺中，还可用红外灯加热来替代激光。
接着，由氧化硅形成中间绝缘膜211，而象素电极212则用ITO形成。此外，在其中形成接触孔，再用铬/铝多层膜在TFT的源/漏区上形成电极213、214，而电极213之一也与ITO 212连接。最后在200-300℃下的氢中，进行2小时退火以完成硅的氢化。于是，完成了TFT。对其他象素区，也同时施行本工艺。
本例制作的TFT利用结晶硅膜，而在该硅膜中晶体生长发生载流子流动的方向上，作为有源层由源区、沟道形成区和漏区制成，于是因为载流子沿针状或柱形结晶体的晶界移动，没有贯穿晶界，所以，所获得的TFT有很高载流子迁移率。本例制造的TFT是一种N-沟道型，而且它的迁移率为90-130(cm2/VS)。考虑到用常规热退火法，在600℃下经48小时晶化得到的结晶硅制成的N-沟道型TFT的迁移率为80-100(cm2/VS)，所以，性能上的改善是可观的。
测定用类似于上述工艺制造的P-沟道型TFT的迁移率得出为80-120(cm2/VS)。考虑到用常观热退火法，在600℃下经48小时晶化得到的结晶硅制成的P-沟道型TFT的迁移率为30-60(cm2/VS)。这也是一个可观的特性上的改善。
图5A和5B用图解说明上述的构造。即，图5A是一个TFT的示意剖面图，而图5B是其中有源、漏和沟道区的半导体岛217的示意平面图。特别是，图5B用图解说明在晶体生长方向与沟道电流流动的源-漏方向之间的关系。标号215表示每个硅晶体都沿一个方向延伸。标号216则表示晶体之间的晶界。由此可见，是这样排列该源区、漏区和沟道区的，实际上使源-漏方向与硅晶体均匀延伸的方向一致。所以，晶界216对通过沟道区的电流不会有有害的影响。实施例3
这是对例2TFT的改进，把源/漏配置在与晶体生长方向相垂直的方向。这就是，载流子移动的方向垂直于晶体生长方向的构造实例，于是，载流子的移动要贯穿针形或柱状晶体的晶体晶界。对于这种构造类型来说，会增大源和漏之间的电阻。这是由于载流子必须如此移动，使载流子贯穿针形或柱状的晶体晶界的缘故。
图5C表示用图解说明这个条件的示意图。亦即，图5C表示其中有源、漏和沟道区的半导体岛217的一个平面图。以这样方式安排源区和漏区之间的方向，使许多硅晶体按垂直于源-漏方向的方向延伸。标号216指明该晶界。应该注意，图5B和5C就是用来说明晶体生长方向与源-漏方向之间的关系，而不是试图表示晶体的实际尺寸或形状。
为实现本例的构造，就只需确定例2构造的TFT的取向。实施例4
本例的主要方面在于这样的事实，将例2构造的TFT的取向(在此，取向定义为源/漏区之间的连线，即，由载流子流的取向来决定TFT的方向)设在结晶硅膜的晶体生长方向对于衬底表面成所要求的角度处，用来选择TFT的特性。
如上所述，如果允许载流子沿晶体生长的方向移动，那末迁移率的等级就会改善。另一方向，如果让载流子相对于晶体生长方向垂直移动，则载流子必须穿过多个晶界，于是载流子的迁移率等级就降低。
因而，通过在这两个条件间的适当选择，就是通过在0-90°范围内设定在载流子移动方向与晶体生长方向之间的角度，就能控制载流子的迁移率。从不同角度看，由于设定上述的载流子移动方向与晶体生长方向之间的角度，就变成能够控制源区的漏区之间的电阻。当然，这种构造也可用于例1的构造。在这种情况下，使图2所示的加微量镍的狭长形区100在0-90°角范围内转动，以便在由箭头105所示的晶体生长方向与源和漏区连线之间的角度0-90°内选定角度。另外，这个角度可设定于0°附近，以增大迁移率，用于源区和漏之间有低电阻的构造。而且，这个角度可设定于接近90°，以降低迁移率，用于源区和漏区之间有很大电阻的构造，亦即，高阻沟道形成的构造。实施例5
本例是一个实例，其中在例1或例2的非单晶硅半导体膜的晶化工艺中，形成加氯的氧化硅膜，然后用灯加热结晶化。本例1和2中，首先形成非单晶硅膜接着在550℃加热4小时晶化硅膜，再用灯加热促进并改善结晶度。但在本例中这个工艺过程进一步发展了，当灯加热时，使晶化用的催化元素得到吸附。
在本例中，首先按例1和例2说明的方法加热形成结晶硅膜。这个步骤是通过用550℃热退火约4小时来活化催化剂元素(例如，镍)实现的。此后，形成厚度为1000的加氯氧化硅膜。然后，经过氧化硅膜进行灯加热。灯加热的条件与例1一样。这样，就改善了以前加热已晶化了的结晶硅膜的结晶度(促进了该膜的增密)，同时，氧化硅膜中氯的作用引起对晶化催化剂元素的吸附。于是，可以获得催化剂元素被固定的结晶硅膜，而因此降低催化剂元素对器件工作的影响。
此后，除去加氯的氧化硅膜，再形成氧化硅膜作为栅绝缘膜。其余的连续各步骤则与例1和例2说明过的一样。实施例6
本例是一个实例，其中在图4所示的例2的制造工艺中，在底膜202的整个上表面上形成硅化镍膜，以诱发沿垂直于衬底的方向的整个硅膜表面晶体生长。通过在不带掩模203的整个底膜202的上表面形成硅化镍膜，随后按例2说明的方法形成非晶硅膜205，并外加晶化步骤而完成TFT的制造。
根据本实施例的TFT的粗略剖面图与图3(D)所示的一个TFT没有区别，但在有源层的针状或柱形晶体的生长方向则垂直于衬底201，而源/漏区208、210和沟道形成区209形成于有源层中。结果，在源区(208或210)与漏区(210或208)间移动的载流子就按载流子贯穿针状或柱形晶体晶界的方式移动。所以，TFT的源和漏区间的电阻稍高。这样的TFT的迁移率为100cm2/VS或以下，但因它的关断电流低，作为用于保存电荷的液晶显示器的象素的TFT是一种理想的类型。
不过，诸如本例中的一个TFT有成品率和可靠性问题，因为在有源层中的镍浓度，如上所述，难以控制。这些问题可以通过采用能控制掺镍量的方法(诸如离子注入法)予以减轻。实施例7
本例是一个实例，其中除用加热晶化催化剂元素的VIII族元素外，还用离子注入IV族元素来进一步促进晶化。用于本例的制造工艺将参照图1予以说明。这时，除非另有说明，在制造的各个步骤中的制作条件和膜厚都与例1阐述的一样。
首先，在玻璃衬底101上形成底膜(氧化硅膜)，其上又形成掩模103，以及在露出区100上形成选择性晶化用的VIII族元素的催化剂元素薄膜(本实例中为镍)。然后，除去掩模103，再用等离子CVD法在其上形成非单晶硅膜，在这里是非晶硅膜104。接着，用离子注入法，将IV族元素硅注入整个表面。这时，射入范围被调整到衬底的侧面，靠近硅膜104和底膜102的界面。离子注入的加速电压为60KV，而剂量为2×1015cm-2。结果，能够在衬底(包括底膜)与非晶硅膜104之间的界面附近彻底地制成非晶，于是，使晶化核的出现减至最小。
这里之所以用IV族元素，是因这种杂质对硅是电中性的。所用的IV族元素可以是C、Si、Ge、Sn或Pb，但Si、Ge和Sn特别好。另外，剂量可以是5×1014-5×1016cm-2。
此后，在550℃加热4小时，使非晶硅膜104晶化。这时，晶体生长从区域100沿平行于衬底方向发生生长，如箭头105所示。这种晶体生长可以是针状或柱形的。主要在衬底和非晶硅膜(虽称之为非晶硅膜，但这是程度问题，且仍存在晶体组元)之间的界面处成为晶体生长的核的晶体组元要通过预先注入的硅离子予以除去，所以，晶体生长时，从区域100平行于衬底发生的晶体生长不会受从硅膜100与底膜102间的界面扩展的晶体生长的干扰，因此允许的满意的取向晶体生长，即，按一致的方向的晶体生长。
然后，如例1所说明，形成PTFT和NTFT，完成互补TFT电路。在取向满意的结晶硅膜，例如本例的硅膜中，如果形成TFT，使晶体生长方向和载流子移动方向一致，因而载子移动时，在所制得的结构中，实际上晶体的晶界便没有影响。换言之，高速工作变为可行。例如，用例1给出的工艺形成的NTFT的迁移率为90-130cm2/VS，但是，在加热晶化前用硅离子注入形成本例的NTFT则迁移率为150-170cm2/VS。
进一步改进结晶度并获得具有本例观测到的很大迁移率的TFT，看来是由于晶体生长平行于衬底从已引入VIII族元素镍的区域开始的事实，因为晶体组元有利于垂直于衬底的晶体生长，因此预先彻底除去与上述晶体生长有关的界面，就能使平行于衬底的晶体生长是占主导地位。可以认为那是特别有效，使硅膜及其底面(例如衬底)之间界面附近成为完全非晶，该处存在晶核，从晶核开始晶体会垂直于衬底生长。实施例8
本例是一个有源型液晶显示器的实例，其中外围驱动电路由TFT组成，其制造工艺给出在例1和2中，用VIII族元素，如镍，催化剂作用进行晶化，而配置在象素部件的TFT由固有的非晶硅TFT构成。
众所周知，有源型液晶显示器的外围驱动电路部件的TFT要求有很大的迁移率(100cm2/VS或更大)，能允许流过较大的通导电流；但是设在象素部件的TFT必须关断电流很小，以保持电荷，而相当小的迁移率(约10cm2/VS)，以避免因光照射的误动作。
用例1和例2所述的TFT构成外围电路部件以及用公知非晶硅TFT(α-Si TFT)形成象素部件稍微满足这些要求。但是，使用非晶硅膜的TFT只有迁移率1cm2/VS或以下，因此这方面仍留下问题。实施例9
本例是一个例8的改进，其中制作外围电路部件的TFT，如例1和2所述，具有很大迁移率，为100cm2/VS或更大，同时，象素部件的TFT则具有例3和6的那样迁移率。
例6所述的TFT是这样构成的，使晶体长生沿垂直于衬底方向进行，致使晶体的晶界垂直于载流子流动方向，因此载流子贯穿多重晶体的晶界。这种TFT迁移率很小，因为载流子的移动受晶体晶界的阻碍之故。然而，由于关断电流小，可以增加电荷保持系数，因此适合用作象素的TFT。虽然如此，如果象例1和2那样因薄膜引入了镍，重现性会很差，而所得到的迁移率几乎高至100cm2/VS，则作为象素TFT是超过规定了。
本例中，由于使用离子注入法就解决子上述问题，而用离子注入法引入镍，同时可控镍浓度。首先，采用离子注入克服了膜中镍浓度重现性差的问题。而且，由于降低了膜中的镍浓度，它能稍稍损坏结晶度，以减小迁移率。当然，降低迁移率也可以用增大源与漏之间电阻的方式，例如，特意地将氧或氮引入沟道区和源/漏区的方法、使导电类型的杂质掺入源/漏区的量减少、或者缩短激活工艺过程增大源/漏区电阻的方法、使沟道相对源/漏区为弱的反导电型的方法、以及使源和漏的接触位置分开更大距离(即，利用源/漏的薄层电阻)的方法，等等都可以实现降低迁移率。
因此，本例采用硅膜晶化用的催化剂元素镍，由离子注入法注入非晶硅膜的方法，而此时，镍以低浓度注入象素部件的全部表面，而以高浓度注入外围电路部件，而且进一步通过使制造用的结晶硅膜的晶体生长沿垂直于衬底方向产生来形成象素部件的TFT，而通过使制造用的结晶硅膜的晶体生长沿平行于在外围电路部件的衬底方向产生来形成在外围电路部件中的TFT。
此外，具有上述结构最后得到TFT在象素元件处，具有低的断开电流，迁移率大约为10-50cm2/VS，在外围电路部件处，具有大的通路电流，迁移率为100cm2/VS或者更大。
另外，如果只制造外围电路部件使之具有很大迁移率，那末，就可以在该区离子注入中性元素，如例7所说明。
如上所示，对使用非单晶硅半导体膜的TFT来说，其中晶体生长发生在平行于衬底表面的方向，TFT中载流子移动的流动方向与发生晶体生长的方向一致，因在该结构中，载流子的移动是沿着(平行于)针状或柱形晶体的晶界的，就获得一种有很大迁移率的TFT。而且，由于这种TFT可以在温度低至600℃或以下形成，就能够用便宜的玻璃作为衬底。
此外，可以选择地制作要有不同迁移率的TFT。具体地说：1.使用结晶硅膜，其中的晶体生长方向是平行于衬底，这样制成的TFT，则载流子的移动沿晶体的晶界方向。2.使用结晶硅膜，其中的晶体生长方向平行于衬底，这样制成的TFT，则载流子的移动贯穿晶体的晶界。3.制作TFT的区域，其中晶体生长发生在垂直于衬底的方向。4.当用于晶化，局部引入催化剂元素，以便选择地形成结晶硅膜，而该膜则用于增大特殊部件的TFT的迁移率。
特别是，由于离开为了晶化而已经引入了催化剂的区域的区域处的结晶硅膜具有线性取向，这样的线性取向大体可以与载流子的移动方向一致，以获得一种有很大迁移率的半导体器件。具体地说，由于绝缘栅场效应晶体管的沟道形成区应用了这种构造，就可获得高速响应的TFT。
选定和描述各个实施例，是为了说明本发明的原理及其实际应用，以便使本领域的技术人员能利用本发明的各个实施例并作出许多修改，以适合于特殊的使用设想。例如，当源/漏方向(即沿沟道长度方向)完全与晶体生长方向相符合时，就可使TFT的载流子迁移率达到最大值，如果其方向彼此交叉成正负20°以内的角度，则可获得满意的高迁移率。所以，这就是发明人的意图在于说明这些方向基本上彼此平行、只要这些方向交叉成该范围内的角，甚至它们不完全彼此平行也可以。

Claims (14)

1.一种半导体器件，包括：
具有绝缘表面的衬底；
在所述绝缘表面上形成的至少一个绝缘栅场效应晶体管，该晶体管包含至少一个结晶的含硅沟道区；其特征在于：
在所述沟道区中晶体的生长方向实际上与其沟道长度平行。
2.根据权利要求1的半导体器件，其特征在于，所述结晶沟道区掺有晶化促进材料，该材料的浓度不大于2×1019原子/cm3。
3.根据权利要求1的半导体器件，其特征在于，所述结晶沟道区掺有晶化促进材料，该材料包括选自由Fe、Co、Ni、Cu、Pd、Ag和Pt构成的组中的元素。
4.根据权利要求1的半导体器件，其特征在于，其中电流是沿所述沟道长度在所述沟道区中流动的。
5.根据权利要求1的半导体器件，其特征在于：
所述绝缘栅场效应晶体管的数目至少是两个，且
一个是P-沟道型绝缘栅场效应晶体管；而另一个是n-沟道型绝缘栅场效应晶体管，该晶体管与所述P-沟道型绝缘栅场效应晶体管连接成互补结构，
其中所述P-沟道型绝缘栅场效应晶体管和所述n-沟道型绝缘栅场效应晶体管每个都有一掺入晶化促进材料的结晶沟道半导体层，以及
所述沟道半导体层包含与它的沟道长度方向平行延伸的硅晶体。
6.根据权利要求5的半导体器件，其特征在于，所述晶化促进材料的浓度不大于2×1019原子/cm3。
7.根据权利要求5的半导体器件，其特征在于，所述晶化促进材料包括选自由Fe、Co、Ni、Cu、Pd、Ag和Pt构成的组中的元素。
8.根据权利要求1的半导体器件，其特征在于：
所述绝缘栅场效应晶体管的数目至少是两个，且
每个所述绝缘栅场效应晶体管都包含至少一个结晶的掺有晶化促进材料的含硅结晶沟道区，以及
其中一个所述绝缘栅场效应晶体管的结晶沟道区中晶体生长方向与其沟道长度方向一致，而另一所述绝缘栅场效应晶体管的结晶沟道区中晶体生长方向与其沟道长度方向不一致。
9.根据权利要求8的半导体器件，其特征在于，所述晶化促进材料的浓度不大于2×1019原子/cm3。
10.根据权利要求8的半导体器件，其特征在于，所述晶化促进材料包括选自由Fe、Co、Ni、Cu、Pd、Ag和Pt构成的组中的元素。
11.根据权利要求8的半导体器件，其特征在于，所述另一绝缘栅场效应晶体管的结晶沟道区中晶体生长方向与其沟道长度方向垂直。
12.根据权利要求8的半导体器件，其特征在于，在每个所述绝缘栅场效应晶体管中，电流是沿所述沟道长度在所述结晶沟道区里流过的。
13.一种绝缘栅场效应晶体管，包括
一沟道半导体层，包含硅；
源和漏区，所述沟道半导体层介于其间；
一邻接于且直接与所述沟道半导体层接触的栅绝缘层；以及
一邻接于所述沟道半导体层、并使所述栅绝缘层位于其间的栅电极；其特征在于，
所述沟道半导体层包含与它的沟道长度方向平行延伸的晶体。
14.根据权利要求13的绝缘栅场效应晶体管，其特征在于，所述沟道半导体层掺有晶化促进材料，该材料的浓度不大于2×1019原子/cm3。
CN94109535A 1993-06-12 1994-06-10 半导体器件 Expired - Lifetime CN1052115C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5166117A JPH06349735A (ja) 1993-06-12 1993-06-12 半導体装置
JP166117/93 1993-06-12

Publications (2)

Publication Number Publication Date
CN1115499A CN1115499A (zh) 1996-01-24
CN1052115C true CN1052115C (zh) 2000-05-03

Family

ID=15825349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94109535A Expired - Lifetime CN1052115C (zh) 1993-06-12 1994-06-10 半导体器件

Country Status (4)

Country Link
US (2) US6475840B1 (zh)
JP (1) JPH06349735A (zh)
KR (3) KR100297878B1 (zh)
CN (1) CN1052115C (zh)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10200114A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP3980159B2 (ja) 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
KR20000055877A (ko) * 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6624051B1 (en) 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US6746933B1 (en) 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100885013B1 (ko) 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
JP4019261B2 (ja) 2002-09-10 2007-12-12 ソニー株式会社 コンテンツ提供システム、コンテンツ提供方法、情報処理装置、および情報処理方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
CN101436534B (zh) * 2003-10-09 2012-02-08 松下电器产业株式会社 制作器件的方法以及采用该方法形成的已加工材料
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US7653447B2 (en) 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
US8880205B2 (en) * 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US8015590B2 (en) 2004-12-30 2011-09-06 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
US8145676B2 (en) * 2008-02-11 2012-03-27 International Business Machines Corporation Shared inventory item donation in a virtual universe
US8103559B2 (en) * 2008-02-15 2012-01-24 International Business Machines Corporation Maintenance of group shared inventories in a virtual universe
CN102150273A (zh) * 2008-10-02 2011-08-10 夏普株式会社 显示面板和使用该显示面板的显示装置
KR102188570B1 (ko) * 2018-03-23 2020-12-09 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법
KR102182058B1 (ko) * 2018-03-23 2020-11-23 홍잉 저온 다결정 반도체 소자 및 그 제조 방법
WO2019182264A1 (ko) * 2018-03-23 2019-09-26 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법
WO2019182263A1 (ko) * 2018-03-23 2019-09-26 홍잉 저온 다결정 반도체 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149589A (en) 1966-11-15 1969-04-23 Matsushita Electric Ind Co Ltd Thin film active element
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US4174217A (en) 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
SE7800261L (sv) 1977-02-28 1978-08-29 Rca Corp Sett att tillverka en halvledaranordning
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4226898A (en) 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4239554A (en) 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4525223A (en) 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE2932569C2 (de) 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
US4300989A (en) 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS5696877A (en) 1979-12-30 1981-08-05 Shunpei Yamazaki Photoelectric converter
JPS56108231A (en) 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US4277884A (en) 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4544418A (en) 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
US4755481A (en) 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US5221423A (en) 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JPH01276616A (ja) 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
US5043224A (en) 1988-05-12 1991-08-27 Lehigh University Chemically enhanced thermal oxidation and nitridation of silicon and products thereof
US5173446A (en) 1988-06-28 1992-12-22 Ricoh Company, Ltd. Semiconductor substrate manufacturing by recrystallization using a cooling medium
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
DE69033153T2 (de) 1989-03-31 1999-11-11 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
US5200630A (en) 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
JPH02275641A (ja) * 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法
JPH0388321A (ja) 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
JPH03104210A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5318919A (en) 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH0491425A (ja) 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP3103385B2 (ja) 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH0567635A (ja) 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5254480A (en) 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Also Published As

Publication number Publication date
KR100321000B1 (ko) 2002-01-18
US6475840B1 (en) 2002-11-05
US5932893A (en) 1999-08-03
CN1115499A (zh) 1996-01-24
KR100423632B1 (ko) 2004-03-22
KR100297878B1 (ko) 2001-10-24
JPH06349735A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
CN1052115C (zh) 半导体器件
CN1078014C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1156887C (zh) 半导体器件及其制造方法
CN1057401C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1039464C (zh) 半导体器件及其制造方法
KR100310407B1 (ko) 반도체장치및그제조방법
CN1113403C (zh) 半导体器件及其制造方法
CN1136612C (zh) 半导体电路及半导体器件
CN1194378C (zh) 有源矩阵型显示设备
CN1169026A (zh) 半导体薄膜，半导体器件及其制造方法
CN1131342A (zh) 制造结晶硅半导体和薄膜晶体管的方法
JPH07297125A (ja) 半導体装置およびその製造方法
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140610

Granted publication date: 20000503