JPH0567635A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、多結晶シリコン膜を活性層として
用いた薄膜トランジスタにおける、その多結晶シリコン
膜の大粒径化に伴う特性のばらつきをなくす製法を提供
するものである。 【構成】 前述の目的のために本発明では、非晶質シリ
コン膜を固相結晶化する前に、その膜に優先的に結晶核
が発生する領域を選択的にまず形成するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多結晶シリコン膜を
活性層として用いたいわゆる薄膜トランジスタの、その
多結晶シリコン膜の形成方法に関するものである。

【０００２】

【従来の技術】絶縁膜上に形成された半導体薄膜を能動
素子として用いる薄膜トランジスタは、集積回路の高集
積化を図る上で極めて有利である。従来、この種の技術
に関するものとしては、例えば特開昭６０−６２１５９
号公報および特開昭６１−１１６８７４号公報に記載さ
れるようなものがあった。これらの文献は、いずれも通
常のＭＯＳトランジスタ上に形成される薄膜トランジス
タを示すものである。これらの例にも示される様に、薄
膜トランジスタを形成する半導体薄膜としては、製造上
の容易さから、多結晶シリコン膜が多く用いられてい
る。

【０００３】しかしながら、この多結晶シリコン薄膜ト
ランジスタは、多結晶シリコンの粒内、粒界に存在する
ため、その特性が単結晶シリコン上のデバイスに比べ
て、著しく劣ることがわかっている。このため、（１）
水素原子によってこの結晶欠陥を電気的に不活性化する
水素化処理法、（２）大粒径の多結晶シリコンを用いる
ことにより、結晶粒界の電気特性への影響を小さくする
方法などがとられている。

【０００４】最近になって非晶質シリコンを固相で結晶
化する方法が開発され、通常０．１μｍ程度の結晶粒径
が１〜５μｍまで大きくなることがわかっている。以下
にこの方法を用いた多結晶シリコン薄膜トランジスタの
製造方法について図２を用いて説明する。

【０００５】まず、図２（ａ）のようにシリコン基板１
を用意し、絶縁膜２、ゲート電極３を形成する。さら
に、その上にゲート絶縁膜４を形成する。このゲート絶
縁膜４は、例えばＣＶＤ法によるシリコン酸化膜でも良
いし、ゲート電極として用いた多結晶シリコンの熱酸化
でも良い。膜厚は典型的には約４０ｎｍである。

【０００６】この上に図２（ｂ）に示すように、１０〜
１００ｎｍの非晶質シリコン膜５を形成する。この非晶
質シリコン膜５は電子ビーム蒸着法、ＣＶＤ法、多結晶
シリコン膜へのシリコン・イオン注入法のいずれで形成
してもよい。

【０００７】次いで図２（ｃ）のように、５５０℃〜６
５０℃Ｎ₂ 中で５〜１５時間の熱処理を行なうことによ
り、固相結晶化し、１〜５μｍの結晶粒径を有する多結
晶シリコン膜５ａが得られる。

【０００８】その後図２（ｄ）のように、この多結晶シ
リコン膜５ａを、パターニングした後選択的に、リンイ
オンをイオン注入し、ソース・ドレイン拡散領域７を形
成する。さらに層間絶縁膜８、配線電極９を形成するの
である。

【０００９】

【発明が解決しようとする課題】しかしながら、以上述
べた方法では、トランジスタ特性のバラツキ（偏差）が
大きくなるという欠点があった。

【００１０】この方法では、最大数μｍの結晶粒が得ら
れるが、一方使用するトランジスタの寸法は１μｍ程度
となっている。この場合、チャネル内に粒界が含まれる
か、否かにより、トランジスタ特性が大きく異ってしま
うことになる。

【００１１】結晶核の位置は制御されておらず、また、
このため粒径に分布があることから、チャネル内に粒界
が含まれるかどうかは確率的事象であってまったく制御
不可能である。

【００１２】この発明は以上述べた大粒径化に伴なう、
特性上のバラツキという問題点を除去するため、トラン
ジスタのチャネル領域に合わせるように結晶粒界を制御
するようにし、それにより特性の優れたトランジスタ
を、小さなバラツキで形成する方法を提供するものであ
る。

【００１３】

【課題を解決するための手段】前述の目的のためこの発
明は、固相成長による多結晶薄膜の製造方法において、
選択的に優先核発生領域を形成し、その領域に優先的に
結晶核を形成せしめることにより、結晶核の位置を制御
し、トランジスタのチャネル領域となる領域を該優先核
発生領域からの固相成長により、結晶化するようにした
ものである。

【００１４】

【作用】前述のように本発明では、固相結晶化の際に、
選択的に優先核発生領域を形成するようにしたので、優
先的に結晶核の発生する場所を制御性よく形成すること
ができ、薄膜トランジスタのチャネル領域に存在する結
晶粒界を制御することが可能となる。

【００１５】これにより、従来みられた、大粒径化によ
る特性のバラツキを最少に抑えることができる。

【００１６】

【実施例】以下、図１を用いて、本発明の第１の実施例
を詳細に説明する。

【００１７】まず、従来例と同様に、絶縁膜２、ゲート
電極３、ゲート絶縁膜４を有するシリコン基板１を用意
する（図１（ａ）） 次に、５０ｎｍの非晶質シリコン膜５を形成し、次い
で、ソース／ドレイン拡散領域を規定するパターンをフ
ォトレジストを用いて形成し、次いで、１×１０¹⁴ions
/ ｃｍ² 、４０ｋｅＶの条件でリンイオンをイオン注入
し、高濃度領域６を形成する（この領域は将来ソース／
ドレイン領域となる）（図１（ｂ）） その後、Ｎ₂ 中で６００℃、１５Ｈの熱処理を行なう。
この時、図３熱処理時間と結晶化率の関係に示すよう
に、高濃度にドーピングした領域程、結晶核の発生が速
く、結晶化率も速いことから、まず、高濃度領域６から
多結晶化が始まる。つまり、この高濃度領域６は優先核
発生領域と称する領域である。そして、低濃度（または
ドーピングしていない）領域が結晶化を開始する時間に
は、高濃度領域６の結晶化は終了しているため、低濃度
領域は、自由に（ランダムに）核発生・成長を起こすよ
りは、むしろ、高濃度領域６の多結晶シリコン５ａをシ
ード（種）として、固相（エピタキシャル）成長により
結晶化が進む。このため、高濃度領域６に狭まれたチャ
ネル領域は、自由な（ランダムな）核発生を起こすこと
なく、両側の高濃度領域６から結晶化が始まる。これに
より、チャネル領域は結晶粒界の位置が制御されかつ必
ず１コだけの結晶粒界が存在することになる。（図１
（ｃ）） その後、多結晶シリコン膜５ａをパターニング／分離し
た後、必要があればイオン注入種の活性化熱処理を行な
い、さらに層間絶縁膜８、配線電極９を形成する。さら
に必要ならば、層間絶縁膜、配線電極を形成し、多層配
線としてもよい。

【００１８】次に、図５を用いて、本発明の第２の実施
例を詳細に説明する。

【００１９】まず、従来例と同様に絶縁膜２、ゲート電
極３、ゲート絶縁膜４を有するシリコン基板１を用意す
る（図５（ａ）） そして、イオン注入により選択的にドーズ量１０²⁰ｃｍ
^-2程度のシリコン／イオン注入を行ない、絶縁膜２の表
面からゲート絶縁膜４の両側部にかけて高シリコン濃度
領域１０を形成する。（図５（ｂ）） 次いで、厚さ５０ｎｍの非晶質シリコン膜５を形成す
る。（図５（ｃ）） その後、Ｎ₂ 中で６００℃、１５Ｈ程度の熱処理を行な
う。この時、高シリコン濃度領域１０では結晶核の発生
が速いため、まず、高シリコン濃度領域１０から、多結
晶化が始まる。即ち、この高シリコン濃度領域１０が優
先核発生領域である。そして、この領域１０をシード
（種）として固相（エピタキシャル）成長により結晶化
が進み、多結晶シリコン膜５ａとなっていく。これによ
り将来チャネルとなる領域は結晶粒界の位置が制御さ
れ、かつ、必ず１コだけの結晶粒界が存在することにな
る。（図５（ｄ）） その後多結晶シリコン膜５ａをパターニング／分離した
後、ソース／ドレイン形成のためのイオン注入／活性化
熱処理を行ない、さらに層間絶縁膜８、配線電極９を形
成する。必要があれば、さらに層間絶縁膜、配線電極を
形成し、多層配線としてもよい。（図５（ｅ）） さらに図６を用いて、第３の実施例について説明する。

【００２０】まず、従来例と同様に、絶縁膜２、ゲート
電極３、ゲート絶縁膜４を有するシリコン基板１を用意
し、さらに５０ｎｍの非晶質シリコン膜５を形成する。
（図６（ａ）） 次いで、非晶質シリコン膜５上にゲート電極３の両側部
の上に少しかかる程度選択的に２０〜５０ｎｍの金属膜
１１を形成する。この形成法としては、フォトリソグラ
フィー技術を用いた選択エッチング法によってもよい
し、イオンビームを利用したイオン・アシスシト・ＣＶ
Ｄ法などでもよい。（図６（ｂ）） その後、Ｎ₂ 中で６００℃、１５Ｈ程度の熱処理を行な
う。この時金属膜１１の種類を適切に選べば、金属膜１
１と非晶質シリコン膜５が反応し合金または金属間化合
物を形成する。前者の例はＡｕ（金）などであり、後者
の例はＰｔ（白金）、Ｐｄ（パラジウム）などである。
これらの金属は非晶質シリコンと反応すると結晶また
は、多結晶になるから、この（多）結晶領域即ち優先核
発生領域をシード（種）として固相（エピタキシャル）
成長により結晶化が進み、多結晶シリコン膜５ａとな
る。これにより将来チャネルとなる領域は結晶粒界の位
置が制御され、かつ、必ず１コだけの結晶粒界が存在す
ることになる（図６（ｃ）） その後、多結晶シリコン膜５ａをパターニング／分離し
た後ソース／ドレイン形成のためのイオン注入／活性化
熱処理を行ない、さらに層間絶縁膜８、配線電極９を形
成する。必要があればさらに、層間絶縁膜、配線電極を
形成し、多層配線としてもよい（図６（ｄ））。

【００２１】以上説明した実施例では、優先核発生領域
をソース／ドレイン領域７と同一としたが、高濃度領域
６とソース／ドレイン領域７の位置関係についてはこれ
に限るものではない。例えば図４（ａ）に示すように、
優先核発生領域がチャネル領域を除き、かつ、ソース／
ドレイン領域を完全に含んでいれば、多結晶シリコン膜
のパターニングにより、チャネル領域とソース／ドレイ
ン領域が形成できる。

【００２２】また図４（ｂ）のように、ソース／ドレイ
ン領域に、優先核発生領域が含まれていれば、同様の結
晶粒界が形成可能である。

【００２３】さらに、優先核発生領域が素子領域外にあ
っても良い。この場合、優先核発生領域は、素子領域を
分離する工程により素子領域に影響を与えなくなる。例
えば、図４（ｃ）のように、チャネル領域の脇横にある
とすると、生成される結晶粒界はチャネルの電流方向に
平行となり、電気特性に与える結晶粒界の影響をより小
さくすることができる。

【００２４】また、本実施例はゲート電極がチャネル領
域の下にある、いわゆる逆構造トランジスタの例である
が、順方向トランジスタにおいても、ゲート電極とソー
ス／ドレイン領域の形成を別パターンにより行なう（非
セルフアライン方式）ならば、本実施例とほぼ同様に実
施できる。

【００２５】さらに、ソース／ドレイン領域をゲート電
極に自己整合的に形成する方式（セルフアライン方式）
においても、ゲート電極形成までの工程を非晶質シリコ
ンが結晶化する温度（約５５０℃）以下であれば本発明
は適用可能である。

【００２６】さらにまた、実施例としてＭＯＳ型電界効
果トランジスタを使用した例を示したが、多結晶シリコ
ン薄膜を用い、優先核発生領域となる領域を有していれ
ば、これに限るものではない。例えば、接合型電界効果
トランジスタ，バイポーラ型トランジスタ，抵抗器など
にも応用可能である。

【００２７】

【発明の効果】以上述べたように、この発明によれば、
固相結晶化の際に、選択的に優先核発生領域を形成する
ようにしたので、優先的に結晶核の発生する場所を制御
性よく形成することができ、薄膜トランジスタのチャネ
ル領域に存在する結晶粒界を制御することが可能とな
る。

【００２８】これにより、従来みられた大粒径化による
特性のバラツキを最少に抑えることができる。

【００２９】また、第１の実施例では、従来、多結晶シ
リコン膜形成後行っていたソース／ドレイン形成のため
のイオン注入を固相結晶化前に持ってきただけであるた
め、工程は増加しておらず、従来の工程数のまま、特性
の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例

【図２】従来例

【図３】熱処理時間と結晶化率の関係

【図４】本発明により作成した素子の配置例

【図５】本発明の第２の実施例

【図６】本発明の第３の実施例

【符号の説明】

１ シリコン基板 ２ 絶縁膜 ３ ゲート電極 ４ ゲート絶縁膜 ５ 非晶質シリコン膜 ５ａ 多結晶シリコン膜 ６ 高濃度領域 １０ 高シリコン濃度領域 １１ 金属膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 非晶質半導体膜を固相結晶化することに
   より多結晶半導体膜を形成する半導体装置の製造方法に
   おいて、 前記固相結晶化を行なう前に、前記非晶質半導体膜に、
   優先的に結晶核が発生する領域を選択的に形成すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 前記優先的に結晶核が発生する領域の形
   成を、選択的に高濃度不純物注入領域を形成することに
   より行なうことを特徴とする請求項１記載の半導体装置
   の製造方法。
3. 【請求項３】 前記優先的に結晶核が発生する領域の形
   成を、前記非晶質半導体膜に接する絶縁膜に選択的に高
   シリコン濃度領域を形成することにより行なうことを特
   徴とする請求項１記載の半導体装置の製造方法。
4. 【請求項４】 前記優先的に結晶核が発生する領域の形
   成を、前記非晶質半導体膜と金属との合金または化合物
   の領域を形成することにより行なうことを特徴とする請
   求項１記載の半導体装置の製造方法。